CN1196067C - 与电缆长度无关地可靠执行总线复位的电路和方法 - Google Patents

与电缆长度无关地可靠执行总线复位的电路和方法 Download PDF

Info

Publication number
CN1196067C
CN1196067C CNB001094416A CN00109441A CN1196067C CN 1196067 C CN1196067 C CN 1196067C CN B001094416 A CNB001094416 A CN B001094416A CN 00109441 A CN00109441 A CN 00109441A CN 1196067 C CN1196067 C CN 1196067C
Authority
CN
China
Prior art keywords
signal
output
detecting device
state
bus reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001094416A
Other languages
English (en)
Other versions
CN1279429A (zh
Inventor
丹生隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1279429A publication Critical patent/CN1279429A/zh
Application granted granted Critical
Publication of CN1196067C publication Critical patent/CN1196067C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • G06F13/426—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using an embedded synchronisation, e.g. Firewire bus, Fibre Channel bus, SSA bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0012—High speed serial bus, e.g. IEEE P1394

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

在IEEE-1394收发信机电路的总线复位处理中，一个信号被发送到串行总线，并且接收来自该总线的信号，并将该信号加给较高分层。在所发送信号中检测到发送的总线复位信号时，响应发送的总线复位信号的开始时间，把屏蔽信号专门加给较高层。在所接收信号中检测接收的总线复位信号。开始计数操作，用于响应所检测的总线复位信号的开始时间增加计数值，直至该计数值超过预定值。然后，响应该计数操作的结束时间，把所接收信号专门加给较高分层。

Description

与电缆长度无关地可靠执行总线复位的电路和方法
技术领域
本发明涉及通过象IEEE-1394总线这样的串行总线在附属于计算机的设备(节点)之间的信号发送和接收，IEEE-1394总线是根据用于高性能串行总线的IEEE-1394标准(或者IEEE标准1394-1995)规定的。
背景技术
IEEE 1394标准规定一种用于在例如打印机、硬盘驱动器、扫描仪、数码相机(节点)等与串行总线连接的每个节点的不同分层的计算机外围设备之间发送和接收各种控制信号和通信信号的协议。对于每个节点的物理分层而言，指定一个程序，用于总线初始化和总线所有权的确定。这种程序由具有四个广义分类功能的一个状态机描述。总线初始化程序包括三种网络初始化处理(总线复位处理、树ID处理、自ID处理)和一种正常处理(各节点之间的正常通信)。
对于每一种处理而言，定义多个状态。对于总线复位处理，定义状态R0(复位开始)和R1(复位等待)，而对于树ID处理，定义状态T0(树ID开始)、T1(子信号交换)、T2(父信号交换)和T3(根节点竞争)。类似地，对自ID处理，定义五状态，包括：S0(自ID开始)、S1(自ID许可)、S2(自ID接收)、S3(发送速度能力)和S4(自ID发送)，还对正常处理定义六个状态，包括：A0(空闲)、A1(请求)、A2(许可)、TX(发送)、RX(接收)和PH(PHY响应)。本发明主要与总线复位处理操作有关。
由IEEE-1394标准(用于高性能串行总线的P1394b草案标准(补充)，草案2.0，1998.3.15)：长总线复位和短总线复位确定两种总线复位处理。该标准的电缆环境假设当发生总线复位时总线的状态是未知的，并且需要使复位足够长，以允许该总线的所有节点接收长总线复位信号，并在约166微秒的时间段内执行最长的信息交换。短总线复位是这样一种处理，其中执行总线复位的节点在进行复位之前对总线的控制进行判断。短总线复位的时间段设定为大约1.3微秒。
在总线复位处理中，节点操作按照图1所示进行。当在通电时，或者工作于除状态RX(＝接收)之外的一个状态中，例如在树ID、自ID或者正常处理状态中，一节点在其一个端口检测到总线复位信号，则它变为状态R0(＝复位开始)，为的是开始总线复位处理，并且把复位时间设定为166微秒的长复位时间。如果当检测到总线复位时该节点处于状态RX，则它变为状态R0，并且把复位时间设定为1.3微秒的短复位时间。
在状态R0中，该节点关于它的所有活动端口发出一个总线复位信号。当1.3微秒的短复位时间结束时，该节点变为状态R1(＝复位等待)，其中该节点的所有端口时总线返回空闲状态。如果在1.46微秒的复位等待时间结束之前，该节点从它的所有活动端口接收一个空闲信号或父通知信号，则该节点的状态变为状态T0(树ID开始)，这是树ID处理的初始状态。如果该节点的所有端口在从状态R1开始的1.46微秒(＝1.3微秒的短复位时间加上160纳秒的复位等待时间)的时间段内没有接收到空闲状态信号或者父通知信号，则该节点从状态R1返回到状态R0，并且把该复位时间设定为166微秒的长复位时间。
在四节点网络内进行的短总线复位处理中，例如(参见图2A)，通过在被授权分配总线所有权的根节点2的一个端口上发出请求信号R(1)，节点1尝试在执行总线复位之前获得总线所有权，把其状态从A0(＝空闲)变为A1(＝请求)。相应地，根节点2把一个许可信号G(2)返回到节点1，并在其另一端口发出一个数据前缀信号D(2)，此信号被节点3作为数据前缀信号D(3)重复发送到节点4。节点3和4把它们的状态从A0变为RX。节点1通过把许可信号G(2)的状态从A1变为TX(＝发送)，响应该信号G(2)。通过发出一个其后伴随发出总线复位信号的数据前缀DP(4)，并从根节点2接收总线复位信号B(5)，节点1(图2B)变为R0(＝复位开始)。该数据前缀DP(4)和所伴随的总线复位信号被根节点2作为D(5)重复发送，所述信号D(5)被节点3作为D(6)重复发送到节点4。节点3和4把分别总线复位信号B(6)和B(7)返回到节点2和3，并通过把复位时间设定为短复位时间，而把它们的状态从RX变为R0(＝复位开始)。当所有节点已经把它们的状态变为R1时，节点1、2和3分别发出空闲信号I(8)、I(9)和I(10)，开始树ID处理(图2C)。
但是，如果两个节点之间的电缆长度比1394标准的数据选通链路的4.5米限制更长，则即使源节点执行短总线复位，来自一个节点的总线复位信号的有较高的似然性，所述节点很可能在1.3微秒的短复位时间之后，到达该电缆的相对端。因此，该源节点执行长总线复位。这对于利用8B/10B块编码和未屏蔽双绞线或光纤链路的节点间总线长度大于50米的总线环境来说是一个严重的问题(进一步的信息参见“用于高性能串行总线的P1394b草案标准(补充)草案0.17”，1999年2月17日)。
假设节点2和3如图3中所示那样以长距离电缆互联，节点1通过向节点2发出一个请求而从A0(＝空闲)状态变为A1(＝请求)状态，节点2授予总线所有权，并且向节点3发出一个数据前缀DP1。节点1通过发出数据前缀DP2变为TX状态，并且通过向节点2发出总线请求BR1变为状态R0，结果使节点2通过同时向节点1和3发出总线请求BR2变为状态R0。节点3通过向节点2和4发出总线请求BR3从状态RX变为状态R0。当在节点2处的1.3微秒的短复位周期结束时，节点2通过向节点1和3发出空闲状态ID2从状态R0变为状态R1。类似地，节点3处的短复位时间结束，通过向节点2和4发出一个空闲状态ID3，节点3从状态R0变为状态R1。如果1.46微秒的临界时间段结束，则根节点2的状态将从状态R1变为状态R0。由于空闲信号或父通知信号将在根节点2变为状态R1后的1.46微秒的时间段之后到达，用以使根节点可靠地执行短总线复位，因此空闲信号ID3必须在1.3微秒的短复位时间段之后的1.46微秒的临界时间段内到达节点2。但是，由于节点2和3之间的较长传输延迟，以致空闲状态信号ID3在1.46微秒的临界时间段之后到达节点2，而且节点2变为状态R0，而不是状态T0，并且还把总线复位设定为长复位时间。为使节点2执行短总线复位，空闲状态或者父通知状态应当在节点2向节点3发出总线复位BR2之后的2.76微秒的总时间段内到达。
在长距离电缆环境下，两个节点间的最大周转时间由下式给出：
2×1.3μs+0.16μs＞2(电缆延迟+物理层延迟)+1.3μs
因此，
1.3μs+0.16μs＞2(电缆延迟+物理层延迟)
如果所述物理层延迟是300纳秒，而电缆延迟是5纳秒/米，则两节点之间的电缆长度必定不能超过78米。
另外，在数据选通电缆环境下，其中节点间电缆长度大于4.5米，可以考虑采用大于1.3微秒的当前确定数值的短复位时间。但是，由于对改变的短复位时间具有一个上限，因此采用1.3微秒的短复位时间的节点和采用改变的短复位时间的节点不能够适当的合并在一个网络中。例如，如果节点2和3具有如图4中所示的不同的短复位时间，必须满足如下关系：
2×(电缆延迟+物理层延迟)+改变的短复位时间＜2.76μs
如果电缆延迟是5纳秒/米，并且物理层延迟是144纳秒，则改变了的短复位时间必须小于2.4微秒。因此，在数据选通电缆环境中，对于节点间的电缆长度有一个上限。
发明内容
于是，本发明的目的是提供一种收发信机电路，用于在数据选通链路的情况下，在节点间电缆长度大于4.5米的电缆环境中执行短总线复位，或者用于在采用象8B/10B分组码这样的发信方案的长距离链路的情况下，在节点间电缆长度大于78米的电缆环境中执行短总线复位。
根据本发明的第一方面，一种收发信机电路，它包括：
编码器/解码器，用于把编码的信号从利用电路发送到传输介质并从所述传输介质接收编码的信号；
第一检测器，如果在近端编码的信号中检测到总线复位信号，则产生第一检测器输出；
第二检测器，当在远端编码的信号中检测到总线复位信号时产生第二检测器输出；
控制电路，用于响应所述第一检测器输出的开始时间，产生第一控制器输出，响应第二检测器输出的起始时间，同时开始计数操作增加计数值，直至该计数值超过预定值；并响应计数操作的结束时间，产生第二控制器输出；
选择器，响应第一控制器输出，选择远端编码的信号，响应第二控制器输出，选择屏蔽信号。
根据本发明的第二方面，一种执行总线复位处理的方法，包括如下步骤：
(a)把一个近端信号发送到传输介质，并且从传输介质接收一个远端信号；
(b)在所述近端信号中检测一个发送总线复位信号；
(c)响应发送的总线复位信号的开始时间，专门地选择一个屏蔽信号；
(d)在所述远端信号中检测一个接收总线复位信号；
(e)启动计数操作，用于响应该接收总线复位信号增加计数值，直至该计数值超过预定值；以及
(f)响应该计数操作的结束时间，专门地选择远端信号。
附图说明
下面将参照附图详细描述本发明，其中：
图1表述在执行总线复位处理时，IEEE-1394节点的状态机；
图2A-2C表述在执行短总线复位处理时，现有技术的四节点网络中的信号流；
图3为现有技术四节点网络的顺序图，其中在采用例如8B/10B分组编码的发信方案的长距离电缆环境中的节点之间执行短总线复位；
图4为现有技术数据选通电缆环境的顺序图，其中两个节点利用复位时间的不同数值执行短总线复位；
图5为具有本发明收发信机电路的节点的方框图；
图6为图5的选择器控制电路的转换图；
图7为四节点网络的顺序图，其中在本发明的长距离电缆环境中的节点之间执行短总线复位；
图8为在存储于记录介质的程序中实现本发明的流程图。
具体实施方式
现在参照图5，其中示出按照本发明的IEEE-1394标准的收发信机电路。该电路可以用作为IEEE-1394网络节点的长距离端口，它包括一个8B/10B分组编码器11，用于把来自利用电路的信号编码为编码并行数据，该并行数据通过并串转换器12转换为串行位流，用于发送到串行总线，该串行总线到相邻节点的长度长于4.5米。来自利用电路的并行数据还被送到发送线路状态检测器13，用于检测数据前缀信号、总线复位信号以及除总线复位和数据前缀之外的其它信号。
在所述收发信机电路的接收端，来自串行总线的信号被串并转换器14转换为并行数据，这个并行数据被8B/10B解码器15所解码，用于加给接收线路状态检测器16，以检测总线复位信号和非总线复位信号。提供一个时间计数器17，用以接收由RX线路状态检测器16测得的总线复位信号，以便于在所检测的总线复位信号的存在期间增加一个计数值，并且在该计数值超过1.3微秒阈值时产生一个输出信号。该计数器17的超时周期对应于执行总线复位所需的时间。解码器15的输出还被加给选择器18，此选择器作为一个线路信号屏蔽电路而工作，用于响应来自选择器控制器19的控制信号屏蔽状态机(利用电路)。伪空闲状态信号被用于屏蔽该状态机，以避免它对所接收的线路状态信号作出响应。
选择器控制器19接收线路状态检测器13和16的输出以及计数器17的输出。选择器控制器19按图6所示的状态图而进行工作。这个状态图有五个可由双稳态触发器20至24实现的状态E0至E4，，并由多个逻辑门30至42控制状态的改变。
在描述图5的选择器控制器19的工作情况之前，先参照图6。过渡状态是E0(＝正常)、E1(＝退出)、E2(＝发送数据前缀)、E3(＝发送复位信号)以及E4(＝接收复位信号)。
当选择器控制器19在状态E0期间接收一个来自TX线路状态检测器13的信号时，所述信号表示从利用电路接收的总线复位信号，则它变为状态E1，当TX线路状态检测器13或者RX线路状态检测器16检测到除总线复位信号之外的一个信号时，选择器控制器19返回状态E0。如果TX线路状态检测器13检测到一个数据前缀信号，则控制器19从E0变为E2，继而若TX线路状态检测器16接收一个除TX总线复位信号之外的信号，则该控制器返回到E0。当控制器19接收一个表示由TX线路状态检测器13在从利用电路接收的数据中检测到TX总线复位信号的信号时，则出现从E2变为E3的状态转变。
状态E3表示要提供给选择器18的屏蔽控制信号的开始时间。只要选择器控制器19从TX线路状态检测器13接收表述TX总线复位的信号，它就保持在状态E3。当控制器19从RX线路状态检测器16接收一个表示在解码器15的输出中测得的RX总线复位信号的信号时，则发生从E3到E4的状态转变。如果RX总线复位信号是短总线复位(SBR)信号(即1.3微秒或更小)，则RX线路状态检测器16在SBR信号结束时检测到除总线复位之外的信号，并且控制器19把其状态变为E0。E4-E0的状态转变表示屏蔽信号的结束时间。如果RX总线复位信号是长总线复位(LBR)信号(即比1.3微秒更长)，则计数器17产生一个输出信号，使控制器19的状态变为E0。
下面将参照图5、6和7给出根节点2的选择器控制器19的工作情况的具体描述。通过响应一个内部复位信号设定双稳态触发器20及所有其他双稳态触发器，控制器19最初被设定为E0(正常)。选择器18被调节为把解码器15的输出提供给利用电路。于是，通过设定双稳态触发器21，使“与”门30能够响应RX线路状态检测器16的RX总线复位指示信号。所述双稳态触发器21的的输出被用于启动“与”门31，并通过“或”门32复位该双稳态触发器20。因此，控制器19的状态从E0(正常)变为E1(退出)。如果线路状态检测器检测到除总线复位之外的信号，则“与”门31被通过“或”门33启动，并通过“或”门34设定双稳态触发器20，导致从E1到E0的状态转变。
“与”门35准备响应TX线路状态检测器13的信号，表示检测到一个数据前缀信号，用于设定双稳态触发器22，同时通过“或”门32对双稳态触发器20复位，同时启动“与”门36和37。如图7所示，选择器控制器19的状态从E0变为E2(发送数据前缀)。如果TX线路状态检测器13检测到除总线复位和数据前缀信号之外的信号，则使得“与”门36启动，通过“或”门38对双稳态触发器22复位，并再次设定双稳态触发器20，同时返回状态E0。如果TX线路状态检测器13检测到发送给节点3的总线复位信号BR2(图7)，则启动“与”门37，用于设定双稳态触发器23，并通过“或”门38对双稳态触发器22复位，同时使状态从E2变为E3(发送复位信号)。在屏蔽信号的起始时刻，双稳态触发器23的输出通过“或”门39耦合到选择器18。结果，选择器18把空闲状态信号耦合到利用电路，取代解码器15的输出。
调节“与”门40，以便响应RX线路状态检测器16的信号设定双稳态触发器24，上述信号表示一个来自节点3的总线复位信号BR3。控制器19的状态从E3变为E4(接收复位信号)。响应对双稳态触发器24的置位，“与”门41被启动，以响应“或”门42的输出，这个“或”门42的输入端连接到RX线路状态检测器16和时间计数器17。双稳态触发器24的输出通过“或”门39被耦合到选择器18，以继续把空闲状态信号加给利用电路。
如果时间计数器17产生一个信号，这个信号表示RX总线复位信号持续大于1.3微秒的时间段，或者如果RX线路状态检测器16产生一个信号，这个信号表示在1.3微秒的超时时间段期间发生除RX总线复位信号之外的信号，则“与”门41将响应“或”门42的输出而被启动。当“与”门34被启动时，双稳态触发器24被复位，而双稳态触发器20再次通过“或”门34被置位。现在选择器控制器19的状态从E4变为E0，并且解码器15的输出被耦合到利用电路，取代空闲状态信号。
如果复位信号BR3是小于1.3微秒的时间段的短总线复位(SBR)，则RX线路状态检测器16检测除总线复位和数据前缀信号之外的信号，并在时间计数器17的超时时刻t0之前的时刻ts发生从E4到E0的转变(图7)。如果复位信号BR3是长总线复位(LBR)，则计数器17产生一个输出信号，并在与时间计数器17的超时时刻一致的时刻t0发生从E4到E0的转变。
可以看出，如果节点3向节点2发出一个短总线复位信号，则利用电路完全被空闲状态信号所屏蔽，使得能够可靠地执行总线复位，而与长距离电缆的长度无关。如果节点3发出一个长总线复位信号，则在长总线复位的起始时刻后1.3微秒的超时时间段之后计数器17的超时时间段结束时，此信号在选择器18从屏蔽位置切换到正常位置的时刻耦合到利用电路。
可以用存储介质中所存的程序提供给选择器19和计数器17，如图8中所示。在步骤51，设定计数变量C等于零，并使选择器18切换到正常位置，用于把解码器15的输出耦合到利用电路(步骤52)。如果在步骤53由TX线路状态检测器13检测TX总线复位信号，则选择器54被设定在屏蔽位置(步骤54)。如果RX总线复位信号被RX线路状态检测器16所接收(步骤55)，则控制器19在步骤56开始增加计数变量C，并把它与表示1.3微秒超时时间段的阈值比较(步骤57)。如果C小于该阈值，则流程进到步骤58，以确定RX线路状态检测器16是否接收到除总线复位信号之外的信号。如果在步骤58的判断是否定的，则重复步骤57。如果在步骤57或58中的判断是肯定的，则控制器19进到步骤59，以把选择器18设定在正常位置，此后结束该程序。

Claims (16)

1.一种收发信机电路，它包括：
编码器/解码器，用于把编码的信号从利用电路发送到传输介质并从所述传输介质接收编码的信号；
第一检测器，如果在近端编码的信号中检测到总线复位信号，则产生第一检测器输出；
第二检测器，当在远端编码的信号中检测到总线复位信号时产生第二检测器输出；
控制电路，用于响应所述第一检测器输出的开始时间，产生第一控制器输出，响应第二检测器输出的起始时间，同时开始计数操作增加计数值，直至该计数值超过预定值；并响应计数操作的结束时间，产生第二控制器输出；
选择器，响应第一控制器输出，选择远端编码的信号，响应第二控制器输出，选择屏蔽信号。
2.根据权利要求1所述的电路，其特征在于，如果第二检测器输出的结束时间早于计数操作的结束时间，则所述选择器响应第二检测器输出的结束时间；或者如果计数操作的结束时间早于第二检测器输出的结束时间，则所述选择器响应计数操作的结束时间。
3.根据权利要求1所述的电路，其特征在于，所述屏蔽信号是伪空闲信号。
4.根据权利要求1所述的电路，其特征在于，如果在所述近端信号中检测到数据前缀信号，则所述第一检测器被设置成产生第三检测器输出，其中所述控制电路被设置成：
响应第二检测器输出，从第一状态(E0)变为第二状态(E1)，产生所述第一控制器输出信号，并响应除所述第一和第二检测器输出之外的信号，从第二状态(E1)返回第一状态(E0)，还响应第三检测器输出信号，从第一状态(E0)变为第三状态(E2)；
响应除第一和第三检测器输出之外的信号，从第三状态(E2)返回第一状态(E0)，并响应所述第一检测器输出，从第三状态(E2)变为第四状态(E3)，用于产生所述第二控制器输出信号；以及
响应第二检测器输出，从第四状态(E3)变为第五状态(E4)，并响应所述计数操作的结束时间，从第五状态(E4)变为第一状态(E0)，用于产生所述第一控制器输出信号。
5.根据权利要求1所述的电路，其特征在于，所述预定值表示执行总线复位所需的时间长度。
6.根据权利要求1、2、3、4或5所述的电路，其特征在于，所述传输介质是串行总线，其中，所述编码器/解码器包括并串转换器，用于把编码的并行信号转换为编码的串行信号，以传送到所述串行总线；串并转换器，用于把来自串行总线的编码的串行信号转换为并行编码信号，以及，把并行编码的信号解码为一个并行解码信号，并将并行解码信号加给所述选择器。
7.根据权利要求6所述的电路，其特征在于还包括连接到所述串行总线的IEEE-1394接口。
8.一种通信系统，它包括：
由传输介质互连的多个节点；
所述每个节点包括：
编码器/解码器，用于把一个近端编码的信号发送到传输介质并从所述的传输介质接收远端编码的信号；
第一检测器，如果在近端编码的信号中检测到总线复位信号，则产生第一检测器输出；
第二检测器，当在远端编码的信号中检测到总线复位信号时，产生第二检测器输出；
控制电路，用于响应所述第一检测器输出的开始时间，产生第一控制器输出信号，响应第二检测器输出的起始时间，开始技术操作增加计数值，直至该计数值超过预定值；还响应计数操作的结束时间，产生第二控制器输出；
选择器，响应第一控制器输出，选择远端编码的信号，响应第二控制器输出，选择屏蔽信号。
9.根据权利要求8所述的通信系统，其特征在于，如果第二检测器输出的结束时间早于计数操作的结束时间，则所述选择器响应第二检测器输出的结束时间；或者如果计数操作的结束时间早于第二检测器输出的结束时间，则所述选择器响应计数操作的结束时间。
10.根据权利要求8所述的通信系统，其特征在于，所述屏蔽信号是伪空闲信号。
11.根据权利要求8所述的通信系统，其特征在于，如果在所述近端信号中检测到数据前缀信号，则所述第一检测器被设置成产生第三检测器输出，其中所述控制电路被设置成：
响应第二检测器的输出，从第一状态(E0)变为第二状态(E1)，产生第一控制器输出；还响应除所述第一和第二检测器输出之外的信号，从第二状态(E1)返回第一状态(E0)；并且响应第三检测器输出信号，从第一状态(E0)变为第三状态(E2)；
响应除第一和第三检测器输出之外的信号，从第三状态(E2)返回第一状态(E0)，并响应所述第一检测器输出，从第三状态(E2)变为第四状态(E3)，产生所述第二控制器输出；以及
响应第二检测器的输出，从第四状态(E3)变为第五状态(E4)，并响应所述计数操作的结束时间，从第五状态(E4)变为第一状态(E0)，产生所述第一控制器输出。
12.根据权利要求8所述的通信系统，其特征在于，所述预定值表示执行总线复位所需的时间长度。
13.根据权利要求8、9、10、11或12所述的电路，其特征在于，所述传输介质是串行总线，并且所述编码器/解码器包括并串转换器，用于把编码的并行信号转换为编码的串行信号，用以传送到所述串行总线；串并转换器，用于把来自串行总线的编码的串行信号转换为并行编码信号，以及把并行编码的信号解码为一个并行解码信号，并将并行解码信号加给所述选择器。
14.根据权利要求13所述的通信系统，其中所述每个节点还包括连接到所述串行总线的IEEE-1394接口。
15.一种执行总线复位处理的方法，包括如下步骤：
(a)把一个近端信号发送到传输介质，并且从传输介质接收一个远端信号；
(b)在所述近端信号中检测一个发送总线复位信号；
(c)响应发送的总线复位信号的开始时间，专门地选择一个屏蔽信号；
(d)在所述远端信号中检测一个接收总线复位信号；
(e)启动计数操作，用于响应该接收总线复位信号增加计数值，直至该计数值超过预定值；以及
(f)响应该计数操作的结束时间，专门地选择远端信号。
16.根据权利要求15所述的方法，其特征在于，所述步骤(f)包括如下步骤：如果接收的总线复位信号的结束时间早于计数操作的结束时间，则响应接收的总线复位信号的结束时间，专门地选择远端信号；或者如果计数操作的结束时间早于接收的总线复位信号的结束时间，则响应计数操作的结束时间，专门地选择远端信号。
CNB001094416A 1999-06-23 2000-06-23 与电缆长度无关地可靠执行总线复位的电路和方法 Expired - Fee Related CN1196067C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP176169/1999 1999-06-23
JP17616999A JP3289707B2 (ja) 1999-06-23 1999-06-23 送受信回路及び送受信方法並びに記録媒体

Publications (2)

Publication Number Publication Date
CN1279429A CN1279429A (zh) 2001-01-10
CN1196067C true CN1196067C (zh) 2005-04-06

Family

ID=16008879

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001094416A Expired - Fee Related CN1196067C (zh) 1999-06-23 2000-06-23 与电缆长度无关地可靠执行总线复位的电路和方法

Country Status (5)

Country Link
US (1) US6529977B1 (zh)
EP (1) EP1063596A3 (zh)
JP (1) JP3289707B2 (zh)
KR (1) KR100352568B1 (zh)
CN (1) CN1196067C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119410A (ja) * 1999-10-21 2001-04-27 Sony Corp 自己識別フェーズにおける処理方法
JP2001292146A (ja) * 2000-04-07 2001-10-19 Sony Corp 電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法
JP2001313646A (ja) * 2000-04-27 2001-11-09 Sony Corp 電子機器およびその物理層回路のステート制御方法
JP2001345827A (ja) * 2000-06-02 2001-12-14 Minolta Co Ltd インターフェース装置、これを有するノード、インターフェースシステム、バスリセットの制御方法およびバスリセットの制御プログラムを記録したコンピュータ読み取り可能な記録媒体
US6870900B1 (en) * 2000-06-16 2005-03-22 Bellsouth Intellectual Property Corporation Proactive maintenance application
US6687779B1 (en) * 2000-07-14 2004-02-03 Texas Instruments Incorporated Method and apparatus for transmitting control information across a serialized bus interface
KR100401129B1 (ko) * 2001-04-20 2003-10-10 한국전자통신연구원 Ｉｅｅｅ １３９４ 트랜시버내 버스 중재의 디지털 구현방법
US6985979B2 (en) * 2001-12-17 2006-01-10 Matsushita Electric Industrial Co., Ltd. Digital data processing device, bus controlling method, bus controlling program and recording medium
DE10246895B3 (de) * 2002-10-08 2004-06-09 Siemens Ag Verfahren zur Änderung eines Parameters für den Betrieb eines Netzwerks sowie Teilnehmer zur Durchführung des Verfahrens
DE102008004819B4 (de) * 2008-01-17 2010-06-24 Texas Instruments Deutschland Gmbh Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen
CN108984458B (zh) * 2018-08-09 2021-10-29 哈尔滨诺信工大测控技术有限公司 一种自定义串行开放式总线
CN113037428B (zh) * 2019-12-09 2022-01-25 大唐移动通信设备有限公司 一种对数据流程的处理方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218759A (en) * 1978-06-30 1980-08-19 International Business Machines Corporation Sync in-sync out calibration for cable length delays
EP0957608B1 (en) * 1994-03-09 2001-03-14 Matsushita Electric Industrial Co., Ltd. Data transmission system and method
JP3845114B2 (ja) * 1995-03-29 2006-11-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ入出力間に予め設定されたタイミング関係を設けたシステム並びにこのようなシステムの送信機及び受信機
US5764526A (en) * 1996-04-08 1998-06-09 Microsoft Corporation Dynamic propagation delay calculation using an array of storage cells

Also Published As

Publication number Publication date
KR20010015057A (ko) 2001-02-26
KR100352568B1 (ko) 2002-09-12
JP2001007827A (ja) 2001-01-12
CN1279429A (zh) 2001-01-10
EP1063596A2 (en) 2000-12-27
JP3289707B2 (ja) 2002-06-10
EP1063596A3 (en) 2006-04-26
US6529977B1 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
CN1196067C (zh) 与电缆长度无关地可靠执行总线复位的电路和方法
US5301303A (en) Communication system concentrator configurable to different access methods
US5631905A (en) Communications network control method
US6246718B1 (en) Method and apparatus for decoding a bit sequence for transmission over pots wiring
US5247626A (en) Fddi controller having flexible buffer management
CN1239605A (zh) 用于检测网络上碰撞的方法和装置
CN1178620A (zh) 用于令牌环网络的多端口局域网切换器
CN1922828A (zh) 具有基于自动协商的自动配置的收发器
EP0966128A1 (en) Apparatus and method of determining a link status between network stations connected to a telephone line medium
JPH09107354A (ja) データ通信システム及び方法
US6430225B1 (en) Apparatus and method for digital data transmission
CN1711724A (zh) 自动协商的系统、方法和设备
CN1713599A (zh) 网络交换设备多网口切换装置和测试方法
CN1140086C (zh) 数字数据串行传输的通信接口及其对应的数据传输方法
CN1450767A (zh) 一种数据包转发控制装置和方法
CN1801823A (zh) 多个节点设备互连的单总线通信协议
US5003556A (en) Squelch circuit
CN1130876C (zh) 用于网络节点之间交换信号的电路和方法
CN101478448B (zh) 以太网交换设备的控制方法及装置
CN1087582C (zh) 时分交换系统
CN1855852A (zh) 实现流控测试的装置及方法
CN1456001A (zh) 将8线/4线以太网转换为2线以太网的装置
CN1310444C (zh) 一种环形光纤can总线网络
CN215499044U (zh) Can通信和光纤通信转换器、变频器和汽车
CN114531313A (zh) 一种基于can总线接口实现快速自动级联功能的gw设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406