DE102008004819B4 - Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen - Google Patents

Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen Download PDF

Info

Publication number
DE102008004819B4
DE102008004819B4 DE102008004819A DE102008004819A DE102008004819B4 DE 102008004819 B4 DE102008004819 B4 DE 102008004819B4 DE 102008004819 A DE102008004819 A DE 102008004819A DE 102008004819 A DE102008004819 A DE 102008004819A DE 102008004819 B4 DE102008004819 B4 DE 102008004819B4
Authority
DE
Germany
Prior art keywords
data transmission
bus reset
network node
reset pulse
electronic data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008004819A
Other languages
English (en)
Other versions
DE102008004819A1 (de
Inventor
Johann Zipperer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102008004819A priority Critical patent/DE102008004819B4/de
Priority to US12/355,286 priority patent/US8140881B2/en
Publication of DE102008004819A1 publication Critical patent/DE102008004819A1/de
Application granted granted Critical
Publication of DE102008004819B4 publication Critical patent/DE102008004819B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Elektronisches Datenübertragungsnetz (1), wobei das elektronische Datenübertragungsnetz umfasst:
einen Netzknoten (NN1), umfassend
einen lokalen Quarzoszillator (XTAL1) zur Bereitstellung einer Zeitreferenz, die von dem durch den lokalen Quarzoszillator (XTAL1) erzeugten Taktsignal abgeleitet ist,
eine Rücksetzstufe zum Rücksetzen des Netzknotens als Reaktion auf einen durch das elektronische Datenübertragungsnetz (1) empfangenen Busrücksetzimpuls (BR2),
ein Steuermittel (RTC) zur Ausgabe eines Busrücksetzimpulses (BR1) mit einer vorbestimmten Länge, die wesentlich größer als eine Taktperiode des Taktsignals des lokalen Quarzoszillators (XTAL1) ist, und
einen Busrücksetzdetektor (BRD) zur Bestimmung einer Länge des empfangenen Busrücksetzimpulses (BR2) auf Grundlage der lokalen Zeitreferenz und zur Einstellung der lokalen Zeitreferenz auf Grundlage der bestimmten Länge des empfangenen Busrücksetzimpulses (BR2).

Description

  • Die vorliegende Erfindung betrifft eine elektronische Vorrichtung und ein Verfahren für ein Datenübertragungsnetz mit Punkt-zu-Punkt-Verbindung, insbesondere ein Netzwerk gemäß dem IEEE 1394 Standard.
  • Ein wohlbekanntes Prinzip der Datenübertragung zwischen verschiedenen elektronischen Vorrichtungen ist eine so genannte ”Punkt-zu-Punkt”-Verbindung, wie zum Beispiel durch den IEEE 1394 Standard beschrieben. Gemäß diesem Standard und ebenso bei anderen Logikbussen werden die Daten von jedem Knoten von dem eingehenden Kabelsegment zu den ausgehenden Kabelsegmenten weitergegeben. Die eingehenden Daten werden unter Verwendung eines lokalen Quarzoszillators, der in jedem der entsprechenden Knoten vorhanden ist, synchronisiert und zeitlich neu ausgerichtet. Zum Erreichen einer hohen Datenintegrität müssen die durch das Netzwerk von Knoten zu Knoten laufenden Daten synchronisiert werden. Die Synchronisation wird am Anfang jedes Datenpakets durchgeführt. Nach der Synchronisation werden die Bits in ihrer Impulsmitte abgetastet. Zwei Netzknoten haben jedoch niemals genau dieselbe Oszillatorfrequenz, so dass der Zeitpunkt, an dem die Bits abgetastet werden, entweder an den Anfang oder das Ende jedes Datenbits verschoben wird. Je länger ein Datenpaket ist, desto weiter entfernt von der Mitte wird ein Bit, das am Ende des Pakets ist, abgetastet. Zur Sicherstellung der Datenintegrität wird eine spezifische Maximaltoleranz der Schwingfrequenz des lokalen Oszillators festgelegt. Für den IEEE 1394 Standard muss die Quarzoszillatortoleranz zum Beispiel unter +/–100 ppm liegen. Entsprechend kann die Maximaldifferenz zwischen zwei Knoten 200 ppm betragen. Anders ausgedrückt können für eine Bitlänge von 2500 die Bits mit einer Marge von 1/2 Bit abgetastet werden, ohne den Toleranzbereich zu überschreiten, d. h. ohne einen Fehler einzubringen. Dies entspricht einem Datenpaket mit 312 Byte, das fehlerfrei übertragen werden kann. Um größere Pakete zu übertragen, wird ein interner Schaltkreis zur zeitlichen Neuausrichtung verwendet, der das fehlerfreie Senden und Empfangen größerer Pakete ermöglicht. Wenn die Frequenzen der lokalen Oszillatoren in den Netzknoten um mehr als 100 ppm schwanken, können lediglich verringerte Datenpaketgrößen verwendet werden. Die Toleranzen der Schwingfrequenzen der lokalen Oszillatoren können auf Grund von Alterungs- oder Temperatureffekten erheblich schwanken. Ebenso sind lokale Oszillatoren mit äußerst stabilen Schwingfrequenzen teuer und komplex. Um Alterungs- oder Temperatureffekte zu handhaben, werden Schutzschaltungen verwendet, die die genaue Bitrate der eingehenden Pakete mit der genauen Bitrate der ausgehenden Datenpakete vergleicht. Trotzdem müssen neue Anwendungen und Standards für Punkt-zu-Punkt-Netzwerke unterschiedliche Geschwindigkeiten unterstützen, und sie müssen ruhen, wenn keine Daten übertragen werden, so dass ein Vergleich der Datenbitraten nicht praktikabel ist.
  • Die deutsche Patentschrift DE 102 54 405 B3 betrifft einen Empfänger mit einem Empfängertaktoszillator, der hinsichtlich seiner Empfängeroszillatorfrequenz steuerbar ist. Der Empfänger umfasst eine Einrichtung zum Erfassen einer Anzahl von Taktperioden, die der Empfängertaktoszillator in einem spezifizierbaren Zeitraum ausführt. Weiter ist eine Einrichtung zum Extrahieren eines ersten und eines zeitlich folgenden zweiten Referenzeintrags in einem empfangenen Datenstrom vorgesehen, wobei die Einrichtung zum Extrahieren ausgebildet ist, um die Einrichtung zum Erfassen auf der Basis des extrahierten ersten und zweiten Referenzeintrags hinsichtlich des spezifizierbaren Zeitraums anzusteuern. Außerdem ist eine Einrichtung zum Vergleichen der Anzahl von Taktperioden des Empfängertaktoszillators mit den Informationen in dem zweiten Referenzeintrag vorgesehen, um abhängig von einem Vergleichsergebnis den steuerbaren Oszillator so anzusteuern, dass die Oszillatorfrequenz erhöht oder erniedrigt wird, so dass die Oszillatorfrequenz in einem vorbestimmten Verhältnis zu einer Frequenz des Taktoszillators im Sender oder gleich der Frequenz des Taktoszillators im Sender ist. Damit wird erreicht, dass der Empfänger fest mit dem Sender synchronisiert ist und dass mehrere Empfänger untereinander ebenfalls synchronisiert sind. Diese Vorgehensweise zum Abgleich ist jedoch aufwändig und umständlich.
  • Es ist ein Ziel der vorliegenden Erfindung, ein elektronisches Datenübertragungssystem und ein entsprechendes Verfahren für den Betrieb des Datenübertragungssystems bereitzustellen, das Temperatur- und Alterungseffekte der lokalen Oszillatoren handhaben kann und die Anforderungen an die lokalen Oszillatoren lockert.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Datenübertragungsnetz bereitgestellt, das einen Netzknoten umfasst. Der Netzknoten umfasst einen lokalen Quarzoszillator zur Bereitstellung einer Zeitreferenz, die von dem durch den lokalen Quarzoszillator erzeugten Taktsignal abgeleitet ist, eine Rücksetzstufe zum Rücksetzen des Netzknotens als Reaktion auf einen durch das Netzwerk empfangenen Busrücksetzimpuls und ein Steuermittel zur Ausgabe eines Busrücksetzimpulses mit einer vorbestimmten Länge, die wesentlich größer als eine Taktperiode des Taktsignals des lokalen Quarzoszillators ist. Ferner umfasst der Netzknoten einen Busrücksetzdetektor zur Bestimmung einer Länge des empfangenen Busrücksetzimpulses auf Grundlage der lokalen Zeitreferenz. Der Busrücksetzdetektor in dem Netzknoten ist ebenfalls so eingerichtet, dass er die lokale Zeitreferenz auf Grundlage der bestimmten Länge des empfangenen Busrücksetzimpulses einstellen kann. Dieser Aspekt der vorliegenden Erfindung basiert auf der Erkenntnis, dass Punkt-zu-Punkt-Netzwerke mehrere Netzknoten haben und Kommunikationsleitungen, welche die Netzknoten verbinden, zum Rücksetzen der Netzknoten typischerweise einen Busrücksetzimpuls verwenden, der eine Zeitlänge hat, die ein Vielfaches der Taktperioden der lokalen Oszillatoren in jedem Knoten beträgt. Da der Busrücksetzimpuls eine vorbestimmte Länge hat, ist es entsprechend möglich, unter Verwendung der Taktperioden des internen lokalen Oszillators die Länge des Busrücksetzimpulses in jedem Netzknoten zu messen. Wenn das Messergebnis zeigt, dass der Busrücksetzimpuls zu lang oder zu kurz ist, kann dies als Indikator für eine Abweichung der Taktfrequenz des lokalen Oszillators verwendet werden. Entsprechend kann die Schwingfrequenz des lokalen Oszillators direkt oder durch eine mit dem lokalen Oszillator gekoppelte Logikschaltung eingestellt werden, wodurch ein korrigiertes Taktsignal mit der richtigen Taktperiode bzw. Schwingfrequenz erzeugt wird.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst jeder Netzknoten eine Start- und Stopplogik und einen Zeitmesser zum Vergleichen der Länge des empfangenen Busrücksetzimpulses mit einer Länge eines in demselben (d. h. eigenen oder lokalen) Netzknoten erzeugten Busrücksetzimpulses. Entsprechend ist die durch diesen Vergleich bestimmte Zeitdifferenz ein Qualifizierungsmittel für die Taktgenauigkeit und somit ein Wert zur Schätzung der zu erwartenden Signalintegrität. Ebenso ermöglicht die Verwendung einer Start- und Stopplogik und eines Zeitmessers, der startet, wenn einer der beiden Busrücksetzimpulse endet, und stoppt, wenn der andere der beiden Busrücksetzimpulse endet, die Verringerung der Komplexität des Netzknotens.
  • Ferner kann jeder Netzknoten einen Indikator für ein sicheres Rücksetzen des Busses umfassen, wodurch sichergestellt wird, dass der Zeitmesser nur dann aktiviert wird, wenn ein echtes Busrücksetzsignal empfangen wird. Die oben genannten Aspekte der vorliegenden Erfindung sind besonders nützlich für Hochverfügbarkeitssysteme und Hochsicherheitssysteme wie Telekommunikations-, Automobil- oder Robotersysteme, die eine frühe Anzeige benötigen, wenn das Niveau der Datenunversehrtheit abnimmt.
  • Gemäß noch einem weiteren Aspekt der vorliegenden Erfindung kann die Differenz der Länge der beiden Busrücksetzimpulse als Absolutwert oder als Binärsignal, das mit einem Maximalwert zu vergleichen ist, gemessen werden.
  • Vorzugsweise ist das Verhältnis der Länge des Rücksetzimpulses und der Taktperiode des durch den lokalen Oszillator bereitgestellten Taktsignals größer als mehrere Hundert, insbesondere 500 oder höher. Insbesondere kann der Busrücksetzimpuls 125 μs oder 166 μs betragen, und die Taktfrequenz des Quarzoszillators kann ungefähr 25 MHz betragen. Der genaue Wert kann 24,576 MHz sein. Diese Konfigurationen ermöglichen eine genaue Bestimmung der Differenz der Busrücksetzimpulse. Vorzugsweise bestehen die Kommunikationsleitungen aus zwei oder mehreren Datenleitungen. Es kann mehrere optionale Stromversorgungsleitungen geben. Die Datenübertragungsleitungen können dann alle während der gesamten Länge eines Rücksetzimpulses in Nullzustand gesetzt werden. Diese Aspekte der vorliegenden Erfindung sind vorteilhafterweise anwendbar auf ein Datenübertragungssystem, das dem IEEE 1394 Standard entspricht, oder auf jede beliebige andere serielle Busverbindung.
  • Vorzugsweise kann ein Netzknoten gemäß der vorliegenden Erfindung ein Mittel zur Ausgabe eines Rücksetzimpulses zu jeder Zeit, zu der das Netzwerk rekonfiguriert wird, umfassen, insbesondere dann, wenn Netzknoten zu dem Netzwerk hinzugefügt oder aus diesem entfernt werden. Ferner kann der Netzknoten so konfiguriert sein, dass er bei jeder Aktivierung des Netzknotens einen Rücksetzimpuls ausgibt. Dies ermöglicht eine ununterbrochene Überwachung der Abweichung der internen Zeitreferenz des Netzknotens.
  • Die vorliegende Erfindung betrifft ebenfalls ein Verfahren für den Betrieb eines Datenübertragungsnetzes. Das Verfahren umfasst das Verwenden eines lokalen Quarzoszillators als lokale Zeitreferenz für die Datenübertragung in einem Netzknoten, das Empfangen eines Busrücksetzimpulses an dem Netzknoten, der wesentlich länger als eine Periode des lokalen Quarzoszillators ist, das Bestimmen einer Länge des in dem Netzknoten empfangenen Busrücksetzimpulses, und das Einstellen der lokalen Zeitreferenz in dem Netzknoten auf Grundlage der bestimmten Länge des empfangenen Busrücksetzimpulses. Entsprechend können jegliche Taktungsdifferenzen zwischen mehreren Netzknoten auf Grund von Alterungseffekten des lokalen Oszillators kompensiert werden. Gemäß einem anderen Aspekt der vorliegenden Erfindung kann die Messung der Länge des Busrücksetzimpulses in einem Netzknoten das Vergleichen eines von einem anderen Netzknoten empfangenen Busrücksetzimpulses mit der Länge eines intern in demselben Netzknoten erzeugten Busrücksetzimpulses umfassen.
  • Gemäß noch weiterer Aspekte der Erfindung kann die Temperatur des Netzknotens (z. B. der als Netzknoten verwendeten integrierten elektronischen Vorrichtung) gemessen werden, während die Länge des Busrücksetzens bestimmt wird. Entsprechend kann der Einfluss der Temperatur berücksichtigt werden, wenn die Abweichung der lokalen Zeitreferenz festgestellt wird. Des Weiteren kann die Messung der Länge eines Busrücksetzimpulses auf statistischen Überlegungen basieren, so dass zum Beispiel ein Durchschnittswert, eine Standardabweichung o. ä. berücksichtigt wird, bevor die lokale Zeitreferenz endgültig geändert wird. Dies kann eine erhöhte Zuverlässigkeit und Robustheit des Netzwerks bereitstellen.
  • Allgemein betrifft die vorliegende Erfindung ein Datenübertragungssystem, einschließlich eines Netzwerks und Netzknoten, wie obenstehend beschrieben. Die Verwendung eines Netzknotens und des Verfahrens gemäß der vorliegenden Erfindung ermöglicht eine Einstellung der lokalen Zeitreferenzen der Netzknoten. Wenn jedoch mehrere Netzknoten vorhanden sind, die alle dieselben Alterungseffekte aufweisen, und die Netzknoten lediglich untereinander Rücksetzimpulse austauschen, kann es sein, dass die Einstellung der lokalen Zeitreferenz nicht möglich ist. Alle Netzknoten können zum Beispiel ein alterungs- oder temperaturabhängiges Verhalten haben, durch das die Rücksetzimpulse länger werden. In dieser Situation können die Netzknoten eventuell nicht in der Lage sein, ihre internen Zeitreferenzen einzustellen. Das Netzwerk funktioniert jedoch noch immer korrekt, da die zwischen den Knoten übertragenen Daten alle auf derselben, wenn auch geänderten, Zeitbasis basieren.
  • Weitere Aspekte der vorliegenden Erfindung ergeben sich aus der untenstehenden Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
  • 1 einen allgemeinen Überblick über ein Datenübertragungssystem, auf das die vorliegende Erfindung anwendbar ist,
  • 2 ein vereinfachtes Schaubild eines Netzknotens gemäß der vorliegenden Erfindung, und
  • 3 Signalverläufe, die unterschiedliche Busrücksetzimpulse darstellen.
  • 1 zeigt ein vereinfachtes schematisches Schaubild eines elektronischen Datenübertragungsnetzes 1. Es gibt drei Netzknoten NN1, NN2 und NN3, die durch die Datenübertragungsleitungen L1, L2 verbunden sind. Das Datenübertragungsnetz 1 kann ein typisches Punkt-zu-Punkt-Kommunikationsnetz sein, in dem Daten von einem ersten Netzknoten NN1 über eine Kommunikationsleitung L1 an einen zweiten Netzknoten NN2 und von dem Netzknoten NN2 über eine Kommunikationsleitung L2 an einen Netzknoten NN3 übertragen werden. Jeder Netzknoten NN1, NN2 und NN3 umfasst einen einzelnen Quarzoszillator XTAL1, XTAL2 bzw. XTAL3 als lokale Zeitreferenz für eingehende und ausgehende Daten. Beim Einschalten des Systems und ebenfalls während des Betriebs kann in einem der Netzknoten NN1, NN2 und NN3 ein Busrücksetzimpuls BR erzeugt werden. Der Busrücksetzimpuls BR läuft durch die Datenübertragungsleitungen L1, L2 von einem Netzknoten zum anderen. Ein Netzknoten empfängt den Busrücksetzimpuls, stellt den Busrücksetzimpuls nach und synchronisiert ihn mit dem durch den lokalen Quarzoszillator erzeugten internen Taktsignal und überträgt den Busrücksetzimpuls an einen anderen Netzknoten in dem Datenübertragungssystem 1. Auf Grund von Alterung, Temperaturschwankungen oder unzureichender Genauigkeit der Quarzoszillatoren XTAL1, XTAL2 und XTAL3 ist die Länge der in dem Datenübertragungssystem 1 übertragenen Datenpakete beschränkt. Im schlimmsten Fall können Fehler auftreten, wenn die Abweichung von Netzknoten zu Netzknoten zu groß wird.
  • 2 zeigt ein vereinfachtes Schaubild eines Netzknotens gemäß der vorliegenden Erfindung. Der Netzknoten umfasst mehrere Stufen. Die lokale Zeitreferenzstufe LTR stellt zum Beispiel einen Quarzoszillator und eine zusätzliche Logikschaltung zur Bereitstellung einer stabilen Zeitreferenz für den Netzknoten dar. Die lokale Zeitreferenz wird zum Beispiel in der zeitlichen Neuausrichtungs- und Nachzentrierungsstufe RTC verwendet, in der Daten empfangen, abgetastet, gemäß der lokalen Zeitreferenz zeitlich neu ausgerichtet und nachzentriert und über eine Datenübertragungsleitung TX an einen anderen Netzknoten gesendet werden. Gemäß der vorliegenden Erfindung wird eine Busrücksetzdetektionsstufe BRD bereitgestellt, die eine Start-und-Stopp-Logik SSL und einen Zeitmesser TIM umfasst. Ferner gibt es einen Busrücksetzindikator BRI, der dazu dient, sicher anzuzeigen, dass ein Busrücksetzimpuls vorliegt. Wenn die Stufe BRI einen Busrücksetzimpuls sicher detektiert hat, versucht die Start-und-Stopp-Logik SSL, das Ende des Busrücksetzimpulses zu detektieren. Synchron mit dem Start eines externen Busrücksetzimpulses wird ein interner Busrücksetzimpuls erzeugt und in der Start-und-Stopp-Logik SSL mit dem externen Busrücksetzimpuls verglichen. Wenn der erste Busrücksetzimpuls endet, wird der Zeitmesser TIM gestartet. Wenn der zweite Busrücksetzimpuls endet, stoppt der Zeitmesser. Entsprechend enthält der Zeitmesser TIM die Zeitdifferenz zwischen dem ersten und dem zweiten Busrücksetzimpuls, von denen einer der interne Busrücksetzimpuls und der andere der externe Busrücksetzimpuls ist. Basierend auf dem Messergebnis in dem Zeitmesser TIM kann die lokale Zeitreferenz in der LTR eingestellt werden.
  • 3 zeigt Signalverläufe, die drei verschiedene Busrücksetzimpulse BROPT; BR1 und BR2 darstellen. BROPT stellt einen Busrücksetzimpuls mit der optimalen Länge dar. BR1 stellt einen Busrücksetzimpuls dar, der intern in dem Netzknoten NN1 erzeugt wird, und BR2 stellt den durch einen anderen Netzknoten (zum Beispiel Netzknoten 2 in 1) erzeugten, von Netzknoten 1 empfangenen Busrücksetzimpuls dar. Der Vergleich der beiden Netzknoten, der in der Busrücksetzdetektionsstufe BRD in 2 durchgeführt wird, stellt eine in 3 gezeigte Zeitdifferenz Δt bereit. Auf Grundlage dieser Zeitdifferenz Δt ist es möglich, die interne lokale Zeitreferenz LTR in dem Netzknoten NN1 neu einzustellen. Es ist ebenso möglich, bei der Messung der Zeitdifferenz zwischen den beiden Busrücksetzimpulsen eine interne Temperaturmessung in dem Netzknoten zu berücksichtigen. In die Auswertung der Busrücksetzimpulslängen können ebenfalls statistische Abweichungen und Verteilungen einbezogen werden. Wenn jedoch beide Netzknoten, die die Busrücksetzimpulse BR1, BR2 bereitstellen, von der optimalen lokalen Zeitdifferenz abweichen, wie in 3 gezeigt, kann die optimale Länge BROPT nicht erreicht werden. Der gemeinsame Fehler aller Netzknoten, die an der Datenübertragung in dem Netzwerk beteiligt sind, überwiegt. Die Datenübertragung wird jedoch durch irgendwelche gemeinsame Änderungen in der Zeitreferenz nicht beeinflusst, da die Daten in allen Netzknoten korrekt abgetastet werden.

Claims (12)

  1. Elektronisches Datenübertragungsnetz (1), wobei das elektronische Datenübertragungsnetz umfasst: einen Netzknoten (NN1), umfassend einen lokalen Quarzoszillator (XTAL1) zur Bereitstellung einer Zeitreferenz, die von dem durch den lokalen Quarzoszillator (XTAL1) erzeugten Taktsignal abgeleitet ist, eine Rücksetzstufe zum Rücksetzen des Netzknotens als Reaktion auf einen durch das elektronische Datenübertragungsnetz (1) empfangenen Busrücksetzimpuls (BR2), ein Steuermittel (RTC) zur Ausgabe eines Busrücksetzimpulses (BR1) mit einer vorbestimmten Länge, die wesentlich größer als eine Taktperiode des Taktsignals des lokalen Quarzoszillators (XTAL1) ist, und einen Busrücksetzdetektor (BRD) zur Bestimmung einer Länge des empfangenen Busrücksetzimpulses (BR2) auf Grundlage der lokalen Zeitreferenz und zur Einstellung der lokalen Zeitreferenz auf Grundlage der bestimmten Länge des empfangenen Busrücksetzimpulses (BR2).
  2. Elektronisches Datenübertragungsnetz gemäß Anspruch 1, bei dem der Netzknoten ferner eine Start- und Stopplogik (SSL) zum Vergleichen der Länge des empfangenen Busrücksetzimpulses (BR2) mit einer Länge eines in demselben Netzknoten erzeugten Busrücksetzimpulses (BR1) umfasst.
  3. Elektronisches Datenübertragungsnetz gemäß Anspruch 1 oder 2, bei dem jeder Netzknoten ferner einen Zeitmesser (TIM) zur Messung der Zeitdifferenz der beiden Busrücksetzimpulse (BR1, BR2) umfasst.
  4. Elektronisches Datenübertragungsnetz gemäß Anspruch 1, bei dem das Verhältnis der Länge der Busrücksetzimpulse und der Taktperiode des durch den lokalen Quarzoszillator bereitgestellten Taktsignals größer als 500 ist.
  5. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, bei dem die Länge des Busrücksetzimpulses 125 μs oder 166 μs beträgt und die Taktfrequenz des lokalen Quarzoszillators (XTAL1) ungefähr 25 MHz, und insbesondere 24,576 MHz, beträgt.
  6. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, ferner umfassend eine Kommunikationsleitung zum Verbinden des Netzknotens mit einem anderen Netzknoten, wobei die Kommunikationsleitung (L1) aus zumindest zwei Datenleitungen (L1RX, L1TX) besteht.
  7. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, bei dem Datenleitungen (L1RX, L1TX) während der gesamten Länge des Rücksetzimpulses in Nullzustand (LOW) gesetzt werden.
  8. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, bei dem das elektronische Datenübertragungsnetz gemäß dem IEEE 1394 Standard aufgebaut ist.
  9. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, bei dem der Netzknoten ein Mittel zur Ausgabe eines Rücksetzimpulses zu jeder Zeit, zu der das elektronisches Datenübertragungsnetz rekonfiguriert wird, insbesondere dann, wenn Netzknoten zu dem elektronisches Datenübertragungsnetz hinzugefügt oder aus diesem entfernt werden, umfasst.
  10. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, bei dem das elektronisches Datenübertragungsnetz so eingerichtet ist, dass es die Temperatur des Netzknotens bestimmt, während die Länge des empfangenen Busrücksetzimpulses bestimmt wird, und dass es den Einfluss der Temperatur berücksichtigt, wenn die Abweichung von der lokalen Zeitreferenz festgestellt wird.
  11. Elektronisches Datenübertragungsnetz gemäß einem der vorhergehenden Ansprüche, bei dem das elektronisches Datenübertragungsnetz so eingerichtet ist, dass es die Länge von empfangenen Busrücksetzimpulsen statistisch auswertet, bevor es die lokale Zeitreferenz einstellt.
  12. Verfahren für den Betrieb eines elektronischen Datenübertragungsnetzes, wobei das Verfahren umfasst: Verwenden eines lokalen Quarzoszillators als lokale Zeitreferenz für die Datenübertragung in einem Netzknoten, Empfangen eines Busrücksetzimpulses an dem Netzknoten, der wesentlich länger als eine Periode des lokalen Quarzoszillators ist, Bestimmen einer Länge des in dem Netzknoten empfangenen Busrücksetzimpulses, Einstellen der lokalen Zeitreferenz in dem Netzknoten auf Grundlage der bestimmten Länge des empfangenen Busrücksetzimpulses.
DE102008004819A 2008-01-17 2008-01-17 Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen Active DE102008004819B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008004819A DE102008004819B4 (de) 2008-01-17 2008-01-17 Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen
US12/355,286 US8140881B2 (en) 2008-01-17 2009-01-16 Circuitry and method for detection of network node aging in communication networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008004819A DE102008004819B4 (de) 2008-01-17 2008-01-17 Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen

Publications (2)

Publication Number Publication Date
DE102008004819A1 DE102008004819A1 (de) 2009-07-23
DE102008004819B4 true DE102008004819B4 (de) 2010-06-24

Family

ID=40785812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008004819A Active DE102008004819B4 (de) 2008-01-17 2008-01-17 Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen

Country Status (2)

Country Link
US (1) US8140881B2 (de)
DE (1) DE102008004819B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262996B2 (ja) * 2009-05-26 2013-08-14 富士通セミコンダクター株式会社 論理シミュレーション装置、方法、及びプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10254405B3 (de) * 2002-11-21 2004-06-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Empfänger und Verfahren zum Betreiben eines Empfängers

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6751696B2 (en) * 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
DE69621725T2 (de) * 1995-03-29 2003-01-30 Koninklijke Philips Electronics N.V., Eindhoven System zur bereitstellung eines vorgegebenen zeitbezugs zwischen eingabe und ausgabe von daten sowie sender und empfänger für ein solches system
JP3633092B2 (ja) * 1996-03-18 2005-03-30 日産自動車株式会社 マイコン故障監視装置
US6088370A (en) * 1997-09-22 2000-07-11 Intel Corporation Fast 16 bit, split transaction I/O bus
US5968172A (en) * 1997-11-12 1999-10-19 Sony Corporation Of Japan Hardware and software triggered programmable reset circuitry for serial communication device
US6134656A (en) * 1998-04-07 2000-10-17 Micron Technology, Inc. Method for blocking bus transactions during reset
KR100553867B1 (ko) * 1998-07-04 2006-05-25 삼성전자주식회사 Ieee 1394 버스로 연결된 네트워크에서의 버스 리셋 처리방법
KR100307292B1 (ko) * 1998-10-16 2001-12-01 김영환 리셋신호발생회로
US6480967B1 (en) * 1999-05-21 2002-11-12 Koninklijke Philips Electronics N.V. Multiple module processing system with reset system independent of reset characteristics of the modules
US6557108B1 (en) * 1999-05-28 2003-04-29 3Com Corporation System and method in a modem for providing a shortened reset pulse upon receipt of an external reset pulse
JP3289707B2 (ja) * 1999-06-23 2002-06-10 日本電気株式会社 送受信回路及び送受信方法並びに記録媒体
US6530029B1 (en) * 1999-09-23 2003-03-04 National Semiconductor Corporation I2C/SMBus start-stop detecting circuit that reduces the likelihood of stalling the bus due to glitches on the data line
JP3681611B2 (ja) * 2000-04-06 2005-08-10 Necエレクトロニクス株式会社 マイクロコンピュータ
US6968472B2 (en) * 2002-04-22 2005-11-22 Silicon Labs Cp. Inc. Serial data interface
US7039823B2 (en) * 2002-04-26 2006-05-02 Texas Instruments Incorporated On-chip reset circuitry and method
US7200767B2 (en) * 2002-12-27 2007-04-03 Texas Instruments Incorporated Maintaining synchronization of multiple data channels with a common clock signal
US7260166B2 (en) * 2003-08-14 2007-08-21 Broadcom Corporation Systems for synchronizing resets in multi-clock frequency applications
US7126559B2 (en) * 2003-12-24 2006-10-24 Super Talent Electronics, Inc. USB flash-memory drive with dazzling marquee-pattern driver for multi-LED display
EP1615106A1 (de) * 2004-07-05 2006-01-11 STMicroelectronics Limited Rücksetzen in einem System-on-Chip Schaltkreis
JP4437741B2 (ja) * 2004-11-26 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体集積回路の設計装置、半導体集積回路および半導体集積回路の設計プログラム
US7325152B2 (en) * 2005-06-30 2008-01-29 Infineon Technologies Ag Synchronous signal generator
US7831855B2 (en) * 2007-04-12 2010-11-09 Harris Corporation System and method for generating a reset signal for synchronization of a signal
US8464098B2 (en) * 2008-04-15 2013-06-11 Freescale Semiconductor, Inc. Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10254405B3 (de) * 2002-11-21 2004-06-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Empfänger und Verfahren zum Betreiben eines Empfängers

Also Published As

Publication number Publication date
US8140881B2 (en) 2012-03-20
US20090207864A1 (en) 2009-08-20
DE102008004819A1 (de) 2009-07-23

Similar Documents

Publication Publication Date Title
DE60128784T2 (de) Verfahren und Vorrichtung zur effizienten und genauen Grobzeitsynchronisierung in Pulsdemodulatoren
DE4017494C2 (de)
DE69933594T2 (de) Verbesserungen der Zeitsynchronisierung in verteilten Systemen
DE102020115568A1 (de) Techniken zum Bestimmen von Zeitstempelungenauigkeiten in einem Sender/Empfänger
DE60132959T2 (de) System und Verfahren zur Taktsynchronisierung für ein USB-Zielgerät
EP1653651B1 (de) Modulares numerisches steuergerät mit low-jitter synchronisation
DE69022652T2 (de) Schaltung zur Phasenanpassung.
DE112015004473T5 (de) Bestätigen der datengenauigkeit in einem verteilten steuerungssystem
DE10064928A1 (de) Verfahren, Taktgebermodul und Empfängermodul zur Synchronisierung eines Empfängermoduls
DE102019003979B4 (de) System und verfahren zum durchführen einer interpacket-gap-reparatur für verlustbehaftete protokolle
DE69837109T2 (de) Schaltung zum erreichen von synchronität
DE102013226286A1 (de) Sendeempfänger und Kommunikationsvorrichtung, die durch Übertragungscode codierte Daten senden und empfangen
DE69217404T2 (de) Synchroner Dekodierer für selbsttaktierende Signale
DE102013218075A1 (de) Vorrichtung und Messverfahren zur Ermittlung der internen Verzögerungszeit einer CAN-Busanschlusseinheit
DE19814190A1 (de) PLL-Synchronisationsfehler-Meßverfahren und integrierte Schaltung dafür
DE102018129189B4 (de) Verfahren zum betreiben eines netzwerkteilnehmers in einem automatisierungskommunikationsnetzwerk
DE102009025074A1 (de) Datenempfangsgerät und Verfahren zum Datenempfang
DE68921706T2 (de) Synchrone Multiplexübertragungseinrichtung.
DE102008004819B4 (de) Schaltung und Verfahren zur Detektion von Netzknotenalterung in Kommunikationsnetzen
DE10037489A1 (de) Fehlererfassungsvorrichtung für ein Kommunikationssystem
DE112012007046B4 (de) Digitalübertragung-Empfangsvorrichtung und Digitalübertragung-Empfangsverfahren
DE112016002783B4 (de) Datenübertragungssystem, Datenübertragungsvorrichtung und Datenübertragungsverfahren
DE102006045050B4 (de) Verfahren und Vorrichtung zur Bestimmung der Latenzzeit eines digitalen Übertragungssystems, insbesondere eines digitalen optischen Übertragungssystems
DE19821783B4 (de) Kommunikationssteuervorrichtung
WO2012049171A1 (de) Verfahren und vorrichtung zur dezentralen zeitsynchronisation eines netzwerkes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE