TW201727506A - 用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統 - Google Patents

用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統 Download PDF

Info

Publication number
TW201727506A
TW201727506A TW105114380A TW105114380A TW201727506A TW 201727506 A TW201727506 A TW 201727506A TW 105114380 A TW105114380 A TW 105114380A TW 105114380 A TW105114380 A TW 105114380A TW 201727506 A TW201727506 A TW 201727506A
Authority
TW
Taiwan
Prior art keywords
channels
computer device
device interface
switch module
channel
Prior art date
Application number
TW105114380A
Other languages
English (en)
Other versions
TWI566104B (zh
Inventor
Wei-Yi Chu
Chia-Feng Cheng
Kai Chang
Chih-Yu Chen
Original Assignee
Quanta Comp Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Comp Inc filed Critical Quanta Comp Inc
Application granted granted Critical
Publication of TWI566104B publication Critical patent/TWI566104B/zh
Publication of TW201727506A publication Critical patent/TW201727506A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

一種用於一個高效能模式以及雙路徑模式之間進行切換的系統。系統包括第一裝置、第二裝置、第三裝置以及一切換開關，切換開關用以接收控制訊號，並且相應於接收控制訊號，使切換開關選擇性地耦接第一裝置之一或多個第一通道或第二裝置之一或多個第二通道至第三裝置之第三通道，以產生多個致能通道。系統也包括致能通道之數量係小於或等於第三通道之數量，並且切換開關係用以以一遞增順序將關聯於第一裝置之致能通道連接至第三通道之第一部份以及以一遞減順序將關聯於第二裝置之致能通道連接至第三通道之第二部份。

Description

用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統
本揭露係有關於一種用於透過快速周邊組件互連匯流排連通至快速非揮發性記憶體固態硬碟之傳輸架構，特別是有關於一種用以致能於單節點傳輸模式以及多節點傳輸模式之間的切換之硬體架構。
快速周邊組件互連(Peripheral Component Interconnect Express，以下簡稱PCIe)係為一種高速串列電腦擴展匯流排標準。PCIe相較於舊匯流排標準有包括提供匯流排設裝置更高的最大系統匯流排資料傳輸量(throughput)、更低的輸入/輸出接腳數、更小的實體尺寸以及更好的性能縮放能力的改善。PCIe以及舊匯流排標準之間的一項主要差異是，PCIe乃係基於點對點的拓撲架構(即：相反於共享平行匯流排架構)。每個PCIe匯流排可以包括不同的通道數量(例如：x1、x2、x4、x8、x16、x32)。一條通道是由兩個不同的訊號對(即：傳送以及接收)所組成。每條通道是使用作為全雙工位元組串流，並且可以同時在兩個方向以一個位元組(即：八位元)格式 傳送以及接收資料封包。一個PCIe介面可以接收一個PCIe配接器(adaptor)以連接一端點(例如：一伺服器、固態硬碟(Solid-State drives,SSDs)驅動器、磁盤托架、網路裝置等)。PCIe配接器可包括一個或多個的PCIe切換開關(switch)，用以從一端點以外致能多個端點。因此，一個PCIe切換開關可以使一個端點被多個裝置共用。
固態硬碟(SSD)為可經由如上所述的PCIe匯流排連接的一種端點裝置。快速非揮發性記憶體(Non-Volatile Memory Express,NVMe)是用於存取透過PCIe匯流排附加的固態硬碟的一種規範(即：邏輯介面)。由於PCIe是一個點對點的拓撲架構(一個端點連接至另一端點)，通常僅一個端點可以存取快速非揮發性記憶體固態硬碟(以下簡稱NVMe SSD)。雖然PCIe切換開關可以使多個端點存取一個端點，目前還沒有辦法使多個節點來同時存取單一節點。
有鑑於此，本發明的額外優點的特徵將在下面的描述中闡述，並且將部分地從描述中顯而易見，或可以透過本文發明的原理的實現而獲知。本發明的特徵以及優點可以經由本發明之後附之申請專利範圍所界定者特別指出的設備以及組合來得到。為使本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出一或多個較佳實施例，並配合所附圖式，作詳細說明如下，雖然揭露書係依所附圖式進行說明，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，本發明之保護範 圍當視後附之申請專利範圍所界定者為準。
本揭露實施例提供一種用於單節點PCIe傳輸模式以及多節點的PCIe傳輸模式之間進行切換的系統、方法以及非暫態電腦可讀取媒體。所述系統、方法以及非暫態電腦可讀取媒體包括一第一電腦裝置介面、一第二電腦裝置介面、一第三電腦裝置介面以及一切換開關模組，用以接收一或多個控制訊號，並且相應於接收到一或多個控制訊號，使切換開關模組選擇性地耦接第一電腦裝置介面之一或多個第一通道或第二電腦裝置介面之一或多個第二通道之其中至少一者至第三電腦裝置介面之多個第三通道，以產生多個致能通道。所述系統、方法以及非暫態電腦可讀取媒體也包含致能通道之數量係小於或等於第三通道之數量，且切換開關模組係用以將關聯於第一電腦裝置介面之致能通道以一遞增邏輯順序連接至第三通道之一第一部份且將關聯於第二電腦裝置介面之致能通道以一遞減邏輯順序連接至第三通道之一第二部份。
所述系統、方法以及非暫態電腦可讀取媒體也包含切換開關模組係用以致能第一通道，而無需致能第二通道之任何一者。所述系統、方法以及非暫態電腦可讀取媒體也包含切換開關模組係用以致能第二通道，而無需致能第一通道之任何一者。所述系統、方法以及非暫態電腦可讀取媒體也包含切換開關模組係用以致能相同數量的第一通道以及第二通道。
所述系統、方法以及非暫態電腦可讀取媒體也包含第一電腦裝置介面、第二電腦裝置介面以及第三電腦裝置介面之每一者可為一快速周邊組件互連(peripheral component interconnect express,PCIe)介面。
所述系統、方法以及非暫態電腦可讀取媒體也包含第一電腦裝置介面係耦接於一第一節點以及第二電腦裝置介面係耦接於一第二節點。所述系統、方法以及非暫態電腦可讀取媒體也包含第三電腦裝置介面可耦接於一或多個快速非揮發性記憶體(non-volatile memory express,NVMe)固態硬碟(solid-state drives,SSD)。
所述系統、方法以及非暫態電腦可讀取媒體也包含切換開關模組包括一個或多個多工器。
所述系統、方法以及非暫態電腦可讀取媒體也包含第一通道之數量、第二通道之數量以及第三通道之數量均為相等的。
所述系統、方法以及非暫態電腦可讀取媒體也包含第一通道之數量、第二通道之數量以及第三通道之數量均為不相等的。
所述系統、方法以及非暫態電腦可讀取媒體也包含一第一節點，其係透過一第一快速周邊組件互連(PCIe)匯流排耦接至一切換開關模組，其中，第一快速周邊組件互連匯流排具有一第一預定通道數量、一第二節點，其係透過一第二快速周邊組件互連匯流排耦接至切換開關模組，其中，第二快速周邊組件互連匯流排具有一第二預定通道數量、以及一快速非揮發性記憶體(NVMe)固態硬碟(SSD)，其係透過一第三快速周邊組件互連匯流排耦接至該切換開關模組，其中，第三快速周邊組件互連匯流排具有一第三預定通道數量。所述系統、方法 以及非暫態電腦可讀取媒體也包含切換開關模組用以接收一或多個控制訊號，並且相應於接收到一或多個控制訊號，使切換開關模組致能或禁能(disable)第一預定通道數量以及第二預定通道數量中之一或多者，其中，致能通道之數量等於第三預定通道數量。
100‧‧‧單切換開關架構
102‧‧‧節點
104‧‧‧節點
106‧‧‧PCIe介面
108‧‧‧PCIe介面
110‧‧‧切換開關
112‧‧‧子切換開關
114‧‧‧子切換開關
116‧‧‧選擇器
118‧‧‧選擇器
120‧‧‧PCIe介面
122‧‧‧快速非揮發性記憶體固態硬碟(NVMe SSD)
300‧‧‧單節點傳輸模式
350‧‧‧單節點傳輸模式
400‧‧‧雙路徑傳輸模式
500‧‧‧方法流程圖
505、510、515、520‧‧‧步驟
600‧‧‧系統
605‧‧‧系統匯流排
610‧‧‧處理器
612‧‧‧快取記憶體
615‧‧‧記憶體
620‧‧‧ROM
625‧‧‧RAM
630‧‧‧儲存裝置
632‧‧‧MOD 1
634‧‧‧MOD 2
636‧‧‧MOD 3
635‧‧‧輸出裝置
640‧‧‧通訊介面
645‧‧‧輸入裝置
650‧‧‧電腦系統
655‧‧‧處理器
660‧‧‧晶片組
665‧‧‧輸出裝置
670‧‧‧儲存裝置
675‧‧‧RAM
680‧‧‧橋接器
685‧‧‧用戶介面元件
690‧‧‧通訊介面
為使本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出一或多個較佳實施例，並配合所附圖式，作詳細說明如下，其中：第1圖顯示依據本發明一實施例之用於單節點以及多節點傳輸模式之間進行切換的單切換開關架構之示意圖；第2圖顯示依據本發明一實施例之用於單節點以及多節點傳輸模式之間進行切換的雙切換開關架構之示意圖；第3A圖顯示依據本發明一實施例之運作在單節點傳輸模式下的雙切換開關架構之示意圖；第3B圖顯示依據本發明另一實施例之運作在單節點傳輸模式下的雙切換開關架構之示意圖；第4圖顯示依據本發明一實施例之運作在雙路徑傳輸模式下的雙切換開關架構之示意圖；第5圖顯示依據本發明一實施例之用於單節點傳輸模式以及多節點傳輸模式之間進行切換的示範方法之流程圖；第6A圖顯示用以實現本發明各種實施例之一示範系統之實施例；以及 第6B圖顯示用以實現本發明各種實施例之一示範系統之實施例。
本發明的額外優點的特徵將在下面的描述中闡述，並且將部分地從描述中顯而易見，或可以透過本文發明的原理的實現而獲知。本發明的特徵以及優點可以經由本發明之後附之申請專利範圍所界定者特別指出的設備以及組合來得到。為使本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出一或多個較佳實施例，並配合所附圖式，作詳細說明如下，雖然揭露書係依所附圖式進行說明，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
在此先定義本揭露書中應用的幾個術語。術語“耦接”被定義為連接，無論是直接或間接透過中間元件，並且不限於實體連接。術語“包括”表示“包含，但不限於此”；它具體表示在一個所描述的組合、群組、系列等等的開放式包含或成員。
第1圖顯示依據本發明一實施例之用於單節點以及多節點傳輸模式之間進行切換的單切換開關(switch)架構100之示意圖。在單節點模式下，所有通道(lanes)可以由可達成高效能資料傳輸的一單一節點使用。於多節點模式下，所有通道由可達成多路徑資料傳輸的多個節點所共用。單切換開關 架構100包括第一節點102以及第二節點104。舉例來說，節點可以是伺服器、群集的伺服器、多伺服器、或能夠至少傳送以及接收資料的任何電腦裝置。節點102以及104可以分別經由PCIe介面106與108被連接至PCIe匯流排。舉例來說，PCIe介面可用以接收網路配接器(adaptor)、乙太網路配接器、無線連接配接器、通用串列匯流排配接器或用於連接節點與PCIe匯流排的任何其它類型的配接器。PCIe介面可以使節點與一或多個其它端點(endpoint)(例如：NVMe固態硬碟等等)進行通訊。於本實施例中，PCIe介面106以及108可以各自連接到PCIe匯流排的四條通道(×4)。四條通道的各通道可在PCIe匯流排上包括一傳送以及接收的串列連接。因此，四條通道可以包括四個傳送路徑以及4個接收路徑。在其他實施例中，PCIe匯流排可以包括多於或少於4條通道(例如：×2，×8，×16，×32，等等)。
PCIe介面106以及第二PCIe介面108的四條通道可以耦接到切換開關110。切換開關110可致能(enable)節點102以及104經由PCIe介面106以及108存取其他端節裝置(例如：NVMe固態硬碟等)。在一些實施例中，切換開關110可為一個或多個高速多工器。在一些實施例中，切換開關110可為積體電路晶片(例如：在PCIe介面上或在主機板上等)。
在一些實施例中，PCIe介面120可包括四條通道。切換開關110可以從PCIe介面106以及PCIe介面108中致能四條通道(從八條通道中)，以經由PCIe介面120的四條通道與快速非揮發性記憶體固態硬碟(NVMe SSD)122進行通訊。因此，PCIe介面106以及108的四通道可經由PCIe介面120的四條通道(亦 即：第一節點102的四條通道、第二節點104的四條通道、或者第一節點102中的兩條通道以及第二節點104中的兩條通道)來從NVMe SSD 122傳送以及接收資料。在其他實施例中，PCIe介面120可包括多於或少於四條通道。在其他實施例中，PCIe介面106以及PCIe介面108中的致能通道(enabled lanes)的總數不能超過PCIe介面120的通道數量。
切換開關110可用以接收一個或多個控制訊號(例如：二進制的低訊號(binary low signal)或二進制高訊號(binary high signal))，以確定哪四條通道(即：PCIe介面106以及108的八條通道中的那四個)係被致能(亦即：可傳輸資料至連接到切換開關110的一個端點以及接收資料來自該端點的資料)。例如，當控制訊號為低訊號時，切換開關110可致能PCIe介面106的四條通道並禁能(disable)PCIe介面108的四條通道。在另一個例子中，當控制訊號為高訊號時，切換開關110可致能PCIe介面108的四條通道並禁能PCIe介面106的四條通道。在另一實施例中，切換開關110可以接收兩個控制訊號，並據此致能PCIe介面106的前兩條通道以及PCIe介面108的前兩條通道，並禁能PCIe介面106的最後兩條通道以及PCIe介面108的最後兩條通道。
單切換開關架構100也可包括一個或多個NVMe SSD 122，其係用以經由PCIe介面120連接至切換開關110。PCIe 介面120可經由PCIe匯流排連接至切換開關110。在本實施例中，PCIe介面120可連接至具有四條通道(即：×4)的PCIe匯流排。四條通道的每一通道可在PCIe匯流排上包括一傳送以及接 收串列連接。因此，四條通道可以包括四個傳送路徑以及4個接收路徑。在其他實施例中，PCIe匯流排可以包括多於或少於4條通道(例如：×2，×8，×16，×32，等等)。
本發明實施例中考慮切換開關110的控制訊號可以以多種方式來提供。在一些情況下，控制訊號可以手動指定。例如，透過使用者設定、透過跳線設置或為控制訊號提供一永久設置的其他方式。在其他情況下，控制訊號可以被自動地以及/或動態地指定。也就是說，根據所連接的裝置的類型。舉例來說，在第1圖的實施例中，切換開關110或其他與PCI介面106、108以及120進行通訊的另一元件可偵測與附加於這些介面的每個PCIe裝置的相關聯的通道的數量，並自動據此配置切換開關110。這也可以是一個動態流程。也就是說，如果節點102為一個四條通道的PCIe裝置以及節點104為一個兩條通道的PCIe裝置時，切換開關110可於每個裝置與NVMe SSD 122通訊時，在一四條通道以及一兩條通道配置之間交替。
第2圖顯示依據本發明一實施例之用於單節點以及多節點傳輸模式之間進行切換的雙切換開關架構200之示意圖。雙切換開關架構200可包括切換開關110，其包括第一子切換開關112以及第二子切換開關114。在一些實施例中，子切換開關112以及114可為高速多工器。在一些實施例中，子切換開關112以及114可為積體電路晶片(例如：在PCIe介面上或在主機板上等)。
切換開關110係用以提供關聯於PCIe介面106以及108的通道至PCIe介面120的通道的不同路由(routing)。此處所 描述之路由係基於週邊組件互連特殊興趣小組(PCI-SIG)所維護的PCIe規範。關於PCIe介面106以及108之間的路由，切換開關110以一遞增邏輯順序提供通道的路由。亦即，0->0，1->1，2->2以及3->3，如第2圖所示且其細節將討論於下。相反地，關於PCIe介面108以及120之間的路由，切換開關110提供以一遞減邏輯順序提供通道的路由。亦即，3->0，2->1，1->2以及0->3，如第2圖所示且其細節將討論於下。
第一子切換開關112可以用以對應地透過PCIe介面106的第一通道以及第二通道(即：[0：1])以及PCIe介面108的第三通道以及第四通道(即：[3：2])來致能與節點102以及節點104之間的連接。第二子切換開關114可以用以對應地透過PCIe介面106的第三通道以及第四通道(即：[2：3])以及PCIe介面108的第一通道以及第二通道(即：[1：0])來致能與節點102以及節點104之間的連接。第一子切換開關112可用以透過PCIe介面120的第一通道以及第二通道(即：[0：1])來致能與NVMe SSD 122的連接。選擇器116可依據第一控制訊號，決定致能PCIe介面106或PCIe介面108中的通道以連接至子切換開關112。第二子切換開關114可用以透過PCIe介面120的第三通道以及第四通道(即：[2：3])來致能與NVMe SSD 122的連接。選擇器118可依據第二控制訊號，決定致能PCIe介面106或PCIe介面108中的通道以連接至子切換開關114。
當選擇器116接收到一個低控制訊號時，第一子切換開關112可以致能PCIe介面106的第一通道以及第二通道(即，[0：1])至PCIe介面的120的第一通道以及第二通道(即， [0：1])的連接。當選擇器116接收到一個高控制訊號時，第一子切換開關112可以致能PCIe介面108的第三通道以及第四通道(即，[3：2])至PCIe介面的120的第一通道以及第二通道(即，[0：1])的連接。當選擇器118接收到一個低控制訊號時，第二子切換開關114可以致能PCIe介面106的第三通道以及第四通道(即，[2：3])至PCIe介面的120的第三通道以及第四通道(即，[2：3])的連接。當選擇器118接收到一個高控制訊號時，第二子切換開關114可以致能PCIe介面108的第一通道以及第二通道(即，[1：0])至PCIe介面的120的第三通道以及第四通道(即，[2：3])的連接。
當選擇器116以及選擇器118同時接收到一個低控制訊號時，雙切換開關架構200可將節點102運作在高效能模式下(如第3A圖所示)。當選擇器116以及選擇器118同時接收到一個高控制訊號時，雙切換開關架構200可將節點104運作在高效能模式下(如第3B圖所示)。當選擇器116接收到一個低控制訊號且選擇器118接收到一個高控制訊號，雙切換開關架構200可將節點102以及節點104運作在雙路徑模式下(如第4圖所示)。
可理解的是，雖然第2圖顯示出具有四條通道的PCIe匯流排的示例實施例，任何熟悉此項技藝者可以使用具有更多或更少的通道的一個PCIe匯流排。例如，可以使用具有2條通道的PCIe匯流排。在另一個實施例中，可以使用具有8、16或32條通道的PCIe匯流排。
第3A圖顯示依據本發明一實施例之運作在單節點傳輸模式300下的雙切換開關架構之示意圖。明確地說，第一 節點102(即：具有四條通道的一個節點)的高效能模式(1×4)。第一子切換開關112以及第二子切換開關114可分別在選擇器116以及選擇器118中接收低控制訊號。在一些實施例中，子切換開關112以及114可以是高速多工器。在其他實施例中，可以使用一個單一切換開關。如第3A圖所示，相應於接收到低控制訊號，第一子切換開關112可以致能PCIe介面106的第一通道以及第二通道(即：[0：1])。PCIe介面106的第一通道及第二通道可分別透過第一通道及第二通道(即：[0：1])連接到PCIe介面120。於致能第一通道以及第二通道之後，節點102可將資料傳送至NVMe SSD 122以及接收來自NVMe SSD 122中的資料。
如第3A圖所示，相應於接收到低控制訊號，第二子切換開關114可以致能PCIe介面106的第三通道以及第四通道(即：[2：3])。PCIe介面106的第三通道及第四通道可分別透過PCIe介面120的第三通道及第四通道(即：[2：3])連接到PCIe介面120。於致能PCIe介面106的第三通道以及第四通道之後，節點104可將資料傳送至NVMe SSD 122以及接收來自NVMe SSD 122中的資料。
第3B圖顯示依據本發明另一實施例之運作在單節點傳輸模式350下的雙切換開關架構之示意圖。明確地說，第二節點104(即：具有四條通道的一個節點)的高效能模式(1×4)。第一子切換開關112以及第二子切換開關114可分別在選擇器116以及選擇器118中接收高控制訊號。在一些實施例中，子切換開關112以及114可以是高速多工器。在其他實施例中，可以使用一個單一切換開關。如第3B圖所示，相應於接收到高 控制訊號，第一子切換開關112可以致能PCIe介面108的第三通道以及第四通道(即：[3：2])。PCIe介面108的第三通道及第四通道可分別透過PCIe介面120的第一通道及第二通道(即：[0：1])連接到PCIe介面120。於致能PCIe介面108的第三通道以及第四通道之後，節點104可將資料傳送至NVMe SSD 122以及接收來自NVMe SSD 122中的資料。
如第3B圖所示，相應於接收到高控制訊號，第二子切換開關114可以致能PCIe介面108的第一通道以及第二通道(即：[1：0])。PCIe介面108的第一通道及第二通道可分別透過PCIe介面120的第三通道及第四通道(即：[2：3])連接到PCIe介面120。於致能PCIe介面108的第一通道以及第二通道之後，節點104可將資料傳送至NVMe SSD 122以及接收來自NVMe SSD 122中的資料。
第4圖顯示依據本發明一實施例之運作在雙路徑傳輸模式400下的雙切換開關架構之示意圖。明確地說，第一節點102以及第一節點104(即：各自具有兩條通道的兩個節點)的雙路徑模式(2×2)。第一子切換開關112可在選擇器116中接收低控制訊號以及第二子切換開關114可在選擇器118中接收高控制訊號。在一些實施例中，子切換開關112以及114可以是高速多工器。在其他實施例中，可以使用一個單一切換開關。如第4圖所示，相應於在第一子切換開關112中接收到低控制訊號，第一子切換開關112可以致能PCIe介面106的第一通道以及第二通道(即：[0：1])。PCIe介面106的第一通道及第二通道可分別透過第一通道及第二通道(即：[0：1])連接到PCIe介面 120。於致能第一通道以及第二通道之後，節點102可將資料傳送至NVMe SSD 122以及接收來自NVMe SSD 122中的資料。
如第4圖所示，相應於在第二子切換開關114中接收到高控制訊號，第二子切換開關114可以致能PCIe介面108的第一通道以及第二通道(即：[1：0])。PCIe介面108的第一通道及第二通道可分別透過PCIe介面120的第三通道及第四通道(即：[2：3])連接到PCIe介面120。於致能PCIe介面108的第一通道以及第二通道之後，節點104可將資料傳送至NVMe SSD 122以及接收來自NVMe SSD 122中的資料。
可理解的是，雖然第3A圖、第3B圖以及第4圖顯示出具有四條通道的PCIe匯流排的示範實施例，任何熟悉此項技藝者可以使用具有更多或更少的通道的一個PCIe匯流排。例如，可以使用具有2條通道的PCIe匯流排。在另一個實施例中，可以使用具有8、16或32條通道的PCIe匯流排。
此外，雖然示範實施例指定與特定類型的PCIe裝置的通訊，並非用以限定本發明之各種實施例之範圍。相反地，本發明所述之方法以及系統可適用於任何類型的PCIe裝置。此外，本發明於此處所討論之方法以及系統也可相同地適用於任何類型電腦裝置介面，包括PCIe介面，用於不同通道數量、頻道等等的通訊管理，允許採用最大可能的數量的通道、頻道等等來最大化這類電腦裝置介面及與其耦接的電腦裝置之間的資料傳輸量(throughput)。
接著參見第5圖，係顯示依據本發明一實施例之用於管理具有不同通道配置的PCIe裝置間之通訊的示範方法之 流程圖。第5圖所示的方法僅提供相關範例，本發明所述之方法可以有各種不同的實現方式。另外，雖然第5圖所示的方法係以特定的順序的步驟來加以描述，然而應可理解，任何熟習此項技藝者可知第5圖及其步驟可以任何可完成本發明的技術優點的順序執行，並且可包括所示更少或更多的步驟。
第5圖中所示的每一步驟表示在實施例的方法進行的一或多個流程、方法或副常式。第5圖中所示的步驟可透過如第1圖以及第2圖所示的系統中實現。第5圖中所顯示的方法流程圖將相關於並參考如第1圖以及第2圖中所示的至少節點102以及104、PCIe介面106、108與120、切換開關110以及NVMe SSD 122加以描述。
方法500起始於步驟505。在步驟505中，切換開關模組110可以接收一個請求，以致能第一預定通道數量。例如，切換開關模組110可透過一PCIe匯流排接收來自節點102(經由PCIe介面106)的請求，以致能一個或多條通道來存取NVMe SSD硬碟122(經由PCIe介面120)。當切換開關模組接收到該請求時，方法500接著執行步驟510。
在步驟510中，切換開關模組110可以接收一個請求，以致能第二預定通道數量。例如，切換開關模組110可透過一PCIe匯流排接收來自節點104(經由PCIe介面108)的請求，以致能一個或多條通道來存取NVMe SSD硬碟122(經由PCIe介面120)。當切換開關模組接收到該請求時，方法500接著執行步驟515。
在步驟515中，切換開關模組110可接收一或多個 控制訊號。舉例來說，切換開關模組110可接收一個控制訊號，此一控制訊號可為二進制低訊號(即：”0”)或二進制高訊號(即：”1”)。在另一個例子中，切換開關模組110可接收兩個控制訊號，這兩個控制訊號可為二進制低訊號(即：”0”)或二進制高訊號(即：”1”)。當接收到兩個控制訊號時，切換開關模組110可具有四個可能的二進位值(即，”00”，”01”，”10”，”11”)。因此，接收到的控制訊號愈多，切換開關模組110可具有愈多在連接的PCIe匯流排上致能以及禁能的通道數的可能性。當接收到一個或多個控制訊號之後，方法500可接著執行步驟520。
在步驟520中，切換開關模組110可以致能或禁能所請求的預定通道數量的一或多者。舉例來說，當接收到二進制低訊號時，切換開關模組110可致能第一預定通道數量並禁能第二預定通道數量。在本例中，節點102可以在一個高效能的單節點傳輸模式下運作。在另一個例子中，當接收到二進制高訊號時，切換開關模組110可致能第二預定通道數量並禁能第一預定通道數量。在前述例子中，節點104可以在一個高效能的單節點傳輸模式下運作。在另一個例子中，當接收到一個二進制低訊號以及一個二進制高訊號時，切換開關模組110可從第一預定通道數量以及第二預定通道數量中致能以及禁能相等的通道數量。在前述例子中，節點102以及節點104可以在雙路徑多節點傳輸模式下運作。在任何前述實施例中，致能通道的數量不能超過第三預定通道數量。例如，PCIe介面120的通道數。當切換開關模組致能以及禁能通道之後，方法500在此結束。
雖然上述示例性實施例說明了由特定類型的元件執行的方法，本發明考慮的是，上述方法可透過其他類型的裝置例如一運算系統或類似系統等來實現。例如，第6A圖與第6B圖顯示依據可能的示範系統實施例之例子。熟習此技藝者在應用本發明實施例時可應用更合適的實施例。熟習此技藝者也已知其他系統實施例的可能性。
第6A圖顯示習知系統中一種匯流排運算系統構造600，其中系統的元件互相使用匯流排605進行電性通訊。示範系統600包括處理單元(CPU或處理器)610以及系統匯流排605，此系統匯流排605耦接各種系統元件到處理器610，各種系統元件包括系統記憶體615，例如唯讀記憶體(ROM)620和隨機存取記憶體(RAM)625。系統600可包括高速記憶體之快取記憶體，此高速記憶體直接連接、靠近、或整合為處理器610之一部分。系統600可將資料從記憶體615以及/或儲存裝置630複製到快取記憶體612用於處理器610的快速存取。以此方式快取記憶體可於等待資料時提供效能增進，避免處理器610延遲。上述以及其他模組會控制或用於控制處理器610藉以執行各種動作。同時也可使用其他系統記憶體615。記憶體615可包括多個具有不同效能特性的不同類型記憶體。處理器610可包括任意通用處理器以及硬體模組或軟體模組，例如儲存於儲存裝置630之模組632，模組634，和模組636，用於控制處理器610以及特殊功用處理器，其中軟體指令結合入實際處理器設計。處理器610可實質上為完全自給自足的運算系統，包括多核心或處理器、匯流排，記憶體控制器、快取記憶體等等。多核處理 器可為對稱或非對稱。
為了使用戶可以和運算系統600互動，輸入裝置645會代表任意數量的輸入機制，例如用於演講的麥克風、用於手勢或圖形輸入的觸控螢幕、鍵盤、滑鼠、動作輸入、語音以及其他。輸出裝置635也可為熟習此技藝者所知之一或多個多個輸出機制。在一些例子中，多模系統會對用戶提供多類型的輸入藉以和運算系統600通訊。通訊介面640會大致上包含並管理用戶輸入以及系統輸出。任意特定硬體設置上的各種操作沒有限制，因此這裡的基本特徵會很容易置入發展增進中的硬體或韌體設置。
儲存裝置630係為非揮發性記憶體且可為硬碟或其他類型的電腦可讀取媒體，該電腦可讀取媒體會儲存電腦可存取資料，且可例如為磁帶、快閃記憶體卡、固態記憶體裝置、數位光碟、卡匣、隨機存取記憶體(RAM)625、唯讀記憶體(ROM)620、以及其混合。
儲存裝置630可包括軟體模組632、634、636，用於控制處理器610。也會考慮其他硬體或軟體模組。儲存裝置630會連接至系統匯流排605。於某個方面，執行特定功能的硬體模組可包括儲存於電腦可讀取媒體的軟體元件，該儲存於電腦可讀取媒體和所需硬體元件有關，該所需硬體元件可例如為用於執行功能的處理器610、匯流排605、輸出裝置635(例如顯示器)等等。
第6B圖係顯示一種具有晶片組構造的電腦系統650，該晶片組構造可用來執行所述方法並產生及顯示圖形用 戶介面(GUI)。電腦系統650係為用於實現所揭露技術的電腦硬體、軟體和韌體的實施例。系統650可包括處理器655，表示任意數量的實體以及/或邏輯區別資源，執行用於所示運算的軟體、韌體、和硬體。處理器655會與晶片組660通訊，該晶片組660會控制處理器655的輸入和輸出。在本實施例中，晶片組660輸出資訊至輸出裝置665，例如顯示器，且會讀取和寫入資訊至儲存裝置670，儲存裝置670可包括例如磁碟媒體和固態媒體。晶片組660也會讀取資料和寫入資料至RAM 675。用於與各種用戶介面元件685進行介面的橋接器680會用於與晶片組660進行介面。此種用戶介面元件685可包括鍵盤、麥克風、觸控偵測和處理電路、指向裝置，例如滑鼠等等。大致來說系統650的輸入會來自各種來源，可以由機器產生以及/或人工產生。
晶片組660也會與一或多個具有不同實體介面之通訊介面690進行介面。此種通訊介面可包括用於寬頻無線網路以及個人區域網路(personal area network)的有線和無線本地區域網路的介面。一些用於產生、顯示、以及使用本發明實施例GUI之方法的應用程式可包括，藉由處理器655分析儲存於儲存裝置670或RAM 675之資料而接收透過實體介面或由機器自行產生的請求資料組。另外機器接收來自用戶透過用戶介面元件685的輸入並會藉由使用處理器655解釋輸入來執行合適的功能，例如瀏覽功能。
可理解的是，實施例中所示的系統600和650會具有一個以上的處理器610或為群組一部分或為一起網路連接之 運算裝置群集，用以提供更多處理能力。
為了清楚解釋，在本發明一些實施例可包括獨自的功能區塊，該功能區塊包括軟體或硬體和軟體的結合實現的方法中之裝置、裝置元件、步驟或常式(routines)。
在一些實施例中電腦可讀取儲存裝置、媒體、以及記憶體可包括纜線或包括位元流的無線訊號等等。然而當提到時，非暫態電腦可讀取儲存媒體明確排除例如能量、載波訊號、電磁波、以及訊號等等媒體。
依據上述實施例的方法會使用電腦可執行指令實現，該電腦可執行指令儲存於電腦可讀取媒體或可由電腦可讀取媒體提供。此種指令可包括，例如讓通用電腦、特殊功能電腦、或特殊功能處理裝置執行一些功能或功能群組的指令和資料。部分電腦資源可透過網路存取。電腦可執行指令可為例如二元、中繼格式指令例如組合語言、韌體、或來源碼。電腦可讀取媒體的實施例會用於儲存指令、使用資訊、以及/或依據所述實施例之方法進行中所產生之資訊，該電腦可讀取媒體包括磁碟或光碟、快閃記憶體、非揮發性記憶體提供之USB裝置、網路連接儲存裝置等等。
實現依據本發明實施例之方法之裝置可包括硬體，韌體以及/或軟體，並可使用各種形式因素。形式因素的典型實施例包括筆記型電腦、智慧手機、小型化機構(small form factor)個人電腦、個人數位助理等等。所述之功能性也會以周邊或擴充卡實現。功能性也會藉由其他實施例，由單獨裝置中電路板上不同晶片或不同程序間的執行動作實現。
指令、傳遞該指令的媒體、執行該指令的運算資源、以及其他支援該運算資源的構造為用以提供揭露書所述功能的方式。
雖然本揭露已以較佳實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中包括通常知識者，在不脫離本揭露之精神與範圍內，當可作些許之更動與潤飾。以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
500‧‧‧方法流程圖
505、510、515、520‧‧‧步驟

Claims (10)

  1. 一種用以切換多個電腦裝置介面之系統，包括：一第一電腦裝置介面；一第二電腦裝置介面；一第三電腦裝置介面；以及一切換開關模組，用以接收一或多個控制訊號，並且相應於接收到該一或多個控制訊號，使該切換開關模組選擇性地耦接該第一電腦裝置介面之一或多個第一通道或該第二電腦裝置介面之一或多個第二通道之其中至少一者至該第三電腦裝置介面之多個第三通道，以產生多個致能通道，其中，該等致能通道之數量係小於或等於該等第三通道之數量，且其中該切換開關模組係用以將關聯於該第一電腦裝置介面之該等致能通道以一遞增邏輯順序連接至該等第三通道之一第一部份且將關聯於該第二電腦裝置介面之該等致能通道以一遞減邏輯順序連接至該等第三通道之一第二部份。
  2. 如申請專利範圍第1項所述之系統，其中該切換開關模組係用以致能該等第一通道，而無需致能該等第二通道之任何一者。
  3. 如申請專利範圍第1項所述之系統，其中該切換開關模組係用以致能該等第二通道，而無需致能該等第一通道之任何一者。
  4. 如申請專利範圍第1項所述之系統，其中該切換開關模組係用以致能相同數量的該等第一通道以及該等第二通道。
  5. 如申請專利範圍第1項所述之系統，其中該第一電腦裝置介面、該第二電腦裝置介面以及該第三電腦裝置介面係為快速周邊組件互連(peripheral component interconnect express,PCIe)介面，及/或該切換開關模組包括一個或多個多工器。
  6. 如申請專利範圍第5項所述之系統，其中該第一電腦裝置介面係耦接於一第一節點、該第二電腦裝置介面係耦接於一第二節點，或該第三電腦裝置介面係耦接於一或多個快速非揮發性記憶體(non-volatile memory express,NVMe)固態硬碟(solid-state drives,SSD)。
  7. 如申請專利範圍第1項所述之系統，其中該等第一通道之數量、該等第二通道之數量以及該等第三通道之數量均為相等的。
  8. 如申請專利範圍第1項所述之系統，其中該等第一通道之數量、該等第二通道之數量以及該等第三通道之數量均不同。
  9. 一種用以切換多個電腦裝置介面之方法，包括：於一切換開關模組，接收一或多個控制訊號；依據該一或多個控制訊號，選擇性地耦接一第一電腦裝置介面之一或多個第一通道或一第二電腦裝置介面之一或多個第二通道之其中至少一者至依第三電腦裝置介面之多個第三通道，以產生多個致能通道，其中，該等致能通道之數量係小於或等於該等第三通道之數量；以及將關聯於該第一電腦裝置介面之該等致能通道以一遞增邏輯順序連接至該等第三通道之一第一部份且將關聯於該第二電腦裝置介面之該等致能通道以一遞減邏輯順序連接至 該等第三通道之一第二部份。
  10. 一種用以切換多個快速周邊組件互連(PCIe)匯流排之系統，包括：一第一節點，其係透過一第一快速周邊組件互連匯流排耦接至一切換開關模組，其中，該第一快速周邊組件互連匯流排具有一第一預定通道數量；一第二節點，其係透過一第二快速周邊組件互連匯流排耦接至該切換開關模組，其中，該第二快速周邊組件互連匯流排具有一第二預定通道數量；以及一快速非揮發性記憶體(NVMe)固態硬碟(SSD)，其係透過一第三快速周邊組件互連匯流排耦接至該切換開關模組，其中，該第三快速周邊組件互連匯流排具有一第三預定通道數量；該切換開關模組用以接收一或多個控制訊號，並且相應於接收到該一或多個控制訊號，使該切換開關模組致能或禁能(disable)該第一預定通道數量以及該第二預定通道數量中之一或多者，其中，該等致能通道之數量等於該等第三預定通道數量。
TW105114380A 2016-01-27 2016-05-10 用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統 TWI566104B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/007,753 US10210121B2 (en) 2016-01-27 2016-01-27 System for switching between a single node PCIe mode and a multi-node PCIe mode

Publications (2)

Publication Number Publication Date
TWI566104B TWI566104B (zh) 2017-01-11
TW201727506A true TW201727506A (zh) 2017-08-01

Family

ID=58407929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105114380A TWI566104B (zh) 2016-01-27 2016-05-10 用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統

Country Status (3)

Country Link
US (1) US10210121B2 (zh)
CN (1) CN107015928B (zh)
TW (1) TWI566104B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772611B (zh) * 2018-03-05 2022-08-01 南韓商三星電子股份有限公司 主機系統及其方法和加速模組

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9763518B2 (en) 2014-08-29 2017-09-19 Cisco Technology, Inc. Systems and methods for damping a storage system
US9853873B2 (en) 2015-01-10 2017-12-26 Cisco Technology, Inc. Diagnosis and throughput measurement of fibre channel ports in a storage area network environment
US9900250B2 (en) 2015-03-26 2018-02-20 Cisco Technology, Inc. Scalable handling of BGP route information in VXLAN with EVPN control plane
US10222986B2 (en) 2015-05-15 2019-03-05 Cisco Technology, Inc. Tenant-level sharding of disks with tenant-specific storage modules to enable policies per tenant in a distributed storage system
US11588783B2 (en) 2015-06-10 2023-02-21 Cisco Technology, Inc. Techniques for implementing IPV6-based distributed storage space
US10778765B2 (en) 2015-07-15 2020-09-15 Cisco Technology, Inc. Bid/ask protocol in scale-out NVMe storage
US9892075B2 (en) 2015-12-10 2018-02-13 Cisco Technology, Inc. Policy driven storage in a microserver computing environment
US10223313B2 (en) * 2016-03-07 2019-03-05 Quanta Computer Inc. Scalable pooled NVMe storage box that comprises a PCIe switch further connected to one or more switches and switch ports
US10140172B2 (en) 2016-05-18 2018-11-27 Cisco Technology, Inc. Network-aware storage repairs
US20170351639A1 (en) 2016-06-06 2017-12-07 Cisco Technology, Inc. Remote memory access using memory mapped addressing among multiple compute nodes
US10664169B2 (en) 2016-06-24 2020-05-26 Cisco Technology, Inc. Performance of object storage system by reconfiguring storage devices based on latency that includes identifying a number of fragments that has a particular storage device as its primary storage device and another number of fragments that has said particular storage device as its replica storage device
US11563695B2 (en) 2016-08-29 2023-01-24 Cisco Technology, Inc. Queue protection using a shared global memory reserve
US10445018B2 (en) * 2016-09-09 2019-10-15 Toshiba Memory Corporation Switch and memory device
US10545914B2 (en) 2017-01-17 2020-01-28 Cisco Technology, Inc. Distributed object storage
US10243823B1 (en) 2017-02-24 2019-03-26 Cisco Technology, Inc. Techniques for using frame deep loopback capabilities for extended link diagnostics in fibre channel storage area networks
US10713203B2 (en) * 2017-02-28 2020-07-14 Cisco Technology, Inc. Dynamic partition of PCIe disk arrays based on software configuration / policy distribution
US10254991B2 (en) 2017-03-06 2019-04-09 Cisco Technology, Inc. Storage area network based extended I/O metrics computation for deep insight into application performance
US10303534B2 (en) 2017-07-20 2019-05-28 Cisco Technology, Inc. System and method for self-healing of application centric infrastructure fabric memory
US10404596B2 (en) 2017-10-03 2019-09-03 Cisco Technology, Inc. Dynamic route profile storage in a hardware trie routing table
US10942666B2 (en) 2017-10-13 2021-03-09 Cisco Technology, Inc. Using network device replication in distributed storage clusters
CN107995077A (zh) * 2017-11-24 2018-05-04 郑州云海信息技术有限公司 一种控制方法、系统、设备及一种服务器集群
US11016924B2 (en) 2018-03-01 2021-05-25 Samsung Electronics Co., Ltd. System and method for supporting multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) devices
US11018444B2 (en) 2018-03-09 2021-05-25 Samsung Electronics Co., Ltd. Multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-of) device
US10409760B1 (en) * 2018-03-09 2019-09-10 Samsung Electronics Co., Ltd. Adaptive interface high availability storage device
US10521378B2 (en) 2018-03-09 2019-12-31 Samsung Electronics Co., Ltd. Adaptive interface storage device with multiple storage protocols including NVME and NVME over fabrics storage devices
US10735340B2 (en) 2018-04-18 2020-08-04 Avago Technologies International Sales Pte. Limited System and method for maximizing port bandwidth with multi-channel data paths
EP3881191A4 (en) 2018-12-28 2021-09-22 Huawei Technologies Co., Ltd. APPARATUS AND METHOD FOR LOCKING A NON-TRANSPARENT BRIDGE PCIE NETWORK
US10846256B2 (en) 2019-04-26 2020-11-24 Dell Products L.P. Multi-endpoint device sideband communication system
US11003612B2 (en) * 2019-04-26 2021-05-11 Dell Products L.P. Processor/endpoint connection configuration system
CN114116565B (zh) * 2021-11-26 2024-01-30 天津市英贝特航天科技有限公司 兼容pci与pcie总线的电路、卡板及计算设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
CN100504832C (zh) * 2006-10-30 2009-06-24 威盛电子股份有限公司 数据处理系统
US7756123B1 (en) * 2006-12-21 2010-07-13 Nvidia Corporation Apparatus, system, and method for swizzling of a PCIe link
US20090138647A1 (en) * 2007-11-26 2009-05-28 Hagita Yasuharu Bus switch, electronic equipment, and data transfer method
CN101620514B (zh) * 2009-08-11 2010-12-08 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
JP2011100412A (ja) * 2009-11-09 2011-05-19 Hitachi Ltd 計算機装置及びその制御方法
US8595415B2 (en) * 2011-02-02 2013-11-26 Micron Technology, Inc. At least semi-autonomous modules in a memory system and methods
JP6069897B2 (ja) * 2012-06-05 2017-02-01 富士通株式会社 データ伝送装置、およびデータ伝送方法
US9043526B2 (en) * 2012-06-20 2015-05-26 International Business Machines Corporation Versatile lane configuration using a PCIe PIe-8 interface
CN103180817B (zh) * 2012-07-02 2015-09-30 杭州华为数字技术有限公司 存储扩展装置及服务器
CN103729042A (zh) * 2014-01-20 2014-04-16 浪潮电子信息产业股份有限公司 一种基于PCIE hot plug功能的PCIE智能切换方法
US9842075B1 (en) * 2014-09-12 2017-12-12 Amazon Technologies, Inc. Presenting multiple endpoints from an enhanced PCI express endpoint device
US9838498B2 (en) * 2014-10-30 2017-12-05 ScaleFlux Remote direct non-volatile cache access
US9710167B2 (en) * 2014-10-30 2017-07-18 ScaleFlux Direct non-volatile cache access across devices
TWM501677U (zh) * 2014-11-18 2015-05-21 Giga Byte Tech Co Ltd 轉接卡
US9824043B2 (en) * 2015-01-22 2017-11-21 Lite-On Technology Corporation System with solid state drive and control method thereof
US10114688B2 (en) * 2015-02-16 2018-10-30 Dell Products L.P. System and method for peripheral bus device failure management
US9858161B2 (en) * 2015-10-27 2018-01-02 International Business Machines Corporation Implementing cable failover in multiple cable PCI express IO interconnections

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI772611B (zh) * 2018-03-05 2022-08-01 南韓商三星電子股份有限公司 主機系統及其方法和加速模組
US11892957B2 (en) 2018-03-05 2024-02-06 Samsung Electronics Co., Ltd. SSD architecture for FPGA based acceleration

Also Published As

Publication number Publication date
TWI566104B (zh) 2017-01-11
CN107015928A (zh) 2017-08-04
CN107015928B (zh) 2019-12-10
US20170212858A1 (en) 2017-07-27
US10210121B2 (en) 2019-02-19

Similar Documents

Publication Publication Date Title
TWI566104B (zh) 用以切換多個電腦裝置介面之系統及其方法及用以切換 多個快速周邊組件互連(PCIe)匯流排之系統
EP3739462B1 (en) Bimodal phy for low latency in high speed interconnects
CN100444145C (zh) Pci express链路的动态重新配置
TWI364663B (en) Configurable pci express switch and method controlling the same
KR102147629B1 (ko) 플렉시블 서버 시스템
JP4556220B2 (ja) データ伝送ブリッジ装置とそのコントロールチップ及びデータ伝送ブリッジ方法
TW200405283A (en) Method and apparatus for enhancing reliability and scalability of serial storage devices
TWI626592B (zh) 基本輸入輸出系統對pci-e通道的控制方法
KR20210000648A (ko) 복수의 칩 사이의 통신 지원 방법, 장치, 전자 기기 및 컴퓨터 저장 매체
CN111492628A (zh) 用于在加速交换的情况下进行nic端口减少的技术
US20130132634A1 (en) Routing switch apparatus, network switch system, and routing switching method
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
US9007943B2 (en) Methods and structure for reduced layout congestion in a serial attached SCSI expander
CN111737183A (zh) 一种服务器及一种i2c总线的通信故障处理方法和系统
KR102635457B1 (ko) PCIe 장치 및 이를 포함하는 컴퓨팅 시스템
KR20160081852A (ko) 스토리지 제어 메커니즘을 구비한 전자 시스템 및 그것의 동작 방법
TW201423415A (zh) 高速卡適配器及電子裝置
TW201403334A (zh) 菊花鏈串接裝置的路由切換系統及介面裝置
CN220438930U (zh) 一种接口扩展装置
JP2008171291A (ja) 高速シリアルインタフェース対応の配線方式
EP3441868B1 (en) High availability storage pool compose mechanism
JP4339338B2 (ja) カードバスデバイスを備えた装置及びそのアクセス制御方法
WO2017172221A1 (en) N plane to 2n plane interface in a solid state drive (ssd) architecture
WO2024102915A1 (en) Pcie retimer providing failover to redundant endpoint using inter-die data interface
WO2024102916A1 (en) Root complex switching across inter-die data interface to multiple endpoints