KR100591412B1

KR100591412B1 - 주사 회로 및 화상 표시 장치

Info

Publication number: KR100591412B1
Application number: KR1020020044795A
Authority: KR
Inventors: 시노켄지; 아오키타다시; 이소노아오지; 무라야마카즈히코
Original assignee: 캐논 가부시끼가이샤
Priority date: 2001-07-31
Filing date: 2002-07-30
Publication date: 2006-06-21
Also published as: CN1228666C; KR20030011670A; DE60229694D1; US7746338B2; JP2003131611A; CN1744166A; CN1744166B; US7126597B2; CN1400489A; JP3647426B2; EP1282100A3; US20030025687A1; EP1282100B1; EP1282100A2; US20060256101A1

Abstract

주사 배선까지의 신호 경로 및 주사 신호 출력 회로에서의 손실에 의한 영향을 감소할 수 있는 주사 회로와 화상 표시 장치를 제공하는 데 있다. 1개의 행을 한번에 구동하고 2개 이상의 행은 동시에 구동하지 않는 매트릭스 구동을 고려함으로써, 480개의 행을 6개의 모듈로 나누고, 80개의 행에 대응하는 출력 버퍼의 피드백 제어를 행하기 위하여 각각의 모듈에 대응하여 한 개의 피드백 회로를 설치한다. 스위치로부터의 출력은 연산증폭기에 의해 증폭되고 출력 전압 보상 회로에 의해 보상신호로서 모든 출력 버퍼에 입력된다. 출력 전류에 기인한 겉보기 전압 강하를 작은 값으로 제한하도록, 전압 강하에 대한 보상은 전압 상승에 대한 보상 신호를 사용함으로써 행해진다.

Description

주사 회로 및 화상 표시 장치{SCANNING CIRCUIT AND IMAGE DISPLAY DEVICE}

도 1은 본 발명의 실시예를 일반적으로 도시한 화상 표시 장치의 구동 회로의 블록도.

도 2는 본 발명의 실시예를 일반적으로 도시한 화상 표시 장치에서의 구동 파형도.

도 3은 본 발명의 제 1실시예에 의한 회로도.

도 4는 CMOS 공정에 의해 형성된 스위치의 회로도.

도 5a는 CMOS 공정에 의해 형성된 출력부의 회로도.

도 5b는 바이폴러 공정에 의해 형성된 출력부의 회로도.

도 6은 본 발명의 제 1실시예에 의한 반도체 집적회로에서의 피드백 스위치의 동작을 도시하는 도면.

도 7은 본 발명의 제 2실시예에 의한 회로도.

도 8은 본 발명의 제 3실시예에 의한 회로도.

도 9는 본 발명의 제 3실시예에 의한, 가요성 배선의 저항에 대한 보상을 하는 구성을 설명하는 도면.

도 10은 본 발명의 제 4실시예에 의한 회로도.

도 11은 본 발명의 제 4실시예에 의한 샘플링 클럭의 파형을 도시하는 도면.

도 12는 본 발명의 제 5실시예에 의한 회로도.

<도면의 주요 부분에 대한 부호의 설명>

P1: 타이밍 발생부 P2: 패널 제어 기준 신호 발생부

P3: X 제어부 P4: 메모리 제어부

P5: Y 제어부 P6: 아날로그 처리부

P7: 저주파 통과 필터 P8,P7009: A/D 변환기

P9: 역 γ테이블 P10: 라인 메모리

P11: 고전압 공급원 P1001: Y 구동 모듈

P1002,P1103,P3000,P5000,P6000,P7000,P9000: 시프트 레지스터

P1003,P1101,P3002,P5002,P6004,P7002,P9001: 출력 버퍼

P1102: 래치 P2000: 표시 패널

P2001: 냉음극 소자 P2002,P6104: 행 배선

P2003: 열 배선 T1: 수직 동기 신호

T2: RGB 비디오 신호 T3: 수평 동기 신호

T4: RGB 샘플링 신호 T5: RGB 직렬 신호

T6: 시프트 클럭 신호 T7: LD 신호

T8: PWM 클럭 신호 T9,T100,T8001: 제 1행 선택 신호

T10,T101,T8002: 제 2행 선택 신호

P3001,P5001,P6001,P7001: 병렬 신호선

P3003,P5003,P6006,P7003: 스위치

P3004: 출력 단자부

P3005,P3214,P5008,P6007,P9011: OPAMP(연산 증폭기)

P3006: 스위치 수단 P3007,P6002,P7007,P9002: 온 저항

P3008,P5009,P6010: 출력 전압 보상 회로

P3100,P3101,P3102,P3205,P3207,P3213,P5005: 입력 단자

P3103,P3104,P3105,P3200,P3202: p채널 FET

P3204: FET

P3106,P3107,P3108,P3201,P3203: n채널 FET

P3109,P3206,P3211,P5004,P5006,P7004,P9003: 출력단자

P3208,P3210,P9006,P9007,P9012,P9014: pnp 트랜지스터

P3209,P9013: npn 트랜지스터

P3212: OPAMP의 입력 단자 Tl02: 피드백 디스에이블 신호

P5007: 저항 P6003,P6100: 본딩 패드

P6005: 검출용 본딩 패드 P6008,P6101: 본딩와이어

P6009: IC 리드 P6102: 출력 IC 리드

P6103: 가요성 배선 P6105: 검출 정보 입력용 IC 리드

P6106: 전위 검출용 본딩 패드 P7005: D/A 변환기

P7006: 비교기 P7008: 기준 데이터

P7010: 클럭 발생기 P7011: 출력 전압 보정 회로

T8003: 샘플링 클럭 P9004,P9005: 다이오드

P9008,P9009: 저항기 P9010: 정 전압 다이오드

본 발명은 화상 표시 장치 및 화상 표시 장치에 사용되는 주사회로에 관한 것이다.

저저항 부하로 반도체 회로를 구동하는 경우에, 반도체 회로의 출력부(출력버퍼)의 온 저항(Ron)에 기인한 전압 강하의 문제가 있었다.

반도체 회로의 출력부의 저항을 감소하는 방법으로서, 반도체 칩 면적을 증가하는 방법이 공지되어 있다. 예를 들면, 높은 내전압을 가지는 MOS 장치의 칩 면적이 증가하는 경우에, MOS 장치는 이중 확산 구조를 가져야 한다. 그러한 경우, 칩이 점유하는 면적은 증가한다. 즉, 100mΩ의 출력 온 저항(Ron)을 얻는 경우 대략 1㎟의 면적이 점유된다.

80개의 채널 출력부를 가지는 반도체 집적회로를 설계하는 경우, 80㎟의 면적이 단지 출력버퍼 만으로 점유된다. 또한, 출력버퍼의 구동을 위하여 예비버퍼가 요구된다. 따라서, 실제로는, 100㎟에 근접한 칩 면적이 단지 출력버퍼 만을 위해 요구된다.

본 응용의 발명과 관련하여 이하 설명된 기술이 공지되어 있다.

일본국 특개평 6-230338호는 액정 표시 장치를 구동하는 반도체 장치에 안정한 바이어스 전압을 인가하기 위해 피드백 제어를 행하는 구성을 개시한다.

일본국 특개평 10-153759호는 액정 패널내의 주사선과 병렬로 더미 배선을 설치하고, 더미 배선을 통하여 흐르는 신호선 구동 전류를 왜곡 전압으로 변환하고, 왜곡 전압과 기준 전압간의 차이를 주사선 구동 회로에 피드백하여 신호선 구동 전압의 왜곡을 보정하는 보정회로를 개시한다.

일본국 특개평 5-212905호는 LED 어레이를 사용하는 프린팅 헤드로 화상을 형성하는 장치를 개시하고, 특히, 프린팅 헤드의 이상을 검출하기 위해 LED 어레이 구동 트랜지스터와 병렬로 전압 검출 저항기를 접속한 구성을 개시한다.

출력 부의 저항을 감소하는 반도체 회로를 설계할 때에, 상기 언급한 바와 같이 칩 면적을 증가하여야 한다. 칩 면적이 증가할 경우, 한 개의 웨이퍼로부터 얻은 칩의 숫자가 감소됨으로써 칩당 단가가 증가한다는 문제가 발생한다. 칩 면적 증가의 영향은 다출력 IC의 경우에 특히 커진다.

또한, 본딩 와이어의 저항을 무시할 수 없다. 예를 들면, 30㎛의 직경을 가진 금선의 경우에, 밀리미터(㎜)당 저항은 대략 45mΩ이다. 본딩 패드와 IC 리드 사이에 이 금선으로 형성된 본딩 와이어의 길이가 2㎜일 경우, 출력이 1A일 때, 90mΩ×1A=0.09V의 전압강하가 발생하고, 출력이 5A일 때, 90mΩ×5A=0.45V의 전압강하가 발생한다.

본딩 와이어의 저항의 영향을 피하기 위해서는, 한 쌍의 본딩 와이어를 사용하는 방법을 이용하여도 된다. 그러나, 이 방법에 의해 상기 영향을 완전하게 제거할 수 없다.

상기 언급한 바와 같이, 출력 전류가 큰 경우 출력에 본딩 와이어의 저항의 영향이 나타나는 문제가 있었다.

본 발명은 상기 문제를 고려하여 이루어졌고, 따라서 본 발명의 목적은 주사 배선까지의 신호 경로 및 주사 신호 출력회로에서의 손실에 의한 영향을 감소할 수 있는 주사회로와 화상 표시 장치를 실현하는 데 있다.

상기 언급한 목적을 달성하기 위하여, 본 발명에 의하면, 복수의 주사 배선과 복수의 변조 배선을 가지는 표시 장치에 사용되고, 주사 배선의 일부에 동시에 인가되는 주사 신호를 주사 배선에 순차적으로 인가하는 주사회로에 있어서, 주사 신호의 손실을 보상하는 보상신호에 의거하여 출력 회로의 적어도 일부에서, 또는 도체의 적어도 일부에서, 또는 출력 회로의 적어도 일부와 도체의 적어도 일부에서 주사 신호를 출력하는 출력회로와, 출력회로와 주사 배선 간에 주사 신호용 경로를 형성하는 도체로 구성되는 것을 특징으로 하는 주사 회로를 제공한다.

손실에 대해 보상하는 보상신호로서, 손실을 예측하고 예측된 손실을 보상하는 보상신호를 사용하여도 된다. 보다 상세하게는, 손실을 검출하고 검출 결과에 의거하여 결과적인 출력을 보상함으로써 피드백 제어를 행하는 피드백 제어 구성을 채택하여도 된다.

도체의 적어도 일부는 반도체이어도 된다.

본 발명에 의한 주사회로는 주사 신호를 출력하는 도체 중 한 개에서의 신호 레벨에 따라 보상 신호를 출력하는 보상 신호 출력 회로를 부가하여 포함한다.

도체에서의 신호 레벨은, 예를 들면, 도체에서의 전위 또는 도체를 통해 흐르는 전류이다.

보상 신호 출력 회로는 아날로그 연산 증폭기로 구성된 피드백 회로를 포함하여도 된다.

보상 신호 출력 회로는 보상 신호 출력 회로에 입력된 아날로그 신호를 디지털 신호로 변환하는 제 1변환 수단과; 제 1변환 수단에 의해 변환된 디지털 신호로부터 전산 처리를 행함으로써 보상 신호를 얻고, 보상 신호를 출력하는 디지털 전산 수단과; 디지털 전산 수단으로부터 출력된 디지털 보상 신호를 아날로그 신호로 변환하고, 아날로그 보상 신호를 출력하는 제 2변환 수단을 포함하여도 된다.

제 1변환 수단으로서 A/D 변환기를 적절하게 사용할 수 있고, 제 2변환 수단으로서 D/A 변환기를 적절하게 사용할 수 있다. 또한, 디지털 전산 수단으로서 하드웨어 논리회로 또는 마이크로컴퓨터를 이용한 소프트웨어 연산처리를 적절하게 사용할 수 있다.

도체는 복수의 주사 배선에 대응하여 설치하여도 되고, 보상 신호 출력 회로는 주사 신호를 출력하는 복수의 도체 중 한 개에서의 신호 레벨에 따라 보상 신호를 출력한다.

본 발명에 따른 주사 회로는 주사 배선 중에서 주사 신호를 인가해야 할 단일의 배선을 선택하는 선택 신호를 출력하는 선택 회로를 부가하여 포함하고, 여기서 출력 회로는 주사 배선에 대응하여 설치되고, 출력 회로는 보상 신호와 선택 신호에 의거하여 주사 신호를 출력한다.

선택 회로로서 시프트 레지스터를 적절하게 사용할 수 있다.

선택 회로에 의해 선택 지정되지 않은 주사 배선에 비선택 전위를 인가하는 것이 바람직하다. 또한, 비선택 전위를 선택되지 않은 주사 배선에 인가하는 회로로서 기능하는 출력회로의 구성을 바람직하게 채택할 수 있다.

본 발명에 따른 주사 회로는, 주사 회로를 구성하는 회로의 적어도 일부가 반도체 집적 회로를 형성하도록 집적되는 것을 특징으로 한다.

예를 들면, 이와 같이 배치된 반도체 회로는 CMOS 공정 또는 바이폴러 공정에 의하여 형성된다.

본 발명에 따른 주사 회로는, 주사 회로를 구성하고 출력 회로를 포함하는 회로의 적어도 일부가 반도체 집적 회로를 형성하도록 집적되고, 주사 신호의 손실은 출력 회로내의 드라이버의 온 저항에 기인한 전압강하를 포함하는 것을 특징으로 한다.

상기 언급한 손실은 또한 출력 회로로부터의 주사 신호를 본딩 패드에 공급하는 배선의 저항에 기인한 전압강하와, 본딩 패드에 전기적으로 접속된 본딩 와이어의 전기 저항에 기인한 전압 강하와, 반도체 집적 회로 본체에 전기적으로 접속된 외부 배선의 저항에 기인한 전압강하를 포함한다.

또한, 본 발명에 의하면, 복수의 주사 배선과; 복수의 변조 배선과; 상기 언급한 주사 회로 중의 한 개와; 주사 신호가 인가되는 동안 변조 신호가 인가되고, 주사 신호가 인가된 복수의 주사 배선에 대응하는 복수의 변조 배선에 복수의 변조 신호를 인가하는 변조회로를 포함하는 것을 특징으로 하는 화상 표시 장치를 제공 한다.

본 발명에 따른 화상 표시 장치는 주사 배선을 통해 인가된 주사 신호와 변조 배선을 통해 인가된 변조 신호에 의해 구동되는 표시 소자를 부가하여 포함한다.

표시 소자로서, 전자로 조사되었을 경우 빛을 발생할 수 있는 발광체와 함께 사용되는 전자 방출 장치, 전자 발광 소자, 또는 플라스마 장치를 구성하는 셀을 적절하게 사용할 수 있다.

본 발명의 바람직한 실시예를 예로서 첨부 도면을 참조하면서 이하 상세하게 설명한다. 본 발명의 실시예의 다음 설명에서, 발명을 명세하는 설명 이외에 실시예에서의 구성 부품의 크기, 재질, 형상, 상대 배치 등의 언급은 본 발명의 범위로 제한하고자 하는 것은 아니다.

(제 1실시예)

도 1 내지 6을 참조하면서 본 발명의 제 1실시예를 나타내는 반도체 집적 회로(IC)와 반도체 집적 회로를 가지는 화상 표시 장치를 설명한다.

본 실시예는 IC 내부에 냉음극 디스플레이 드라이버로서 설치된 보상 신호 출력 회로를 가지는 반도체 집적 회로의 사용의 일예에 대하여 설명한다.

본 발명의 이 실시예의 반도체 집적 회로가 사용되는 화상 표시 장치에 대해 도 1과 도 2를 참조하면서 설명한다. 도 1은 본 발명의 실시예를 나타내는 화상 표시 장치(냉음극 표시 패널)의 구동 회로의 블록도이다. 도 2는 본 발명의 실시예를 나타내는 화상 표시 장치에서의 구동 파형도이다.

표시 패널(P2000)은 냉음극 표시의 표시 패널이다. 본 실시예에서, 480×2160개의 냉음극 소자(P2001)는 수직 방향으로 배치된 480행 배선(P2002)과 수평방향으로 배치된 2160열 배선(P2003)에 의해 매트릭스의 형태로 접속되어 있다.

각각의 냉음극 소자(P2001)는 10볼트 이상의 전압이 인가되는 경우 전자를 방출한다. 따라서, 행 배선(주사 배선)에 인가된 주사 신호의 전위를, 선택되지 않은 주사 배선에서의 전위와 변조된 신호의 전위 사이의 전위차를 한계값보다 낮게 하면서, 선택된 행 배선 중 한 개에 인가된 주사 신호와 열 배선(변조 배선)에 인가된 변조된 신호 사이의 전위차를 10볼트 이상(전자 방출 한계 전압을 초과한 값)으로 되도록 제어함으로써, 전자를 방출하는 행 중 어느 한 개에서의 냉음극 소자(P2001)를 선택할 수 있다.

각각의 냉음극 소자(P2001)로부터 방출된 전자는 고전압 공급원(P11)으로부터 고전압을 인가하는 양극에 의하여 가속되고, 인광물질(도시하지 않음)을 조사하여 광을 발생한다.

본 실시예는 수평 방향으로 연장한 2160개의 화소(RGB 트리오)의 행과 수직 방향으로 연장한 480개의 화소의 열을 가지는 표시 패널에 NTSC 텔레비젼 화상을 표시하는 응용의 일예이다. 그러나, 본 실시예의 표시 패널은 NTSC 화상 이외에, 예를 들면, 고정세 텔레비젼(HDTV) 및 확장 그래픽 어레이(XGA) 화상의 고 해상도 화상과 컴퓨터 출력 화상 중 어느 표시에도 적응할 수 있다. 따라서, 해상도와 프레임 속도가 변동하는 화상의 신호를 거의 동일한 방식으로 처리할 수 있다.

타이밍 발생부(P1)는 외부 동기 신호 또는 동기 분리 회로(동기 분리기)(도시하지 않음)로부터의 동기 신호가 공급되고, 아날로그 처리부(P6)에 요구되는 클램프 펄스(CLP) 및 블랭킹 펄스(BLK)를 출력한다.

또한 타이밍 발생부(P1)는 내부 위상 동기 루프(phase-locked loop)(이하 "PLL"로 칭함)를 사용하여 아날로그-디지털 (A/D) 변환기(P8)와, 역 γ 테이블(P9) 및 라인 메모리(P10)에 요구되는 클럭 신호를 출력한다. 이 클럭은 이하 설명하는 수평 동기 신호(T3)와 동기한다. 또한, 타이밍 발생부(P1)는 도 2에 도시한 수평 동기 신호(T3)와 수직 동기 신호(T1)를 출력한다. 각각의 수평 동기 신호(T3)와 수직 동기 신호(T1)는 패널 제어 기준 신호 발생부(P2)에 대한 기준으로서 사용된다.

패널 제어 기준 신호 발생부(P2)는 패널 주변 회로를 제어하는 기준 신호 발생부이다. 패널 제어 기준 신호 발생부(P2)는 X 제어부(P3)와, 메모리 제어부(P4) 및 Y 제어부(P5)에 수평 및 수직 동기 제어 신호를 출력한다. 또한 패널 제어 기준 신호 발생부(P2)는 PLL과 일체화되고, 수평 동기 신호와 동기하는 클럭 신호를 출력한다.

X 제어부(P3)는 패널 제어 기준 신호 발생부(P2)로부터의 신호에 의거하여 도 2에 각각 도시한 시프트 클럭(T6)과, 부하 신호(LD 신호)(T7) 및 펄스 폭 변조(PWM) 클럭 신호(T8)을 출력한다. 시프트 클럭(T6)과, LD 신호(T7) 및 PWM 클럭 신호(T8)은 변조 회로인 X 구동 모듈(P1100)을 위해 필요하다.

메모리 제어부(P4)는 라인 메모리(P10)의 판독 타이밍을 제어하는 제어 신호 를 출력하는 제어부이다. 메모리 제어부(P4)는 패널 제어 기준 신호 발생부(P2)로부터의 신호에 의거하여 메모리 판독 클럭(도시하지 않음)과 판독 어드레스 제어 신호(도시하지 않음)를 출력한다.

Y 제어부(P5)는 주사 회로인 Y 구동 모듈(P1001)를 위해 필요한 Y 시프트 클럭(도시하지 않음)을 출력한다.

아날로그 처리부(P6)는 타이밍 발생부(P1)으로부터의 클램프 펄스(CLP)와 블랭킹 펄스(BLK)를 사용하여 아날로그 RGB 비디오 신호 입력을, A/D 변환기(P8)에 입력하는 레벨까지, 증폭한다. 아날로그 처리부(P6)는 증폭된 아날로그 RGB 비디오 신호의 레벨을 A/D 변환기에서 필요한 전압 레벨까지 시프트하고, 귀선 기간동안 노이즈를 감소하기 위하여 블랭킹 처리를 행한다.

저주파 통과 필터(P7)는, 아날로그 처리부(P6)에서의 아날로그 비디오 신호로부터, A/D 변환기(P8)에서 A/D 변환 처리시에 바람직하지 않은 엘리어싱을 초래하는 고주파 신호 성분을, 제거하기 위한 목적으로 사용된다.

A/D 변환기(P8)는 타이밍 발생부(P1)로부터의 클럭의 주기에 의해 아날로그 비디오 신호(도 2의 T2)를 디지털 신호로 변환한다.

각각의 역 γ 테이블(P9)은 방송국으로부터 전송된 γ 보정 비디오 신호를 비 보정된 γ 선형 비디오 신호로 복원하기 위한 테이블이다. 이 처리는 음극선관(CRT)을 사용한 화상 표시 장치와는 달리, 입력 비디오 신호에 대하여 선형인 휘도 출력을 가지는 PWM 구동 타입의 냉음극 표시장치에서 요구된다.

라인 메모리(P10)는, A/D 변환기(P8)에서 아날로그-디지털 변환한 후 역 γ 변환에 의해 얻은 샘플링 RGB 신호(도 2의 T4)를 일시적으로 저장한다. 라인 메모리(P10)로부터 판독하는 시간에, RGB 메모리가 연속적으로 호출되어 패널의 형광체의 RGB 배열과 동일한 순서로 RGB 성분을 가지는 직렬 RGB 신호(도 2에 도시한 T5)를 얻는다.

직렬 RGB 신호는 X 구동 모듈(P1100)에 입력되고, X 제어부(P3)로부터 출력된 시프트 클럭에 의하여 시프트 레지스터(P1103) 내부에서 좌측에서 우측으로 시프트된다. 2160개의 도트에 대응하는 모든 데이터 항목을 시프트한 후, 도 2에 도시한 LD 신호(T7)에 의해 시프트 레지스터의 모든 데이터는 래치(P1102)에 의하여 래치된다.

래치(P1102)에 의해 래치된 데이터는, 데이터의 레벨에 따라 PWM 펄스 폭이 변동하는 PWM 신호(도 2의 T8A)를 출력하기 위하여 내부 카운터로부터의 출력과 비교된다.

한편, Y 구동 모듈(P1001)은 시프트 레지스터(P1002)와 출력 버퍼(P1003)로 구성된다. Y 구동 모듈(P1001)은 시프트 레지스터(P1002)에 의해, 도 2에 도시한 제 2라인의 행 선택 신호(T10)에서와 같이 각 수평 기간마다 도 2에 도시한 제 1라인의 행 선택 신호(T9)를 시프트한다.

이때, X 구동 모듈(P1100)의 모든 출력 버퍼(P1101)로부터의 전류는 열 배선(P2003)과 냉음극 소자(P2001) 및 행 배선(P2002)을 통해 각각의 출력 버퍼(P1003)로 흐른다.

채널(도트)당 1mA의 전류가 흐르고 또한 2160개의 채널이 존재하는 경우, 각 각의 출력 버퍼(P1003)에 흐르는 전류는 대략 1mA×2160=2.2A 이다.

종래에는, 이러한 대전류를 고려함으로써, 이산적인 파워 MOSFET, 또는 집적 회로를 사용하는 경우에 저출력 온 저항(Ron)의 고출력 버퍼를 가지는 집적 회로를 출력 버퍼(P1003)로서 사용한다. 즉, 출력 버퍼(P1003)는 비용 등의 관점에서 불리한 하이브리드 IC 또는 넓은 칩 면적의 IC의 형태로 설치되었다.

이에 반해서, 본 발명의 이 실시예에서는, 이산적인 파워 MOSFET, 또는 저출력 온 저항(Ron)의 높은 출력 버퍼를 사용하지 않고 저렴한 비용으로 Y 구동 모듈(P1001)을 공급하기 위하여 이하 설명하는 회로 구성을 사용한다.

본 발명의 실시예를 특징지우는 회로 구성에 대해 도 3을 참조하면서 설명한다.

도 3은 도 1에 도시한 Y 구동 모듈(P1001)을 집적하는 IC의 일예의 회로도이다. 도 3에 도시한 회로 구성에서는, 480개의 행에 대응하여 Y 배선 중 한 개를 선택하는 행 선택 신호는 소자의 각 행을 구동하기 위한 선택 회로로서 설치된 시프트 레지스터(P3000)에서 상부 위치로부터 하부 위치까지 연속적으로 시프트된다.

시프트 레지스터(P3000)의 출력은 출력 회로를 형성하는 출력 버퍼(P3002)에 접속되고, 매트릭스 배선을 통하여 구동하기 위해 IC의 출력 단자부(P3004)를 통해 IC의 외부의 매트릭스 배선에 공급된다.

출력 버퍼(P3002)에서의 드라이버의 온 저항(Ron)은 (P3007)으로 표시된다. 실제로, 온 저항은 출력 회로를 형성하는 출력 버퍼(P3002) 내에 존재한다. 그러나, 이해를 쉽게 하기 위하여, 온 저항을 출력 버퍼(P3002)의 외부에 도시한다. 출력 전류가 상기 언급한 바와 같이 크기 때문에, 온 저항에 기인한 전압 강하의 영향을 피해야 한다. 종래에는, 상기 언급한 바와 같이, 각각의 출력 버퍼의 온 저항을 수백 밀리옴(mΩ) 이하의 작은 값으로 제한한다.

본 실시예에서는, 단일의 행은 한번에 구동되고 2개 이상의 행은 동시에 구동되지 않는 매트릭스 구동을 고려함으로써, 480개의 행을 6개의 모듈로 분할하고, 80개의 행에 대응하는 출력버퍼(P3002)의 피드백 제어를 행하기 위해 각각의 모듈에 대응하여 한 개의 피드백 회로를 설치한다.

제 1행에 출력할 때에, 온 저항(P3007)에 의해 출력 버퍼(P3002)에서 전압 강하가 발생한다.

예를 들면, 고 내전압 MOS 처리의 경우, 이중 확산 구조를 형성하여야 하고, 따라서 실질적으로 넓은 칩 면적이 요구된다. 칩 면적이 제한되는 경우, 온 저항의 값은 대략 0.5 내지 수옴(Ω)이다. X 구동 모듈(P1100)이 예를 들면, 채널당 1mA의 전류를 발생하는 경우에, 본 실시예에는 2160개의 채널이 있기 때문에 전체 전류는 대략 2A이고, 최소한 1V의 전압 강하가 발생한다.

스위치(P3003)는, 시프트 레지스터(P3000)로부터 병렬 신호선(P3001)을 통해 얻은 행 정보(행 선택 정보)에 의거하여 제 1행에 대한 전압 정보를 출력한다. 스위치(P3003)는 검출된 전위를 얻을 목적으로 사용되기 때문에, 스위치(P3003)가 감소된 저항값을 가질 필요는 없고, 스위치(P3003)의 저항값이 수십 킬로옴(㏀)이어도 문제가 없다. 따라서, IC의 전체 면적에서 스위치 회로의 면적의 비는 매우 작다.

스위치(P3003)로서, CMOS 처리의 경우, 도 4의 스위치 회로도에 도시한 p채널과 n채널의 한 쌍의 구조를 가지는 FET 스위치를 사용한다.

p채널과 n채널의 FET(P3103, P3106), (P3104, P3107), (P3105, P3108)쌍은 각각 입력 단자(P3100), (P3101), (P3102)에 대해 접속된다. FET쌍의 게이트가 출력 전위 정보를 출력 단자(P3109)에 출력하기 위하여 온하는 것에 따라 입력 중의 한 개는 선택된다.

스위치(P3003)로부터의 출력은, 연산 증폭기(OPAMP)(P3005)에 의해 증폭되고, 출력 전압 보상 회로(P3008)를 통해 모든 출력 버퍼에 보상 신호로서 공급된다. 연산 증폭기(OPAMP)(P3005)와 출력 전압 보상 회로(P3008)는 보상 신호 출력 수단으로서 기능한다.

그러나, 매트릭스에서 제 1행만이 구동되면, 제 1행 이외의 행에 대한 출력 드라이버에는 어떤 영향도 없다. 따라서, 선택된 제 1행을 통해 피드백을 행한다. 즉, 출력 전류에 기인한 겉보기 전압 강하를 작은 값으로 제한하도록, 상기 언급한 전압 강하는 전압 상승에 대한 보상 신호에 의하여 보상될 수 있다.

다음에, 출력 버퍼(P3002) 및 출력 전압 보상 회로(P3008)에 대해 도 5a 및 도 5b를 참조하면서 설명한다. 도 5a는 CMOS 처리에 의해 형성된 회로를 도시한 도면이고, 도 5b는 바이폴러 처리에 의해 형성된 회로를 도시한 도면이다.

도 5a에 도시한 바와 같이, CMOS 처리에 의해 형성된 회로에서, 입력 단자(P3205)에 입력된 구동 신호 파형은, 출력 버퍼의 게이트 용량이 크기 때문에, p채널 FET(P3200)와 n채널 FET(P3201)로 형성된 예비버퍼에 의해 전류 증폭된다.

전류 증폭된 구동 신호 파형은, 출력 단자(P3206)를 통하여 구동을 행하기 위해 p채널 FET(P3202)와 n채널 FET(P3203)로 형성된 출력 버퍼의 게이트에 인가된다. 이 때에, FET(P3204)의 게이트 전위에 의해 선택 전위가 판정된다.

FET의 게이트 전압(Vgs)의 안정도는 충분하게 높지 않다. 따라서, 전압 피드백은 OPAMP(P3214)에 의해 전압 피드백된다. 보상 신호는 출력 전압 보상을 달성하기 위하여 OPAMP(P3214)의 입력 단자(P3212)에 인가된다.

도 5b에 도시한 바와 같이 바이폴러 처리에 의하여 형성된 회로에서, 입력 단자(P3207)에 입력된 구동 파형은 pnp 트랜지스터(P3208) 및 npn 트랜지스터(P3209)로 형성된 출력버퍼의 베이스에 입력된다. 출력 단자(P3211)에서의 선택 전위는 npn 트랜지스터(P3209)의 에미터에서의 전위, 즉, pnp 트랜지스터(P3210)의 베이스 전위에 의해 판정된다. 따라서, 보상 신호가 pnp 트랜지스터(P3210)의 베이스(입력 단자(P3213))에 인가됨으로써 출력 전압 보상을 할 수 있다.

제 2행 내지 제 80행의 각각의 구동시에, 스위치(P3003)를 동작하고 동일한 방식으로 OPAMP(P3005)를 통하여 피드백을 함으로써 출력의 온 저항에 대한 보정을 또한 행한다.

피드백을 온-오프하는 스위치 수단(P3006)을 설치한다. 스위치 수단(P3006)의 상세를 이하 설명한다. 피드백 동작을 중지하고 기준 전압을 출력하기 위하여 스위치 수단(P3006)을 온한다. 매트릭스를 구동하는 파형은, 도 6에 도시한 신호(T100)(제 1행 선택 신호) 또는 신호(T101)(제 2행 선택 신호)에 의해 나타나는 바와 같이 선택 전위(VS) 및 비선택 전위(VNS)를 선택하는 두 개의 전위를 가지는 신호이다.

VS를 기준으로서 사용하여 피드백을 행할 경우, VS 기간동안 정상적으로 피드백되지만, VNS 기간에 큰 제어 에러가 발생하여 전압(VS)에 대한 후속 전이의 시점에서 반응 지연을 초래한다. 따라서, 반응 속도를 높이기 위하여 도 6에 도시한 피드백 디스에이블 신호(T102)에 의해 피드백 회로의 기능을 억제한다.

이와 같이, 종래 기술에서는 큰 출력 버퍼를 사용함으로써 실현된 다출력 저저항 구동 회로를 얻기 위하여, IC의 내부를 스위치 수단과, 큰 저항값(즉, 작은 칩 크기)의 출력 버퍼 및 피드백 회로로 구성된다. 이러한 구성을 사용함으로써, 저렴한 매트릭스 드라이버가 실현될 수 있다.

본 발명은 스위치와 단일의 보상 신호 출력 수단을 사용한 다출력 매트릭스 드라이버의 배열의 일예에 대하여 설명하였다. 그러나, 또한, 스위치(P3003)를 사용하지 않고 각각의 출력 버퍼마다 보상 신호 출력 수단을 사용함으로써 출력 전위에 대한 보상을 할 수 있고, 이에 의해 저렴한 매트릭스 드라이버를 실현할 수 있다. 그러한 경우, OPAMP(P3005)의 피드백을 차단하기 위해 각각의 행에 대응하여 도 3에 도시한 스위치(P3006)를 사용하는 것이 바람직하다.

(제 2실시예)

도 7은 본 발명의 제 2실시예를 도시한다. 제 1실시예와 같이 상기 언급한 구성에서, 보상 신호 출력 회로는 반도체 집적 회로에 또한 설치된다. 본 실시예는, 보상 신호 출력 회로가 반도체 집적 회로의 외부에 설치된 구성에 대하여 설명 한다.

기타의 구성 및 작용에 대해서는, 본 실시예는 제 1실시예와 동일하다. 동일한 구성 요소에 대한 설명은 반복하지 않는다.

보다 구체적으로, 반도체 집적 회로의 외부에 설치된 보상 신호 출력 회로를 포함하고, 냉음극 디스플레이용 드라이버로서 사용되는 회로의 일예를 본 발명의 제 2실시예로서 설명한다.

냉음극 패널 구동 회로 전체는 일반적으로 제 1실시예의 것과 동일하고, 그것에 대한 설명은 반복하지 않는다. 도 7을 참조하면서 Y 매트릭스 구동 모듈에 대하여만 설명한다.

도 7은 도 1에 도시한 Y 구동 모듈(P1001)을 집적하는 IC의 일예의 회로도이다. 도 7에 도시한 회로 구성에서, 행 선택 신호는 소자의 각 행을 구동하기 위하여 시프트 레지스터(P5000)내에서 상부 위치로부터 하부 위치까지 연속적으로 시프트된다.

시프트 레지스터(P5000)의 출력은 출력 버퍼(P5002)에 접속되고, 매트릭스 배선을 통하여 구동하기 위해 IC의 출력 단자(P5004)를 통해 IC 외부의 매트릭스 배선으로 공급된다.

출력 버퍼(P5002)에서의 드라이버의 온 저항(Ron)은 (P5007)으로 표시된다. 출력 전류가 상기 언급한 바와 같이 크기 때문에, 온 저항에 기인한 전압 강하의 영향을 피해야 한다. 종래에는, 상기 언급한 바와 같이, 각각의 출력 버퍼의 온 저항을 수백 밀리옴(mΩ) 이하의 작은 값으로 제한한다.

본 실시예에서는, 1개의 행은 한번에 구동되고 2개 이상의 행은 동시에 구동되지 않는 매트릭스 구동을 고려함으로써, 80개의 행에 대응하는 IC 내부의 출력버퍼에 대해 한 개의 외부 피드백 회로를 사용하여 피드백 제어하고, 높은 온 저항(Ron)을 가지는 출력 버퍼(P5002)를 사용함으로써 매트릭스 배선을 통해 구동한다.

제 1행에 출력할 때에, 온 저항(P5007)에 의해 출력 버퍼(P5002)에서 전압 강하가 발생한다.

스위치(P5003)는 병렬 신호선(P5001)을 통하여 시프트 레지스터(P5000)로부터 얻은 행 정보에 의거하여 제 1행에 대한 전압 정보를 출력한다. 스위치(P5003)는 검출된 전위를 얻을 목적으로 사용되기 때문에, 스위치(P5003)가 감소된 저항값을 가질 필요는 없고, 스위치(P5003)의 저항값이 수십 킬로옴(㏀)이어도 문제가 없다. 따라서, IC의 면적 전체에서 스위치 회로의 면적의 비는 매우 작다.

스위치 회로로부터의 출력을 IC의 외부에 행할 수 있도록, 스위치 회로로부터 출력용 출력 단자(P5006)를 설치한다. 또한, 출력 전압 보상 회로(P5009)의 보상 신호 입력 단자는 IC의 외부로부터 제어할 수 있도록 입력 단자(P5005)에 접속한다.

이들 두 개의 단자는 OPAMP(P5008) 등을 사용한 피드백 회로를 IC 외부에 접속할 수 있도록 설치된다. 이러한 외부 피드백 회로를 사용함으로써 출력 전압 보상 회로(P5009)를 통하여 저항(P5007) 즉, 출력 버퍼(P5002)의 온 저항에 기인한 전압 강하를 보상할 수 있다.

마찬가지로, 제 2행 내지 제 80행의 각각의 구동시에, OPAMP 등을 사용한 외부 피드백 회로에 의해 저항(P5007)의 저항 성분 즉, 출력 버퍼(P5002)의 온 저항(Ron)에 기인한 전압 강하에 대한 보상을 행할 수 있다. 그 결과, 출력 버퍼(P5002)의 칩 면적을 효과적으로 제한할 수 있다.

OPAMP 등을 사용한 외부 피드백 회로를 IC 외부에 설치하는 경우, 어떠한 고속 아날로그 회로도 IC 측에 대해 요구되지 않고, 논리 회로 등에 대해 비교적 간단한 처리를 사용할 수 있다. 따라서, 제조 원가의 보다 큰 절감을 기대할 수 있다.

외부 피드백 회로에 대해서는, OPAMP의 성능과, 피드백 회로의 배열 등에 의한 파라미터를 선택할 수 있다. 따라서, IC의 제조 후에도 피드백 회로를 조정할 수 있다.

(제 3실시예)

도 8은 본 발명의 제 3실시예를 도시한다. 제 1실시예에서는 주로 온 저항에 기인한 전압 강하에 대한 보상에 대해 고안된 구성으로서 설명하였지만, 본 실시예에서 온 저항 이외의 것에 의하여 발생된 전압강하에 대해 또한 보상하는 구성에 대하여 설명한다.

보다 구체적으로, 본 실시예에서는, 본딩 패드와 IC 리드을 접속하는 본딩 와이어의 저항에 기인한 전압 강하에 대한 보상을 포함하여 출력 전압 보상을 할 수 있는 냉음극 디스플레이 드라이버를 실현한다.

냉음극 패널 구동 회로 전체는 일반적으로 제 1실시예의 것과 동일하므로, 이에 대한 설명은 반복하지 않는다. 도 8을 참조하면서 Y 매트릭스 구동 모듈에 대해서 설명한다.

도 8은 도 1에 도시한 Y 구동 모듈(P1001)을 집적하는 IC의 일예의 회로도이다. 도 8에 도시한 회로 구성에서, 행 선택 신호는 소자의 각 행을 구동하기 위하여 시프트 레지스터(P5000)내의 상부 위치로부터 하부 위치까지 연속적으로 시프트된다.

시프트 레지스터(P6000)의 출력은 출력 버퍼(P6004)와 접속되고, 매트릭스 배선을 통하여 구동하기 위해 IC의 출력 단자인 IC 리드(P6009)를 통해 IC 외부의 매트릭스 배선으로 공급된다.

출력 버퍼(P6004)에서 드라이버의 온 저항(Ron)은 (P6002)로 표시된다. 출력 전류가 상기 언급한 바와 같이 크기 때문에, 온 저항에 기인한 전압 강하의 영향을 피해야 한다. 종래에는, 상기 언급한 바와 같이, 각 출력 버퍼의 온 저항을 수백 밀리옴(mΩ) 이하의 작은 값으로 제한한다.

본 실시예에서는, 1개의 행은 한번에 구동되고 2개 이상의 행은 동시에 구동되지 않는 매트릭스 구동을 고려함으로써, 80개의 행에 대응하는 IC 내부의 출력버퍼에 대해 한 개의 외부 피드백 회로를 사용하여 피드백 제어를 행한다.

제 1행을 출력할 때에, 온 저항(Ron)(P6002)에 의해 출력 버퍼(P6004)에 전 압 강하가 발생한다.

출력 버퍼(P6004)의 출력은 알루미늄 배선 도체(도시하지 않음)에 의해 본딩 패드(P6003)에 접속되고, 본딩 패드(P6003)는 본딩 와이어(P6008)에 의해 IC 리드(P6009)에 접속된다.

일반적으로, 대략 30 마이크론의 두께를 가지는 금선이 본딩 와이어(P6008)로서 사용된다.

본 실시예에서는, IC 리드(P6009)에서의 전압 강하 즉, 출력 버퍼와 알루미늄 도체(도시하지 않음) 및 본딩 와이어(P6008)에 기인한 전압 강하의 총합을 검출하기 위하여, 본딩 와이어(P6008)를 통해 IC 리드(P6009)로부터 검출된 전위는 검출용 본딩 패드(P6005)를 통하여 스위치(P6006)로 인출한다.

IC 리드(P6009)로부터 본딩 와이어(P6008) 및 검출 본딩 패드(P6005)를 통하여 스위치까지, 거의 어떤 전류도 배선을 통하여 흐르지 않기 때문에, 본딩 와이어과 알루미늄 도체의 저항을 포함하는 배선의 저항을 작은 값으로 제한할 필요가 없고, 칩 위의 작은 크기의 선과 도체는 이 배선용으로 충분하다.

스위치(P6006)는, 스위치(P6006)에 입력된 신호에 응답하여 검출된 전위 중에서 현재 구동된 행으로부터 검출된 전위를 선택하기 위하여 병렬 신호선(P6001)을 통해 시프트 레지스터(P6000)로부터 얻은 행 정보에 의거하여, 작동한다.

스위치(P6006)에 의해 선택된 검출 신호는 OPAMP(P6007)에 의해 증폭되고, 출력 전압 보상 회로(P6010)에 입력된다. 출력 전압 보상 회로(P6010)는 출력 버퍼(P6004)에 보상 신호를 출력한다.

따라서, IC 리드와, 스위치 수단(P6006)과, 피드백 회로(P6007) 및 출력 보상 회로(P6010)로부터 전위 피드백용 본딩 패드(P6005)와 본딩 와이어(P6008)는, 출력 버퍼(P6004)의 온 저항(Ron)과, 알루미늄 배선 저항 및 본딩 와이어 저항 등의 모든 저항에 기인한 전압 강하의 검출을 할 수 있도록 설치된다. 이러한 전압 강하를 보상함으로써 겉보기 저항값을 0Ω에 근접하도록 할 수 있다. 그 결과, 칩 면적을 감소할 수 있고, 저렴한 반도체 집적 회로를 형성할 수 있다.

매트릭스 패널에서, 가요성의 배선은 IC와 열배선 간을 접속하기 위해 종종 사용된다. 그러한 배선에서의 저항에 기인한 전압 강하의 영향은 무시할 수 없다.

도 9에 도시한 바같이 도 8에 도시한 본딩 패드의 외부에 접속되는 경우, 이하 설명하는 바와 같이 가요성 배선의 저항에 대해서도 또한 보상된다.

도 9에 도시한 본딩 패드(P6100)는 전압 출력 수단에 연결된다. 각각의 본딩 패드(P6100)는 본딩 와이어(P6101)에 의해 출력 IC 리드(P6102)에 접속된다.

전위 검출용 본딩 패드(P6106)는 본딩 와이어(P6101)에 의해 IC 외부의 전위 정보 입력용 IC 리드(P6105)에 또한 접속된다. 본딩 패드(P6106)는 도 8에서와 같이 IC 칩 내부의 스위치 수단에 접속된다.

출력 IC 리드(P6102)로부터의 전압 출력은 가요성 배선(P6103)을 통하여 행 배선(P6104)에 접속된다. 종래 기술에서 가요성 배선의 저항을 가능한 한 많이 감소하였다. 그러나, 해상도가 높은 표시 패널의 실현과, 배선 피치의 감소로 인하여, 어느 정도의 저항의 영향을 피하지 못하게 되었다.

이에 반해서, 본 실시예에서는, 행 배선 앞쪽의 위치(특히, 행 배선쪽의 가요성 배선의 단부와 행 배선의 단부 사이)에서 전위를 검출하고, 피드백용 배선을 가요성 배선 내에 설치하고, 행 배선 앞쪽의 전위는 검출된 전위 입력 IC 리드(P6105)와, 본딩 와이어(P6101)와, 전위 검출 본딩 패드(P6106)를 통하여 IC 칩에 입력됨으로써 도 8에 도시한 구성과 동일한 방식으로 출력 전위 보상을 할 수 있고, 이에 의하여 해상도의 향상과 동시에 저항의 영향을 피한다.

(제 4실시예)

도 10은 본 발명의 제 4실시예를 도시한다. 제 1실시예에서 보상 회로 등을 아날로그 회로로서만 형성하는 경우에 대해서 설명하였지만, 본 실시예에서는 디지털 회로를 포함하는 회로를 보상 회로로서 형성하는 경우에 대하여 설명한다.

보다 구체적으로, 본 실시예에서는, IC 내에 디지털 회로로서 형성된 출력 전위 보상 수단을 가지는 반도체 집적 회로를 사용함으로써 냉음극 디스플레이 드라이버를 실현한다.

냉음극 패널 구동 회로 전체는 일반적으로 제 1실시예의 것과 동일하고, 이에 대한 설명은 반복하지 않는다. 도 10을 참조하면서 Y 매트릭스 구동 모듈에 대하여만 설명한다.

도 10은 도 1에 도시한 Y 구동 모듈(P1001)을 집적하는 IC 의 일예의 회로도이다. 도 10에 도시한 회로 구성에서, 행 선택 신호는 소자의 각 행을 구동하기 위하여 시프트 레지스터(P5000)내에서 상부 위치로부터 하부 위치까지 연속적으로 시프트한다.

시프트 레지스터(P7000)의 출력은 출력 버퍼(P7002)에 접속되고, 매트릭스 배선을 통한 구동을 행하기 위하여 IC의 출력 단자(P7004)를 통해 IC 외부의 매트릭스 배선에 공급된다.

출력 버퍼(P7002)내의 드라이버의 온 저항(Ron)은 (P7007)으로 표시된다. 출력 전류가 상기 언급한 바와 같이 크기 때문에, 온 저항에 기인한 전압 강하의 영향을 피해야 한다. 종래에는, 상기 언급한 바와 같이 각각의 출력 버퍼의 온 저항을 수백 밀리옴(mΩ) 이하의 작은 값으로 제한한다.

본 실시예에서는, 1개의 행은 한번에 구동되고 2개 이상의 행은 동시에 구동되지 않는 매트릭스 구동을 고려함으로써, 80개의 행에 대응하는 IC 내의 출력 버퍼에 대해 한 개의 외부 피드백 회로를 사용하여 피드백 제어를 행한다.

제 1행을 출력할 때에, 온 저항(Ron)(P7007)에 의해 출력 버퍼(P7002)내에서 전압 강하가 발생한다.

스위치(P7003)는 시프트 레지스터(P7000)로부터 병렬 신호선(P7001)을 통해 얻은 행 정보에 의거하여 제 1행에 대한 전압 정보를 출력한다. 스위치(P7003)는 검출된 전위를 얻을 목적으로 사용되기 때문에, 스위치(P7003)는 감소된 저항값을 가질 필요는 없고, 스위치(P7003)의 저항값이 수십 킬로옴(㏀)인 경우에도 문제가 없다. 따라서, IC의 면적 전체에 대한 스위치 회로의 면적의 비는 매우 작다.

스위치 회로로부터의 출력은 A/D 변환기(P7009)에 의해 아날로그 신호 형태 로부터 디지털 신호 형태로 변환된다. A/D 변환기(P7009)를 위한 샘플링 클럭은 클럭 발생기(P7010)에서 발진기(도시하지 않음)에 의해 발생된다.

샘플링 클럭은 PLL을 사용함으로써 입력 비디오 신호의 수평 또는 수직 동기 신호와 동기하여도 된다. 그러나, 이러한 동기는 반드시 요구되는 것은 아니다. 또한, 샘플링 클럭은, 도 11에 도시한 신호(T8004) 또는 (T8002)에 의해, 도 11에서의 파형(T8003)에 도시한 바와 같이, 행 선택의 기간에 대응하는 기간 동안만 출력하여도 된다.

A/D 변환기(P7009)로부터의 출력은 디지털 비교기(P7006)에 의해 Y 출력 전압 기준인 기준 데이터(P7008)와 비교된다. Y 출력 전압과 기준 데이터(P7008)간의 차이는 D/A 변환기(P7005)에 출력된다. 본 실시예에서 하드 웨어 비교기가 사용되지만, 비교 처리를 행하기 위하여 마이크로프로세서를 대안적으로 사용하여도 된다.

D/A 변환기(P7005)는 비교기(P7006)로부터의 출력을 디지털 신호 형태로부터 아날로그 신호 형태로 변환하고 클럭 발생기(P7010)에 의해 발생된 클럭의 타이밍을 가지는 변환 신호를 출력한다.

D/A 변환기(P7005)로부터의 출력은 바이폴러 트랜지스터 등으로 구성되는 전류 증폭 회로로 형성된 출력 전압 보정 회로(P7011)에 의해 전류 증폭된 후, 출력 버퍼(P7002)에 인가된 전원 공급 전압을 제어하는데 사용한다. 출력 버퍼(P7002)의 온 저항(Ron)을 외관상 최소화하기 위하여 A/D 변환기(P7009)와, 비교기(P7006) 및 D/A 변환기(P7005)에 의해 형성된 피드백 루프를 사용함으로써 피드백 제어를 행한다.

따라서, 출력 버퍼의 온 저항(Ron)에 기인한 전압 강하의 검출을 할 수 있도록 스위치 수단과 디지털 구성 요소를 사용한 피드백 회로를 설치한다. 이러한 전압 강하를 보정함으로써 겉보기 저항값을 0Ω에 근접하도록 할 수 있다. 그 결과, 칩 면적을 감소할 수 있고, 저렴한 반도체 집적 회로를 형성할 수 있다.

냉음극 디스플레이 드라이버로서 사용하는 일예를 설명하였다. 그러나, 이러한 구성은 냉음극 디스플레이 드라이버로 제한되지 않는다. 매트릭스 배열을 가지는 어떤 다른 디스플레이에 이러한 구성을 사용함으로써 저렴한 구동 IC를 실현할 수 있다.

디스플레이에서 뿐만 아니라 저저항 부하로 구동을 행하는 반도체 집적 회로에서도 이러한 구성을 사용함으로써 저렴한 구동 IC를 또한 실현할 수 있다.

(제 5실시예)

도 12는 본 발명의 제 5실시예를 도시한다. 이 실시예는 스위치로서 다이오드가 사용되고, 바이폴러 처리에 의해 형성된 반도체 집적 회로의 구성에 관하여 설명한다.

기타의 구성 및 작용에 대하여는, 본 실시예는 제 1실시예와 동일하다. 동일한 구성 요소에 대한 설명은 반복하지 않는다.

보다 구체적으로, 본 실시예에서는, 스위치 수단으로서 다이오드를 사용하고 바이폴러 처리에 의하여 형성된 반도체 집적 회로를 냉음극 디스플레이 드라이버를 실현하기 위하여 사용한다.

냉음극 패널 구동 회로 전체는 일반적으로 제 1실시예의 것과 동일하고, 이에 대한 설명은 반복하지 않는다. 도 12를 참조하면서 Y 매트릭스 구동 모듈에 대하여만 설명한다.

도 12는 도 1에 도시한 Y 구동 모듈(P1001)을 집적하는 IC의 일예의 회로도이다. 도 12에 도시한 회로 구성에서는, 행 선택 신호는 시프트 레지스터(P9000)내의 상부 위치로부터 하부 위치까지 연속적으로 시프트된다.

시프트 레지스터(P9000)의 출력은 출력 버퍼(P9001)에 접속된다.

출력 버퍼(P9001)는 인버터 구성에서 npn 트랜지스터(P9013)와 pnp 트랜지스터(P9014)로 구성된다. 따라서, pnp 트랜지스터(P9014)의 에미터 전위는 출력 버퍼(P9001)의 비선택 전압(도 11의 VNS)이 우세하고, npn 트랜지스터(P9013)의 에미터 전위는 출력 버퍼(P9001)의 선택 전압(도 8의 VS)이 우세하다.

출력 버퍼(P9001)로부터의 출력은 매트릭스 배선을 통하여 구동을 행하기 위해 출력 단자(P9003)를 통해 IC 외부에 설치된 매트릭스 배선에 공급된다.

출력 버퍼(P9001)내의 드라이버의 온 저항(Ron)은 (P9002)로 표시된다. 출력 전류가 상기 언급한 바와 같이 크기 때문에, 온 저항에 기인한 전압 강하의 영향을 피해야 한다. 종래에는, 각각의 출력 버퍼의 온 저항을 수백 밀리옴(mΩ) 이하의 작은 값으로 제한한다.

제 1행을 출력할 때에, 온 저항(Ron)(P9002)에 의해 출력 버퍼(P9001)에서 전압 강하가 발생한다.

pnp 트랜지스터(P9007)와, 저항기(P9008), (P9009)와, 정 전압 다이오드(P9010)로 구성된 정 전류 공급 회로는 예를 들면, 다이오드(P9004) 중의 한 개를 통해 흐르도록 1mA의 정 전류를 발생한다.

정 전류 공급원으로부터 전류를 공급하는 행에 대한 병렬 접속은 다이오드(P9004)에 의해 확립된다. 1개의 행은 한번에 구동되고 2개 이상의 행은 동시에 구동되지 않도록, 상기 언급한 바와 같은 매트릭스 구동을 행하기 때문에, 도 8을 참조하여 상기 설명한 바와 같이, 시프트 레지스터는 한번에 한 개의 행 만을 선택하고, 또한 다른 비선택된 행들이 VNS 전위를 가지면서 선택된 행만이 VS 전위를 가진다. 따라서, 비선택된 행에 대응하는 다이오드(P9004)는 전류를 차단하기 위해 역 바이어스된다.

따라서, 다이오드의 양극 측의 전위와 동일한 전위인, 출력 단자(P9003)에서의 전위와 다이오드의 순방향 전압의 전위의 총합을 OPAMP(P9011)의 네거티브 입력 단자에 입력하기 위하여, 정 전류 공급원으로부터의 전류 전체는 선택된 행으로 흐른다.

출력 버퍼(P9001)로부터의 출력 전류는 제 1실시예의 설명에서 상기 언급한 바와 같이, 2A와 거의 동일하다. 따라서, 출력 버퍼(P9001)와 매트릭스 패널 위의 정 전류 공급원으로부터 1mA 전류의 영향은 매우 크지 않다.

한편, OPAMP(P9011)의 포지티브 입력 단자는, pnp 트랜지스터(P9006)와, 저 항기(P9008), (P9009) 및 (P9010)로 구성된 다른 정 전류 공급원으로부터 전류가 흐르는, 기준 전위 접속을 형성하는, 다이오드(P9005)의 양극에 연결된다.

이러한 방식으로, OPAMP(P9011)의 네거티브 단자로 입력되는 신호에 대한 다이오드(P9004)의 순방향 전압에 따른 전압 강하의 영향을 없앨 수 있다.

출력 버퍼(P9001)의 온 저항(P9002)에 기인하여 출력에서 전압 강하가 발생하는 경우, 출력 단자(P9003)에서 전위가 상승하고, OPAMP(P9011)의 네거티브 측의 전위가 또한 상승한다.

OPAMP(P9011)의 출력은, 출력 버퍼(P9001)의 온 저항(P9002)에 기인한 출력의 전압 강하의 영향을 보상하도록, 출력 버퍼(P9001)의 npn 트랜지스터(P9013)를 제어하기 위하여 pnp 트랜지스터(P9012)의 베이스 전위를 마이너스 방향으로 이끈다.

출력 버퍼(P9001)의 온 저항(P9002)의 영향을 최소화하기 위하여 제 2행과 다른 후속 행의 각각에 대하여 동일한 방식으로 출력 전압 보상을 행한다.

따라서, 출력 버퍼의 온 저항(Ron)에 기인한 전압 강하의 검출을 할 수 있도록 스위치 수단과 피드백 회로를 설치한다. 이러한 전압 강하를 보정함으로써 겉보기 저항값을 0Ω에 근접하게 할 수 있다. 그 결과, 칩 면적을 감소할 수 있고, 저렴한 반도체 집적 회로를 형성할 수 있다.

상기 언급한 각각의 실시예에서 채택된 구성에서, 이산적인 파워 MOSFET 또는 넓은 칩 면적을 가지는 IC를 사용하지 않고, 수백 옴(Ω)이상의 온 저항을 가지는 IC를 사용하였다. 그러나, 본 발명에 의하면, 이산적인 파워 MOSFET 또는 넓 은 칩 면적을 가지는 부품과 수백 옴(Ω)보다 작은 온 저항을 사용한 구성을 채택하여도 된다. 그러한 경우에, 본 응용의 발명을 보다 정밀하게 주사 신호를 출력하는 구성으로서 적용하여도 된다.

상기 언급한 실시예에서, 한번에 한 개의 행을 구동하는 매트릭스 구동이 설명되어있다. 그러나, 본 발명은 두 행 이상을 한번에 구동하는 매트릭스 구동에 적용할 수 있다. 두 행 이상을 한번에 구동하는 매트릭스 구동에서, 각각의 라인에 흐르는 전류를 대략 서로 동일하게 할 수 있다. 한번에 구동되는 라인의 일부, 예를 들면, 한번에 구동되는 두 개 라인 중 한 개의 라인에서의 전압(신호의 레벨)의 검출을 의거하여, 한번에 구동된 두 개 이상의 라인에 대한 보상(피드백을 행함)을 한번에 할 수 있다. 그러한 경우, 본딩 와이어의 길이 등을 한번에 구동된 인접 라인에 대하여 대략 동일하게 하고, 각 라인의 전류를 이중 라인 구동에서와 같이 또한 동일하게 할 때, 각각의 구동된 라인의 보정 에러는 구동 전류가 2A인 경우 수십 mV의 범위 내로 된다.

상기 언급한 바와 같이, 본 발명은 전압 강하의 영향을 보상할 수 있다.

Claims

복수의 주사배선과 복수의 변조배선을 가지는 표시장치의 상기 주사배선에 대해서 일부의 상기 주사배선마다에 동시에 순차적으로 주사신호를 인가하는 주사회로로서,

상기 복수의 주사배선의 각각에 대응하며 설치된, 상기 주사신호를 출력하는 복수의 출력회로와;

각 출력회로로부터 각 주사배선까지의 상기 주사신호의 경로가 되는 복수의 도체와;

상기 주사신호를 인가해야 할 주사배선을 선택하는 선택신호를 출력하는 선택회로와;

상기 주사신호가 출력되는 도체에 있어서의 신호레벨에 따라서,

상기 출력회로의 적어도 일부, 또는

상기 도체의 적어도 일부, 또는

상기 출력회로의 적어도 일부, 및

상기 도체의 적어도 일부에 있어서의 상기 주사신호의 손실을 보상하는 보상신호를 상기 복수의 출력회로에 출력하는 보상신호 출력회로와;

상기 복수의 도체중의 상기 주사신호가 출력되는 도체에 있어서의 신호레벨을 상기 보상신호 출력회로에 출력하기 위한 스위치

를 가지고 있으며, 상기 출력회로는 상기 보상신호에 의거하여 보상된 주사신호를 출력하는 회로인 것을 특징으로 하는 주사회로.
삭제
삭제
삭제
제 1항에 있어서,

상기 주사회로를 구성하는 회로의 적어도 일부가 집적되어서 반도체 집적회로를 구성하고 있는 것을 특징으로 하는 주사회로.
제 5항에 있어서,

상기 주사회로를 구성하는 회로중의 상기 출력회로를 포함한 적어도 일부가 집적되어서 반도체 집적회로를 구성하고 있으며, 상기 주사신호의 손실에는 상기 출력회로의 드라이버의 온 저항에 의한 전압강하가 포함되는 것을 특징으로 하는 주사회로.
복수의 주사배선과 복수의 변조배선을 가진 표시장치로서,

제 1항 , 제 5항 및 제 6항중 어느 한 항에 기재된 주사회로와;

상기 주사신호가 인가된 복수의 주사배선에 대응하는 복수의 변조신호를 상기 주사신호가 인가되어 있는 동안에 상기 복수의 변조배선에 인가하는 변조회로

를 가진 것을 특징으로 하는 화상표시장치.
제 7항에 있어서,

상기 주사배선을 개재하여 인가되는 상기 주사신호와 상기 변조배선을 개재하여 인가되는 상기 변조신호에 의해서 구동되는 표시소자를 부가하여 포함하는 것을 특징으로 하는 화상표시장치.