KR100909055B1 - 액정표시장치의 구동 회로 - Google Patents

Abstract

본 발명은 액정표시장치의 타이밍 콘트롤러에서 각 드라이버에 공급되는 제어신호가 다른 응용회로에 의해 왜곡되거나, 상기 응용회로에 공급되는 제어신호가 각 드라이버에 의해 왜곡됨을 방지하기 위한 액정표시장치의 구동회로에 관한 것으로, 액정표시패널의 게이트 및 데이터 드라이버 또는 응용회로에 각종 제어신호를 출력하는 타이밍 콘트롤러와, 상기 응용회로에 출력된 제어신호를 피드백하고 이를 보상하여 보상된 제어신호를 상기 게이트 또는 데이터 드라이버에 출력하거나 상기 게이트 또는 데이터 드라이버에 출력된 제어신호를 피드백하고 이를 보상하여 보상된 제어신호를 상기 응용회로에 출력하는 보상회로를 포함하여 구성된 것이다.

액정표시장치의 구동회로, 보상회로

Description

액정표시장치의 구동 회로{circuit for driving liquid crystal display device}

도 1은 일반적인 액정표시장치의 구동회로 구성도

도 2는 일반적인 타이밍 콘트롤러의 제어신호 출력단을 나타낸 설명도

도 3은 종래 타이밍 콘트롤러 제어신호가 응용회로에 의해 왜곡된 상태를 나타낸 설명도

도 4는 본 발명의 제 1 실시예에 따른 신호 왜곡 보상회로가 내장된 타이밍 콘트롤러 구성도

도 5는 본 발명의 제 1 실시예에 따른 보상 파형 설명도

도 6은 본 발명의 제 2 실시예에 따른 신호 왜곡 보상회로가 내장된 타이밍 콘트롤러 구성도

도 7은 본 발명의 제 2 실시예에 따른 보상 파형 설명도

도면의 주요 부분에 대한 부호의 설명

1a : 게이트 드라이버 1b : 데이터 드라이버

3 : 타이밍 콘트롤러 3a, 3b : 보상회로

10 : 응용회로

본 발명은 액정표시장치에 관한 것으로, 특히 액정표시장치의 타이밍 콘트롤러에서 각 드라이버에 공급되는 제어신호가 다른 응용회로에 의해 왜곡되거나, 상기 응용회로에 공급되는 제어신호가 각 드라이버에 의해 왜곡됨을 방지하기 위한 액정표시장치의 구동회로에 관한 것이다.

정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Lipuid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)을 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같은 액정표시장치는 크게 영상신호를 표시하는 액정표시패널과 외부에서 상기 액정표시패널에 구동신호를 인가하는 구동회로로 구분할 수 있다.

상기 액정표시 패널은, 도면에는 도시되지 않았지만, 일정한 공간을 갖고 합착된 두 개의 투명 기판(유리 기판) 사이에 액정이 주입된 표시장치로서, 상기 두 개의 투명 기판 중 하나에는 일정 간격으로 배열된 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인에 의해 정의된 매트릭스 형태의 각 화소 영역에 형성된 복수개의 화소전극과, 상기 게이트 라인의 신호에 따라 상기 데이터 라인의 신호를 각 화소전극에 인가하는 복수개의 박막트랜지스터가 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 형성된다. 그리고 나머지 기판에는 칼라필터층, 공통전극 및 블랙 매트릭스층이 형성된다.

따라서, 게이트 라인에 순차적으로 턴 온 신호를 인가하면 그 때마다 해당 라인의 화소 전극에 데이터 신호가 인가되므로 영상이 표시된다.

구동회로를 구비한 일반적인 액정표시장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 일반적인 액정표시장치의 구동회로 블록 구성도이다.

즉, 상술한 바와 같이, 액정표시장치는, 복수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정표시패널(1)과, 상기 액정표시패널(1)에 구동 신호와 데이터 신호를 공급하는 액정표시장치 구동회로부(2)와, 상기 액정표시패널(1)에 일정한 광원을 제공하는 백 라이트(8)로 구분된다.

여기서, 상기 액정표시장치의 구동회로부(2)는, 상기 액정표시패널(1)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(1b)와, 상기 액정표시패널(1)의 각 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 드라이 버(1a)와, 액정표시패널의 구동 시스템으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync), 클럭신호(DCLK) 및 제어신호(DTEN)를 입력 받아 상기 액정표시패널(1)의 각 데이타 드라이버(1b)와 게이트 드라이버(1a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 콘트롤러(3)와, 상기 액정표시패널(1) 및 각부에 필요한 전압을 공급하는 전원 공급부(4)와, 상기 전원 공급부(4)로부터 출력된 전압을 이용하여 액정표시패널(1)에 사용되는 정전압(V_DD), 게이트 고전압(게이트 턴-온 전압)(V_GH), 게이트 저전압(게이트 턴-오프 전압)(V_GL), 감마 기준 전압(V_ref ) 및 공통 전압(Vcom), 등을 출력하는 DC/DC 변환부(6)와, 상기 전원 공급부(4)로부터 전원을 인가 받아 상기 데이터 드라이버(1b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준 전압부(5)와, 상기 백 라이트(8)를 구동하는 인버터(9)를 구비하여 구성된다.

여기서, 상기 타이밍 콘트롤러(3)에서 상기 게이트 드라이버(1a)에 인가되는 제어 신호들은 GSC(Gate Shift Clock), GSP(Gate shift Pulse) 및 GOE(Gate Output Enable) 등이고, 상기 타이밍 콘트롤러(3)에서 상기 데이터 드라이버(1b)에 인가되는 제어 신호들은 SSC(Source Shift Clock), SSP(Source Shift Pulse), SOE(Source Output Enable), 극성신호(POL) 및 반전신호(REV) 등이 있다.

이와 같이 구성된 종래의 액정표시장치의 구동회로의 동작은 다음과 같다.

즉, 타이밍 콘트롤러(3)가 액정표시패널의 구동 시스템(PC)으로부터 입력되 는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호(DTEN)를 입력 받아 상기 액정표시패널(1)의 각 데이타 드라이버(1b)와 게이트 드라이버(1a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 제공하므로, 상기 게이트 드라이버(1a)가 상기 액정표시패널(1)의 각 게이트 라인에 게이트 구동 펄스를 인가하고 이에 동기되어 상기 데이터 드라이버(1b)가 상기 액정표시패널(1)의 각 데이터 라인에 데이터 신호를 입력하여 입력된 영상신호를 디스플레이 한다.

이 때, 백 라이트(8)는 입력되는 영상신호의 휘도에 관계없이 일정한 밝기의 백 라이트를 제공한다.

여기서, 타이밍 콘트롤러(3)에서 출력되는 각 제어신호의 출력단을 보다 상세히 설명하면 도 2와 같다.

도 2는 일반적인 타이밍 콘트롤러의 제어신호 출력단을 나타낸 것이고, 도 3은 종래 타이밍 콘트롤러 제어신호가 응용회로에 의해 왜곡된 상태를 나타낸 것이다.

도 2에 도시한 바와 같이, 상기 타이밍 콘트롤러(3)는 각 제어신호( GSC, GSP, GOE, SSC, SSP, SOE, POL 및 REV 등)을 출력하기 위한 출력단을 별도로 구비하고 있다.

이와 같은 상기 타이밍 콘트롤러(3)에서 출력된 제어신호는 직접 각 드라이버에 인가되기도 하지만, 도면에는 도시되지 않았지만, 저항이나 커패시터 등의 소자를 거쳐 각 드라이버의 해당 핀에 인가된다.

그리고, 상기 타이밍 콘트롤러(3)로부터 출력된 제어신호 중 일부(예를들면, GSC)는 다른 응용회로(10)에 사용되기도 한다. 예를 들면, 액정표시장치의 플리커 특성을 향상시키기 위해 상기 GSC 제어신호는 게이트 드라이버(1a) 뿐만아니라 모듈레이션 회로(Modulation circuit)와 같은 응용회로에도 입력된다.

그런데, 상기 모듈레이션 회로와 같은 응용회로에 의해 상기 GSC 제어신호가, 도 3에 도시한 바와 같이, 왜곡되게 되고, 이와 같이 왜곡된 GSC 제어신호가 게이트 드라이버(1a)에 인가되므로 상기 게이트 드라이버가 오동작을 유발하여 액정표시패널의 구동 불량이 발생하게 된다.

반대로, GSC 제어신호가 게이트 드라이버(1a)에 인가될 때, 액정표시패널의 유리 기판에 형성된 신호 라인(도면에는 도시되지 않음)을 통해 GSC 제어신호가 상기 게이트 드라이버(1a)에 인가되므로, 상기 유리 기판에 형성된 신호 라인의 저항으로 인하여 왜곡된 신호가 모듈레이션 회로와 같은 응용회로(10)에 인가될 수 있다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 상기 타이밍 콘트롤러에 상기 응용회로에 의해 왜곡된 제어신호를 보상할 수 있는 로직회로를 내장하여 정확한 제어신호가 각 드라이버에 인가되도록 하는 액정표시장치의 구동회로를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로 는, 액정표시패널의 게이트 및 데이터 드라이버 또는 응용회로에 각종 제어신호를 출력하는 타이밍 콘트롤러와, 상기 응용회로에 출력된 제어신호를 피드백하고 이를 보상하여 보상된 제어신호를 상기 게이트 또는 데이터 드라이버에 출력하는 보상회로를 포함하여 구성됨에 그 특징이 있다.

여기서, 상기 보상회로는 앤드 게이트 로직회로로 구성됨에 특징이 있다.

상기 보상회로는 상기 타이밍 콘트롤러에 내장됨에 특징이 있다.

상기 타이밍 콘트롤러는 상기 각 제어신호를 출력하기 위한 복수개의 제 1 출력단과, 상기 응용회로로부터 제어신호를 피드백하여 상기 보상회로에 입력하기 위한 피드백단과, 상기 보상회로에 연결되어 상기 게이트 또는 데이터 드라이버에 보상된 제어신호를 출력하기 위한 제 2 출력단을 구비함에 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동회로는, 액정표시패널의 게이트 및 데이터 드라이버 또는 응용회로에 각종 제어신호를 출력하는 타이밍 콘트롤러와, 상기 게이트 또는 데이터 드라이버에 출력된 제어신호를 피드백하고 이를 보상하여 보상된 제어신호를 상기 응용회로에 출력하는 보상회로를 구비함에 또 다른 특징이 있다.

여기서, 상기 보상회로는 낸드 게이트 로직회로로 구성됨에 특징이 있다.

상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치의 구동회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

먼저, 본 발명에 따른 액정표시장치의 구동회로의 기본적인 구성은 도 1에서 설명한 바와 동일하다. 즉, 상기 액정표시패널(1)의 각 데이터 라인에 데이터 신호 를 입력하는 데이터 드라이버(1b)와, 상기 액정표시패널(1)의 각 게이트 라인에 게이트 구동 펄스를 인가하는 게이트 드라이버(1a)와, 액정표시패널의 구동 시스템으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync), 클럭신호(DCLK) 및 제어신호(DTEN)를 입력 받아 상기 액정표시패널(1)의 각 데이타 드라이버(1b)와 게이트 드라이버(1a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호(GSC, GSP, GOE, SSC, SSP, SOE, POL 및 REV 등)를 포맷하여 출력하는 타이밍 콘트롤러(3)와, 상기 액정표시패널(1) 및 각부에 필요한 전압을 공급하는 전원 공급부(4)와, 상기 전원 공급부(4)로부터 출력된 전압을 이용하여 액정표시패널(1)에 사용되는 정전압(V_DD), 게이트 고전압(게이트 턴-온 전압)(V_GH), 게이트 저전압(게이트 턴-오프 전압)(V_GL), 감마 기준 전압(V_ref) 및 공통 전압(Vcom), 등을 출력하는 DC/DC 변환부(6)와, 상기 전원 공급부(4)로부터 전원을 인가 받아 상기 데이터 드라이버(1b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준 전압부(5)와, 상기 백 라이트(8)를 구동하는 인버터(9)를 구비하여 구성된다.

여기서, 본 발명에 따른 상기 타이밍 콘트롤러(3)의 구성은 다음과 같다.

도 4는 본 발명의 제 1 실시예에 따른 신호 왜곡 보상회로가 내장된 타이밍 콘트롤러 구성도이고, 도 5는 본 발명의 제 1 실시예에 따른 보상 파형 설명도이다.

본 발명의 제 1 실시예 따른 타이밍 콘트롤러(3)는, 도 4에 도시한 바와 같 이, 각 제어신호( GSC, GSP, GOE, SSC, SSP, SOE, POL 및 REV 등)을 출력하기 위한 출력단을 별도로 구비하고 있다. 그리고, 상기 제어신호 중 응용회로(10)에 출력되는 제어신호를 다시 피드백하기 위한 피드백 단(GSC_1 F/B)과, 상기 피드백된 신호를 보상하여 드라이버에 출력하기 위한 출력단(GSC_2)을 더 구비한다.

그리고, 상기 타이밍 콘트롤러(3)에는 상기 응용회로(10)로부터 피드백된 제어신호를 보상하기 위한 보상회로(3a)가 내장되고, 상기 보상회로(3a)는 상기 피드백 단(GSC_1 F/B)을 통해 상기 응용회로(10)로부터 피드백된 제어신호의 왜곡을 보상하여 상기 출력단(GSC_2)을 통해 드라이버(1a)로 출력한다.

본 발명의 제 1 실시예에 따른 보상회로(3a)는 입력단이 공통으로 상기 피드백단(GSC_1 F/B)에 연결되고, 출력단이 상기 출력단(GSC_2)에 연결되는 앤드(AND) 게이트 로직회로를 이용한 것이다.

이와 같이, 상기 타이밍 콘트롤러(3)에 내장된 보상회로(3a)는, 도 5에 도시한 바와 같이, 상기 응용회로(10)에 의해 왜곡된 제어신호(A)를 보상하여 정확한 제어신호(B)를 상기 출력단(GSC_2)을 통해 드라이버(1a)에 공급한다.

도 4에서는 GSC 제어신호가 응용회로(10)에 응용된 예를 나타낸 것으로 응용회로(10)에 응용된 모든 제어신호를 보상회로(3a)를 통해 보상할 수 있다.

한편, 도 6은 본 발명의 제 2 실시예에 따른 신호 왜곡 보상회로가 내장된 타이밍 콘트롤러 구성도이고, 도 7은 본 발명의 제 2 실시예에 따른 보상 파형 설명도이다.

본 발명의 제 2 실시예는, GSC 제어신호가 게이트 드라이버(1a)에 인가될 때, 유리 기판에 형성된 신호 라인의 저항으로 인하여 왜곡된 신호가 응용회로(10)에 인가되는 것을 방지하기 위한 것이다.

즉, 본 발명의 제 2 실시예에 따른 타이밍 콘트롤러(3)는, 도 6에 도시한 바와 같이, 각 제어신호( GSC, GSP, GOE, SSC, SSP, SOE, POL 및 REV 등)을 출력하기 위한 출력단을 별도로 구비하고 있다. 그리고, 상기 제어신호 중 게이트 드라이버(1a)에 출력되는 제어신호를 다시 피드백하기 위한 피드백 단(GSC_1 F/B)과, 상기 피드백된 신호를 보상하여 응용회로(10)에 출력하기 위한 출력단(GSC_2)을 더 구비한다.

그리고, 상기 타이밍 콘트롤러(3)에는 상기 게이트 드라이버(1a)로부터 피드백된 제어신호를 보상하기 위한 보상회로(3b)가 내장되고, 상기 보상회로(3b)는 상기 피드백 단(GSC_1 F/B)을 통해 상기 게이트 드라이버(1a)로부터 피드백된 제어신호의 왜곡을 보상하여 상기 출력단(GSC_2)을 통해 응용회로(10)로 출력한다.

본 발명의 제 2 실시예에 따른 보상회로(3b)는 입력단이 공통으로 상기 피드백단(GSC_1 F/B)에 연결되고, 출력단이 상기 출력단(GSC_2)에 연결되는 낸드(NAND) 게이트 로직회로를 이용한 것이다.

이와 같이, 상기 타이밍 콘트롤러(3)에 내장된 보상회로(3b)는, 도 7에 도시한 바와 같이, 상기 게이트 드라이버(1a)에 의해 왜곡된 제어신호(C)를 보상하여 정확한 제어신호(D)를 상기 출력단(GSC_2)을 통해 응용회로(10)에 공급한다.

도 6에서는 GSC 제어신호가 게이트 드라이버(1a)와 응용회로(10)에 인가되는 예를 나타낸 것으로, 만약 다른 제어신호가 데이터 드라이버(1b) 및 응용회로(10) 에 인가된 경우에도 제어신호를 보상회로(3b)를 통해 보상할 수 있다.

상기에서 설명한 바와 같은 본 발명 제 1, 제 2 실시예에 따른 보상회로(3a, 3b)는, 도 4 및 도 6에서 타이밍 콘트롤러(3)에 내장됨을 도시하였지만, 이에 한정되지 않고 타이밍 콘트롤러의 외부에 형성되어도 무방하다.

이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치의 구동회로에 있어서는 다음과 같은 효과가 있다.

즉, 타이밍 콘트롤러에서 출력되는 제어신호가 게이트 드라이버 또는 데이터 드라이버에 인가됨과 동시에 다른 응용회로에도 응용될 경우, 타이밍 콘트롤러에 보상 회로를 내장하고 상기 응용회로로부터 제어신호를 피드백하여 이를 보상하여 정확한 제어신호를 게이트 드라이버 또는 데이터 드라이버에 공급하거나, 상기 게이트 드라이버 또는 데이터 드라이버로부터 제어신호를 피드백하고 이를 보상하여 정확한 제어신호를 응용회로에 공급하므로, 제어신호의 왜곡을 방지하므로 제어신호의 왜곡에 의한 액정표시장치의 오동작을 방지할 수 있다.

Claims (8)

1. 액정표시패널의 게이트 및 데이터 드라이버 또는 응용회로에 각종 제어신호를 출력하는 타이밍 콘트롤러와,

   상기 응용회로에 출력된 제어신호를 피드백하고 이를 보상하여 보상된 제어신호를 상기 게이트 또는 데이터 드라이버에 출력하는 보상회로를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동회로.
2. 제 1 항에 있어서,

   상기 보상회로는 앤드 게이트 로직회로로 구성됨을 특징으로 하는 액정표시장치의 구동회로.
3. 제 1 항에 있어서,

   상기 보상회로는 상기 타이밍 콘트롤러에 내장됨을 특징으로 하는 액정표시장치의 구동회로.
4. 제 3 항에 있어서,

   상기 타이밍 콘트롤러는 상기 각 제어신호를 출력하기 위한 복수개의 제 1 출력단과,

   상기 응용회로로부터 제어신호를 피드백하여 상기 보상회로에 입력하기 위한 피드백단과,

   상기 보상회로에 연결되어 상기 게이트 또는 데이터 드라이버에 보상된 제어신호를 출력하기 위한 제 2 출력단을 구비함을 특징으로 하는 액정표시장치의 구동회로.
5. 액정표시패널의 게이트 및 데이터 드라이버 또는 응용회로에 각종 제어신호를 출력하는 타이밍 콘트롤러와,

   상기 게이트 또는 데이터 드라이버에 출력된 제어신호를 피드백하고 이를 보상하여 보상된 제어신호를 상기 응용회로에 출력하는 보상회로를 포함하여 구성됨을 특징으로 하는 액정표시장치의 구동회로.
6. 제 5 항에 있어서,

   상기 보상회로는 낸드 게이트 로직회로로 구성됨을 특징으로 하는 액정표시장치의 구동회로.
7. 제 5 항에 있어서,

   상기 보상회로는 상기 타이밍 콘트롤러에 내장됨을 특징으로 하는 액정표시장치의 구동회로.
8. 제 7 항에 있어서,

   상기 타이밍 콘트롤러는 상기 각 제어신호를 출력하기 위한 복수개의 제 1 출력단과,

   상기 게이트 또는 데이터 드라이버로부터 제어신호를 피드백하여 상기 보상회로에 입력하기 위한 피드백단과,

   상기 보상회로에 연결되어 상기 응용회로에 보상된 제어신호를 출력하기 위한 제 2 출력단을 구비함을 특징으로 하는 액정표시장치의 구동회로.

Images