KR20050105600A - 액정표시장치 및 이의 구동방법 - Google Patents

액정표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20050105600A
KR20050105600A KR1020040030629A KR20040030629A KR20050105600A KR 20050105600 A KR20050105600 A KR 20050105600A KR 1020040030629 A KR1020040030629 A KR 1020040030629A KR 20040030629 A KR20040030629 A KR 20040030629A KR 20050105600 A KR20050105600 A KR 20050105600A
Authority
KR
South Korea
Prior art keywords
gate
stage
liquid crystal
gate driving
shift register
Prior art date
Application number
KR1020040030629A
Other languages
English (en)
Other versions
KR101055193B1 (ko
Inventor
임경문
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040030629A priority Critical patent/KR101055193B1/ko
Publication of KR20050105600A publication Critical patent/KR20050105600A/ko
Application granted granted Critical
Publication of KR101055193B1 publication Critical patent/KR101055193B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Abstract

본 발명은 스테이지의 오류를 간단하게 리페어할 수 있는 액정표시장치 및 이의 구동방법에 관한 것으로, 서로 수직교차하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 구비한 액정패널; 입력되는 선택신호의 논리에 따라 다수개의 게이트 구동펄스 중 어느 하나를 선택하여 상기 각 게이트 라인의 일단으로 출력하는 게이트 쉬프트 레지스터를 포함하여 구성되는 것이다.

Description

액정표시장치 및 이의 구동방법{The liquid crystal display device and the method for driving the same}
본 발명은 액정표시장치에 관한 것으로, 특히 별도의 리페어 공정 없이 오류가 발생한 스테이지를 간단하게 리페어 할 수 있는 액정표시장치 및 이의 구동방법에 대한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력을 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이 하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징으로 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정표시패널과 상기 액정표시패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정표시패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과, 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.
그리고 제 2 유리 기판(칼라필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 칼라 색상을 표현하기 위한 R,G,B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 실(seal)재에 의해 합착되어 상기 두 기판 사이에 액정이 주입된다.
이하, 첨부된 도면을 참고하여 종래의 액정표시장치의 구동회로를 설명하면 다음과 같다.
도 1은 일반적인 액정표시장치의 구동회로를 나타낸 블록 구성도이다.
도 1에 도시한 바와 같이, 복수개의 게이트 라인(G)과 데이터 라인(D)이 서로 수직한 방향으로 배열되어 매트릭스 형태의 화소영역을 갖는 액정표시패널(21)과, 상기 액정표시패널(21)에 구동 신호와 데이터 신호를 공급하는 구동회로부(22)와, 상기 액정표시패널(21)에 일정한 광원을 제공하는 백 라이트(28)로 구분된다.
여기서, 상기 구동회로부(22)는, 상기 액정표시패널(21)의 각 데이터 라인에 데이터 신호를 입력하는 데이터 드라이버(21b)와 상기 액정표시패널(21)의 각 게이트 라인(G)에 게이트 구동 펄스를 인가하는 게이트 드라이버(21a)와, 액정표시패널의 구동 시스템(27)으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호를 입력받아 상기 액정표시패널(21)의 각 데이터 드라이버(21b)와 게이트 드라이버(21a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 포맷하여 출력하는 타이밍 콘트롤러(23)와, 상기 액정표시패널(21) 및 각부에 필요한 전압을 공급하는 전원 공급부(24)와, 상기 전원 공급부(24)로부터 전원을 인가 받아 상기 데이터 드라이버(21b)에서 입력되는 디지털 데이터를 아날로그 데이터로 변환할 때 필요한 기준전압을 공급하는 감마 기준전압부(25)와, 상기 전원 공급부(24)로부터 출력된 전압을 이용하여 액정표시패널(21)에 사용되는 정전압(VDD), 게이트 고전압(VGH), 게이트 저전압(VGL), 기준전압(Vref) 및 공통전압(Vcom) 등을 출력하는 DC/DC 변환부(26)와, 상기 백 라이트(28)를 구동하는 인버터(29)를 구비하여 구성된다.
이와 같이 구성된 일반적인 액정표시장치의 구동회로의 동작은 다음과 같다.
즉, 타이밍 콘트롤러(23)가 액정표시패널의 구동 시스템(27)으로부터 입력되는 디스플레이 데이터(R, G, B)와 수직 및 수평동기신호(Vsync, Hsync) 그리고 클럭신호(DCLK) 등 제어신호를 입력받아 상기 액정표시패널(21)의 각 데이터 드라이버(21b)와 게이트 드라이버(21a)가 화면을 재생하기에 적합한 타이밍으로 각 디스플레이 데이터와 클럭 및 제어신호를 제공하므로, 상기 게이트 드라이버(21a)가 상기 액정표시패널(21)의 각 게이트 라인(G)에 게이트 구동 펄스를 인가하고 이에 동기되어 상기 데이터 드라이버(21b)가 상기 액정표시패널(21)의 각 데이터 라인(D)에 데이터 신호를 입력하여 입력된 영상신호를 디스플레이 한다.
여기서, 상기 게이트 드라이버는 다수개의 집적화된 게이트 드라이브 IC들로 구성되며, 상기 각 게이트 드라이브 IC에는 상기 각 게이트 라인에 순차적으로 스캐닝 신호를 공급하기 위한 쉬프트 레지스터가 구비되어 있다.
이후 자세히 설명하겠지만, 상기 쉬프트 레지스터는 다수개의 스테이지를 구비하고 있으며, 각 스테이지는 게이트 구동펄스를 출력하여 각 게이트 라인에 순차적으로 공급하게 된다.
즉, 상기 스테이지 중 첫 번째 스테이지는 스타트 펄스, 공급전압 및 클럭신호를 입력받아 상기 게이트 라인 중 첫 번째 게이트 라인에 게이트 구동펄스를 출력함과 동시에 상기 게이트 구동펄스를 두 번째 스테이지에 출력한다.
그러면, 상기 두 번째 스테이지는 상기 첫 번째 스테이지의 출력(게이트 구동펄스), 상기 공급전압 및 클럭신호를 이용하여 두 번째 게이트 라인에 게이트 구동펄스를 출력한다.
여기서, 두 번째 게이트 라인에 출력된 게이트 구동펄스는 상기 첫 번째 게이트 라인에 출력된 게이트 구동펄스보다 한 주기 지연된 것이다.
이와 같은 방식으로, 나머지 세 번째 내지 n 번째 스테이지도 각각 이전단 스테이지의 출력(게이트 구동펄스)을 입력받아 각각 이전단으로부터 출력되는 게이트 구동펄스보다 한 주기 지연된 게이트 구동펄스를 출력하여 각각 대응되는 게이트 라인에 공급하게 된다.
따라서, 각 게이트 라인은 순차적으로 구동되게 된다.
그러나, 이와 같은 구동방식으로 인해, 하나의 스테이지에 오류가 발생하면 상기 오류가 발생한 스테이지의 출력을 입력으로 사용하는 하위 스테이지들도 모두 오동작을 일으키게 된다.
이와 같은 오류를 리페어하기 위해 리던던시(redundancy) 구조가 적용된 액정표시장치가 개발되었다.
도 2는 종래의 리던던시 구조가 적용된 액정표시장치의 개략적인 구성도이다.
종래의 리던던시 구조가 적용된 액정표시장치는, 도 2에 도시된 바와 같이, 일방향으로 배열되는 다수개의 게이트 라인(G) 및 상기 게이트 라인(G)들에 수직하는 방향으로 배열되는 다수개의 데이터 라인을 구비한 액정패널(90)과, 상기 액정패널(90)의 비표시 영역(60b)에 구비되어 상기 각 게이트 라인(G)을 구동하기 위한 제 1 및 제 2 게이트 드라이버 및 상기 데이터 라인을 구동하기 위한 데이터 드라이버(70)를 포함하여 구성되어 있다.
여기서, 상기 제 1 게이트 드라이버에는 다수개의 제 1 스테이지(50a)로 이루어진 제 1 쉬프트 레지스터(51a)가 구비되어 있으며, 상기 제 2 게이트 드라이버에는 다수개의 제 2 스테이지(50b)로 이루어진 제 2 쉬프트 레지스터(51b)가 구비되어 있다.
구체적으로, 상기 각 제 1 스테이지(50a)들은 상기 각 게이트 라인(G)의 일측에 접속되어 각 게이트 라인(G)의 일측으로부터 게이트 구동펄스를 공급하고, 상기 각 제 2 스테이지(50b)들은 상기 각 게이트 라인(G)의 타측에 접속되어 각 게이트 라인(G)의 타측으로부터 게이트 구동펄스를 공급한다.
여기서, 상기 제 1 쉬프트 레지스터(51a)와 제 2 쉬프트 레지스터(51b)는 동일한 스타트 펄스, 공급전압 및 클럭신호를 인가받게 되어, 각 쉬프트 레지스터(51a, 51b)에 구비된 제 1 및 제 2 스테이지(50a, 50b)들은 모두 동일하게 동작한다.
또한, 상술한 바와 같이, 상기 제 1 쉬프트 레지스터(51a)에 구비된 제 1 스테이지(50a)들은 각 이전단 제 1 스테이지(50a)의 출력을 입력으로 받아 각 게이트 라인(G)에 필요한 게이트 구동펄스를 순차적으로 공급하며, 제 2 스테이지(50b)들도 각 이전단 제 2 스테이지(50b)의 출력을 입력으로 받아 각 게이트 라인(G)에 필요한 게이트 구동펄스를 순차적으로 공급한다.
여기서, 도 2에 도시된 바와 같이, 상기 제 2 쉬프트 레지스터(51b)에 구비된 제 2 스테이지(50b)들 중 어느 하나에 오류가 발생하였다고 가정하자.
즉, 두 번째 제 2 스테이지(50b)에 오류가 발생하였다면, 상기 오류가 발생한 두 번째 제 2 스테이지(50b)로 인해, 상기 두 번째 제 2 스테이지(50b)의 출력을 입력으로 사용하는 하위 스테이지들, 즉, 세 번째 내지 n 번째 제 2 스테이지(50b)들도 모두 오동작을 일으키게 된다.
이때, 상기 오류가 발생된 두 번째 제 2 스테이지(50b)의 출력단, 즉 두 번째 게이트 라인(G)의 타측에 접속된 상기 두 번째 제 2 스테이지(50b)의 출력라인을 레이저 장비를 사용하여 단선(도 2의 X 표시)시킴으로써, 상기 오류가 발생된 두 번째 제 2 스테이지(50b)의 출력(게이트 구동펄스)이 상기 두 번째 게이트 라인(G)에 인가되지 않도록 한다.
그러면, 상기 두 번째 게이트 라인(G)의 일측에 연결된 두 번째 제 1 스테이지(50a)로부터 출력되는 정상적인 출력(게이트 구동펄스)이 상기 두 번째 제 1 스테이지(50a)의 출력단으로부터 분리된 두 번째 게이트 라인(G)을 타고 흘러감으로써, 상기 두 번째 게이트 라인(G)을 정상적으로 구동시킴과 동시에 세 번째 제 2 스테이지(50b)에 입력된다.
따라서, 상기 세 번째 제 2 스테이지(50b) 내지 n 번째 제 2 스테이지(50b)는 모두 정상적으로 작동하게 된다.
그러나, 종래의 리던던시 구조를 갖는 액정표시장치는 상기와 같은 레이저 장비에 의해 리페어되므로 다음과 같은 문제점이 있다.
첫째, 상기와 같은 고가의 레이저 장비를 필요로 하게 되므로 많은 비용이 발생된다.
둘째, 오류가 발생된 스테이지가 많을 경우 리페어 공정이 복잡해지고, 공정이 복잡해진다.
셋째, 레이저 조사시 발생되는 파티클이 주변 화소영역 및 구동회로부에 침투하여 회로간의 단락을 유발할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 선택신호의 논리에 따라 다수개의 게이트 구동펄스 중 어느 하나를 선택하여 각 게이트 라인에 인가할 수 있는 쉬프트 레지스터를 구비하여, 오류가 발생된 스테이지를 상기 선택신호의 논리만을 변경하여 정상적인 스테이지로 간단하게 대체할 수 있는 액정표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 서로 수직교차하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 구비한 액정패널; 입력되는 선택신호의 논리에 따라 다수개의 게이트 구동펄스 중 어느 하나를 선택하여 상기 각 게이트 라인의 일단으로 출력하는 게이트 쉬프트 레지스터를 포함하여 구성되는 것을 그 특징으로 한다.
여기서, 상기 게이트 쉬프트 레지스터는 각 게이트 라인에 대응하여 상기 게이트 구동펄스를 출력하는 제 1 및 제 2 스테이지가 한쌍으로 이루어진 스테이지부; 입력된 선택신호에 따라 상기 제 1 및 제 2 스테이지 중 어느 하나의 게이트 구동펄스를 선택하여 출력하는 선택부를 포함하여 구성되는 것을 특징으로 한다.
상기 선택부로부터 출력된 게이트 구동펄스를 증폭하여 상기 각 게이트 라인에 인가하는 버퍼를 더 포함하여 구성되는 것을 특징으로 한다.
상기 쉬프트 레지스터에 구비된 각 스테이지부 중 첫 번째 스테이지부를 제외한 두 번째 내지 n 번째 스테이지부는 전단의 스테이지로부터 출력되는 게이트 구동펄스를 스타트 펄스로서 입력받는 것을 특징으로 한다.
상기 각 게이트 라인의 타단에 접속되며, 다수개의 제 3 스테이지를 가지는 게이트 쉬프트 레지스터를 더 포함하여 구성되는 것을 특징으로 한다.
상기 데이터 라인을 구동하기 위한 데이터 드라이버가 더 구비되며, 상기 데이터 드라이버는 입력되는 선택신호의 논리에 따라 다수개의 도트 클럭신호 중 어느 하나를 선택하여 출력하는 데이터 쉬프트 레지스터를 포함하여 구성되는 것을 특징으로 한다.
상기 데이터 쉬프트 레지스터는 각 데이터 라인에 대응하여 상기 도트 클럭신호를 출력하는 제 1 및 제 2 스테이지가 한쌍으로 이루어진 다수개의 스테이지부; 입력되는 선택신호에 따라 상기 제 1 및 제 2 스테이지 중 어느 하나의 도트 클럭신호를 선택하여 출력하는 선택부를 포함하여 구성되는 것을 특징으로 한다.
상기 각 선택부는 하나의 선택신호라인을 통해 동시에 선택신호를 인가받는 것을 특징으로 한다.
상기 선택부는 멀티플렉서를 사용하는 것을 특징으로 한다.
또한, 이와 같이 구성된 본 발명에 따른 액정표시장치의 구동방법은, 서로 수직하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 포함하여 구성된 액정표시장치의 구동방법에 있어서, 다수개의 게이트 구동펄스 중 제 1 선택신호에 따라, 상기 게이트 구동펄스 중 어느 하나를 선택하여 게이트 라인에 인가하는 단계; 상기 선택된 게이트 구동펄스의 오류시, 제 2 선탠신호에 따라 상기 다수개의 게이트 구동펄스 중 다른 게이트 구동펄스를 선택하여 상기 게이트 라인에 인가하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 개략적인 구성도이고, 도 4는 도 3의 게이트 쉬프트 레지스터의 개략적인 구성도이며, 도 5는 도 4의 스테이지부에 구비된 제 1 스테이지, 제 2 스테이지 및 선택부의 회로구성도이다.
본 발명의 제 1 실시예에 따른 액정표시장치는, 도 3에 도시된 바와 같이, 일방향으로 배열되는 다수개의 게이트 라인(G) 및 상기 게이트 라인(G)들에 수직교차하여 배열되는 다수개의 데이터 라인(D)을 구비한 액정패널(190)과, 각 게이트 라인(G)의 일측에 접속되어, 입력되는 선택신호(SEL)의 논리에 따라 다수개의 게이트 구동펄스 중 어느 하나를 선택하여 각 게이트 라인(G)에 출력하는 게이트 쉬프트 레지스터(151)를 포함하여 구성되어 있다.
구체적으로, 상기 게이트 쉬프트 레지스터(151)는, 도 4에 도시된 바와 같이, 각 게이트 라인(G)에 게이트 구동펄스를 출력하는 다수개의 스테이지부(150)로 구성되어 있으며, 상기 각 스테이지부(150)는 상기 게이트 구동펄스를 출력하는 제 1 및 제 2 스테이지(150a, 150b)를 한쌍으로 구비하고 있다.
즉, 각 스테이지부(150)는 상기 제 1 및 제 2 스테이지(150a, 150b)를 한쌍으로 구비하며, 상기 한쌍의 제 1 및 제 2 스테이지(150a, 150b)가 하나의 게이트 라인(G)에 대응하여 게이트 구동펄스를 출력하게 된다.
또한, 상기 각 스테이지부(150)는 선택신호(SEL)와 상기 제 1 및 제 2 스테이지(150a, 150b)의 게이트 구동펄스를 인가받아서, 상기 선택신호(SEL)의 논리에 따라 상기 스테이지부(150)의 제 1 스테이지(150a) 및 제 2 스테이지(150b)의 게이트 구동펄스 중 어느 하나를 선택하여 출력하는 선택부(150c)를 더 포함하여 구성되어 있다.
즉, 상기 각 스테이지부(150)의 선택부(150c)는 선택신호라인(170)을 통해 하이논리의 선택신호(SEL)를 인가받으면, 상기 입력된 제 1 및 제 2 스테이지(150a, 150b)의 게이트 구동펄스 중 상기 제 1 스테이지(150a)의 게이트 구동펄스를 선택하여 출력한다.
한편, 상기 각 선택부(150c)는 상기 선택신호라인(170)을 통해 로우논리의 선택신호(SEL)를 인가받으면, 상기 입력된 제 1 및 제 2 스테이지(150a, 150b)의 게이트 구동펄스 중 상기 제 2 스테이지(150b)의 게이트 구동펄스를 선택하여 출력한다.
여기서, 상기 선택부(150c)는 멀티플렉서(multiplexer)를 사용하여 구성할 수 있다.
그리고, 상기 액정표시장치는 상기 각 선택부(150c)로부터 출력된 게이트 구동펄스를 인가받아 증폭하여 각 게이트 라인(G)에 공급하는 버퍼(180)를 더 포함한다.
여기서, 상기 각 스테이지부(150)는 전단의 스테이지부(150)의 출력(게이트 구동펄스)을 입력으로 사용하여 각 전단의 스테이지부(150)의 출력(게이트 구동펄스)보다 한 주기 지연된 게이트 구동펄스를 출력한다.
따라서, 상기 각 스테이지부(150)로부터 출력되는 각 게이트 구동펄스들은 상기 각 게이트 라인(G)에 공급되어 상기 각 게이트 라인(G)을 순차적으로 스캐닝하게 된다.
이와 같이 각 스테이지부(150)의 제 1 및 제 2 스테이지(150a, 150b)는 상기 게이트 구동펄스를 각 게이트 라인(G)에 순차적으로 인가하기 위해, 도 5에 도시된 바와 같은 회로구성도를 갖는다.
여기서, 각 스테이지부(150)의 제 1 스테이지(150a)와 제 2 스테이지(150b)는 서로 동일한 회로구성을 가지므로, 상기 제 1 스테이지(150a)만을 설명하기로 한다.
상기 제 1 스테이지(150a)는, 도 5에 도시된 바와 같이, 제 1 클럭신호(CLKA)의 논리에 따라 턴-온 또는 턴-오프 되며, 턴-온시 스타트 펄스(SP)를 도통시켜 제 1 노드(P1)에 충전시키는 제 1 PMOS 트랜지스터(T1)와, 제 1 클럭신호(CLKA)의 논리에 따라 턴-온 또는 턴-오프 되며, 턴-온시 제 1 공급전압(VDD)을 도통시켜 제 2 노드(P2)에 충전시키는 제 2 PMOS 트랜지스터(T2)와, 상기 제 1 노드(P1)에 충전된 상기 스타트 펄스(SP)의 논리에 따라 턴-온 또는 턴-오프 되며, 턴-온시 제 2 클럭신호(CLKB)를 도통시켜 출력라인(200)에 공급하는 제 3 PMOS 트랜지스터(T3)와, 상기 제 2 노드(P2)에 충전된 제 1 공급전압(VDD)에 의해 턴-온 되어 제 2 공급전압(VSS)을 도통시켜 상기 출력라인(200)에 공급하는 제 4 PMOS 트랜지스터(T4)로 구성되어 있다.
또한, 상기 제 1 스테이지(150a)는 상기 제 1 노드(P1)에 충전된 스타트 펄스(SP)의 논리에 따라 턴-온 또는 턴-오프 되며, 턴-온시 상기 제 2 공급전압(VSS)을 도통시키는 제 5 PMOS 트랜지스터(T5)와, 상기 제 2 클럭신호(CLKB)의 논리에 따라 턴-온 또는 턴-오프 되며, 턴-온시 상기 제 5 PMOS 트랜지스터(T5)를 경유하는 제 2 공급전압(VSS)을 도통시켜 상기 제 2 노드(P2)에 충전시키는 제 6 PMOS 트랜지스터(T6)를 구비한다.
여기서, 상기 제 2 노드(P2)에는 상기 제 1 공급전압(VDD) 또는 제 2 공급전압(VSS)이 충전될 수 있으며, 상기 제 2 노드(P1)에 로우논리를 가지는 제 1 공급전압(VDD)이 충전된 경우 상기 제 2 노드(P2)에 게이트를 통해 연결된 제 4 PMOS 트랜지스터(T4)는 턴-온되며, 상기 제 2 노드(P1)에 하이논리를 가지는 제 2 공급전압(VSS)이 충전된 경우 상기 제 4 PMOS 트랜지스터(T4)는 턴-오프 된다.
이와 같이 구성된 제 1 스테이지(150a)는 출력으로서 게이트 구동펄스를 출력하여 선택부(150c)의 제 1 NMOS 트랜지스터(T8)의 소스로 출력하며, 상기 제 1 스테이지(150a)와 동일하게 구성된 제 2 스테이지(150b)는 출력으로 상기 게이트 구동펄스를 출력하여 상기 선택부(150c)의 제 7 PMOS 트랜지스터(T7)의 소스로 출력하게 된다.
이때, 상기 선택신호라인(170)을 통해 상기 제 1 NMOS 트랜지스터(T8)의 게이트와 제 7 PMOS 트랜지스터(T7)의 게이트에 선택신호(SEL)가 인가되며, 상기 선택신호(SEL)가 하이논리일 경우 상기 제 1 NMOS 트랜지스터(T8)는 턴-온되고, 제 7 PMOS 트랜지스터(T7)는 턴-오프 되어 상기 선택부(150c)는 상기 턴-온된 제 1 NMOS 트랜지스터(T8)를 통해 상기 제 1 스테이지(150a)의 게이트 구동펄스를 출력한다.
반대로, 상기 선택신호(SEL)가 로우논리일 경우, 상기 제 1 NMOS 트랜지스터(T8)는 턴-오프되고, 상기 제 7 PMOS 트랜지스터(T7)는 턴-온되어 상기 선택부(150c)는 상기 턴-온된 제 7 PMOS 트랜지스터(T7)를 통해 상기 제 2 스테이지(150b)의 게이트 구동펄스를 출력한다.
한편, 상기 선택부(150c) 및 버퍼(180)를 통해 출력되는 제 1 스테이지(150a) 또는 제 2 스테이지(150b)의 게이트 구동펄스는 현재 스테이지부(150)에 대응하는 게이트 라인(G)의 게이트 구동펄스로서 사용됨과 동시에 다음 스테이지부(150)의 스타트 펄스(SP)로서 사용된다.
즉, 상기 스타는 펄스(SP)는 첫 번째 스테이지부(150)에 구비된 제 1 및 제 2 스테이지(150a, 150b)에만 인가되며, 나머지 두 번째 내지 n 번째 스테이지부(150)에 구비된 제 1 및 제 2 스테이지(150a, 150b)는 이전단 스테이지부(150)에 구비된 제 1 및 제 2 스테이지(150a, 150b)의 출력을 스타트 펄스(SP)로서 공급받는다.
요약하면, 본 발명의 제 1 실시예에 따른 액정표시장치는 종래에 사용되었던 레이저와 같은 별도의 리페어장비를 필요로 하지 않으며, 단지 상기 선택신호(SEL)의 논리를 변경함으로써 필요한 게이트 구동펄스를 출력할 수 있다.
이를 예를 들어 좀 더 상세히 설명하면 다음과 같다.
먼저, 도 2에 도시된 액정표시장치의 각 게이트 라인(G)이 하이논리의 선택신호(SEL)에 의해 출력되는 게이트 구동펄스에 의해서 구동된다고 가정하자,
즉, 상기 액정표시장치의 각 게이트 라인(G)은 각 스테이지부(150)의 제 1 스테이지(150a)로부터 출력되는 게이트 구동펄스를 공급받는 상태이다.
이때, 도 2에 도시된 바와 같이, 상기 각 스테이지부(150)들 중 어느 하나(두 번째 스테이지부(150))에 오류가 발생하였다고 가정하자.
구체적으로, 상기 두 번째 스테이지부(150) 중 상기 제 1 스테이지(150a)에 오류가 발생하였다고 가정하자.
이와 같은 경우, 각 스테이지부(150)는 전단의 스테이지부(150)의 출력을 입력으로 사용하게 되므로, 상기 두 번째 스테이지부(150)를 포함한 세 번째 내지 n 번째 스테이지부(150)는 모두 잘못된 게이트 구동펄스를 출력하게 된다.
이와 같은 경우, 단지 상기 선택신호(SEL)를 하이논리에서 로우논리로 변경하게 되면, 상기 선택부(150c)는 상기 변경된 선택신호(SEL)에 따라 상기 오류가 발생된 두 번째 스테이지부(150)를 포함한 모든 스테이지부(150)의 제 1 스테이지(150a)로부터 출력되는, 오류가 발생된 게이트 구동펄스 대신에 상기 각 스테이지부(150)의 제 2 스테이지(150b)로부터 출력되는 정상적인 게이트 구동펄스를 선택하여 각 게이트 라인(G)에 인가하게 된다.
한편, 상기 게이트 쉬프트 레지스터(151)의 맞은편에 위치한 비표시 영역(160b)에는 또 다른 게이트 쉬프트 레지스터(151)가 더 구비될 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치의 개략적인 구성도로서, 도 5의 제 1 실시예와 비교하여, 제 3 스테이지가 더 구비된다.
여기서, 설명의 편의상, 도 6의 액정패널(190)의 표시 영역(160a)을 기준으로 좌측 비표시 영역(160b)에 구비된 게이트 쉬프트 레지스터(151)를 제 1 게이트 쉬프트 레지스터(151)라 부르기로 하며, 상기 액정패널(190)의 표시 영역(160a)을 기준으로 우측 비표시 영역(160b)에 구비된 게이트 쉬프트 레지스터(152)를 제 2 게이트 쉬프트 레지스터(152)라 부르기로 하자.
상술한 바와 같이, 상기 제 1 게이트 쉬프트 레지스터(151)에는 제 1 및 제 2 스테이지(150a, 150b)를 한쌍으로 갖는 다수개의 스테이지부(150)가 구비되어 있으며, 각 스테이지부(150)는 각 게이트 라인(G)에 대응하여 각 게이트 라인(G)의 일측에 접속된다.
그리고, 상기 제 2 게이트 쉬프트 레지스터(152)에는 다수개의 제 3 스테이지(155)가 구비되어 있으며, 상기 제 3 스테이지(155)는 상기 각 게이트 라인(G)에 대응하여 상기 각 게이트 라인(G)의 타측에 접속된다.
상기 각 제 3 스테이지(155) 역시 상기 스테이지부(150)에 구비된 제 1 스테이지(150a) 및 제 2 스테이지(150b)와 동일한 회로구성을 가지며, 상기 스타트 펄스(SP), 제 1 및 제 2 공급전압(VDD, VSS) 그리고, 제 1 및 제 2 클럭신호(CLKA, CLKB)를 공급받는다.
여기서, 상기 스타트 펄스(SP), 제 1 및 제 2 공급전압(VDD, VSS) 그리고, 제 1 및 제 2 클럭신호(CLKA, CLKB)는 상기 제 1, 제 2 및 제 3 스테이지(150a, 150b, 155)에 동시에 공급된다.
이와 같이 구성함으로써, 상기 각 게이트 라인(G)은 상기 각 게이트 라인(G)의 일측 및 타측 양방향에서 입력되는 게이트 구동펄스에 의해 구동되므로, 상기 각 게이트 라인(G)을 따라 흐르는 게이트 구동펄스의 지연을 방지할 수 있다.
또한, 상기 스테이지부(150)는 데이터 드라이버의 데이터 쉬프트 레지스터에 구비될 수도 있다.
도 7은 일반적인 데이터 드라이버의 개략적인 블록 구성도이고, 도 8은 본 발명의 제 3 실시예에 따른 액정표시장치에서의 데이터 쉬프트 레지스터의 개략적인 구성도이다.
도 7에 도시된 바와 같이, 상기 데이터 드라이버(175)는 도트 클럭신호(Dot CLK)를 쉬프팅하여 출력하는 데이터 쉬프트 레지스터부(210)와, R, G, B 디지탈 영상신호를 상기 데이터 쉬프트 레지스터부(210)에서 출력되는 도트 클럭신호(Dot CLK)에 의해 래치시켜 출력하는 제 1 래치(220)와, 외부의 래치 클럭신호에 의해 상기 제 1 래치(220)에서 출력되는 각 픽셀의 디지탈 R, G, B 영상신호를 재차 래치시켜 출력하는 제 2 래치(230)와, 상기 제 2 래치(230)에서 출력되는 디지탈 R, G, B 영상신호에 상응하는 전압을 출력하는 레벨 쉬프트(240)와, 상기 레벨 쉬프트(240)에서 출력되는 전압에 따라 디지탈 영상신호를 아날로그 영상신호로 출력하는 디지탈/아날로그 변환부(250)를 포함한다.
여기서, 상기 데이터 쉬프트 레지스터(210)는 다수개의 도트 클럭신호(Dot CLK) 중 어느 하나를 선택하여 출력하기 위한 것으로, 도 8에 도시된 바와 같이, 상기 제 1 래치(220)에 도트 클럭신호(Dot CLK)를 출력하는 다수개의 스테이지부(350)로 구성되어 있으며, 상기 각 스테이지부(350)는 상기 도트 클럭신호(Dot CLK)를 출력하는 제 1 및 제 2 스테이지(350a, 350b)를 한쌍으로 구비하고 있다.
또한, 상기 각 스테이지부(350)는 선택신호(SEL) 그리고, 상기 제 1 및 제 2 스테이지(350a, 350b)의 도트 클럭신호(Dot CLK)를 인가받으며, 상기 선택신호(SEL)의 논리에 따라 상기 각 스테이지부(350)에 구비된 제 1 스테이지(350a) 및 제 2 스테이지(350b)의 도트 클럭신호(Dot CLK) 중 어느 하나를 선택하여 출력하는 선택부(380)를 더 포함하여 구성되어 있다.
즉, 상기 각 스테이지부(350)의 선택부(380)는 선택신호라인(370)을 통해 하이논리의 선택신호를 인가받으면, 상기 입력된 제 1 및 제 2 스테이지(350a, 350b)의 도트 클럭신호(Dot CLK) 중 상기 제 1 스테이지(350a)의 도트 클럭신호(Dot CLK)를 출력한다.
한편, 상기 각 선택부(380)는 상기 선택신호라인(370)을 통해 로우논리의 선택신호(SEL)를 인가받으면, 상기 입력된 제 1 및 제 2 스테이지(350a, 350b)의 도트 클럭신호(Dot CLK) 중 상기 제 2 스테이지(350b)의 도트 클럭신호(Dot CLK)를 출력한다.
여기서, 상기 선택부(380)는 멀티플렉서(multiplexer)를 사용하여 구성할 수 있다.
이와 같은 데이터 쉬프트 레지스터(210)도 상기 선택신호(SEL)의 논리를 변경함으로써, 오류가 발생된 스테이지의 출력을 차단하고, 정상 스테이지의 출력을 공급하여 상기 오류가 발생된 스테이지를 쉽게 리페어할 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치 및 이의 구동방법에는 다음과 같은 효과가 있다.
첫째, 선택신호의 논리를 변경하여 오류가 발생된 스테이지를 정상적인 스테이지로 대체할 수 있으므로, 리페어 공정이 단순해진다.
둘째, 종래의 레이저 리페어 장비가 필요없으므로, 리페어에 따른 비용을 줄일 수 있으며, 상기 레이저 조사시 발생하던 파티클에 의한 회로간의 단락을 방지할 수 있다.
도 1은 일반적인 액정표시장치의 구동회로를 나타낸 블록 구성도
도 2는 종래의 리던던시 구조가 적용된 액정표시장치의 개략적인 구성도
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치의 개략적인 구성도
도 4는 도 3의 게이트 쉬프트 레지스터의 개략적인 구성도
도 5는 도 4의 스테이지부에 구비된 제 1 스테이지, 제 2 스테이지 및 선택부의 회로구성도
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치의 개략적인 구성도
도 7은 일반적인 데이터 드라이버의 개략적인 구성도
도 8은 본 발명의 제 3 실시예에 따른 액정표시장치에서의 데이터 쉬프트 레지스터의 개략적인 구성도
＊도면의 주요부에 대한 부호 설명
190 : 액정패널 160a : 표시 영역
160b : 비표시 영역 150 : 스테이지부
151 : 게이트 쉬프트 레지스터 170 : 데이트 드라이버
170 : 선택신호라인 G : 게이트 라인
D : 데이터 라인

Claims (10)

  1. 서로 수직교차하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 구비한 액정패널;
    입력되는 선택신호의 논리에 따라 다수개의 게이트 구동펄스 중 어느 하나를 선택하여 상기 각 게이트 라인의 일단으로 출력하는 게이트 쉬프트 레지스터를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 게이트 쉬프트 레지스터는 각 게이트 라인에 대응하여 상기 게이트 구동펄스를 출력하는 제 1 및 제 2 스테이지가 한쌍으로 이루어진 스테이지부;
    입력된 선택신호에 따라 상기 제 1 및 제 2 스테이지 중 어느 하나의 게이트 구동펄스를 선택하여 출력하는 선택부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 선택부로부터 출력된 게이트 구동펄스를 증폭하여 상기 각 게이트 라인에 인가하는 버퍼를 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 쉬프트 레지스터에 구비된 각 스테이지부 중 첫 번째 스테이지부를 제외한 두 번째 내지 n 번째 스테이지부는 전단의 스테이지로부터 출력되는 게이트 구동펄스를 스타트 펄스로서 입력받는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 각 게이트 라인의 타단에 접속되며, 다수개의 제 3 스테이지를 가지는 게이트 쉬프트 레지스터를 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 데이터 라인을 구동하기 위한 데이터 드라이버가 더 구비되며, 상기 데이터 드라이버는 입력되는 선택신호의 논리에 따라 다수개의 도트 클럭신호 중 어느 하나를 선택하여 출력하는 데이터 쉬프트 레지스터를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 데이터 쉬프트 레지스터는 각 데이터 라인에 대응하여 상기 도트 클럭신호를 출력하는 제 1 및 제 2 스테이지가 한쌍으로 이루어진 다수개의 스테이지부;
    입력되는 선택신호에 따라 상기 제 1 및 제 2 스테이지 중 어느 하나의 도트 클럭신호를 선택하여 출력하는 선택부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 각 선택부는 하나의 선택신호라인을 통해 동시에 선택신호를 인가받는 것을 특징으로 하는 액정표시장치.
  9. 제 2 항 또는 7 항에 있어서,
    상기 선택부는 멀티플렉서를 사용하는 것을 특징으로 하는 액정표시장치.
  10. 서로 수직하는 다수개의 게이트 라인 및 다수개의 데이터 라인을 포함하여 구성된 액정표시장치의 구동방법에 있어서,
    다수개의 게이트 구동펄스 중 제 1 선택신호에 따라, 상기 게이트 구동펄스 중 어느 하나를 선택하여 게이트 라인에 인가하는 단계;
    상기 선택된 게이트 구동펄스의 오류시, 제 2 선탠신호에 따라 상기 다수개의 게이트 구동펄스 중 다른 게이트 구동펄스를 선택하여 상기 게이트 라인에 인가하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020040030629A 2004-04-30 2004-04-30 액정표시장치 및 이의 구동방법 KR101055193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030629A KR101055193B1 (ko) 2004-04-30 2004-04-30 액정표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030629A KR101055193B1 (ko) 2004-04-30 2004-04-30 액정표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20050105600A true KR20050105600A (ko) 2005-11-04
KR101055193B1 KR101055193B1 (ko) 2011-08-08

Family

ID=37282746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030629A KR101055193B1 (ko) 2004-04-30 2004-04-30 액정표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101055193B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137850B1 (ko) * 2005-12-20 2012-04-20 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
KR20130046911A (ko) * 2011-10-28 2013-05-08 엘지디스플레이 주식회사 액정표시장치
CN104143309A (zh) * 2014-07-24 2014-11-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及其修复方法
US11694631B2 (en) 2021-09-03 2023-07-04 Lg Display Co., Ltd. Gate driving circuit having a repair circuit and display device including the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212867B1 (ko) * 1989-12-22 1999-08-02 윌리암 제이. 버크 선택 스캐너 용장성을 가지는 주사 액정 디스플레이
GB9705436D0 (en) * 1997-03-15 1997-04-30 Sharp Kk Fault tolerant circuit arrangements
JPH11326422A (ja) 1998-05-11 1999-11-26 Toshiba Corp 表示装置用駆動回路
US20030025658A1 (en) * 2001-08-03 2003-02-06 Philips Electronics North America Corporation Redundant column drive circuitry for image display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137850B1 (ko) * 2005-12-20 2012-04-20 엘지디스플레이 주식회사 게이트 구동회로 및 이의 리페어방법
KR20130046911A (ko) * 2011-10-28 2013-05-08 엘지디스플레이 주식회사 액정표시장치
CN104143309A (zh) * 2014-07-24 2014-11-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及其修复方法
US9704448B2 (en) 2014-07-24 2017-07-11 Boe Technology Group Co., Ltd. Array substrate, display panel and repairing method thereof
US11694631B2 (en) 2021-09-03 2023-07-04 Lg Display Co., Ltd. Gate driving circuit having a repair circuit and display device including the same

Also Published As

Publication number Publication date
KR101055193B1 (ko) 2011-08-08

Similar Documents

Publication Publication Date Title
US10529298B1 (en) Electro-optical device and electronic device
KR101030528B1 (ko) 쉬프트 레지스터 및 이를 사용한 액정표시장치
US7508479B2 (en) Liquid crystal display
US7872628B2 (en) Shift register and liquid crystal display device using the same
US8564523B2 (en) Shift register and liquid crystal display having the same
US8405593B2 (en) Liquid crystal device with multi-dot inversion
US11195591B2 (en) Shift register and display device including the same
US20060061535A1 (en) Liquid crystal display device and method of driving the same
US20050200591A1 (en) Image display apparatus
KR20160000097A (ko) 스캔 구동부 및 이를 이용한 표시장치
US20090021502A1 (en) Display device and method for driving the same
KR100954011B1 (ko) 표시 장치
US7196308B2 (en) Data line driver capable of generating fixed gradation voltage without switches
KR20130062127A (ko) 액정 디스플레이 장치
US20150170594A1 (en) Data driver and display device using the same
JP7114875B2 (ja) 電気光学装置、電気光学装置の制御方法および電子機器
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
KR100995627B1 (ko) 쉬프트 레지스터 회로
KR101055193B1 (ko) 액정표시장치 및 이의 구동방법
KR101112063B1 (ko) 게이트드라이버 및 이를 구비한 액정표시장치
KR20230101617A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR102541938B1 (ko) 표시장치
KR20210073146A (ko) 표시장치 및 이의 구동방법
KR20160090188A (ko) 액정표시장치 및 이의 구동회로
KR20070000585A (ko) 액정표시장치 구동회로 및 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 9