KR100591222B1 - 기공율 변동 다공질 실리콘 절연 - Google Patents

기공율 변동 다공질 실리콘 절연 Download PDF

Info

Publication number
KR100591222B1
KR100591222B1 KR1019990030731A KR19990030731A KR100591222B1 KR 100591222 B1 KR100591222 B1 KR 100591222B1 KR 1019990030731 A KR1019990030731 A KR 1019990030731A KR 19990030731 A KR19990030731 A KR 19990030731A KR 100591222 B1 KR100591222 B1 KR 100591222B1
Authority
KR
South Korea
Prior art keywords
porosity
porous silicon
region
percent
layer
Prior art date
Application number
KR1019990030731A
Other languages
English (en)
Other versions
KR20000012018A (ko
Inventor
스완슨리랜드에스.
조이너케이스에이.
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR20000012018A publication Critical patent/KR20000012018A/ko
Application granted granted Critical
Publication of KR100591222B1 publication Critical patent/KR100591222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

다공질 실리콘층(210)의 두께를 통한 기공율의 변화는 충돌 필요성이 동일층에 의해 부합되게 하고, 낮은 기공율 표면층(210A)는 고품질 실리콘 에피텍셜층이 성장되게 하거나, 구조적인 지지를 제공하지만, 층(210B, 210C)의 다른 영역들에서의 높은 기공율은 회로 절연을 증가시키고 층들 간의 스트레스를 경감시킨다.
집적 회로 구조체, 다공질 실리콘, 에피텍셜층, SOI 기판, 애노드 산화

Description

기공율 변동 다공질 실리콘 절연{VARIABLE POROSITY POROUS SILICON ISOLATION}
도 1a는 SOI 기판에 사용될 기공율 변동 다공질 실리콘층을 나타낸 도면인 반면에, 도 1b는 RF 절연에 사용될 기공율 변동 다공질 실리콘층을 나타낸 도면임.
도 2a 내지 도 2e는 개시된 SOI 구조체의 형성 뿐만 아니라 트랜지스터의 형성을 나타내는, 부분적으로 제조된 집적 회로 구조체의 단면도.
도 3a 내지 도 3c는 개시된 RF 절연 구조체의 형성을 나타내는, 부분적으로 제조된 집적 회로 구조체의 단면도.
도 4a 및 도 4b는 개시된 혼합 신호 절연 구조체의 형성을 나타내는, 부분적으로 제조된 집적 회로 구조체의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 실리콘 기판
106, 210 : 다공질 실리콘층
205 : 개구
220 : 에피텍셜층
240 : 캡핑층
본 발명은 집적 회로 구조체 및 제조 방법에 관한 것으로, 특히 SOI(silicon-on-insulator) 기판들을 생성하기 위한 기술에 관한 것이다.
다공질 실리콘
다공질 실리콘은 불화수소산 용액과 에탄올 등의 표면 활성제 내에서 실리콘 웨이퍼를 애노드 산화(anodic oxidation)하여 형성된다. 기공의 크기, 기공율, 다공질 실리콘의 두께는 제어될 수 있는데; 통상적으로 기공 크기는 10-20 nm의 범위 이내인 반면에, 기공율은 30-70 퍼센트의 범위 이내이다.
다공질 실리콘은 절연에 사용하기 적합한 낮은 유전율과 높은 저항값을 가진다. 이 다공질 실리콘이 체적에 대해 높은 표면적(단위 체적 센치미터 당 수백 평방 미터)을 가지기 때문에, 벌크 실리콘보다 훨씬 빠르게 산화될 수 있다.
이 다공질 실리콘의 한가지 종래의 사용은 고농도 도핑된 실리콘 표면 상에 성장된 에피텍셜층을 사용하는 FIPOS(full isolation by porous oxidized silicon)이다. 이 고농도 도핑된 층은 에피텍셜층 내의 홀들을 통한 애노드화에 의해 다공질 실리콘으로 선택적으로 변환되고 나서 산화되어 매립 신화물층을 형성한다.
기공율 변동 다공질 실리콘
본 출원은 다공질 실리콘층 전체에 걸쳐서 기공율을 변화시키는 것을 개시한다. 예를 들면, 낮은 기공율은 에피텍셜 실리콘 성장에 적합한 표면을 제공하고 재로의 강도를 제공하는 이점을 가지는 반면, 높은 기공율의 층들은 절연성을 향상시키고 다공질 실리콘과 기판 간의 스트레스를 감소시킨다. 변동하는 기공율은 이들 상이한 요구 사항이 층 내의 다양한 영역에 적합하게 적용되게 한다.
이 개시된 방법의 이점은 다공질 실리콘층을 상이한 요구 사항에 적합하게 적용시킬 수 있는 능력을 포함한다.
개시된 발명들은 첨부 도면을 참조하여 기술될 것이며, 첨부 도면은 발명의 중요한 샘플 실시예들을 보여주고, 참조로서 명세서에 포함되어 있다.
본 발명의 많은 형식적인 교시들이 바람직한 실시예를 참조하여 기술될 것이다. 그러나, 본 실시예는 혁신적인 교시들의 많은 유용한 사용들 중 몇가지 실시예만을 제공하고 있다는 것을 이해하여야 할 것이다. 일반적으로, 본 출원의 명세서에서 행해진 설명은 다양한 청구된 발명의 어느 것도 한정할 필요가 없다. 게다가, 일부 설명은 몇몇 발명의 특징에 대하여 적용될 수 있지만, 다른 것에는 적용하지 않은 수 있다.
일반적으로, 다공질 실리콘층은 실리콘 웨이퍼의 상부층의 애노드 산화에 의해 형성된다. 전해질은 일반적으로 물과 표면 활성제를 갖는 불화수소산(HF), 예를 들면 대략 1:2:1의 HF/C2H5OH/H2O 용액이다. 기공의 형성은 실리콘 웨이퍼의 노출된 표면에서 시작하여 등방적으로 진행한다. 바람직하기로는(그러나 반드시 필요치 않다) 노출된 표면을 낮은 전류 밀도로 산화하여 낮은 기공율의 표면 부분을 생성한다. 다음으로, 전류 밀도를 증가시켜서 특정 프로세스에 적합하며 향상된 절연을 제공하는 더 높은 기공율을 제공한다. 바람직하기로는(그러나 반드시 필요치 않다) 2개의 층들 간의 스트레스 완화를 위해 실리콘 기판의 인터페이스에 높은 기공율의 영역을 형성하는 산화로 종료된다.
제1 실시예 : SOI의 사용
1998년 5월 28일자로 출원된 임시 특허 출원 60/086,959는 참조로서 포함되어 있으며, SOI 기판의 형성에 사용될 다공질 실리콘층을 개시하고 있다. 여기에 개시된 기공율 변동 다공질 실리콘을 사용할 수 있는 프로세스는 개시된 프로세스의 여러가지 지점에서의 웨이퍼의 단면을 나타내는 도 2a 내지 도 2e를 참조하여 기술될 것이다.
보론이 도핑된 실리콘 기판(200)은 도 2a에 나타난 바와 같이, 다공성 실리콘층(210)을 형성하기 위해 애노드 산화된다. 도 1a는 다공질 실리콘층(210)과 기판(200)만을 나타낸 도 2a의 개략도이다. 에피텍셜층이 성장되는 외부층(210A)에 관련하여, 약 10-50 nm 두께의 낮은 기공율의 영역(약 15-35 퍼센트)을 형성하는 데 약 1-10 mA/cm2의 전류 밀도가 사용된다. 다음으로, 전류 밀도를 약 10-100 mA/cm2으로 증가시켜서 약 5 미크론 두께의 영역(210B)에 약 30-70 퍼센트의 기공율을 생성한다. 기판에 가장 근접한 영역(210C)에 대하여, 약 50-500 nm 두께 및 약 60-80 퍼센트의 기공율을 갖는 영역을 생성하기 위해 약 35-100 mA/cm2의 전류 밀도가 사용된다. 이 높은 기공율의 다공질 실리콘층과 하부 기판 사이의 스트레스를 경감시킨다.
도 2b에 나타난 바와 같이, 다공질 실리콘의 부분적 산화를 행하여, 기공(205)의 표면 상에 SiO2 영역(215)을 형성한다. HF에서의 짧은 침지(dip), 또는 플라즈마 에칭을 이용하여 웨이퍼의 상부면으로부터 산화물을 제거한다. 일단 표면 산화물이 제거되면, 웨이퍼를 약 5-10 분 동안 H2 분위기에서 900-1100 ℃로 가열하고, 다결정 실리콘을 재유동시켜 표면 상의 기공을 밀봉하고, 웨이퍼 표면을 단결정 실리콘으로 한다. 다음으로, 에피텍셜층(220)이 다공질 실리콘(210) 상에 성장되고 화학 기상 증착(CVD) Si3N4과 같은 캡핑층(240)이 이 에피텍셜층 상에 형성된다. 이 캡핑층에 의해 후속되는 어닐링 동안 얇은 에피텍셜층에 대하여 구조적인 지지를 도모하게 된다.
그리고나서, 웨이퍼는 약 6시간 동안 약 1325℃에서 어닐링된다. 이 온도에서, 실리콘과 이산화 실리콘은 유동 및 분리되기 시작할 것이다. 시간이 초과되면, 부분적으로 산화된 유공성 실리콘층은 분리되어 약간 두껍게 된 에피텍셜과 기판층들 사이에서 응집하여 산화물층(230)이 된다. 도 2c는 이 프로세스가 부분적으로 완료되었을 때의 층들을 나타내는 것으로, 기판(200), 산화물층(230)과 에피텍셜 영역(220) 사이의 불규칙한 경계를 나타낸다. 어닐링이 완료된 후(즉, 인터페이스가 매끄럽게 된 후), 웨이퍼가 냉각되고나서, 질화물 캡핑층이 스트립되거나 잔류되어 STI(shallow trench isolation)와 같은 절연 구조체의 형성을 용이하게 할 수 있다. 도 2d는 질화물층을 스트립한 후의 웨이퍼를 나타낸다. 다음으로, 트랜지스터들의 형성을 진행시킬 수 있다. 도2e는 부분적으로 제조된 트랜지스터들을 도시하며, 모두 매립 산화물층(230) 상에 적층되는, 트랜치 절연체(260), 게이트 산화물(270), 게이트(280), 측벽 스페이서들(290) 및 주입된 영역들(292, 294)을 갖는다.
제2 실시예 : RF에서의 사용
1997년 12월 12일자로 출원된 임시 특허 출원 60/069,522는 참조로서 포함되어 있으며, 원하는 영역에 다공질 실리콘을 선택적으로 형성하기 위해 기판의 패턴화된 애노드 산화에 의해 RF 회로들 내에 수직 기판 절연을 형성하는 방법이 개시되어 있다. 본 출원에서는 기공율 변동 다공질 실리콘이 사용될 수 있으며, 이에 대하여 도 3a 내지 도 3c를 참조하여 기술될 것이다.
본 실시예에서, 도 3a에 나타난 바와 같이, 필드 산화물(108)이 성장되고 실리사이드(110)를 포함하는 트랜지스터(102)가 형성된다.
레지스트층(112)을 퇴적하고 패터닝하여 다공질 실리콘 절연을 원하는 영역들에 필드 산화물을 노출시킨다. 필드 산화물(108)의 노출된 부분을 제거하여 도 3b의 구조체가 형성되며, 이후 레지스트의 애싱(ashing)이 후속된다.
예를 들면 SiC의 하드 마스크층(104)이 퇴적되고 레지스트층에 의해 패턴화되어 다고질 실리콘이 요구되는 영역의 거의 중앙에 있는 개구(118)을 제공한다. 다음으로, 애노드 산화가 수행되어 유공성 실리콘의 영역(106)이 생성된다.
절연 영역들의 간략화된 도면은 도 1b에 나타나 있고, 기판(100) 상에 적층되는 영역(106)은 4개의 상이한 기공율의 영역을 가진다. 최상부 영역(106A)에서는, 1-40 mA/cm2의 전류 밀도가 사용되어 약 25-50 퍼센트의 기공율을 가진 약 50-500 nm 두께의 영역을 생성한다. 이러한 낮은 기공율은 다공질 실리콘 영역에 바람직한 재료 강도를 제공한다.
다음으로, 전류 밀도가 약 35-100 mA/cm2으로 변화되어 영역(106B)에 약 60-80 퍼센트의 기공율을 생성한다. 이 영역의 두께는 다공질 실리콘 영역의 전체 두께의 약 30 퍼센트가 될 것이며 절연의 주요부를 형성한다. 다음으로, 약 1-40 mA/cm2의 전류 밀도는 약 25-50 퍼센트의 기공율을 가진 영역(106C)을 형성하여 더 큰 재료 강도를 제공한다. 이 영역은 층 전체 두께의 약 20 퍼센트의 두께를 가진다.
최종적으로, 약 35-100 mA/cm2의 전류 밀도에 의해 약 1 미크론 두께인 최종 영역(106D)을 형성된다. 약 60-80 퍼센트의 기공율은 다공질 실리콘과 하부에 놓여진 기판 사이의 스트레스를 저감시킨다.
다공질 실리콘 영역의 형성 후, 웨이퍼 처리는 층간 유전체의 퇴적 및 금속층의 형성으로 이어진다.
제3 실시예 : 혼합된 신호 애플리케이션에서의 이용
1998년 7월 21일자로 출원된 특허 출원 09/ (관리 번호 TI-27382)는 참조로서 포함되어 있으며, 고주파수의 수평 다공질 실리콘 절연체 및 혼합 신호 회로들을 형성하기 위한 방법을 개시하고 있다. 본 출원의 기공율 변동 다공질 실리콘의 사용은 도 4a 및 도 4b를 참조하여 기술될 것이다.
도 4a에서, 실리콘 기판(1) 위에는 다공질 실리콘이 형성되길 원하는 윈도우(2)를 제외하고 예를 들면 탄화 규소의 마스크 층(3)에 의해 적층된다. 다공질 실리콘 영역(5)은 예를 들어 RF 실시예에 대하여 상술한 바와 같은 프로세스를 사용하여 윈도우(2)를 통해 형성된다.
SiC층의 스트립 후, 디지탈 회로(7)와 아날로그 회로(9)는 웨이퍼의 나머지 영역들에 형성되고, 다공질 실리콘에 의해 분리된다. 웨이퍼의 표면 상에는 유전체가 디지탈 회로와 아날로그 회로를 접속시키는 상호 접속부(13)와 함께 형성될 수 있으며, 이 상호 접속부의 적어도 일부는 다공질 실리콘 영역에 교차 접속된다.
애노드 산화를 위한 다른 해결책
애노드 산화 프로세스에 있어서, 예를 들면 메탄올, 이소프로판올(isopropanol) 및 트리톤엑스(tritonX)-100 등의 다른 표면 활성제가 사용될 수 있고, 후자인 습식제는 본 분야에서 잘 알려져 있다. 트리톤엑스-100은 훨씬 적은 양, 예를 들면 전체 용액의 1-3 퍼센트 양으로 사용될 수 있다는 것이 예비 테스트에 나타났다. 부가적으로, 애노드 산화에 대한 문헌은 연구되고 있는 많은 유기물에 대해서도 언급하고 있다. 따라서, 전술된 습식제는 모든 리스트로 구성되지 않고 가능성 있는 샘플들만으로 구성된다.
사용하는 표면 활성제를 바꾸는 것에 부가하여, 재료들의 비율을 변화시켜서 원하는 특성을 가진 다공질 실리콘을 제조한다.
다른 실시예 : 다양한 전해질
바람직한 실시예에 있어서, 전해질 농도를 변화시킴으로써 기공율을 수정할 수 있어, 낮은 HF 농도로 보다 높은 기공율을 산출할 수 있다. 그러나, 예를 들면 애노드화 프로세스 동안 하나의 전해질 용액로부터 웨이퍼를 추출하여 다른 용액에 침지함으로써, 공기중에 웨이퍼를 노출시키지 않는 것이 중요하다는 것이 예측된다. 이 실시예는 일단 전해질이 바뀌면, 애노드화가 계속되기 전에 기공 중에 농도 변화를 침투시키기 위한 시간이 필요하기 때문에, 바람직한 실시예에서보다 상당히 느리다. 예를 들면, 보다 많은 물을 펌핑(pumping)하여 HF 레벨을 감소시키고 기공율을 증가시킴으로써 전해질 농도가 변화될 수 있지만, 전류가 턴온되기 전에 기공 내에 전해질 농도가 평형에 도달하기 위해 대기 시간이 필요하다.
수정 및 변경
본 분야의 숙련된 자라면 알 수 있는 바와 같이, 본 출원에서 설명된 혁신적 개념은 방대한 범위의 응용에 걸쳐서 수정 및 변경될 수 있기 때문에, 특허 청구되는 사항의 범위는 특별히 예시된 교시중 어느 것에 의해서도 제한되지 않고, 특허청구의 범위에 의해서만 한정된다.
본 분야의 숙련된 자라면, 여기에 개시된 실시예는 다공질 실리콘 구조체 내에 다양한 기공율을 생성할 수 있는 예만을 의미하는 것이 아님은 명백할 것이다.
대용 실시예에 있어서, 다양한 기공율은 파라미터의 적절한 변경으로, 다른 절연 구조체에 사용되는 다공질 실리콘 층들 내에 제조될 수 있다.
다른 대용 실시예에서, RF 응용을 위한 절연은 트랜지스터의 형성 전에 수행될 수 있다.

Claims (13)

  1. 집적 회로 구조체에 있어서,
    비공질 부분을 포함하며 평면 크기를 정의하는 기판과,
    기공율이 예측 가능한 방식으로 변화하는 다공질 실리콘 영역을 포함하며,
    상기 다공질 실리콘 영역은
    상기 평면 크기를 따라 정렬되고 상기 비공질 부분으로부터 간격을 두고 형성된 상면을 갖는, 제1 기공율의 제1 영역과,
    상기 평면 크기를 따라 정렬되고 상기 제1 영역 및 상기 비공질 영역 사이에 배치된, 제2 기공율의 제2 영역을 포함하며,
    상기 제2 기공율은 상기 제1 기공율보다 큰 집적 회로 구조체.
  2. 제1항에 있어서,
    상기 다공질 실리콘 영역의 상기 상면 상에 에피텍셜층을 더 포함하는 것을 특징으로 하는 집적 회로 구조체.
  3. 제1항에 있어서,
    상기 다공질 실리콘 영역은 회로 소자들에 대해 측방향 절연(lateral isolation)을 제공하는 집적 회로 구조체.
  4. 제1항에 있어서,
    상기 다공질 실리콘 영역은 회로 소자들에 대해 수직 절연(vertical isolation)을 제공하는 집적 회로 구조체.
  5. 제1항에 있어서,
    상기 기판에 대하여 고정 관계로 형성된 복수의 회로 소자를 더 포함하고,
    상기 다공질 실리콘 영역은 상기 복수의 회로 소자에 대해 측방향 절연을 제공하는 집적 회로 구조체.
  6. 제1항에 있어서,
    상기 기판에 대하여 고정 관계로 형성된 복수의 회로 소자를 더 포함하고,
    상기 다공질 실리콘 영역은 상기 복수의 회로 소자에 대해 수직 절연을 제공하는 집적 회로 구조체.
  7. 제1항에 있어서,
    상기 제1 기공율은 15-35 퍼센트이며,
    상기 제2 기공율은 30-70 퍼센트인 집적 회로 구조체.
  8. 제1항에 있어서,
    상기 다공질 실리콘 영역은 상기 비공질 부분에 인접한 위치에 제3 기공율을 갖는 제3 영역을 포함하며,
    상기 제3 기공율은 상기 제2 기공율보다 높은 집적 회로 구조체.
  9. 제8항에 있어서,
    상기 제1 기공율은 15-35 퍼센트이며,
    상기 제2 기공율은 30-70 퍼센트이며,
    상기 제3 기공율은 60-80 퍼센트인 집적 회로 구조체.
  10. 제8항에 있어서,
    상기 다공질 실리콘 영역의 상기 상면 상에 에피텍셜층을 더 포함하는 것을 특징으로 하는 집적 회로 구조체.
  11. 제8항에 있어서,
    상기 다공질 실리콘 영역은 상기 상면 하부 위치와 상기 비공질 부분에 인접한 위치 사이에 제4 기공율을 갖는 제4 영역을 포함하며,
    상기 제3 기공율은 상기 제4 기공율보다 높은 집적 회로 구조체.
  12. 제11항에 있어서,
    상기 제1 기공율은 25-50 퍼센트이며,
    상기 제2 기공율은 60-80 퍼센트이며,
    상기 제3 기공율은 60-80 퍼센트이며,
    상기 제4 기공율은 25-50 퍼센트인 집적 회로 구조체.
  13. 제11항에 있어서,
    상기 기판에 대하여 고정 관계로 형성된 복수의 회로 소자를 더 포함하고,
    상기 다공질 실리콘 영역은 상기 복수의 회로 소자에 대해 수직 절연을 제공하는 집적 회로 구조체.
KR1019990030731A 1998-07-29 1999-07-28 기공율 변동 다공질 실리콘 절연 KR100591222B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9450398P 1998-07-29 1998-07-29
US60/094,503 1998-07-29

Publications (2)

Publication Number Publication Date
KR20000012018A KR20000012018A (ko) 2000-02-25
KR100591222B1 true KR100591222B1 (ko) 2006-06-19

Family

ID=22245546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030731A KR100591222B1 (ko) 1998-07-29 1999-07-28 기공율 변동 다공질 실리콘 절연

Country Status (4)

Country Link
US (1) US6376859B1 (ko)
JP (1) JP2000156484A (ko)
KR (1) KR100591222B1 (ko)
TW (1) TW512460B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6407441B1 (en) * 1997-12-29 2002-06-18 Texas Instruments Incorporated Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6541863B1 (en) * 2000-01-05 2003-04-01 Advanced Micro Devices, Inc. Semiconductor device having a reduced signal processing time and a method of fabricating the same
US6489217B1 (en) * 2001-07-03 2002-12-03 Maxim Integrated Products, Inc. Method of forming an integrated circuit on a low loss substrate
JP2005504433A (ja) * 2001-07-18 2005-02-10 トリコン ホールディングス リミティド 低誘電率層
US6791155B1 (en) 2002-09-20 2004-09-14 Integrated Device Technology, Inc. Stress-relieved shallow trench isolation (STI) structure and method for forming the same
DE10320201A1 (de) * 2003-05-07 2004-12-02 Robert Bosch Gmbh Vorrichtung mit einer Halbleiterschaltung
FR2857155B1 (fr) * 2003-07-01 2005-10-21 St Microelectronics Sa Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium
US7125458B2 (en) * 2003-09-12 2006-10-24 International Business Machines Corporation Formation of a silicon germanium-on-insulator structure by oxidation of a buried porous silicon layer
US7566482B2 (en) 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US20050181572A1 (en) * 2004-02-13 2005-08-18 Verhoeven Tracy B. Method for acoustically isolating an acoustic resonator from a substrate
US7172930B2 (en) * 2004-07-02 2007-02-06 International Business Machines Corporation Strained silicon-on-insulator by anodization of a buried p+ silicon germanium layer
CN1315160C (zh) * 2004-09-30 2007-05-09 北京大学 Soc硅衬底的加工方法
WO2006131177A2 (de) * 2005-06-06 2006-12-14 Universität Stuttgart Verfahren zur herstellung von saatschichten zur abscheidung von halbleitermaterial
JP2009508323A (ja) * 2005-06-27 2009-02-26 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 浅溝を形成するための方法
JP2007127734A (ja) * 2005-11-02 2007-05-24 Fujifilm Corp 放射線画像情報検出パネルおよび放射線画像情報読取装置
EP1959490A1 (fr) * 2007-02-15 2008-08-20 Stmicroelectronics SA Procédé de fabrication d'une structure de type semiconducteur sur isolant
US8568877B2 (en) * 2010-03-09 2013-10-29 Board Of Regents Of The University Of Texas System Porous and non-porous nanostructures
US8415555B2 (en) * 2010-08-24 2013-04-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
CN102104060B (zh) * 2010-11-15 2013-03-20 王楚雯 一种半导体结构及其形成方法
JP5531973B2 (ja) * 2011-01-20 2014-06-25 信越半導体株式会社 貼り合わせ基板及びその製造方法
FR2994489B1 (fr) * 2012-08-08 2015-07-31 Commissariat Energie Atomique Substrat pour lithographie electronique a haute resolution et procede de lithographie correspondant
KR102061563B1 (ko) * 2013-08-06 2020-01-02 삼성전자주식회사 반도체 발광소자
RU2554298C1 (ru) * 2013-12-05 2015-06-27 Федеральное государственное бюджетное учреждение науки Омский научный центр Сибирского отделения Российской академии наук (ОНЦ СО РАН) Способ получения многослойной структуры пористый кремний на изоляторе
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
US10008382B2 (en) * 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
JP2022541172A (ja) * 2019-07-19 2022-09-22 アイキューイー ピーエルシー 調整可能な誘電率及び調整可能な熱伝導率を有する半導体材料
GB2617811A (en) * 2022-01-31 2023-10-25 Iqe Plc A layered structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
US4180416A (en) * 1978-09-27 1979-12-25 International Business Machines Corporation Thermal migration-porous silicon technique for forming deep dielectric isolation
CA2061264C (en) 1991-02-15 1999-11-16 Kiyofumi Sakaguchi Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US5525374A (en) * 1992-09-17 1996-06-11 Golden Technologies Company Method for making ceramic-metal gradient composites
WO1995016280A1 (en) * 1993-12-06 1995-06-15 The Secretary Of State For Defence Porous semiconductor material
US5767561A (en) * 1997-05-09 1998-06-16 Lucent Technologies Inc. Integrated circuit device with isolated circuit elements
US6008540A (en) * 1997-05-28 1999-12-28 Texas Instruments Incorporated Integrated circuit dielectric and method

Also Published As

Publication number Publication date
KR20000012018A (ko) 2000-02-25
JP2000156484A (ja) 2000-06-06
US6376859B1 (en) 2002-04-23
TW512460B (en) 2002-12-01

Similar Documents

Publication Publication Date Title
KR100591222B1 (ko) 기공율 변동 다공질 실리콘 절연
US6376285B1 (en) Annealed porous silicon with epitaxial layer for SOI
US7772096B2 (en) Formation of SOI by oxidation of silicon with engineered porosity gradient
KR100274924B1 (ko) 라인에서 불량으로 판별된 웨이퍼를 새 것처럼 사용할 수 있도록 복원하기 위한 공정
US6800518B2 (en) Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
JP2863813B2 (ja) シリコン基板上に絶縁構造を形成する方法
EP2709140A1 (en) Method for producing laminated substrate having insulating layer at portion of substrate
JPH1174460A (ja) デバイス製造方法
US5217920A (en) Method of forming substrate contact trenches and isolation trenches using anodization for isolation
JPH0590397A (ja) シリコン・オン・インシユレータ構造体の製造方法
JP2000031440A (ja) Ｓｏｉウエハの製造方法
JP2007158333A (ja) バイポーラ接合トランジスタおよびその形成方法
CN101005052A (zh) 半导体结构及形成半导体结构的方法
JPS62156832A (ja) 半導体分離構造の製作方法
JPH01287942A (ja) 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法
KR100861739B1 (ko) 수정된 실리콘으로의 저-도스량 산소 주입에 의한 얇은매립 산화물
JPH06232247A (ja) 絶縁層上に隔離された半導体層を製造する方法
JP5254549B2 (ja) 半導体複合構造体
JPH1197654A (ja) 半導体基板の製造方法
JP3114894B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法、半導体装置の製造方法及び絶縁ゲート型電界効果トランジスタ
US6217647B1 (en) Method for producing a monocrystalline layer of a conducting or semiconducting material
JP5466668B2 (ja) 半導体複合体構造を形成する方法
JPS58159348A (ja) 半導体装置の分離方法
US20040048437A1 (en) Method of making oxide embedded transistor structures
KR100925136B1 (ko) 다공성 Ｓｉ 엔지니어링에 의한 패터닝된실리콘-온-인슐레이터(ＳＯＩ)/실리콘-온-낫싱 (ＳＯＮ)복합 구조물의 형성

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 14

EXPY Expiration of term