JP2000156484A - 気孔率変動多孔質珪素絶縁体 - Google Patents
気孔率変動多孔質珪素絶縁体Info
- Publication number
- JP2000156484A JP2000156484A JP11214770A JP21477099A JP2000156484A JP 2000156484 A JP2000156484 A JP 2000156484A JP 11214770 A JP11214770 A JP 11214770A JP 21477099 A JP21477099 A JP 21477099A JP 2000156484 A JP2000156484 A JP 2000156484A
- Authority
- JP
- Japan
- Prior art keywords
- porosity
- layer
- porous silicon
- region
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021426 porous silicon Inorganic materials 0.000 title claims abstract description 56
- 239000012212 insulator Substances 0.000 title description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 62
- 238000009413 insulation Methods 0.000 abstract description 14
- 230000003647 oxidation Effects 0.000 abstract description 5
- 238000007254 oxidation reaction Methods 0.000 abstract description 5
- 239000002344 surface layer Substances 0.000 abstract description 2
- 230000008094 contradictory effect Effects 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 239000003792 electrolyte Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000011148 porous material Substances 0.000 description 7
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 238000002048 anodisation reaction Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004094 surface-active agent Substances 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000013504 Triton X-100 Substances 0.000 description 2
- 229920004890 Triton X-100 Polymers 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000000080 wetting agent Substances 0.000 description 2
- 229910003923 SiC 4 Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
- H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 集積回路構造体(特にSOI基体)及びその製
法を提供する。 【解決手段】 多孔質珪素領域を有する基体を有し、前
記領域の気孔率が予測可能な仕方で変化している集積回
路構造体;及び、珪素のブロックに多孔質珪素の領域を
形成する工程を有し、然も、前記形成工程の条件を、前
記領域の気孔率が予測可能な仕方で変化するように変動
させながら行う、集積回路構造体の製法。
法を提供する。 【解決手段】 多孔質珪素領域を有する基体を有し、前
記領域の気孔率が予測可能な仕方で変化している集積回
路構造体;及び、珪素のブロックに多孔質珪素の領域を
形成する工程を有し、然も、前記形成工程の条件を、前
記領域の気孔率が予測可能な仕方で変化するように変動
させながら行う、集積回路構造体の製法。
Description
【0001】
【発明の属する技術分野】本発明は、集積回路構造体及
びその製法に関し、特にSOI(silicon-on-insulato
r)基体を造る技術に関する。
びその製法に関し、特にSOI(silicon-on-insulato
r)基体を造る技術に関する。
【0002】
【従来の技術】多孔質珪素は、フッ化水素酸溶液とエタ
ノール等の表面活性剤との中でシリコンウエーハをアノ
ード酸化することにより形成する。気孔の大きさ、気孔
率、及び多孔質珪素の厚さを制御することができる。気
孔孔径は10〜20nmの範囲にあるのが典型的である
が、気孔率は30〜70%の範囲にあるのが典型的であ
る。
ノール等の表面活性剤との中でシリコンウエーハをアノ
ード酸化することにより形成する。気孔の大きさ、気孔
率、及び多孔質珪素の厚さを制御することができる。気
孔孔径は10〜20nmの範囲にあるのが典型的である
が、気孔率は30〜70%の範囲にあるのが典型的であ
る。
【0003】多孔質珪素は低い誘電率及び大きな抵抗率
を有し、そのため絶縁に有用である。多孔質珪素はその
体積に対し大きな表面積(数百m2/cm3)を有するの
で、それは珪素本体よりも遥かに速く酸化することがで
きる。
を有し、そのため絶縁に有用である。多孔質珪素はその
体積に対し大きな表面積(数百m2/cm3)を有するの
で、それは珪素本体よりも遥かに速く酸化することがで
きる。
【0004】多孔質珪素の従来の一つの用途は、多孔質
酸化珪素によるFIPOS−完全絶縁での利用であり、
それは高度にドープした珪素表面上に成長させたエピタ
キシャル層を使用している。高度にドープした層は、エ
ピタキシャル層中の孔を通るアノード処理により多孔質
珪素へ選択的に変化させ、次に酸化して埋込み酸化物層
を形成する。
酸化珪素によるFIPOS−完全絶縁での利用であり、
それは高度にドープした珪素表面上に成長させたエピタ
キシャル層を使用している。高度にドープした層は、エ
ピタキシャル層中の孔を通るアノード処理により多孔質
珪素へ選択的に変化させ、次に酸化して埋込み酸化物層
を形成する。
【0005】気孔率変動多孔質珪素 本願は、多孔質珪素の層全体に亙って気孔率を変化させ
ることについて開示する。例えば、低い気孔率は、エピ
タキシャル珪素成長のために良好な表面を与え、材料強
度を与えるのには有利であるが、大きな気孔率の層は、
多孔質珪素と基体との間の一層良好な絶縁及び応力の減
少を与える。変動する気孔率は、これらの異なった要件
が層内の種々の領域によって満たされるようにすること
ができる。
ることについて開示する。例えば、低い気孔率は、エピ
タキシャル珪素成長のために良好な表面を与え、材料強
度を与えるのには有利であるが、大きな気孔率の層は、
多孔質珪素と基体との間の一層良好な絶縁及び応力の減
少を与える。変動する気孔率は、これらの異なった要件
が層内の種々の領域によって満たされるようにすること
ができる。
【0006】開示する方法の利点には、多孔質珪素の層
が相反する要件を満たすように最適にすることができる
ことが含まれる。
が相反する要件を満たすように最適にすることができる
ことが含まれる。
【0007】開示する発明を図面を参照して説明する
が、それら図面は本発明の重要な見本としての態様を示
し、言及することによって本明細書に取り入れる。
が、それら図面は本発明の重要な見本としての態様を示
し、言及することによって本明細書に取り入れる。
【0008】
【発明の実施の形態】本願の数多くの革新的な教示を、
現在好ましい態様に特に関連して記述する。しかし、こ
の種の態様は、それら革新的教示の多くの有利な利用の
僅か数例だけをここで与えるものであることを理解すべ
きである。一般に、本明細書中に与える記述は、特許請
求する種々の発明のいずれに対しても必ずしも限定する
ものではない。更に、或る記述は或る発明の特徴に対し
て適用されるが、他のものには適用されないことがあ
る。
現在好ましい態様に特に関連して記述する。しかし、こ
の種の態様は、それら革新的教示の多くの有利な利用の
僅か数例だけをここで与えるものであることを理解すべ
きである。一般に、本明細書中に与える記述は、特許請
求する種々の発明のいずれに対しても必ずしも限定する
ものではない。更に、或る記述は或る発明の特徴に対し
て適用されるが、他のものには適用されないことがあ
る。
【0009】概要 一般に、多孔質珪素の層は、珪素ウエーハの頂部層のア
ノード酸化により形成されている。電解質は一般にフッ
化水素酸(HF)と水及び表面活性剤であり、例えば、
約1:2:1のHF/C2H5OH/H2O溶液である。
気孔の形成は、珪素ウエーハの露出表面で始まり、等方
的に進行する。好ましくは(しかし、必ずしも必要では
ないが)露出した表面を低い電流密度で酸化し、低い気
孔率の表面部分を形成する。次に電流密度を増大し、一
層高い気孔率を与え、その気孔率を特定の工程に対し最
適にし、一層よい絶縁を与えるようにする。好ましくは
(必ずしも必要ではないが)珪素基体への界面の所に大
きな気孔率の領域が形成された時に酸化を止め、二つの
層の間に応力の解放を与えるようにする。
ノード酸化により形成されている。電解質は一般にフッ
化水素酸(HF)と水及び表面活性剤であり、例えば、
約1:2:1のHF/C2H5OH/H2O溶液である。
気孔の形成は、珪素ウエーハの露出表面で始まり、等方
的に進行する。好ましくは(しかし、必ずしも必要では
ないが)露出した表面を低い電流密度で酸化し、低い気
孔率の表面部分を形成する。次に電流密度を増大し、一
層高い気孔率を与え、その気孔率を特定の工程に対し最
適にし、一層よい絶縁を与えるようにする。好ましくは
(必ずしも必要ではないが)珪素基体への界面の所に大
きな気孔率の領域が形成された時に酸化を止め、二つの
層の間に応力の解放を与えるようにする。
【0010】第一の態様:SOIとしての使用 1998年5月28日に出願された暫定的特許出願60
/086,959(その開示内容は、言及することによ
り本明細書に取り入れる)には、SOI基体を形成する
のに使用される多孔質珪素の層が記載されている。開示
されている気孔率変動多孔質珪素を用いることができる
その方法は、図2A〜2Eに関連して次に論ずるが、そ
れらの図は開示されている工程の種々の点でのウエーハ
の断面を示している。
/086,959(その開示内容は、言及することによ
り本明細書に取り入れる)には、SOI基体を形成する
のに使用される多孔質珪素の層が記載されている。開示
されている気孔率変動多孔質珪素を用いることができる
その方法は、図2A〜2Eに関連して次に論ずるが、そ
れらの図は開示されている工程の種々の点でのウエーハ
の断面を示している。
【0011】図2Aに示す通り、硼素をドープした基体
200をアノード酸化して多孔質珪素の層210を形成
する。図1Aは図2Aを簡単化したものであり、多孔質
珪素層210及び基体200だけを示す。エピタキシャ
ル層を成長させる場所である外側層210Aについて
は、約1〜10mA/cm2の電流密度を用いて、約1
0〜50nmの厚さの低い気孔率(約15〜35%)の
領域を形成する。次に電流密度を約10〜100mA/
cm2へ増大し、約5μ厚の領域210Bに約30〜7
0%の気孔率を生じさせる。基体に最も近い領域210
Cについては、約35〜100mA/cm2の電流密度
を用いて、約50〜500nmの厚さ及び約60〜80
%の気孔率を有する領域を形成する。この大きな気孔率
の層は、多孔質珪素層と下の基体との間で応力の解放を
与える。
200をアノード酸化して多孔質珪素の層210を形成
する。図1Aは図2Aを簡単化したものであり、多孔質
珪素層210及び基体200だけを示す。エピタキシャ
ル層を成長させる場所である外側層210Aについて
は、約1〜10mA/cm2の電流密度を用いて、約1
0〜50nmの厚さの低い気孔率(約15〜35%)の
領域を形成する。次に電流密度を約10〜100mA/
cm2へ増大し、約5μ厚の領域210Bに約30〜7
0%の気孔率を生じさせる。基体に最も近い領域210
Cについては、約35〜100mA/cm2の電流密度
を用いて、約50〜500nmの厚さ及び約60〜80
%の気孔率を有する領域を形成する。この大きな気孔率
の層は、多孔質珪素層と下の基体との間で応力の解放を
与える。
【0012】図2Bから分かるように、多孔質珪素の部
分的酸化を行い、気孔205の表面上にSiO2 215
の領域を形成する。HF中への短い浸漬、又はプラズマ
エッチングを用いて、ウエーハの頂部表面から酸化物を
除去する。表面酸化物が除去されたならば、ウエーハを
H2の雰囲気中で900〜1100℃で約5〜10分間
加熱し、結晶質珪素を再流動させ、表面の気孔を密封
し、ウエーハ表面をもう一度単結晶珪素にする。次に多
孔質珪素210の上にエピタキシャル層220を成長さ
せ、化学蒸着(CVD)Si3N4のようなキャップ層2
40をそのエピタキシャル層の上に形成する。キャップ
層は次に行われるアニーリング中、薄いエピタキシャル
層に対する構造体支持を与える。
分的酸化を行い、気孔205の表面上にSiO2 215
の領域を形成する。HF中への短い浸漬、又はプラズマ
エッチングを用いて、ウエーハの頂部表面から酸化物を
除去する。表面酸化物が除去されたならば、ウエーハを
H2の雰囲気中で900〜1100℃で約5〜10分間
加熱し、結晶質珪素を再流動させ、表面の気孔を密封
し、ウエーハ表面をもう一度単結晶珪素にする。次に多
孔質珪素210の上にエピタキシャル層220を成長さ
せ、化学蒸着(CVD)Si3N4のようなキャップ層2
40をそのエピタキシャル層の上に形成する。キャップ
層は次に行われるアニーリング中、薄いエピタキシャル
層に対する構造体支持を与える。
【0013】次にウエーハを約1325℃で約6時間ア
ニーリングする。この温度で珪素及び二酸化珪素が流動
し、分離し始める。時間がたつと部分的に酸化した多孔
質珪素層は分離し、僅かに厚くしたエピタキシャル層と
基体層との間で凝集して酸化物層230となる。図2C
は、この工程が部分的に完了した時のそれらの層を示
し、基体200、酸化物層230、及びエピタキシャル
領域220の間の不規則な境界を示している。アニーリ
ングが完了した後(即ち、界面が滑らかになった後)、
ウエーハを冷却し、次に窒化物キャップ層をストリップ
するか又は残して浅いトレンチ絶縁(STI)のような
絶縁構造体を更に形成し易くすることができる。図2D
は、窒化物層をストリップした後のウエーハを示す。次
にトランジスタの形成を進行させることができる。図2
Eは、部分的に製造したトランジスタを示し、それはト
レンチ絶縁260、ゲート酸化物270、ゲート28
0、側壁スペーサ290、及び打込みされた(implante
d)領域292及び294、及び上にある埋め込み酸化
物層230を有する。
ニーリングする。この温度で珪素及び二酸化珪素が流動
し、分離し始める。時間がたつと部分的に酸化した多孔
質珪素層は分離し、僅かに厚くしたエピタキシャル層と
基体層との間で凝集して酸化物層230となる。図2C
は、この工程が部分的に完了した時のそれらの層を示
し、基体200、酸化物層230、及びエピタキシャル
領域220の間の不規則な境界を示している。アニーリ
ングが完了した後(即ち、界面が滑らかになった後)、
ウエーハを冷却し、次に窒化物キャップ層をストリップ
するか又は残して浅いトレンチ絶縁(STI)のような
絶縁構造体を更に形成し易くすることができる。図2D
は、窒化物層をストリップした後のウエーハを示す。次
にトランジスタの形成を進行させることができる。図2
Eは、部分的に製造したトランジスタを示し、それはト
レンチ絶縁260、ゲート酸化物270、ゲート28
0、側壁スペーサ290、及び打込みされた(implante
d)領域292及び294、及び上にある埋め込み酸化
物層230を有する。
【0014】第二の態様:RF用としての使用 1997年12月12日に出願された暫定的特許出願6
0/069,522(その開示内容は、言及することに
よって本明細書に取り入れる)には、希望の領域に多孔
質珪素を選択的に形成するため、基体のパターン化した
アノード酸化により無線周波(RF)回路中に垂直基体
絶縁を形成する方法が記載されている。この出願では気
孔率変動多孔質珪素が用いられており、それについて図
3A〜3Cを参照して次に論ずる。
0/069,522(その開示内容は、言及することに
よって本明細書に取り入れる)には、希望の領域に多孔
質珪素を選択的に形成するため、基体のパターン化した
アノード酸化により無線周波(RF)回路中に垂直基体
絶縁を形成する方法が記載されている。この出願では気
孔率変動多孔質珪素が用いられており、それについて図
3A〜3Cを参照して次に論ずる。
【0015】この態様では図3Aから分かるように、フ
ィールド酸化物108を成長させ、トランジスタ102
を形成し、それには珪化物110が含まれている。
ィールド酸化物108を成長させ、トランジスタ102
を形成し、それには珪化物110が含まれている。
【0016】レジスト層112を堆積し(deposited,蒸
着し)、パターン化して、多孔質珪素絶縁が望まれる領
域にフィールド酸化物を露出する。フィールド酸化物1
08の露出部分を除去し、図3Bの構造を与え、次にレ
ジストを灰化する。
着し)、パターン化して、多孔質珪素絶縁が望まれる領
域にフィールド酸化物を露出する。フィールド酸化物1
08の露出部分を除去し、図3Bの構造を与え、次にレ
ジストを灰化する。
【0017】例えば、SiCからなる堅いマスク層10
4を堆積し、レジスト層によりパターン化し、開口11
8を与え、その開口は多孔質珪素が望まれる領域のほぼ
中心部にある。次にアノード酸化を行い、多孔質珪素の
領域106を形成する。
4を堆積し、レジスト層によりパターン化し、開口11
8を与え、その開口は多孔質珪素が望まれる領域のほぼ
中心部にある。次にアノード酸化を行い、多孔質珪素の
領域106を形成する。
【0018】絶縁領域を簡単化したものが図1Bに示さ
れており、基体100の上に横たわる領域106は、異
なった気孔率の4つの領域を有する。頂部領域106A
では、約1〜40mA/cm2の電流密度を用いて、約
25〜50%の気孔率を有する約50〜500nmの厚
さの領域を形成する。この低い気孔率は多孔質珪素領域
に希望の材料強度を与える。
れており、基体100の上に横たわる領域106は、異
なった気孔率の4つの領域を有する。頂部領域106A
では、約1〜40mA/cm2の電流密度を用いて、約
25〜50%の気孔率を有する約50〜500nmの厚
さの領域を形成する。この低い気孔率は多孔質珪素領域
に希望の材料強度を与える。
【0019】次に、電流密度を約35〜100mA/c
m2へ変化させ、領域106B中に約60〜80%の気
孔率を生じさせる。この領域の厚さは多孔質珪素領域の
全厚さの約30%になり、絶縁の主要部分を与える。次
に、約1〜40mA/cm2の電流密度により、約25
〜50%の気孔率を有する領域106Cを形成し、更に
材料強度を与える。この領域は、層の全厚さの約20%
の厚さを有する。
m2へ変化させ、領域106B中に約60〜80%の気
孔率を生じさせる。この領域の厚さは多孔質珪素領域の
全厚さの約30%になり、絶縁の主要部分を与える。次
に、約1〜40mA/cm2の電流密度により、約25
〜50%の気孔率を有する領域106Cを形成し、更に
材料強度を与える。この領域は、層の全厚さの約20%
の厚さを有する。
【0020】最後に、約35〜100mA/cm2の電
流密度により最終領域106Dを形成し、それは約1μ
の厚さを有する。約60〜80%の気孔率は、多孔質珪
素と下にある基体との間の応力減少を与える。
流密度により最終領域106Dを形成し、それは約1μ
の厚さを有する。約60〜80%の気孔率は、多孔質珪
素と下にある基体との間の応力減少を与える。
【0021】多孔質珪素領域を形成した後、中間レベル
の誘電体の堆積及び金属化層の形成と共にウエーハの処
理を継続する。
の誘電体の堆積及び金属化層の形成と共にウエーハの処
理を継続する。
【0022】第三の態様:混合信号用途での利用 1998年7月21日に出願した特許出願09/12
0,215(代理人文書番号TI−27382)(その
開示内容は、言及することによって本明細書に取り入れ
る)には、高周波での横の多孔質珪素絶縁体及び混合信
号回路を形成するための方法が記載されている。この出
願での気孔率変動多孔質珪素の使用について、図4A〜
Bを参照して次に論ずる。
0,215(代理人文書番号TI−27382)(その
開示内容は、言及することによって本明細書に取り入れ
る)には、高周波での横の多孔質珪素絶縁体及び混合信
号回路を形成するための方法が記載されている。この出
願での気孔率変動多孔質珪素の使用について、図4A〜
Bを参照して次に論ずる。
【0023】図4Aでは、珪素基体1の上に、多孔質珪
素の形成が望まれる窓2を除き、例えば、炭化珪素から
なるマスク層3が形成されている。多孔質珪素5の領域
は、例えば、RFの態様に関し上述したような方法を用
いて窓2を通して形成する。
素の形成が望まれる窓2を除き、例えば、炭化珪素から
なるマスク層3が形成されている。多孔質珪素5の領域
は、例えば、RFの態様に関し上述したような方法を用
いて窓2を通して形成する。
【0024】SiC層をストリップした後、デジタル回
路7及びアナログ回路9を多孔質珪素で分離されたウエ
ーハの異なった領域中に形成する。ウエーハの表面上に
誘電体を形成することができ、相互接続部13はデジタ
ル回路と及びアナログ回路とを接続し、それら接続部の
少なくとも幾つかは多孔質珪素領域を通っている。
路7及びアナログ回路9を多孔質珪素で分離されたウエ
ーハの異なった領域中に形成する。ウエーハの表面上に
誘電体を形成することができ、相互接続部13はデジタ
ル回路と及びアナログ回路とを接続し、それら接続部の
少なくとも幾つかは多孔質珪素領域を通っている。
【0025】アノード酸化のための別の解決法 アノード酸化法では、メタノール、イソプロパノール、
トリトン(Triton)X−100等の他の表面活性剤を用
いることができ、後者は工業的に周知の湿潤剤である。
予備的試験では、トリトンX−100は遥かに僅かな
量、例えば、全溶液の1〜3%の量で用いることができ
ることが明らかになっている。更に、アノード酸化につ
いての文献は、研究されつつある多くの有機物について
も言及している。従って、上述した湿潤剤が全リストを
構成するのではなく、単に可能性のある一例を示してい
るだけである。
トリトン(Triton)X−100等の他の表面活性剤を用
いることができ、後者は工業的に周知の湿潤剤である。
予備的試験では、トリトンX−100は遥かに僅かな
量、例えば、全溶液の1〜3%の量で用いることができ
ることが明らかになっている。更に、アノード酸化につ
いての文献は、研究されつつある多くの有機物について
も言及している。従って、上述した湿潤剤が全リストを
構成するのではなく、単に可能性のある一例を示してい
るだけである。
【0026】用いる表面活性剤を変えることの外に、希
望の特性を有する多孔質珪素を生成するため、材料の割
合を変化させることができる。
望の特性を有する多孔質珪素を生成するため、材料の割
合を変化させることができる。
【0027】別の態様:種々の電解質 それ程好ましい態様ではないが、電解質の濃度を変える
ことにより気孔率を修正することもでき、低いHF濃度
で一層大きな気孔率を生ずる。しかし、アノード処理
中、例えば一方の電解質浴からウエーハを取り出し、別
の浴中に浸漬することにより、ウエーハが空気に触れな
いようにすることは重要であると予想される。この態様
は、好ましい態様よりもかなり遅い。なぜなら、電解質
を変えると、アノード処理が継続される前の気孔中に濃
度変化を浸透させるための時間が必要になるからであ
る。例えば、HF濃度を減少し、気孔率を増大するため
一層多くの水をポンプで送ることにより電解質濃度を変
化させることができるが、電流を流す前の気孔内に電解
質濃度の平衡を到達させるため待ち時間を必要とする。
ことにより気孔率を修正することもでき、低いHF濃度
で一層大きな気孔率を生ずる。しかし、アノード処理
中、例えば一方の電解質浴からウエーハを取り出し、別
の浴中に浸漬することにより、ウエーハが空気に触れな
いようにすることは重要であると予想される。この態様
は、好ましい態様よりもかなり遅い。なぜなら、電解質
を変えると、アノード処理が継続される前の気孔中に濃
度変化を浸透させるための時間が必要になるからであ
る。例えば、HF濃度を減少し、気孔率を増大するため
一層多くの水をポンプで送ることにより電解質濃度を変
化させることができるが、電流を流す前の気孔内に電解
質濃度の平衡を到達させるため待ち時間を必要とする。
【0028】修正及び変更 本明細書で記載した革新的概念は、膨大な範囲の用途に
わたって修正及び変化させることができ、従って、特許
請求される事柄の範囲は、特別に例示した教示のいずれ
によっても限定されるものではなく、特許請求の範囲に
よってのみ限定されるものであることは、当業者に認め
られるであろう。
わたって修正及び変化させることができ、従って、特許
請求される事柄の範囲は、特別に例示した教示のいずれ
によっても限定されるものではなく、特許請求の範囲に
よってのみ限定されるものであることは、当業者に認め
られるであろう。
【0029】開示した態様は、多孔質珪素構造体中に変
化した気孔率を生じさせることができる例だけでないこ
とは当業者に明らかであろう。開示した方法は、多孔質
珪素を用いる多くの他の用途でも用いることができる。
化した気孔率を生じさせることができる例だけでないこ
とは当業者に明らかであろう。開示した方法は、多孔質
珪素を用いる多くの他の用途でも用いることができる。
【0030】別の態様として、パラメータに適当な修正
を加えて、他の絶縁構造体で用いられる多孔質珪素層中
に変化した気孔率を生じさせることができる。
を加えて、他の絶縁構造体で用いられる多孔質珪素層中
に変化した気孔率を生じさせることができる。
【0031】更に別の態様として、RF用途のための絶
縁を、トランジスタを形成する前に行うことができる。
縁を、トランジスタを形成する前に行うことができる。
【0032】以上の説明に関して更に以下の項を開示す
る。 (1) 多孔質珪素領域を有する基体を有し、前記領域の気
孔率が予測可能な仕方で変化している、集積回路構造
体。 (2) 多孔質珪素領域の第一表面上にエピタキシャル層を
更に有する、第1項記載の集積回路構造体。 (3) 多孔質珪素の領域が、第一表面の所で低い気孔率を
有し、前記第一表面から離れた位置では一層大きな気孔
率を有する、第1項記載の集積回路構造体。 (4) 多孔質珪素の領域が、回路素子のための横の絶縁を
与える、第1項記載の集積回路構造体。 (5) 多孔質珪素の領域が、回路素子のための垂直の絶縁
を与える、第1項記載の集積回路構造体。 (6) 珪素のブロックに多孔質珪素の領域を形成する工程
を有し、然も、前記形成工程の条件を、前記領域の気孔
率が予測可能な仕方で変化するように変動させながら行
う、集積回路構造体の製法。 (7) 変化させる条件が電流密度である、第6項記載の製
法。 (8) 変化させる条件がHFの濃度である、第6項記載の
製法。 (9) 珪素のブロック中にRF回路を形成する工程を更に
有する、第6項記載の製法。 (10) 珪素のブロック中に混合信号回路を形成する工程
を更に有する、第6項記載の製法。 (11) 多孔質珪素層210の厚さを通して気孔率を変化
させることにより、相反する必要条件が同じ層によって
満足できるようにする。低い気孔率の表面層210A
は、高品質のエピタキシャル珪素層を成長できるように
し、或は構造体支持を与えることができ、層の他の部分
210B、210C中の一層大きな気孔率は回路の絶縁
を増大し、層間の応力解放を与える。
る。 (1) 多孔質珪素領域を有する基体を有し、前記領域の気
孔率が予測可能な仕方で変化している、集積回路構造
体。 (2) 多孔質珪素領域の第一表面上にエピタキシャル層を
更に有する、第1項記載の集積回路構造体。 (3) 多孔質珪素の領域が、第一表面の所で低い気孔率を
有し、前記第一表面から離れた位置では一層大きな気孔
率を有する、第1項記載の集積回路構造体。 (4) 多孔質珪素の領域が、回路素子のための横の絶縁を
与える、第1項記載の集積回路構造体。 (5) 多孔質珪素の領域が、回路素子のための垂直の絶縁
を与える、第1項記載の集積回路構造体。 (6) 珪素のブロックに多孔質珪素の領域を形成する工程
を有し、然も、前記形成工程の条件を、前記領域の気孔
率が予測可能な仕方で変化するように変動させながら行
う、集積回路構造体の製法。 (7) 変化させる条件が電流密度である、第6項記載の製
法。 (8) 変化させる条件がHFの濃度である、第6項記載の
製法。 (9) 珪素のブロック中にRF回路を形成する工程を更に
有する、第6項記載の製法。 (10) 珪素のブロック中に混合信号回路を形成する工程
を更に有する、第6項記載の製法。 (11) 多孔質珪素層210の厚さを通して気孔率を変化
させることにより、相反する必要条件が同じ層によって
満足できるようにする。低い気孔率の表面層210A
は、高品質のエピタキシャル珪素層を成長できるように
し、或は構造体支持を与えることができ、層の他の部分
210B、210C中の一層大きな気孔率は回路の絶縁
を増大し、層間の応力解放を与える。
【図1A】SOI基体に用いられる気孔率変動多孔質珪
素層を示す。
素層を示す。
【図1B】RF絶縁で用いられる気孔率変動多孔質珪素
層を示す図である。
層を示す図である。
【図2A】部分的に製造した集積回路構造体の断面を示
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
【図2B】部分的に製造した集積回路構造体の断面を示
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
【図2C】部分的に製造した集積回路構造体の断面を示
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
【図2D】部分的に製造した集積回路構造体の断面を示
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
【図2E】部分的に製造した集積回路構造体の断面を示
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
し、トランジスタの形成と同様、開示したSOI構造体
の形成を示す。
【図3A】部分的に製造した集積回路構造体の断面図で
あり、開示したRF絶縁構造体の形成を示す図である。
あり、開示したRF絶縁構造体の形成を示す図である。
【図3B】部分的に製造した集積回路構造体の断面図で
あり、開示したRF絶縁構造体の形成を示す。
あり、開示したRF絶縁構造体の形成を示す。
【図3C】部分的に製造した集積回路構造体の断面図で
あり、開示したRF絶縁構造体の形成を示す。
あり、開示したRF絶縁構造体の形成を示す。
【図4A】部分的に製造した集積回路構造体の断面図で
あり、開示した混合信号絶縁構造体の形成を示す。
あり、開示した混合信号絶縁構造体の形成を示す。
【図4B】部分的に製造した集積回路構造体の断面図で
あり、開示した混合信号絶縁構造体の形成を示す。
あり、開示した混合信号絶縁構造体の形成を示す。
1 珪素基体 2 窓 3 マスク層 5 多孔質珪素領域 7 デジタル回路 9 アナログ回路 13 相互接続部 100 基体 102 トランジスタ 104 堅いマスク層 106 多孔質珪素 108 フィールド酸化物 110 珪化物 112 レジスト層 118 開口 200 珪素基体 205 気孔 210 多孔質珪素層 215 SiO2領域 220 エピタキシャル層 230 酸化物層 240 キャップ層 260 絶縁トレンチ 270 ゲート酸化物 280 ゲート 290 側壁スペーサ 292 打込みした領域 294 打込みした領域
Claims (2)
- 【請求項1】 多孔質珪素領域を有する基体を有し、前
記領域の気孔率が予測可能な仕方で変化している、集積
回路構造体。 - 【請求項2】 珪素のブロックに多孔質珪素の領域を形
成する工程を有し、然も、前記形成工程の条件を、前記
領域の気孔率が予測可能な仕方で変化するように変動さ
せながら行う、製法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9450398P | 1998-07-29 | 1998-07-29 | |
US094503 | 1998-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000156484A true JP2000156484A (ja) | 2000-06-06 |
Family
ID=22245546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11214770A Pending JP2000156484A (ja) | 1998-07-29 | 1999-07-29 | 気孔率変動多孔質珪素絶縁体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6376859B1 (ja) |
JP (1) | JP2000156484A (ja) |
KR (1) | KR100591222B1 (ja) |
TW (1) | TW512460B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008504704A (ja) * | 2004-07-02 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋め込みp+シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ |
JP2009508323A (ja) * | 2005-06-27 | 2009-02-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 浅溝を形成するための方法 |
US7566482B2 (en) | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
JP4856544B2 (ja) * | 2003-09-12 | 2012-01-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成 |
WO2012098825A1 (ja) * | 2011-01-20 | 2012-07-26 | 信越半導体株式会社 | 貼り合わせ基板及びその製造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407441B1 (en) * | 1997-12-29 | 2002-06-18 | Texas Instruments Incorporated | Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications |
US6541863B1 (en) * | 2000-01-05 | 2003-04-01 | Advanced Micro Devices, Inc. | Semiconductor device having a reduced signal processing time and a method of fabricating the same |
US6489217B1 (en) * | 2001-07-03 | 2002-12-03 | Maxim Integrated Products, Inc. | Method of forming an integrated circuit on a low loss substrate |
WO2003009364A2 (en) * | 2001-07-18 | 2003-01-30 | Trikon Holdings Limited | Low dielectric constant layers |
US6791155B1 (en) | 2002-09-20 | 2004-09-14 | Integrated Device Technology, Inc. | Stress-relieved shallow trench isolation (STI) structure and method for forming the same |
DE10320201A1 (de) * | 2003-05-07 | 2004-12-02 | Robert Bosch Gmbh | Vorrichtung mit einer Halbleiterschaltung |
FR2857155B1 (fr) * | 2003-07-01 | 2005-10-21 | St Microelectronics Sa | Procede de fabrication de couches contraintes de silicium ou d'un alliage de silicium-germanium |
US20050181572A1 (en) * | 2004-02-13 | 2005-08-18 | Verhoeven Tracy B. | Method for acoustically isolating an acoustic resonator from a substrate |
CN1315160C (zh) * | 2004-09-30 | 2007-05-09 | 北京大学 | Soc硅衬底的加工方法 |
WO2006131177A2 (de) * | 2005-06-06 | 2006-12-14 | Universität Stuttgart | Verfahren zur herstellung von saatschichten zur abscheidung von halbleitermaterial |
JP2007127734A (ja) * | 2005-11-02 | 2007-05-24 | Fujifilm Corp | 放射線画像情報検出パネルおよび放射線画像情報読取装置 |
US8178426B2 (en) * | 2007-02-15 | 2012-05-15 | Stmicroelectronics S.A. | Method for manufacturing a structure of semiconductor-on-insulator type |
CN103081107B (zh) * | 2010-03-09 | 2017-02-08 | 得克萨斯州大学系统董事会 | 多孔和非多孔纳米结构 |
US8415555B2 (en) * | 2010-08-24 | 2013-04-09 | Corning Incorporated | Dimensional silica-based porous silicon structures and methods of fabrication |
CN102064186A (zh) * | 2010-11-15 | 2011-05-18 | 王楚雯 | 半导体结构及其形成方法 |
CN102104060B (zh) * | 2010-11-15 | 2013-03-20 | 王楚雯 | 一种半导体结构及其形成方法 |
FR2994489B1 (fr) * | 2012-08-08 | 2015-07-31 | Commissariat Energie Atomique | Substrat pour lithographie electronique a haute resolution et procede de lithographie correspondant |
KR102061563B1 (ko) * | 2013-08-06 | 2020-01-02 | 삼성전자주식회사 | 반도체 발광소자 |
RU2554298C1 (ru) * | 2013-12-05 | 2015-06-27 | Федеральное государственное бюджетное учреждение науки Омский научный центр Сибирского отделения Российской академии наук (ОНЦ СО РАН) | Способ получения многослойной структуры пористый кремний на изоляторе |
US10833175B2 (en) * | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
US10008382B2 (en) * | 2015-07-30 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a porous low-k structure |
WO2021015816A1 (en) * | 2019-07-19 | 2021-01-28 | Iqe Plc | Semiconductor material having tunable permittivity and tunable thermal conductivity |
GB2617811A (en) * | 2022-01-31 | 2023-10-25 | Iqe Plc | A layered structure |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3954523A (en) * | 1975-04-14 | 1976-05-04 | International Business Machines Corporation | Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation |
US4180416A (en) * | 1978-09-27 | 1979-12-25 | International Business Machines Corporation | Thermal migration-porous silicon technique for forming deep dielectric isolation |
EP0499488B9 (en) | 1991-02-15 | 2004-01-28 | Canon Kabushiki Kaisha | Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution |
US5525374A (en) * | 1992-09-17 | 1996-06-11 | Golden Technologies Company | Method for making ceramic-metal gradient composites |
JP3801624B2 (ja) * | 1993-12-06 | 2006-07-26 | キネテイツク・リミテツド | 多孔質半導体材料、多孔質半導体材料を含む発光デバイス、及び多孔質半導体材料製造方法 |
US5767561A (en) * | 1997-05-09 | 1998-06-16 | Lucent Technologies Inc. | Integrated circuit device with isolated circuit elements |
US6008540A (en) * | 1997-05-28 | 1999-12-28 | Texas Instruments Incorporated | Integrated circuit dielectric and method |
-
1999
- 1999-07-01 US US09/346,763 patent/US6376859B1/en not_active Expired - Lifetime
- 1999-07-28 KR KR1019990030731A patent/KR100591222B1/ko not_active IP Right Cessation
- 1999-07-29 JP JP11214770A patent/JP2000156484A/ja active Pending
- 1999-08-04 TW TW088112843A patent/TW512460B/zh not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4856544B2 (ja) * | 2003-09-12 | 2012-01-18 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋込多孔質シリコン層の酸化によるシリコン・ゲルマニウムオンインシュレータ構造の形成 |
US7566482B2 (en) | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
JP2008504704A (ja) * | 2004-07-02 | 2008-02-14 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 埋め込みp+シリコン・ゲルマニウム層の陽極酸化による歪みシリコン・オン・インシュレータ |
JP2009508323A (ja) * | 2005-06-27 | 2009-02-26 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 浅溝を形成するための方法 |
WO2012098825A1 (ja) * | 2011-01-20 | 2012-07-26 | 信越半導体株式会社 | 貼り合わせ基板及びその製造方法 |
JP2012151316A (ja) * | 2011-01-20 | 2012-08-09 | Shin Etsu Handotai Co Ltd | 貼り合わせ基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20000012018A (ko) | 2000-02-25 |
KR100591222B1 (ko) | 2006-06-19 |
TW512460B (en) | 2002-12-01 |
US6376859B1 (en) | 2002-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000156484A (ja) | 気孔率変動多孔質珪素絶縁体 | |
US6376285B1 (en) | Annealed porous silicon with epitaxial layer for SOI | |
JP3957038B2 (ja) | 半導体基板及びその作製方法 | |
EP2709140B1 (en) | Method for producing laminated substrate having insulating layer at portion of substrate | |
US6103590A (en) | SiC patterning of porous silicon | |
KR100286073B1 (ko) | 측벽막을 갖는 mosfet의 제조 방법 | |
US6727157B2 (en) | Method for forming a shallow trench isolation using air gap | |
JPH05206422A (ja) | 半導体装置及びその作製方法 | |
US6187649B1 (en) | Shallow trench isolation process | |
JP2004103600A (ja) | 基板及びその製造方法 | |
JPH04250620A (ja) | 半導体素子における金属接点の自己整合方法及び自己整合性半導体 | |
KR19980030045A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
JP3114894B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法、半導体装置の製造方法及び絶縁ゲート型電界効果トランジスタ | |
RU2262774C2 (ru) | Способ изготовления биполярного транзистора | |
JPS62186551A (ja) | 半導体装置の製造方法 | |
KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
JP3128076B2 (ja) | バイポーラトランジスタの製造方法及びそれを用いた半導体装置の製造方法 | |
JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
KR100226483B1 (ko) | 반도체장치의 소자분리방법 | |
KR19980084714A (ko) | 반도체소자의 분리영역 제조방법 | |
JP3080196B2 (ja) | 半導体基材及びその作製方法 | |
JP3191960B2 (ja) | Si基体の加工方法 | |
KR20000075301A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 | |
JPH01256147A (ja) | 半導体装置の製造方法 | |
KR20000056448A (ko) | 반도체장치의 트랜치형 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |