KR100563852B1 - 전자 부품, 특히 표면 음파로 작동하는 부품 - Google Patents

Abstract

본 발명은 표면 음파로 작동하는 OFW 부품에 관한 것이다. 상기 부품은 칩(1), 압전 기판(1a), 상기 기판 및 외부 전기 접속 라인을 갖는 베이스 플레이트(15) 위에 배치되는 도전성 구조(2, 3, 4)를 포함하며, 상기 접속 라인들은 칩(1)의 도전성 구조와 접촉된다. 상기 도전성 구조(2, 3, 4)를 갖는 칩의 표면 위에 덮히는 보호막(5, 6)은 그 압전 기판(1a)의 반대편에 전기 콘택 부재(7, 11)를 갖는다. 상기 부재는 보호막(5, 6) 내 관통 접속을 통해 및/또는 범프에 의해 칩(1)의 구조(2, 3, 4)로 직접 연결되며, SMT 기술을 이용하여 베이스 플레이트(15)의 전기 접속 부재로 연결된다.

Description

전자 부품, 특히 표면 음파로 작동하는 부품{ELECTRONIC COMPONENT, ESPECIALLY A COMPONENT WORKING WITH ACOUSTIC SURFACE WAVES}

본 발명은 청구항 제 1항의 전제부에 따른 표면 음파로 작동하는 전자 부품에 관한 것이다.

전술한 방식의 전자 부품은 통상적으로 압전 기판 및 상기 기판에 설치된 도전성 구조물, 특히 예컨대 인터디지탈 변환기, 접속선, 패드 등과 같은 활성 필터 구조물을 구비한 칩을 포함한다. 외부 접속 부재를 갖는 상기 구조물의 전기 콘택팅은 재차 칩의 캐리어 플레이트, 예컨대 세라믹 플레이트 또는 플라스틱 플레이트상에 제공된 도체 레일을 통해 이루어진다.

꾸준히 증가하는 부품의 소형화 과정, 즉 OFW-부품의 치수가 칩 치수(3 x 3 mm)까지 더욱 감소되면, 특히 부품이 대개 두 개 층으로, 경우에 따라서 다수의 층으로 구조화된 보호막(출원인측에서는 PROTEC이라고도 함)을 이용하여 물리적 및 화학적 환경의 영향과 습기로부터 보호되는 경우, 부품의 전기 콘택팅을 위해 요구되는 공간은 같은 정도로 감소될 수 없다.

본 발명의 목적은 보호막의 보호 효과 및 콘택 부재와 OFW-부품의 효과를 모 두 경감시키지 않고 상기 OFW-부품을 더욱 소형화시킬 수 있는 해결책을 제공하는 것이다.

상기 목적은 도입부에서 언급한 방식의 전자 부품의 경우 본 발명에 따라 청구항 제 1항의 특징부에 제시된 특징들에 의해 달성된다. 즉, 초소형 칩-크기에 대한 요구는 전기 콘택 부재의 위치를 보호막 위쪽의 평면으로 옮김으로써 충족된다.

본 발명의 바람직한 실시예는 종속항의 대상이 된다.

도 1은 칩을 갖는 웨이퍼를 부분적으로 절단한 측단면도;

도 2는 도 1에 따른 웨이퍼의 평면도; 및

도 3은 베이스 플레이트 및 도 1, 2에 따른 칩을 부분적으로 절단한 측단면도이다.

도 1에 따른 웨이퍼(20)는 압전 기판으로 구성되며, 상기 압전 기판은 칩(1)내에 점선으로 표시된 분리선(A-A)을 따라서 분리될 수 있다. 각 칩은 고유의 압전 기판(1a) 위에 도전성 구조물(2, 3 및 4), 특히 예컨대 인터디지탈 변환기와 같은 활성 필터 구조물을 갖는다.

본 실시예에서 도전성 구조물(2, 3 및 4)을 갖는 칩 면 위에는 구조화된 다층의 보호막(5, 6), 예컨대 폴리이미드, 에폭시드 또는 폴리에스테르로 이루어진 납땜 정지막이 적층된다. OFW-부품을 유해한 환경의 영향으로부터 보호하기 위해, 예컨대 먼지(특히 도전성 입자)나 위험한 화학 물질 및 습기로부터 보호하기 위해 사용되는 상기 막은 가급적 큰 부분 영역에서 도전성 구조물(2, 3 및 4) 및 나머지 칩 표면을 덮는다.

OFW-부품이 소형화됨으로써 활성 필터 구조물(2, 3 및 4)의 평면에 다른 도전성 구조물을 배치하기 위한 공간, 특히 콘택부(12)와 함께 상기 구조물의 콘택 부재(7, 11)를 위한 공간이 부족해지는 것은 본 발명에 따라 상기 구조물의 위치를 압전 기판(1a)의 반대편에 놓이고 커버막으로도 표시된 보호막(5)의 표면으로 옮김으로써 해결된다.

커버막(5)으로서 전술한 납땜 정지막만 적합한 것은 아니다. 구조화될 수 있는 얇은 세라믹막도 될 수 있으며, 상기 세라믹막의 팽창 계수는 칩에 매칭되거나 바람직하게는 칩의 종방향으로의 팽창 계수 내지는 표면축 방향으로의 팽창 계수에 매칭된다. 이와 같이 세라믹막(5)으로 형성된 부품은 이미 기밀되어 있다.

예컨대 CU-층으로 이루어진 구조물(7, 11) 및 콘택부(12)는 보호막(5, 6) 내에 있는 관통 접속부(8)를 통해 칩(1) 구조물(2, 3 및 4)과 전기 전도적으로 접속되며, 상기 보호막의 개구는 포토 기술에 의해 또는 레이저 식각이나 플라즈마 식각에 의해 노출되고, 보호막이 없는 공간에서는 직접 범프(10)에 의해 구형 땜납 또는 금편 범프가 노출된다. 특히 후자의 콘택팅은 납땜 또는 열적 압축에 의해 제조 가능한 범프를 사용하여 가장 적은 공간을 제공하며, 구조물(3 및 4) 사이의 교차없는 전기 접속을 가능하게 한다. 추가로 상기 콘택팅 방식을 통해 칩이 기계적 또는 열적 부하에 의해 변형될 위험이 상당히 감소된다.

도 1에 따라 도체 레일, 예컨대 구리 레일 내지는 구조물(7)에 의한 본딩 연결 내지는 납땜 연결을 가능하게 하기 위해, 범프(10)쪽 방향으로 고려해 볼 때, 구리 레일상에 화학적으로 또는 갈바닉적으로 금속층, 예컨대 니켈, 팔라듐 또는 금이 적층되거나, 또는 납땝 가능한 층, 예컨대 Su 또는 SuPb가 적층된다.

스트립형 전기 콘택 부재(7, 11) 및 콘택부(12)는 전도성 구리층으로 만들어진다.

전기 콘택팅은 도면에 도시되지 않은, 베이스 플레이트(15)의 외부 전기 접속 부재에 의해 콘택부(12) 영역내에서 SMT 기술로 이루어지며, 더 바람직하게는 칩의 중앙, 즉 칩(1)의 대칭축 영역에서 이루어진다. 또한 전술한 범프 콘택팅과 마찬가지로 칩 중앙에 설치된 콘택팅도 서로 상호작용을 하는 개별 재료들의 상이한 열적 팽창 계수에 의해 발생할 수 있는 칩(1)의 변형이 최소화되도록 돕는다.

구형 땜납 또는 범프가 바람직하게는 마이크로 볼 그리드 어레이(Mikro Ball Grid Array) 방식에 따라 콘택부(12)에 배치된다. 또한 전기적으로 접속되지 않은 콘택부(12)의 추가 구형 땜납이 베이스 플레이트(15)상에 또는 스위칭 캐리어에 접촉된 마이크로 볼 그리드 어레이의 기계적 안정성과 신뢰도를 높이도록 돕는다.

도 3에 따른 OFW-부품의 설계는 칩(1)이 베이스 캐리어(15)에 기밀 방식으로 연결되도록 한다. 상기 목적을 위해 관통 콘택팅용 개구와 유사한 방식으로 노출된 보호막(5, 6)의 정면은 베이스 플레이트(15)와 압전 기판(1a) 사이의 전체 둘레 영역 내에서 금속층(9)에 의해 밀폐된다. 마지막으로 상기 금속층(9)은 동일하게 개별 칩(1)에 상응하게 둘러싸는 납땜 가능한 층(16)과 함께 땜납(17)에 의해 베이스 플레이트(15) 상에 납땜된다. 또한 상기 칩(1) 위에 금속 실드 또는 금속 코팅된 플라스틱 실드가 덮힐 수 있도록 추가로 HF-차폐가 요구되며, 상기 HF-차폐는 베이스 플레이트의 금속층(16)과 전기적으로 접촉된다.

Claims (12)

1. 압전 기판(1a), 상기 기판 위에 배치되는 도전성 구조물(2, 3, 4) 및 칩(1)의 도전성 구조물과 접촉되는 외부 전기 접속 부재를 갖는 베이스 플레이트(15)를 포함하는 전자 부품으로서,

   상기 도전성 구조물(2, 3, 4)을 갖는 칩 면상에 구조화된 보호막(5, 6)이 적층되고, 압전 기판(1a)의 반대편에 놓인 상기 보호막의 표면상에 스트립 형태의 전기 콘택 부재(7, 11)가 놓이며, 상기 콘택 부재(7, 11)는 한 편으로는 직접 범프(10)를 통해 칩(1)의 도전성 구조물(2, 3, 4)과 연결되고, 다른 한 편으로는 베이스 플레이트(15)의 전기 접속 부재와 교차 없이 연결되도록 구성된 전자 부품.
2. 제 1항에 있어서,

   상기 보호막(5)의 표면상에 제공된 전기 콘택 부재(7, 11)는 구조화된 도체층으로서 형성되고, 상기 도체층은 SMT 기술로 베이스 플레이트(15)의 전기 접속 부재와 연결되는 전자 부품.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 구조화된 도체층은 구리층인 전자 부품.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 콘택 부재(7, 11)는 스트립형으로 형성되고, 칩 중앙 내지는 칩(1)의 대칭축 영역에 존재하는 콘택부(12)에 의해 베이스 플레이트(15)의 전기 접속 부재와 접촉되는 전자 부품.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 구리층(7)은 구형 땜납(10) 쪽으로 향한 영역내에 금층으로 덮힌 니켈층을 갖는 전자 부품.
6. 제 1항에 있어서,

   상기 보호막(5, 6)은 폴리이미드막 또는 폴리에스테르막인 전자 부품.
7. 제 1항에 있어서,

   상기 다층 보호막(5, 6)의 커버막(5)은 구조화된 세라믹 막인 전자 부품.
8. 제 1항에 있어서,

   금속 코팅된 막(7) 및 절연층(5)으로 구성된 구조화된 금속 화합물이 적층된 구조화된 보호막(6)이 제공되는 전자 부품.
9. 제 1 항 또는 제 2 항에 있어서,

   마이크로 볼 그리드 어레이(Mikro Ball Grid Array) 방식에 따라 상기 전기 콘택 부재(7, 11)의 콘택부(12)에 구형 땜납이 배치되는 전자 부품.
10. 제 1 항에 있어서,

    상기 보호막(5, 6)의 정면은 베이스 플레이트(15)와 압전 기판(1a) 사이의 전체 영역을 둘러싸는 영역 내에서 상기 보호막을 둘러싸는 금속층(9)에 의해 기밀방식으로 밀폐되는 전자 부품.
11. 제 10항에 있어서,

    상기 금속층(7)은 땜납(17)에 의해서 납땜 가능한 층(16)과 함께 베이스 플레이트(15) 상에 납땜되는 전자 부품.
12. 제 1 항, 10 항 및 제 11 항 중 어느 한 항에 있어서,

    웨이퍼(20) 상에 각각 금속층(9)으로 둘러싸인 칩(1)들로 구성되어 있고, 상기 금속층(9)은 이웃하는 금속층을 따라 칩(1)으로 분리될 수 있는 전자 부품.

Images