KR100563169B1 - 레벨 변환 회로를 갖는 액정 표시 장치 - Google Patents

레벨 변환 회로를 갖는 액정 표시 장치 Download PDF

Info

Publication number
KR100563169B1
KR100563169B1 KR1019990023372A KR19990023372A KR100563169B1 KR 100563169 B1 KR100563169 B1 KR 100563169B1 KR 1019990023372 A KR1019990023372 A KR 1019990023372A KR 19990023372 A KR19990023372 A KR 19990023372A KR 100563169 B1 KR100563169 B1 KR 100563169B1
Authority
KR
South Korea
Prior art keywords
transistor
electrode
source
transistors
drain electrode
Prior art date
Application number
KR1019990023372A
Other languages
English (en)
Other versions
KR20000006330A (ko
Inventor
사또히데오
미까미요시로
가게야마히로시
오오꾸보다쯔야
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20000006330A publication Critical patent/KR20000006330A/ko
Application granted granted Critical
Publication of KR100563169B1 publication Critical patent/KR100563169B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B50/00—Making rigid or semi-rigid containers, e.g. boxes or cartons
    • B31B50/14—Cutting, e.g. perforating, punching, slitting or trimming
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31B2120/00—Construction of rigid or semi-rigid containers
    • B31B2120/30—Construction of rigid or semi-rigid containers collapsible; temporarily collapsed during manufacturing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal (AREA)

Abstract

고속 동작이 가능하며, 트랜지스터 용량이 작은 레벨 변환 회로를 갖는 액정 표시 장치를 제공한다. 액정 표시 장치에 있어서, 표시부의 화소를 구동하는 신호 회로와 주사 회로에 레벨 변환 회로를 설치하고, 레벨 변환 회로는 게이트 전극을 제1 바이어스 전압원에 접속한 제1, 제2 트랜지스터(111, 112)와, 게이트 전극을 제2 바이어스 전압원에, 소오스 전극을 전원에 접속한 제3, 제4 트랜지스터(121, 122)로 구성하며, 제1, 제2 트랜지스터의 드레인 전극과 제3, 제4 트랜지스터의 드레인 전극을 서로 접속하고, 제1, 제2 트랜지스터의 소오스 전극에 서로 극성이 다른 저진폭의 신호를 입력하여, 제1, 제2 트랜지스터의 드레인 전극으로부터 서로 극성이 다른 고진폭의 신호를 인출한다.
액정 표시 장치, 표시부, 화소, 주사 회로, 구동 회로

Description

레벨 변환 회로를 갖는 액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE HAVING LEVEL TRANSFORM CIRCUIT}
도 1은 본 발명의 액정 표시 장치에 있어서의 레벨 변환 회로의 제1 실시 형태를 도시한 도면.
도 2는 본 발명의 레벨 변환 회로의 동작을 도시한 설명도.
도 3은 본 발명의 액정 표시 장치에 있어서의 레벨 변환 회로의 제2 실시 형태를 도시한 도면.
도 4는 본 발명의 액정 표시 장치에 있어서의 레벨 변환 회로의 제3 실시 형태를 도시한 도면.
도 5는 본 발명의 액정 표시 장치에 있어서의 레벨 변환 회로의 제4 실시 형태를 도시한 도면.
도 6은 본 발명의 다입력형의 레벨 변환 회로의 제5 실시 형태를 도시한 도면.
도 7은 본 발명의 레벨 변환 회로를 적용한 로직 입력 회로의 한 실시 형태를 도시한 도면.
도 8은 본 발명의 액정 표시 장치의 한 실시 형태를 도시한 도면.
도 9는 종래예의 차동 입력형의 레벨 변환 회로를 도시한 회로 구성도.
<도면의 주요 부분에 대한 부호의 설명>
111, 112, 213, 214: 입력 트랜지스터
121, 122, 211, 212: 부하 트랜지스터
131, 132: 바이어스용 트랜지스터
본 발명은 신호를 낮은 전압 진폭에서 높은 전압 진폭으로 변환하는 레벨 변환 회로를 갖는 액정 표시 장치에 관한 것으로, 특히 박막 트랜지스터를 이용한 액정 표시 장치의 클럭 및 데이터 인터페이스에 있어서의 레벨 변환 회로에 관한 것이다.
액정 표시 장치의 클럭 및 데이터 인터페이스에 이용되는 레벨 변환 회로는 JP-A6-216753, JP-A6-283979 등에 기재되어 있다. 이들 종래 기술에 기재한 레벨 변환 회로는 다결정 실리콘의 박막 트랜지스터(TFT)나 실리콘 단결정상의 MOS 트랜지스터를 이용한다. 이 레벨 변환 회로는 낮은 전압 진폭의 입력 신호를 액정 표시 장치의 구동 회로에 사용하기 위해, 높은 전압 진폭의 출력 신호로 변환하는 것이다. 이 입력 신호는, 예를 들면 범용 LSI에 사용되는 5V 또는 3.3V의 전압 진폭이다. 또한, 이 출력 신호는, 예를 들면 내장 회로의 전원 전압에 대응하는 12V 또는 15V의 전압 진폭이다.
이 레벨 변환 회로에는, 서로 역상인 신호를 입력하는 차동 입력형 및 독립 한 신호를 입력하는 단상 입력형이 있다. 차동 입력형은 비교적 고속 동작의 클럭 인터페이스에 이용되며, 단상 입력형은 데이터 인터페이스에 이용된다.
도 9에 JP-A6-216753에 기재되어 있는 차동 입력형의 레벨 변환 회로의 일례를 도시한다. 이 종래 기술에 기재한 레벨 변환 회로(800)는 한 쌍의 입력 트랜지스터(811, 812), 한 쌍의 부하 트랜지스터(813, 814), 한 쌍의 정전류원(815, 816), 한 쌍의 레벨 시프트 트랜지스터(817, 818)로 구성된다. 입력 트랜지스터(811, 812)와 레벨 시프트 트랜지스터(817, 818)는 N형의 TFT이다. 각각의 부하 트랜지스터(813, 814)는 P형의 TFT이다. 레벨 시프트 트랜지스터(817, 818)는 드레인 전극과 게이트 전극을 서로 접속하며, 각각의 소오스 전극을 입력 단자 VIN1, VIN2에 접속한다. 또한, 드레인 전극과 게이트 전극의 접속점에는, 정전류원(815, 816)과 입력 트랜지스터(811, 812)의 게이트 전극을 접속한다. 입력 트랜지스터(811, 812)의 각 소오스 전극은 접지하고, 각각의 드레인 전극은 각각 출력 단자 VOUT1, VOUT2에 접속한다. 부하 트랜지스터(813, 814)의 각 드레인 전극은 각각 출력 단자 VOUT1, VOUT2에 접속된다. 각각의 게이트 전극은 각각 출력 단자 VOUT2, VOUT1에, 각각의 소오스 전극은 전원 VDD에 접속되어 있다.
이와 같이, 접속된 레벨 변환 회로(800)에는, 서로 역상의 신호 VIN1, VIN2가 공급된다. 여기서, 레벨 변환 회로의 동작 상태, 입력 단자 VIN1, VIN2에 입력되는 전압을 각각 3.3V, 0V로 하고, 전원 VDD의 전압을 15V로 하여, 각각의 N형 트랜지스터의 임계치 전압을 2V로 가정하여 설명한다. 레벨 시프트 트랜지스터(817, 818)는 입력 신호 VIN1, VIN2를 각각 임계치 전압분 만큼 높게 하도록 동작하기 때문에, 입력 트랜지스터(811, 812)의 게이트 전극에는 각각 5.3V, 2V의 전압이 인가된다. 이 결과, 입력 트랜지스터(811, 812)는 각각 도통, 비도통의 상태가 되며, 출력 단자 VOUT1는 0V가 된다. 이 출력 단자 VOUT1은 부하 트랜지스터(814)의 게이트 전극에 접속되기 때문에, 부하 트랜지스터(814)는 도통 상태가 되며, 출력 단자 VOUT2의 전압은 15V가 된다. 또한, 이 출력 단자 VOUT2에 게이트 전극을 접속하는 부하 트랜지스터(814)는 비도통 상태가 되기 때문에, 출력 단자 VOUT1은 0V를 유지한다.
다음에, 상술한 상태로부터 입력 단자 VIN1, VIN2의 전압이 각각 0V, 3.3V로 변화할 때의 동작을 설명한다. 입력 단자 VIN1, VIN2의 전압이 각각 0V, 3.3V로 변화하면, 입력 트랜지스터(811, 812)는 각각 비도통, 도통의 상태가 된다. 이 때, 도통 상태로 되는 입력 트랜지스터(812)의 드레인에 접속되어 있는 부하 트랜지스터(814)는 도통 상태가 되어 있기 때문에, 입력 트랜지스터(812)와 부하 트랜지스터(814)의 도통 상태의 저항을 각각 RON2, RON4로 하면, 입력 단자의 전압이 변화한 시점의 출력 단자 VOUT2의 전압 VOUT2는 다음의 수학식으로 표현할 수 있다.
VOUT2 = RON2 / (RON2+RON4) × VDD
이 수학식 1로부터 아는 바와 같이, 입력 단자의 전압이 변화한 시점의 VOUT2의 전압은 RON2와 RON4의 분압비로 결정된다. 이 전압에서, 부하 트랜지스터(813)는 도통 상태가 되며, 출력 단자 VOUT1은 15V로 변화한다. 이 출 력 단자 VOUT1이 15V로 변화함으로써, 부하 트랜지스터(814)의 저항은 증가하고, 최종적으로 비도통 상태가 된다. 이 결과, 출력 단자 VOUT2의 전압은 0V가 된다. 여기서, 입력 트랜지스터(812)가 비도통 상태로 된 후부터 출력 단자 VOUT2가 0V로 될 때까지의 시간을 단축시키는데는, 수학식 1의 RON2를 작게 하여 VOUT2를 가능한한 0V에 근접시킬 필요가 있다.
한편, 단상 입력형의 레벨 변환 회로는 상기에 설명한 차동 입력형의 레벨 변환 회로를 이용하며, 한 쪽의 입력 단자에 단상 신호를 입력하며, 다른 쪽의 입력 단자에 단상 입력 진폭의 1/2 전압을 공급하는 방법이나, 다른 쪽의 입력 단자에 단상 신호를 반전하여 공급하는 방법이 채택된다.
드레인·소오스 간의 전압을 일정하게 했을 때, TFT 또는 MOS 트랜지스터의 드레인 전류는 게이트 전압과 임계치 전압 Vth의 차로 표시되는 실효 게이트 전압 VE의 2승에 비례하여 변화한다. 상기 도통 상태의 저항 RON은 이 드레인 전류에 반비례하기 때문에, 게이트 전압은 임계치 전압의 근방에서 급격히 증가한다.
상술한 레벨 변환 회로의 경우, 입력 트랜지스터(811, 812)의 게이트 전압의 차동 조건은 게이트·소오스간 전압 Vg1이 2V, Vg2가 5.3V에 상당한다. 이 5.3V에서 필요한 도통 상태의 저항을 구하는데는 입력 트랜지스터의 사이즈를 크게할 필요가 있었다. 입력 트랜지스터의 사이즈를 크게 하면, 입력 단자의 용량이 증가할 뿐만 아니라, 게이트·드레인 간의 용량도 증가한다. 또한, 도 9에 도시한 레벨 변환 회로의 입력 트랜지스터(811, 812)는 소오스 접지형의 증폭 회로를 구성하기 때문에, 게이트·드레인 간의 용량은 미러 효과에 의해 등가적으로 증폭율의 배율분 만큼 커진다. 이 등가적인 부하 용량의 증가는 고속 동작의 크기에 지장을 주었다.
또한, 종래의 단상 입력형의 레벨 변환 회로는 차동 입력형의 레벨 변환 회로보다도 복잡해진다. 이는, 예를 들면 단상 입력형의 레벨 변환 회로를 디지털 신호의 영상 신호로 동작하는 디지털형의 액정 표시 장치에 적용하는 경우, 큰 장애가 된다. 이 영상을 디지털 신호로 전송하는 경우, 그 데이터수는 영상 신호의 계조수, 액정 표시 장치의 화소수, 프레임 주파수, 레벨 변환 회로의 동작 주파수에 존재한다. 예를 들면, 계조수를 8비트, 화소수를 1280 x 1024, 프레임 주파수를 60㎐, 동작 주파수를 20㎒로 하면, 입력 데이터수는 약 32비트로도 된다.
본 발명의 과제는, 상기한 점에 비추어, 고속 동작이 가능하며, 트랜지스터 용량이 작은 레벨 변환 회로를 갖는 액정 표시 장치를 제공하는 것이다.
상기 과제는, 액정 표시 장치에 있어서, 표시부의 화소를 구동하는 신호 회로와 주사 회로에 레벨 변환 회로를 설치하고, 레벨 변환 회로는 게이트 전극을 제1 바이어스 전압원에 접속한 제1, 제2 트랜지스터와, 게이트 전극을 제2 바이어스 전압원에, 소오스 전극을 전원에 접속한 제3, 제4 트랜지스터로 구성하며, 제1, 제2 트랜지스터의 드레인 전극과 제3, 제4 트랜지스터의 드레인 전극을 서로 접속하며, 제1, 제2 트랜지스터의 소오스 전극에 서로 극성이 다른 저진폭의 신호를 입력하며, 제1, 제2 트랜지스터의 드레인 전극으로부터 서로 극성이 다른 고진폭의 신호를 인출함으로써 해결된다.
본 발명에서는, 게이트 전극을 제1 바이어스 전압원으로 바이어스한 제1, 제2 트랜지스터와, 게이트 전극을 제2 바이어스 전압원으로 바이어스한 제3, 제4 트랜지스터의 드레인·소오스 간의 저항 비율로 출력 전압이 결정된다. 여기서, 제3, 제4 저항은 동작 속도가 허용한 범위에서 크게 할 수 있다. 또한, 제1, 제2 트랜지스터의 게이트 전극은 고정 전위로 바이어스하기 때문에, 드레인·소오스 간의 용량은 제1, 제2 증폭율에 의존하지 않는다. 이로 인해, 본 발명의 레벨 변환 회로는 고속으로 동작함과 동시에, 트랜지스터의 사이즈를 저감할 수 있게 된다.
이하, 본 발명의 실시 형태를 도면을 이용하여 설명한다.
도 1은, 본 발명의 액정 표시 장치에 있어서의 레벨 변환 회로의 제1 실시예를 도시한다. 본 실시예의 레벨 변환 회로는 레벨 변환부(100)와 파형 정형부(200)를 갖는 구성이다.
레벨 변환부(100)는 입력 트랜지스터(111, 112)와 부하 트랜지스터(121, 122), 바이어스용 트랜지스터(131, 132)를 갖고 있다. 입력 트랜지스터(111, 112)는, 각각의 트랜지스터의 게이트 전극을 바이어스 전원 VBIAS에, 각각의 소오스 전극을 입력 단자 VIN1, VIN2에, 각각의 드레인 전극을 출력 Vo1, Vo2에 접속한다. 부하 트랜지스터(121, 122)는 게이트 전극을 공통으로 하여 바이어스용 트랜지스터(132)에, 소오스 전극을 전원 VDD에, 각각의 드레인 전극을 출력 단자 Vo1, Vo2에 접속한다. 바이어스용 트랜지스터(131)는 게이트 전극을 바이어스 전원 VBIAS에, 소오스 전극을 접지점에, 드레인 전극을 바이어스용 트랜지스터(132) 의 게이트 전극과 드레인 전극에 접속한다. 여기서, 바이어스용 트랜지스터(132)와 부하 트랜지스터(121, 122)는 소위 전류 미러 회로를 구성한다.
한편, 파형 정형부(200)는 입력 트랜지스터(213, 214)와 부하 트랜지스터(211, 212)를 갖는다. 입력 트랜지스터(213, 214)는 P형, 부하 트랜지스터는 N형 트랜지스터를 이용한다. 이 구성은 종래예에서 도시한 레벨 변환 회로(800)와는 트랜지스터의 도전형이 역으로 된다는 점과 입력이 높은 전압 진폭인 점이 다른 등가한 회로이다.
이와 같이 접속된 레벨 변환 회로(100)의 한 쌍의 입력 트랜지스터(111, 112)의 게이트 전극에는, 서로 역상의 신호 VIN1, VIN2가 공급된다. 이 신호 VIN1, VIN2의 신호 레벨은, 예를 들면 0V, 3.3V의 저진폭의 전압이며, 전원 VDD의 전압은 15V, 바이어스 전원 VBIAS의 전압은 VIN1, VIN2의 최대 전압을 일으키는 전압이다. 본 실시예에서는, 이 바이어스 전원 VBIAS의 전압을, 예를 들면 5.3V로 하여 설명한다.
이 조건에 있어서의 동작을 도 2를 이용하여 설명한다. 여기서는, 입력 신호 VIN1에 대한 출력 Vo1의 응답을 나타낸다. 입력 신호 VIN1이 0V와 3.3V일 때, 입력 트랜지스터(111)의 게이트·소오스 간의 전압 VgsL, VgsH는 각각 5.3V, 2V가 된다. 이들 전압에 대응하는 입력 트랜지스터(111)의 드레인·소오스 간의 저항치 RdsL, RdsH는 RdsL<RdsH가 되기 때문에, 출력 전압 Vo1은 입력 신호 VIN1과 동상의 관계가 된다. 이 때의 출력 전압 Vo1의 바이어스의 출력 전압 VOH(입력 트랜지스터(111)는 비도통 상태)와 로우 레벨의 출력 전압 VOL(입력 트랜지스터(111)는 도 통 상태)은 부하 트랜지스터(121)의 소오스·드레인 간의 저항치 RL1과, 입력 트랜지스터(111)의 드레인·소오스 간의 저항치 RdsL 또는 RdsH와의 분압이 되기 때문에, 도 2에 도시한 바와 같이 전원 전압 VDD 또는 0V에서 약간 벗어난다.
입력 신호 VIN2에 대한 Vo2의 응답은 도시하지 않았지만, VIN1의 응답과 역상의 관계가 된다. 즉, 레벨 변환부(100)의 입력 VIN1, VIN2와 출력 Vo1, Vo2의 관계는 동상이 되며, 그 출력 전압은 전원 전압 VDD 또는 0V에서 약간 벗어난다.
다음에, 파형 정형부(200)는 상술한 바와 같이 입력 트랜지스터(213, 214)와 부하 트랜지스터(211, 212)로 구성되어 있다. 입력 트랜지스터(213, 214)는 P형 TFT이며, 부하 트랜지스터(211, 212)는 N형 TFT이다. 입력 트랜지스터(213, 214)의 각 게이트 전극은 각각 레벨 변환부(100)의 출력 단자 Vo1, Vo2에, 각각의 드레인 전극은 각각 출력 단자 VOUT1, VOUT2에, 각각의 소오스 전극은 전원 VDD에 접속한다. 또한, 부하 트랜지스터(211, 212)의 각 드레인 전극은 각각 출력 단자 VOUT1, VOUT2에, 각각의 게이트 전극은 각각 출력 단자 VOUT2, VOUT1에, 각각의 소오스 전극은 접지점에 접속한다.
이와 같이 접속된 파형 정형부(200)는, 도 9에 도시한 종래예의 입력 트랜지스터(811, 812), 및 부하 트랜지스터(813, 814)로 구성되는 회로와 트랜지스터의 도통형은 상이한 것의 등가 회로이다.
본 실시예가 도 9에 도시한 종래예와 다른 것은, 입력 신호가 레벨 변환부(100)에서 증폭되며, 전원 전압에 거의 동일한 진폭으로 된다는 점이다. 이로 인해, 종래예의 과제였던 입력 트랜지스터의 사이즈는 커질 필요가 없으며, 고 속 동작이 가능해진다.
상세히 설명하면, 본 실시예의 레벨 변환 회로는, 바이어스 전원 VBIAS의 전압으로 입력 트랜지스터(111, 112)에 인가하는 게이트 전압을 제어한다. 이로 인해, 바이어스 전원 VBIAS로 입력 트랜지스터(111, 112) 및 부하 트랜지스터(121, 112)의 드레인 전류 동작점을 고전류로 하는 것이기 때문에, 고속 동작이 가능해진다. 또한, 입력과 출력의 관계는 동상이 되기 때문에, 미러 효과에 의한 용량의 증가를 방지할 수 있다. 이 점에서도, 고속 동작이 가능해진다.
또한, 본 실시예에서는, 레벨 변환 회로를 트랜지스터만으로 구성하기 때문에, 제조상에서 제작하기 쉽다는 이점이 있다. 또한, 본 실시예에서는, 바이어스용 트랜지스터(131)와 입력 트랜지스터(111, 112)는 함께 N형 트랜지스터로 구성하며, 부하 트랜지스터(121, 122)의 전류를 바이어스용 트랜지스터(132)에서 제어하는 것으로, 이 전류와 입력 트랜지스터(111, 112)의 저항에서 출력 전압을 발생한다. 따라서, 이 구성에 의해, 트랜지스터 특성의 변동에 대한 출력 전압의 변동을 억제할 수 있으며, 제조상에서 수율을 향상할 수 있다.
도 3은 본 발명의 제2 실시예를 도시한다. 본 실시예는 파형 정형부(200)의 구성에서, 상술한 제1 실시예(도 1)의 구성과 다르다. 본 실시예의 파형 정형부(200)는 N형의 부하 트랜지스터(221, 222)와 P형의 입력 트랜지스터(223, 224)로 구성된다. N형 트랜지스터(221, 222)는 소오스 전극을 접지하고, 각각의 게이트 전극을 입력 단자 VIN1, VIN2에, 각각의 드레인 전극을 P형 트랜지스터(223, 224)의 드레인 전극에 각각 접속한다. P형 트랜지스터(223, 224) 는 소오스 전극을 전원 VDD에, 게이트 전극을 레벨 변환부(100)의 출력 Vo1, Vo2에 접속한다.
이 파형 정형부(200)의 동작을 설명한다. 동작 조건의 일례로서, 입력 단자 VIN1, VIN2의 전압은 각각 3.3V, 0V, 전원 VDD는 15V, 바이어스 전원의 전압은 5.3V로 한다. 이 경우, N형 트랜지스터(221, 222)의 게이트 전극에 각각 3.3V, 0V가 인가되고, 각각의 트랜지스터는 각각 도통 및 비도통 상태가 된다. 한편, 레벨 변환부(100)의 출력이 입력되는 P형 트랜지스터(223, 224)의 게이트 전극에는 각각 약 15V의 전압과 약 0V의 전압이 입력된다. 따라서, 각각의 트랜지스터는 각각 비도통 및 도통 상태가 된다. 이 경우, 출력 단자 VOUT1, VOUT2는 각각 0V, 15V가 되며, 3.3V, 0V의 저진폭의 전압 신호를 0V, 15V의 큰 진폭의 전압 신호로 변환한다.
본 실시예에서는, 파형 정형부(200)의 N형의 부하 트랜지스터와 P형의 입력 트랜지스터의 게이트 전극을 각각 0V, 15V을 기준으로 하여 독립적으로 제어하기 때문에, 전원 전압 VDD의 변동에 대해서도 안정하게 동작할 수 있다.
도 4는 본 발명의 제3 실시예를 도시한다. 본 실시예는 파형 정형부(200)의 구성에 있어서, 제1 실시예(도 1)와 다르다. 본 실시예의 파형 정형부(200)는 N형의 부하 트랜지스터(231, 232)와 P형의 입력 트랜지스터(233, 234)를 갖는 구성이다. N형의 부하 트랜지스터(231)와 P형의 입력 트랜지스터(233) 및 N형의 부하 트랜지스터(232)와 P형의 입력 트랜지스터(234)는 인버터 회로를 구성한다.
이 파형 정형부(200)의 동작을 설명한다. 동작 조건의 일례로서, 입력 단자 VIN1, VIN2의 전압은 각각 3.3V, 0V, 전원 VDD는 15V, 바이어스 전원의 전압은 5.3V로 한다. 이 경우, 입력 트랜지스터(111, 112)는 각각 비도통 상태, 도통 상태가 되기 때문에, 레벨 변환부(100)의 출력 Vo1, Vo2는 각각 약 15V, 약 0V가 된다. 이들 전압은 인버터 회로에서 파형 정형되어 증폭되기 때문에, 출력 단자 VOUT1, VOUT2는 각각 0V, 15V가 된다.
본 실시예에 있어서, 입력 단자에 공급되는 3.3V, 0V의 저진폭의 전압 신호를 0V, 15V의 큰 진폭의 전압 신호로 변환할 수 있다.
도 5는 본 발명의 제4 실시예를 도시한다. 본 실시예는 레벨 변환부(100)의 구성에 있어서 제1 실시예(도 1)와 다르다. 본 실시예의 레벨 변환부(100)는 도 1에 도시한 제1 실시예의 변환 회로부의 구성과, 도 1의 부하 트랜지스터(121, 122)를 저항체(141, 142)로 구성한 점에서 다르다.
이 레벨 변환부(100)의 동작을 설명한다. 동작 조건의 일례로서, 입력 단자 VIN1, VIN2의 전압은 각각 3.3V, 0V, 전원 VDD는 15V, 바이어스 전원의 전압은 5.3V로 하여 설명한다. 이 경우, 입력 트랜지스터(111, 112)는 각각 비도통 상태, 도통 상태가 된다. 이 결과, 레벨 변환부(100)의 출력 Vo1, Vo2는 각각 약 15V, 약 0V가 된다. 이들 전압은 파형 정형부(200)에서 파형 정형되기 때문에, 출력 단자 VOUT1, VOUT2는 각각 0V, 15V가 된다.
본 실시예에 있어서도, 입력 단자에 공급되는 3.3V, 0V의 저진폭의 전압 신호를 0V, 15V의 큰 진폭의 전압 신호로 변환할 수 있다.
도 6은 본 발명의 제5 실시예이며, 다입력형의 레벨 변환 회로를 도시한다. 본 실시예는 도 3의 레벨 변환부를 다입력형으로 한 구성이다. 본 실시예의 레벨 변환 회로(500)는 N개의 입력 트랜지스터(511-51N), N개의 부하 트랜지스터(521-52N), 바이어스용 트랜지스터(531, 541)로 구성된다. 입력 트랜지스터(511-51N)의 각 소오스 전극은 N개의 입력 단자 V11-V1(N)에 접속된다. 또한, 이 입력 트랜지스터의 각 드레인 전극은 N개의 부하 트랜지스터(521-52N)의 각 드레인 전극과, N개의 출력 단자 Vo1-Vo(N)에 접속된다.
본 실시예에서는, 입력 트랜지스터와 부하 트랜지스터의 2개의 트랜지스터를 추가하는 것으로, 입력수를 증가할 수 있다.
도 7은 본 발명의 레벨 변환 회로를 적용한 로직 입력 회로의 한 실시예를 도시한다. 본 실시예는 차동 입력형의 레벨 변환 회로(100)와, 다입력형의 레벨 변환 회로(500), N개의 래치 회로(611-61N)를 갖는 래치 회로(600)를 도시한다.
여기서, 차동 입력형의 레벨 변환 회로(100)는 낮은 전압 진폭의 차동 클럭 신호 CK1, CK2를 입력하여 높은 전압 진폭으로 변환한 차동 클럭 신호를 래치 회로(611-61N)에 출력한다. 다입력형의 레벨 변환 회로(500)는 N개의 낮은 전압 진폭의 데이터 신호 D1-D(N)를 입력하여, 높은 전압 진폭으로 변환한 데이터 신호를 각각의 래치 회로(611-61N)에 출력한다. 래치 회로부(600)의 각 래치 회로는 높은 전압 진폭의 클럭 신호와 데이터 신호를 입력하여 동작하며, N개의 래치 데이터 O1-O(N)를 출력한다.
도 8은 본 발명의 액정 표시 장치의 한 실시예를 도시한 시스템의 구성예이다. 이 시스템은 영상 신호 발생 장치(80), 영상 신호 처리 회로(60), 타이밍 제 어 회로(70), 액정 표시 패널(10)을 갖는 것이다. 여기서, 액정 표시 패널(10)은 매트릭스 형태로 배치한 복수의 화소로 이루어지는 표시부(20), 이들 화소를 구동하는 신호 회로(30)와 주사 회로(40), 차동 입력형 레벨 변환 회로(700), 다입력형 레벨 변환 회로(500a, 500b), 데이터 래치 회로(600)로 구성한다. 이 중에서, 차동형 레벨 변환 회로(700)는 제1 내지 제4 실시예로서 설명한 레벨 변환부(100)와 파형 정형부(200)로 구성하며, 다입력형 레벨 변환 회로(500a, 500b)는 제5 실시 형태로서 설명한 다입력형 레벨 변환 회로(500)에, 데이터 래치 회로(600)는 도 7에 도시한 래치 회로(600)에 대응한다.
이 시스템의 동작을 설명한다. 영상 신호 발생 장치(80)는 영상 신호(81)를 영상 신호 처리 회로(60)에, 클럭 신호(85), 수평 동기 신호(86), 수직 동기 신호(87)를 타이밍 제어 회로(70)에 각각 출력한다. 영상 신호 처리 회로(60)는 입력한 영상 신호(81)를 직렬-병렬 변환 처리에 의해 신호 주파수를 낮춰 n 병렬의 영상 신호 D1-Dn로 하며, 액정 표시 패널(10)의 다입력형 레벨 변환 회로(500a)에 출력한다. 이 영상 신호 D1-Dn은 다입력형 레벨 변환 회로(500a)에 의해 고진폭의 신호로 변환됨과 동시에, 데이터 래치 회로(600)에 저장된다. 데이터 래치 회로(600)는 이 저장된 고진폭의 영상 신호 HD1-HDn을 신호 회로(30)에 출력한다.
한편, 타이밍 제어 회로(70)는 입력한 클럭 신호(85), 수평 동기 신호(86), 수직 동기 신호(87)에 따라, 영상 신호 D1-Dn을 인입하기 위한 클럭 신호(71)를 액정 표시 패널(10)의 차동 입력형 레벨 변환 회로(700)에 출력하고, 신호 회로(30)와 주사 회로(40)를 구동하기 위한 제어 신호(72-75)를 액정 표시 패널의 다입력형 레벨 변환 회로(500b)에 출력한다. 차동 입력형 레벨 변환 회로(700)는 클럭 신호(71)를 고진폭의 클럭 신호로 변환하고, 데이터 래치 회로(600)에 출력한다. 다입력형 레벨 변환 회로(500b)는 제어 신호(72-75)를 고진폭의 신호로 변환하며, 신호 회로(30)를 제어하는 클럭 신호 HCK, 개시 신호 HST와, 주사 회로(40)를 제어하는 클럭 신호 VCK, 개시 신호 VST를 출력한다. 표시부(20)는 신호 회로(20)와 주사 회로(40)의 출력에 의해 제어되며, 영상 신호 D1-Dn에 대응한 영상을 표시한다.
이 액정 표시 장치에서는, 제1 내지 제4 실시예로서 도시한 레벨 변환부(100)와 파형 정형부(200)를 갖는 레벨 변환 회로와, 제5 실시예로서 도시한 다입력형 레벨 변환 회로(500)를 이용함으로써 액정 표시 패널의 입력을 저진폭으로 할 수 있기 때문에, 영상 신호 처리 회로(60) 및 타이밍 제어 회로(70)의 출력 회로를 간단히 구성할 수 있다. 또한, 전자파의 불요복사를 저감할 수 있다.
또, 본 발명의 실시예는 TFT를 이용한 예로 도시하였지만, 이들은 단결정 실리콘의 MOS 트랜지스터를 이용해도 동일한 효과를 얻을 수 있다.
또한, 본 발명의 트랜지스터는 N, P의 도전형을 역전해도 동일한 효과를 얻을 수 있다.
또한, 레벨 변환 회로의 바이어스 전원에 의해 입력 트랜지스터 및 부하 트랜지스터의 드레인 전류 동작점을 고전류로 할 수 있기 때문에, 고속 동작을 가능하게 함과 동시에, 트랜지스터의 사이즈를 저감할 수 있다.
또한, 레벨 변환 회로를 트랜지스터만으로 구성하기 때문에, 제조상에서의 제작하기 쉬우며, 부하 트랜지스터의 전류를 바이어스용 트랜지스터에서 제어하고, 이 전류와 입력 트랜지스터의 저항으로 출력 전압을 발생하기 때문에, 트랜지스터 특성의 변동에 대한 출력 전압의 변동을 억제할 수 있으며, 제조상에서 수율을 향상할 수 있다.
본 발명의 레벨 변환 회로를 액정 표시 장치의 표시부의 화소를 구동하기 위한 신호 회로와 주사 회로에 이용한다. 물론 신호 회로와 주사 회로 중 어느 쪽이 한 쪽에 이용해도 좋다.

Claims (30)

  1. 매트릭스 형태로 배치된 복수의 화소를 갖는 표시부와, 상기 복수의 화소를 구동하기 위한 신호 회로 및 주사 회로를 포함하고, 상기 신호 회로 및 상기 주사 회로에는 레벨 변환 회로가 접속된 액정 표시 장치로서,
    상기 레벨 변환 회로는,
    제1 트랜지스터 및 제2 트랜지스터 - 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 게이트 전극은 바이어스 전압원에 접속됨 -; 및
    상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극과 전원 사이에 접속된 제1 저항 소자 및 제2 저항 소자
    를 포함하고,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 소오스 전극에는, 서로 극성이 다른 저진폭의 화소 구동 신호가 입력되며,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극으로부터는, 서로 극성이 다른 고진폭의 화소 구동 신호가 출력되는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 제1 저항 소자 및 상기 제2 저항 소자는 각각 제3 트랜지스터 및 제4 트랜지스터의 형태로 제공되며, 이들의 각 게이트 전극은 고정 전압으로 바이어스되는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 레벨 변환 회로는 파형 정형부를 구비하고,
    상기 파형 정형부는 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 및 제8 트랜지스터로 이루어지며,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 게이트 전극은 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극에 접속되고,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 드레인 전극은 상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 드레인 전극에 접속되며,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 소오스 전극은 접지에 접속되고,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 소오스 전극은 전원에 접속되며,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 게이트 전극은 상기 제8 트랜지스터 및 상기 제7 트랜지스터의 각 드레인 전극에 접속되는 액정 표시 장치.
  4. 제1항에 있어서,
    상기 레벨 변환 회로는 파형 정형부를 구비하고,
    상기 파형 정형부는 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 및 제8 트랜지스터로 이루어지며,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 게이트 전극은 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극에 접속되고,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 드레인 전극은 상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 드레인 전극에 접속되며,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 소오스 전극은 접지에 접속되고,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 소오스 전극은 전원에 접속되며,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 게이트 전극은 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 소오스 전극에 접속되는 액정 표시 장치.
  5. 제1항에 있어서,
    상기 레벨 변환 회로는 파형 정형부를 구비하고,
    상기 파형 정형부는 제5 트랜지스터, 제6 트랜지스터, 제7 트랜지스터, 및 제8 트랜지스터로 이루어지며,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 게이트 전극은 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극에 접속되고,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 드레인 전극은 상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 드레인 전극에 접속되며,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 소오스 전극은 접지에 접속되고,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 소오스 전극은 전원에 접속되며,
    상기 제7 트랜지스터 및 상기 제8 트랜지스터의 각 게이트 전극은 상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 게이트 전극에 접속되는 액정 표시 장치.
  6. 제1항에 있어서,
    상기 바이어스 전압원의 전압은 상기 저진폭의 화소 구동 신호의 피크 전압과 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 임계치 전압과의 합에 상당하는 액정 표시 장치.
  7. 매트릭스 형태로 배치된 복수의 화소를 갖는 표시부와, 상기 화소들을 구동하기 위한 신호 회로 및 주사 회로를 포함하고, 상기 신호 회로 및 상기 주사 회로에 레벨 변환 회로가 접속되는 액정 표시 장치로서,
    상기 레벨 변환 회로는,
    각 게이트 전극이 바이어스 전압원에 접속된 복수의 트랜지스터; 및
    상기 복수의 트랜지스터의 각 드레인 전극과 전원 사이에 접속된 복수의 저항 소자
    를 포함하고,
    상기 복수의 트랜지스터의 각 소오스 전극에는, 저진폭의 복수의 화소 구동 신호가 입력되며,
    상기 복수의 트랜지스터의 각 드레인 전극으로부터는, 고진폭의 복수의 화소 구동 신호가 출력되는 액정 표시 장치.
  8. 제7항에 있어서,
    상기 복수의 저항 소자는 복수의 트랜지스터의 형태로 제공되며, 이들의 각 게이트 전극은 고정 전압으로 바이어스되는 액정 표시 장치.
  9. 제7항에 있어서,
    상기 바이어스 전압원의 전압은 상기 저진폭의 화소 구동 신호의 피크 전압과 상기 트랜지스터들 중 어느 하나의 임계치 전압과의 합에 상당하는 액정 표시 장치.
  10. 액정 표시 장치에 있어서,
    복수의 화소를 갖는 표시부와, 상기 표시부를 구동하기 위한 신호 회로 및 주사 회로를 포함하고,
    상기 신호 회로와 상기 주사 회로 중 적어도 하나에는 레벨 변환 회로가 접속되며,
    상기 레벨 변환 회로는 제1 트랜지스터 및 제2 트랜지스터 - 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 게이트 전극은 바이어스 전압원에 접속됨 - 를 포함하고,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 소오스 전극에는, 서로 극성이 다른 화소 구동 신호가 입력되며,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극과 전원 사이에는 제1 저항 소자 및 제2 저항 소자가 접속되는 액정 표시 장치.
  11. 제10항에 있어서,
    상기 레벨 변환 회로의 상기 제1 트랜지스터 및 상기 제2 트랜지스터는, 적어도 상기 입력된 화소 구동 신호보다 더 높은 진폭을 가지며 서로 극성이 다른 화소 구동 신호를 출력하며, 상기 출력되는 화소 구동 신호는 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극으로부터 출력되는 액정 표시 장치.
  12. 제11항에 있어서,
    상기 레벨 변환 회로는 상기 더 높은 진폭의 상기 화소 구동 신호의 파형을 정형하는 파형 정형부를 포함하는 액정 표시 장치.
  13. 제12항에 있어서,
    상기 파형 정형부는 제3 트랜지스터, 제4 트랜지스터, 제5 트랜지스터, 및 제6 트랜지스터를 구비하고,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터의 각 게이트 전극은 상기 더 높은 진폭의 상기 화소 구동 신호의 각 신호선에 접속됨과 함께, 상기 제1 트랜지스터 및 상기 제2 트랜지스터의 각 드레인 전극에 접속되며,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 드레인 전극은 상기 제3 트랜지스터 및 상기 제4 트랜지스터의 각 드레인 전극에 접속되고,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 소오스 전극은 접지에 접속되며,
    상기 제3 트랜지스터 및 상기 제4 트랜지스터의 각 소오스 전극은 전원에 접속되고,
    상기 제5 트랜지스터 및 상기 제6 트랜지스터의 각 드레인 전극은 상기 제6 트랜지스터 및 상기 제5 트랜지스터의 각 게이트 전극에 접속되는 액정 표시 장치.
  14. 복수의 화소를 갖는 표시부와, 상기 표시부를 구동하기 위한 신호 회로 및 주사 회로를 포함하고, 상기 신호 회로와 상기 주사 회로 중 적어도 하나에는 레벨 변환 회로가 접속되는 액정 표시 장치로서,
    상기 레벨 변환 회로는 복수의 트랜지스터 - 상기 복수의 트랜지스터의 각 게이트 전극은 바이어스 전압원에 접속됨 - 를 포함하고,
    상기 복수의 트랜지스터의 각 드레인 전극으로부터는, 상기 복수의 트랜지스터의 각 소오스 전극에 입력되는 복수의 화소 구동 신호의 진폭보다 더 높은 진폭의 복수의 화소 구동 신호가 출력되며,
    상기 복수의 트랜지스터의 각 드레인 전극과 전원 사이에는 복수의 저항 소자가 접속되는 액정 표시 장치.
  15. 제14항에 있어서,
    상기 복수의 저항 소자는 복수의 트랜지스터의 형태로 제공되며, 이들의 각 게이트 전극은 고정 전압으로 바이어스된 액정 표시 장치.
  16. 표시부를 포함하는 액정 표시 장치의 레벨 변환 회로로서,
    상기 표시부는,
    매트릭스 형태로 배치된 복수의 화소; 및
    상기 화소들을 구동하는 신호 회로 및 주사 회로
    를 포함하고,
    상기 신호 회로와 상기 주사 회로에는 상기 레벨 변환 회로가 접속되며,
    상기 레벨 변환 회로는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제1 트랜지스터 - 상기 제1 트랜지스터의 상기 게이트 전극은 바이어스 전압원에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제2 트랜지스터 - 상기 제2 트랜지스터의 상기 게이트 전극은 상기 바이어스 전압원에 접속됨 -;
    상기 제1 트랜지스터의 상기 드레인 전극과 전원 사이에 접속된 제1 저항 소자; 및
    상기 제2 트랜지스터의 상기 드레인 전극과 상기 전원 사이에 접속된 제2 저항 소자
    를 포함하고,
    상기 제1 트랜지스터의 상기 소오스 전극 및 상기 제2 트랜지스터의 상기 소오스 전극에는 서로 극성이 다른 2개의 입력 화소 구동 신호가 각각 입력되며,
    상기 제1 트랜지스터의 상기 드레인 전극 및 상기 제2 트랜지스터의 상기 드레인 전극으로부터는 서로 극성이 다른 2개의 출력 화소 구동 신호가 각각 출력되고,
    상기 2개의 출력 화소 구동 신호의 진폭은 상기 2개의 입력 화소 구동 신호의 진폭보다 더 높은 레벨 변환 회로.
  17. 제16항에 있어서,
    상기 제1 저항 소자는 고정 전압으로 바이어스된 게이트 전극을 구비한 제3 트랜지스터로 이루어지고,
    상기 제2 저항 소자는 상기 고정 전압으로 바이어스되는 게이트 전극을 구비한 제4 트랜지스터로 이루어지는 레벨 변환 회로.
  18. 제16항에 있어서,
    상기 레벨 변환 회로는 상기 2개의 출력 화소 구동 신호의 파형을 정형하는 파형 정형부를 더 포함하고,
    상기 파형 정형부는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제5 트랜지스터 - 상기 제5 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제5 트랜지스터의 상기 게이트 전극은 상기 제1 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제6 트랜지스터 - 상기 제6 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제6 트랜지스터의 상기 게이트 전극은 상기 제2 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제7 트랜지스터 - 상기 제7 트랜지스터의 상기 소오스 전극은 접지에 접속되고, 상기 제7 트랜지스터의 상기 드레인 전극은 상기 제5 트랜지스터의 상기 드레인 전극에 접속됨 -; 및
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제8 트랜지스터 - 상기 제8 트랜지스터의 상기 소오소 전극은 접지에 접속되고, 상기 제8 트랜지스터의 상기 드레인 전극은 상기 제6 트랜지스터의 상기 드레인 전극에 접속됨 -
    를 포함하며,
    상기 제7 트랜지스터의 상기 게이트 전극은 상기 제8 트랜지스터의 상기 드레인 전극에 접속되고,
    상기 제8 트랜지스터의 상기 게이트 전극은 상기 제7 트랜지스터의 상기 드레인 전극에 접속되는 레벨 변환 회로.
  19. 제16항에 있어서,
    상기 레벨 변환 회로는 상기 2개의 출력 화소 구동 신호의 파형을 정형하는 파형 정형부를 더 포함하고,
    상기 파형 정형부는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제5 트랜지스터 - 상기 제5 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제5 트랜지스터의 상기 게이트 전극은 상기 제1 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제6 트랜지스터 - 상기 제6 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제6 트랜지스터의 상기 게이트 전극은 상기 제2 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제7 트랜지스터 - 상기 제7 트랜지스터의 상기 소오스 전극은 접지에 접속되고, 상기 제7 트랜지스터의 상기 드레인 전극은 상기 제5 트랜지스터의 상기 드레인 전극에 접속되며, 상기 제7 트랜지스터의 상기 게이트 전극은 상기 제1 트랜지스터의 상기 소오스 전극에 접속됨 -; 및
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제8 트랜지스터 - 상기 제8 트랜지스터의 상기 소오소 전극은 접지에 접속되고, 상기 제8 트랜지스터의 상기 드레인 전극은 상기 제6 트랜지스터의 상기 드레인 전극에 접속되며, 상기 제8 트랜지스터의 상기 게이트 전극은 상기 제2 트랜지스터의 상기 소오스 전극에 접속됨 -
    를 포함하는 레벨 변환 회로.
  20. 제16항에 있어서,
    상기 레벨 변환 회로는 상기 2개의 출력 화소 구동 신호의 파형을 정형하는 파형 정형부를 더 포함하고,
    상기 파형 정형부는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제5 트랜지스터 - 상기 제5 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제5 트랜지스터의 상기 게이트 전극은 상기 제1 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제6 트랜지스터 - 상기 제6 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제6 트랜지스터의 상기 게이트 전극은 상기 제2 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제7 트랜지스터 - 상기 제7 트랜지스터의 상기 소오스 전극은 접지에 접속되고, 상기 제7 트랜지스터의 상기 드레인 전극은 상기 제5 트랜지스터의 상기 드레인 전극에 접속되며, 상기 제7 트랜지스터의 상기 게이트 전극은 상기 제5 트랜지스터의 상기 게이트 전극에 접속됨 -; 및
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제8 트랜지스터 - 상기 제8 트랜지스터의 상기 소오소 전극은 접지에 접속되고, 상기 제8 트랜지스터의 상기 드레인 전극은 상기 제6 트랜지스터의 상기 드레인 전극에 접속되며, 상기 제8 트랜지스터의 상기 게이트 전극은 상기 제6 트랜지스터의 상기 게이트 전극에 접속됨 -
    를 포함하는 레벨 변환 회로.
  21. 제16항에 있어서,
    상기 바이어스 전압원은 상기 2개의 입력 화소 구동 신호의 피크 전압과 상기 제1 트랜지스터 또는 상기 제2 트랜지스터의 임계치 전압과의 합에 상당하는 바이어스 전압을 출력하는 레벨 변환 회로.
  22. 표시부를 포함하는 액정 표시 장치의 레벨 변환 회로로서,
    상기 표시부는,
    매트릭스 형태로 배치된 복수의 화소; 및
    상기 화소들을 구동하는 신호 회로 및 주사 회로
    를 포함하고,
    상기 신호 회로와 상기 주사 회로에는 상기 레벨 변환 회로가 접속되며,
    상기 레벨 변환 회로는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 각각 구비하는 복수의 트랜지스터 - 상기 트랜지스터들 각각의 상기 게이트 전극은 바이어스 전압원에 접속됨 -; 및
    복수의 저항 소자 - 상기 저항 소자들 각각은 상기 트랜지스터들 각각의 상기 드레인 전극과 전원 사이에 접속됨 -
    를 포함하고,
    상기 트랜지스터들 각각의 상기 소오스 전극에는 복수의 입력 화소 구동 신호가 각각 입력되며,
    상기 트랜지스터들 각각의 상기 드레인 전극으로부터는 복수의 출력 화소 구동 신호가 각각 출력되고,
    상기 출력 화소 구동 신호의 진폭은 상기 입력 화소 구동 신호의 진폭보다 더 높은 레벨 변환 회로.
  23. 제22항에 있어서,
    상기 저항 소자들 각각은 고정 전압으로 바이어스된 게이트 전극을 구비한 개별 트랜지스터로 이루어지는 레벨 변환 회로.
  24. 제22항에 있어서,
    상기 바이어스 전압원은 상기 입력 화소 구동 신호의 피크 전압과 상기 트랜지스터들 중 어느 하나의 임계치 전압과의 합에 상당하는 바이어스 전압을 출력하는 레벨 변환 회로.
  25. 표시부를 포함하는 액정 표시 장치의 레벨 변환 회로로서,
    상기 표시부는,
    매트릭스 형태로 배치된 복수의 화소; 및
    상기 화소들을 구동하는 신호 회로 및 주사 회로
    를 포함하고,
    상기 신호 회로와 상기 주사 회로 중 적어도 하나에는 상기 레벨 변환 회로가 접속되며,
    상기 레벨 변환 회로는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제1 트랜지스터 - 상기 제1 트랜지스터의 상기 게이트 전극은 바이어스 전압원에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제2 트랜지스터 - 상기 제2 트랜지스터의 상기 게이트 전극은 상기 바이어스 전압원에 접속됨 -;
    상기 제1 트랜지스터의 상기 드레인 전극과 전원 사이에 접속된 제1 저항 소자; 및
    상기 제2 트랜지스터의 상기 드레인 전극과 상기 전원 사이에 접속된 제2 저항 소자
    를 포함하고,
    상기 제1 트랜지스터의 상기 소오스 전극 및 상기 제2 트랜지스터의 상기 소오스 전극에는 서로 극성이 다른 2개의 입력 화소 구동 신호가 각각 입력되는 레벨 변환 회로.
  26. 제25항에 있어서,
    상기 제1 트랜지스터의 상기 드레인 전극 및 상기 제2 트랜지스터의 상기 드레인 전극으로부터는 서로 극성이 다른 2개의 출력 화소 구동 신호가 각각 출력되고,
    상기 2개의 출력 화소 구동 신호의 진폭은 상기 2개의 입력 화소 구동 신호의 진폭보다 더 높은 레벨 변환 회로.
  27. 제26항에 있어서,
    상기 레벨 변환 회로는 상기 2개의 출력 화소 구동 신호의 파형을 정형하는 파형 정형부를 더 포함하는 레벨 변환 회로.
  28. 제27항에 있어서,
    상기 파형 정형부는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제3 트랜지스터 - 상기 제3 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제3 트랜지스터의 상기 게이트 전극은 상기 제1 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제4 트랜지스터 - 상기 제4 트랜지스터의 상기 소오스 전극은 상기 전원에 접속되고, 상기 제4 트랜지스터의 상기 게이트 전극은 상기 제2 트랜지스터의 상기 드레인 전극에 접속됨 -;
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제5 트랜지스터 - 상기 제5 트랜지스터의 상기 소오스 전극은 접지에 접속되고, 상기 제5 트랜지스터의 상기 드레인 전극은 상기 제3 트랜지스터의 상기 드레인 전극에 접속됨 -; 및
    소오스 전극, 드레인 전극, 및 게이트 전극을 구비하는 제6 트랜지스터 - 상기 제6 트랜지스터의 상기 소오스 전극은 접지에 접속되고, 상기 제6 트랜지스터의 상기 드레인 전극은 상기 제4 트랜지스터의 상기 드레인 전극에 접속됨 -
    를 포함하고,
    상기 제5 트랜지스터의 상기 게이트 전극은 상기 제6 트랜지스터의 상기 드레인 전극에 접속되며,
    상기 제6 트랜지스터의 상기 게이트 전극은 상기 제5 트랜지스터의 상기 드레인 전극에 접속되는 레벨 변환 회로.
  29. 표시부를 포함하는 액정 표시 장치의 레벨 변환 회로로서,
    상기 표시부는,
    매트릭스 형태로 배치된 복수의 화소; 및
    상기 화소들을 구동하는 신호 회로 및 주사 회로
    를 포함하고,
    상기 신호 회로와 상기 주사 회로 중 적어도 하나에는 상기 레벨 변환 회로가 접속되며,
    상기 레벨 변환 회로는,
    소오스 전극, 드레인 전극, 및 게이트 전극을 각각 구비하는 복수의 트랜지스터 - 상기 트랜지스터들 각각의 상기 게이트 전극은 바이어스 전압원에 접속됨 -; 및
    복수의 저항 소자 - 상기 저항 소자들 각각은 상기 트랜지스터들 각각의 상기 드레인 전극과 전원 사이에 접속됨 -
    를 포함하고,
    상기 트랜지스터들 각각의 상기 소오스 전극에는 복수의 입력 화소 구동 신호가 각각 입력되며,
    상기 트랜지스터들 각각의 상기 드레인 전극으로부터는 복수의 출력 화소 구동 신호가 각각 출력되고,
    상기 출력 화소 구동 신호의 진폭은 상기 입력 화소 구동 신호의 진폭보다 더 높은 레벨 변환 회로.
  30. 제29항에 있어서,
    상기 저항 소자들 각각은 고정 전압으로 바이어스되는 게이트 전극을 구비한 개별 트랜지스터로 이루어지는 레벨 변환 회로.
KR1019990023372A 1998-06-23 1999-06-22 레벨 변환 회로를 갖는 액정 표시 장치 KR100563169B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-192389 1998-06-23
JP19238998A JP3412131B2 (ja) 1998-06-23 1998-06-23 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20000006330A KR20000006330A (ko) 2000-01-25
KR100563169B1 true KR100563169B1 (ko) 2006-03-27

Family

ID=16290497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023372A KR100563169B1 (ko) 1998-06-23 1999-06-22 레벨 변환 회로를 갖는 액정 표시 장치

Country Status (4)

Country Link
US (4) US6392625B1 (ko)
JP (1) JP3412131B2 (ko)
KR (1) KR100563169B1 (ko)
TW (1) TW436751B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412131B2 (ja) * 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置
JP4120082B2 (ja) * 1999-02-01 2008-07-16 ソニー株式会社 レベルシフト回路、これを用いたシフトレジスタおよびこれを搭載した液晶表示装置
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
GB2349996A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
JP4743570B2 (ja) * 2001-04-10 2011-08-10 ルネサスエレクトロニクス株式会社 電源回路を内蔵した半導体集積回路および液晶表示制御装置並びに携帯用電子機器
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4831657B2 (ja) * 2005-05-18 2011-12-07 ルネサスエレクトロニクス株式会社 液晶表示駆動用半導体集積回路
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
US7823773B2 (en) * 2006-01-31 2010-11-02 CSSN Inc. Catco Scanning Solutions System and method for creating a badge for a conference or exhibition visitor from a scanned ID document
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP2018042077A (ja) * 2016-09-07 2018-03-15 ルネサスエレクトロニクス株式会社 レベルシフト回路および半導体装置
US11476853B2 (en) 2018-11-14 2022-10-18 Sony Semiconductor Solutions Corporation Level shift circuit and electronic apparatus
CN114596828B (zh) * 2022-04-25 2022-12-09 福建华佳彩有限公司 一种降低负载的12t1c gip电路及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216753A (ja) * 1992-11-25 1994-08-05 Sony Corp 低振幅入力レベル変換回路
JPH06283979A (ja) * 1993-03-26 1994-10-07 Nec Corp レベルシフタ回路
KR960002801A (ko) * 1994-06-03 1996-01-26 모리시다 요이치 레벨변환회로, 반도체집적회로 및 이들의 제어방법
JPH1084259A (ja) * 1996-09-09 1998-03-31 Nec Corp レベルシフト回路
KR0173075B1 (ko) * 1995-09-05 1999-03-30 쯔지 하루오 레벨 변환 회로

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0151839B1 (ko) * 1989-05-26 1998-12-15 야마무라 가쓰미 전원 회로
WO1993023845A1 (en) * 1992-05-14 1993-11-25 Seiko Epson Corporation Liquid crystal display and electronic equipment using the liquid crystal display
JP2586785B2 (ja) * 1993-02-01 1997-03-05 日本電気株式会社 信号レベル変換回路
US5457420A (en) 1993-03-26 1995-10-10 Nec Corporation Inverter circuit and level shifter circuit for providing a high voltage output
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
US6061131A (en) * 1997-01-08 2000-05-09 Horiba, Ltd. Optical axis adjustment apparatus and method for particle size distribution measuring equipment
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP3552500B2 (ja) * 1997-11-12 2004-08-11 セイコーエプソン株式会社 論理振幅レベル変換回路，液晶装置及び電子機器
JP3412131B2 (ja) * 1998-06-23 2003-06-03 株式会社日立製作所 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216753A (ja) * 1992-11-25 1994-08-05 Sony Corp 低振幅入力レベル変換回路
JPH06283979A (ja) * 1993-03-26 1994-10-07 Nec Corp レベルシフタ回路
KR960002801A (ko) * 1994-06-03 1996-01-26 모리시다 요이치 레벨변환회로, 반도체집적회로 및 이들의 제어방법
KR0173075B1 (ko) * 1995-09-05 1999-03-30 쯔지 하루오 레벨 변환 회로
JPH1084259A (ja) * 1996-09-09 1998-03-31 Nec Corp レベルシフト回路

Also Published As

Publication number Publication date
JP3412131B2 (ja) 2003-06-03
US20040196249A1 (en) 2004-10-07
US7460100B2 (en) 2008-12-02
US6919873B2 (en) 2005-07-19
US6714184B2 (en) 2004-03-30
TW436751B (en) 2001-05-28
US20020140660A1 (en) 2002-10-03
US20060007216A1 (en) 2006-01-12
JP2000010533A (ja) 2000-01-14
KR20000006330A (ko) 2000-01-25
US6392625B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
US7460100B2 (en) Liquid crystal display apparatus having level conversion circuit
US7196568B2 (en) Input circuit, display device and information display apparatus
CN101174397B (zh) 数据驱动器及显示装置
US6731170B2 (en) Source drive amplifier of a liquid crystal display
US7408544B2 (en) Level converter circuit and a liquid crystal display device employing the same
JP3368819B2 (ja) 液晶駆動回路
KR100648139B1 (ko) 전원 발생 회로 및 그 발생 방법, 및 액정 표시 장치
US6628261B1 (en) Liquid crystal display panel drive circuit and liquid crystal display apparatus having two sample/hold circuits coupled to each signal line
KR20030063188A (ko) 전기 회로
US8384643B2 (en) Drive circuit and display device
US11120772B1 (en) Source driving circuit, display apparatus and operation method of display apparatus
US20080062021A1 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
JP2007334276A (ja) グレイスケール電圧源のための出力バッファー
US6392627B1 (en) Liquid crystal display device and driver circuit thereof
CN110796993B (zh) 电压补偿电路和显示装置
US6943594B2 (en) Driver including voltage-follower-type operational amplifier with high driving power and display apparatus using the same
WO2021207889A1 (zh) 显示面板、显示装置
JP2593872B2 (ja) レベル変換回路
US6999054B2 (en) Active matrix display and driving method thereof
JP4141851B2 (ja) 半導体装置及びそれを用いた電子機器
CN115148164A (zh) 输出电路、显示驱动器及显示装置
KR20050096999A (ko) 감마회로 및 이를 내장한 액정표시장치
JP2001066567A (ja) 液晶パネルの揺動電源回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee