KR100561112B1 - 발광 또는 수광용 반도체 모듈 및 그 제조 방법 - Google Patents

발광 또는 수광용 반도체 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR100561112B1
KR100561112B1 KR1020037004322A KR20037004322A KR100561112B1 KR 100561112 B1 KR100561112 B1 KR 100561112B1 KR 1020037004322 A KR1020037004322 A KR 1020037004322A KR 20037004322 A KR20037004322 A KR 20037004322A KR 100561112 B1 KR100561112 B1 KR 100561112B1
Authority
KR
South Korea
Prior art keywords
semiconductor
light
semiconductor devices
flat surface
semiconductor device
Prior art date
Application number
KR1020037004322A
Other languages
English (en)
Other versions
KR20030076567A (ko
Inventor
죠스게 나가다
Original Assignee
죠스게 나가다
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 죠스게 나가다 filed Critical 죠스게 나가다
Publication of KR20030076567A publication Critical patent/KR20030076567A/ko
Application granted granted Critical
Publication of KR100561112B1 publication Critical patent/KR100561112B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1017—Shape being a sphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

이 반도체 모듈(20)에서는, 예를 들면 25개의 광전 변환 기능이 있는 반도체 디바이스(10)가 6개의 접속 리드(21∼26)로 이루어지는 도전 기구를 통해 5행 5열의 매트릭스형으로 배치되고, 각 열의 반도체 디바이스(10)가 직렬 접속되고 또한 각 행의 반도체 디바이스(10)가 병렬 접속되어 있다. 투명 합성 수지제의 광 투과 부재(28) 내에 내장되고, 외부에 돌출된 양극 단자와 음극 단자도 형성되어 있다. 반도체 디바이스(10)는, 예를 들면 구형의 p형 반도체 결정의 표면부에 확산층과 pn 접합과 하나의 평탄면을 가지며, 평탄면에 형성되어 p형 반도체 결정에 접속된 양극(6a)과, 중심을 사이에 두고 대향하는 음극(6b)이 형성되어 있다.
반도체 모듈, 반도체 디바이스, 접속 리드, 광 투과 부재, 양극.

Description

발광 또는 수광용 반도체 모듈 및 그 제조 방법 {LIGHT-EMITTING OR LIGHT-RECEIVING SEMICONDUCTOR MODULE AND METHOD OF ITS MANUFACTURE}
본 발명은 복수의 대략 구형(球形)의 반도체 디바이스를 내장한 발광 또는 수광용 모듈과 그 제조 방법에 관한 것이다. 이 발광 또는 수광용 반도체 모듈은 태양 전지 패널, 조명용 패널, 디스플레이, 반도체 광촉매 등 여러 가지 용도에 적용 가능한 것이다.
종래, p형 또는 n형의 반도체로 이루어지는 소경(小徑)의 구형 반도체 소자의 표면부에 확산층을 통해 pn 접합을 형성하고, 이들 다수의 구형 반도체 소자를 공통의 전극에 병렬 접속하여, 태양 전지나 반도체 광촉매에 활용하는 기술이 연구되고 있다.
미국 특허 제3,998,695호 공보에는 n형의 구형 반도체 표면에 p형 확산층을 형성하고, 다수의 구형 반도체의 확산층을 공통의 막형(膜形) 전극(양극)에 접속하는 동시에 다수의 구형 반도체의 n형 코어부를 공통의 막형 전극(음극)에 접속하여 태양 전지를 구성하는 예가 개시되어 있다.
미국 특허 제4,021,323호 공보에는 p형의 구형 반도체 소자와 n형의 구형 반도체 소자를 직렬형으로 배치하고, 이들 반도체를 공통의 막형 전극에 접속하는 동 시에, 이들 반도체 소자의 확산층을 공통의 전해액에 접촉시키고, 태양광을 조사하여 전해액의 전기 분해를 일으키게 하는 태양 에너지 컨버터(반도체 모듈)가 개시되어 있다.
미국 특허 제4,582,588호 공보나 미국 특허 제5,469,020호 공보에 나타내는 구형 셀을 사용한 모듈에 있어서도, 각 구형 셀은 시트형 공통의 전극에 접속함으로써 장착되어 있기 때문에, 복수의 구형 셀을 병렬 접속하는 데 적합하지만, 복수의 구형 셀을 직렬 접속하는 데에는 적합하지 않다.
한편, 본 발명의 발명자는 WO98/15983이나 WO99/10935호 국제 공개 공보에 나타낸 바와 같이, p형 반도체나 n형 반도체로 이루어지는 구형 반도체 소자에 확산층, pn 접합, 한 쌍의 전극을 형성한 입자형의 발광 또는 수광용 반도체 디바이스를 제안하고, 그 다수의 반도체 디바이스를 직렬 접속하거나, 그 복수의 직렬 접속체를 병렬 접속하여, 태양 전지, 물의 전기 분해 등에 이용하는 광촉매 장치, 여러 가지의 발광 디바이스, 컬러 디스플레이 등에 적용 가능한 반도체 모듈을 제안했다.
이 반도체 모듈에 있어서, 어느 하나의 직렬 접속체 중 어느 하나의 반도체 디바이스가 고장에 의해 오픈 상태로 되면, 그 반도체 소자를 포함하는 직렬 회로에는 전류가 흐르지 않게 되어, 그 직렬 접속체에서의 나머지의 정상적인 반도체 디바이스도 기능 정지 상태로 되어, 반도체 모듈의 출력 저하가 발생한다.
또한 상기 공보에 본 발명자가 제안한 음양의 전극을 형성한 구형 반도체 디바이스에서는, 구르기 쉽기 때문에 취급이 번거로워, 음양의 전극을 형성하는 위치 를 결정하거나, 조립 시에 음양의 전극을 식별하는 것도 용이하지 않다.
따라서, 본원의 발명자는 구형 반도체 소자에 한 쌍의 평탄면을 형성하고 이들 평탄면에 전극을 형성하는 기술에 대하여 연구했지만, 전극 형성을 위한 공정수가 많아질 뿐만 아니라, 여전히 음양의 전극을 식별하는 것이 용이하지 않아, 다수의 구형 반도체 디바이스를 사용하여 반도체 모듈을 양산하는 데에 그다지 유리하지 않은 것이 판명되었다.
본 발명의 목적은 어느 하나의 발명 디바이스가 고장나도, 출력 전압이나 전류의 감소를 최소로 억제할 수 있는 발광 또는 수광용 반도체 모듈과 그 제조 방법을 제공하는 것, 입자형 반도체 디바이스의 한 쌍의 전극 식별을 용이하게 한 발광 또는 수광용 반도체 모듈과 그 제조 방법을 제공하는 것, 광 투과 부재의 반사 작용을 통해 입사점이나 발광점으로부터 격리된 위치에도 도광(導光) 가능하게 한 발광 또는 수광용 반도체 모듈과 그 제조 방법을 제공하는 것 등이다.
본 발명의 발광 또는 수광용 반도체 모듈은 발광 또는 수광 기능이 있는 대략 구형의 복수의 반도체 디바이스로서, 도전 방향을 일치시킨 상태에서 복수 행 복수 열로 배치된 복수의 반도체 디바이스와, 이들 각 열의 복수의 반도체 디바이스를 전기적으로 직렬 접속하는 동시에 각 행의 복수의 반도체 디바이스를 전기적으로 병렬 접속하는 도전 접속 기구를 구비하고 있다.
그리고, 또한 상기 각 반도체 디바이스는 p형 또는 n형의 반도체로 이루어지는 대략 구형의 반도체 결정 일부를 제거하여 평탄면을 형성한 반도체 소자와, 상 기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층 및 이 확산층 또는 반도체 박막 퇴적층을 통해 형성된 대략 구면형(球面形)의 pn 접합과, 상기 반도체 소자의 중심을 사이에 두고 대향하도록 상기 평탄면과, 이 평탄면의 반대측 정상부에 형성된 제1, 제2 전극을 구비하고 있다.
본 발명의 다른 발광 또는 수광용 반도체 모듈은 발광 또는 수광 기능이 있는 대략 구형의 복수의 반도체 디바이스로서, 도전 방향을 일치시킨 상태에서 복수 열로 구분되어 링형으로 배치된 복수 열로 된 복수의 반도체 디바이스와, 이들 각 열의 복수의 반도체 디바이스를 전기적으로 직렬 접속하는 동시에 동일 평면에 링형으로 위치하는 복수의 반도체 디바이스를 전기적으로 병렬 접속하는 도전 접속 기구를 구비하고 있다.
그리고, 또한 상기 각 반도체 디바이스가 p형 또는 n형의 반도체로 이루어지는 대략 구형 반도체 결정의 일부를 제거하여 평탄면을 형성한 반도체 소자와, 상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층, 및 상기 확산층 또는 반도체 박막 퇴적층을 통해 형성된 대략 구면형의 pn 접합과, 상기 반도체 소자의 중심을 사이에 두고 대향하도록 상기 평탄면과, 이 평탄면의 반대측 정상부에 형성되어 상기 pn 접합의 양단에 접속된 제1, 제2 전극을 구비하고 있다(제5항).
본 발명의 발광 또는 수광용 반도체 모듈의 제조 방법은 발광 또는 수광 기능이 있는 대략 구형의 복수의 반도체 디바이스로서, 그 각각이 p형 또는 n형의 반도체로 이루어지는 대략 구형 반도체 결정의 일부를 제거하여 평탄면을 형성한 반 도체 소자와, 상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층, 및 상기 확산층 또는 반도체 박막 퇴적층을 통해 형성된 대략 구면형의 pn 접합과, 상기 반도체 소자의 중심을 사이에 두고 대향하도록, 상기 평탄면과 상기 평탄면의 반대측 정상부에 형성되어 상기 pn 접합의 양단에 접속된 제1, 제2 전극을 구비한 복수의 반도체 디바이스를 제작하는 제1 공정과, 복수의 반도체 디바이스를 복수 행 복수 열의 매트릭스형으로 배치하여 이들 반도체 디바이스의 도전 방향을 열 방향으로 일치시키고, 복수의 접속 리드를 통해 각 열의 반도체 디바이스를 전기적으로 직렬 접속하는 동시에 각 행의 반도체 디바이스를 전기적으로 병렬 접속하는 제2 공정과,
상기 복수의 반도체 디바이스와 복수의 접속 리드를 포함하는 조립체를 투명 합성 수지제의 광 투과 부재로 패키징하는 제3 공정을 구비하는 것을 특징으로 하는 것이다. 본 발명의 다른 발광 또는 수광용 반도체 모듈의 제조 방법은 발광 또는 수광 기능이 있는 대략 구형의 복수의 반도체 디바이스로서, 그 각각이 p형 또는 n형의 반도체로 이루어지는 대략 구형 반도체 결정의 일부를 제거하여 평탄면을 형성한 반도체 소자와, 상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층 및 이 확산층 또는 반도체 박막 퇴적층을 통해 형성된 대략 구면형의 pn 접합을 구비한 복수의 전극 미형성 반도체 디바이스를 제작하는 제1 공정과, 복수의 전극 미형성 반도체 디바이스를 복수 행 복수 열의 매트릭스형으로 배치하고, 이들 전극 미형성 반도체 디바이스의 도전 방향을 열 방향으로 일치시키고, 각 전극 미형성 반도체 디바이스의 평탄면과, 이 평탄면의 반대측 정상 부에 도포한 도전성 페이스트와 복수의 접속 리드를 사용하여 각 열의 전극 미형성 반도체 디바이스를 직렬 접속 가능하게 하고 또한 각 행의 전극 미형성 반도체 디바이스를 병렬 접속 가능하게 한 조립체를 만드는 제2 공정과, 상기 조립체에 소정의 가열 처리를 실시하여, 각 반도체 디바이스에 도포한 도전성 페이스트를 경화시켜 상기 pn 접합의 양단에 전기적으로 접속된 한 쌍의 전극을 형성하는 제3 공정과, 상기 조립체의 대부분을 투명 합성 수지제의 광 투과 부재로 패키징하는 제4 공정을 구비하는 것을 특징으로 하는 것이다.
도 1∼도 38은 본 발명의 실시예를 도시한 도면이며, 도 1 (a), (b)는 구형 반도체 결정과 대략 구형 반도체 결정의 단면도이며, 도 2는 평탄면을 형성한 반도체 소자의 단면도이며, 도 3는 확산 마스크용 박막을 형성한 반도체 소자의 단면도이며, 도 4는 도 3의 반도체 소자와 내산성 시트와 내산성 왁스의 단면도이며, 도 5는 일부의 확산 마스크용 박막을 남긴 반도체 소자의 단면도이며, 도 6은 확산층과 pn 접합과 반사 방지막을 형성한 반도체 소자의 단면도이며, 도 7은 도 6의 반도체 소자에 전극 형성용 알루미늄 페이스트와 은 페이스트를 부착시킨 반도체 소자의 단면도이며, 도 8은 도 7의 반도체 소자를 가열 처리하여 한 쌍의 전극을 형성한 반도체 소자의 단면도이다.
도 9는 리드 프레임의 평면도이며, 도 10은 가장 하측의 리드 프레임과 페이스트의 단면도이며, 도 11은 중간 리드 프레임과 페이스트의 단면도이며, 도 12는 복수의 반도체 디바이스와 복수의 리드 프레임을 조합한 조립체의 평면도이며, 도 13은 상기 조립체의 정면도이며, 도 14는 투명 합성 수지제의 광 투과 부재를 성형 후의 3조(組)의 반도체 모듈과 리드 프레임의 평면도이며, 도 15는 도 14의 XV-XV선 단면도이며, 도 16은 반도체 모듈의 평면도이며, 도 17은 반도체 모듈의 정면도이며, 도 18은 반도체 모듈의 등가 회로도이다.
도 19는 제2 변경 실시예에 관한 투명 합성 수지제의 광 투과 부재를 성형 후의 1조의 반도체 모듈과 리드 프레임의 평면도이며, 도 20은 도 19의 XX-XX선 단면도이다. 도 21은 제3 변경 실시예에 관한 반도체 모듈의 평면도이며, 도 22는 도 21의 XXII-XXII선 단면도이다.
도 23은 제4 변경 실시예에 관한 베이스 시트의 평면도이며, 도 24는 접속 리드를 형성한 베이스 시트의 평면도이며, 도 25는 반도체 디바이스를 장착한 베이스 시트의 평면도이며, 도 26은 베이스 시트와 반도체 디바이스를 조립한 조립체의 단면도이며, 도 27은 베이스 시트와 반도체 디바이스와 광 투과 부재 등으로 이루어지는 반도체 모듈의 단면도이며, 도 28은 도 27의 반도체 모듈을 부분적으로 변경한 반도체 모듈의 단면도이다. 도 29는 상기와는 다른 베이스 시트의 평면도이며, 도 30은 도 29의 베이스 시트의 종단면도이다.
도 31은 제5 변경 실시예에 관한 반도체 소자의 단면도이며, 도 32는 도 31의 것에 실리콘 성장층과 pn 접합을 형성한 반도체 소자의 단면도이며, 도 33은 도 32의 것에 반사 방지막을 형성한 반도체 소자의 단면도이며, 도 34는 도 33의 반도체 소자에 음양의 전극을 형성한 반도체 디바이스의 단면도이다.
도 35는 제6 변경 실시예에 관한 반도체 소자의 단면도이며, 도 36은 도 35 의 것에 p형 베이스층을 형성한 반도체 소자의 단면도이며, 도 37은 도 36의 것에 n형이미터층을 형성한 반도체 소자의 단면도이며, 도 38은 npn 포토트랜지스터의 단면도이다.
이하, 본 발명의 실시예에 대하여 도면에 따라 설명한다.
맨처음, 반도체 모듈에 내장되는 태양 전지 셀로서의 반도체 디바이스에 대하여 설명한다.
도 1∼도 8은 태양 전지 셀로서 기능하는 수광용 반도체 디바이스(10)의 제조 방법을 나타내고 있으며, 도 8은 완성된 수광용 반도체 디바이스(10)의 단면도이다.
도 8에 나타낸 바와 같이, 수광용 반도체 디바이스(10)는 p형 반도체로 이루어지는 대략 구형 반도체 결정(1a)의 일부를 제거하여 평탄면(2)을 형성한 반도체 소자(1)와, n+형의 확산층(3)과, 이 확산층(3)을 통해 형성된 대략 구면형의 pn 접합(4)과, 실리콘 산화막으로 이루어지는 확산 마스크용 박막(5)과, 한 쌍의 전극(6a, 6b)[양극(6a), 음극(6b)]과, 반사 방지막(7) 등을 구비하고 있다.
반도체 소자(1)는 저항율이 1Ωcm 정도의 p형 실리콘 단결정으로 이루어지는, 예를 들면 직경 1.5mm의 진구형(眞球形) 반도체 결정(1a)[도 1(a)참조]으로 제작한 것이다. 단, 반도체 결정(1a) 대신, 도 1 (b)에 나타내는 실리콘 단결정(單結晶)으로 이루어지는 거의 동일 직경의 대략 구형 반도체 결정(1b)을 적용해도 된 다.
도 2에 도시한 바와 같이, 반도체 소자(1)의 중심을 사이에 두고 대향하는 한 쌍의 정상부의 한쪽에는 예를 들면 직경 0.7∼0.9mm의 평탄면(2)이 형성된다. 다수의 동종 반도체 소자(1)의 높이(H)는, 예를 들면 1.3∼1.35mm 정도의 일정한 높이로 통일된다. 이것은 후술하는 바와 같이, 반도체 모듈(20)에 조립하기 쉽게 하기 위해서이다.
n+형의 확산층(3)은 평탄면(2)을 제외하고 반도체 소자(1) 표층부의 대부분에 형성되며, 평탄면(2)과 그 외주 근방 부분에는 확산 마스크용 박막(5)(예를 들면, 두께 0.6∼0.7㎛)이 형성되고, 평탄면(2)과 그 외주 근방 부분에는 확산층(3)이 형성되어 있지 않다. 이 확산층(3)은 n형 도핑 불순물로서의 인을 확산시킨 두께 0.4∼0.5㎛의 n+형 확산층이다. 반도체 소자(1)에는 이 확산층(3)을 통해 대략 구면형의 pn 접합(4)(정확하게는, pn+ 접합)이 형성되어 있다. 반도체 소자(1)의 평탄면(2)에는, 확산 마스크용 박막(5)을 관통해 반도체 소자(1)의 p형 실리콘 단결정에 전기적으로 접속된 양극(6a)이 형성되어 있다. 반도체 소자(1) 중, 그 중심을 사이에 두고 양극(6a)과 반대측의 정상부에는, 반사 방지막(7)을 관통해 n형의 확산층(3)에 전기적으로 접속된 음극(6b)이 형성되어 있다. 그리고, 상기 양극(6a)은 알루미늄 페이스트를 부착 소성시킨 것이며, 음극(6b)은 은 페이스트를 부착 소성시킨 것이다. 반사 방지막(7)은 인을 함유한 실리콘 산화막(예를 들면, 두께 0.6∼0.7㎛)으로 이루어지며, 이 반사 방지막(7)은 확산 마스크용 박막(5) 이 외의 반도체 소자(1)의 전(全) 표면을 덮도록 형성되고, 확산 마스크용 박막(5)과 협동하여 반도체 소자(1)의 거의 전 표면을 덮고 있다. 그리고, 이하에 설명하는 반도체 디바이스(10) 제조 방법의 기재로부터도, 반도체 디바이스(10)의 구조가 한층 명료하게 될 것이다.
이 반도체 디바이스(10)에서는 대략 구면형의 pn 접합(4)이 광전 변환 기능을 가지며, 태양광을 받아 광전 변환되어 양극(6a)과 음극(6b) 사이에 최대 약 0.6 볼트의 기전력(起電力)을 발생한다. 이 반도체 디바이스(10)에서는 대략 구면형의 pn 접합(4)을 가지고, 평탄면(2)에 양극(6a)을 형성하며, 양극(6a)의 반대측 위치이며 확산층(4)의 중심에 대응하는 위치에 접속된 음극(6b)이 형성되어 있기 때문에, 양 전극(6a, 6b)을 연결하는 방향을 제외하고, 모든 방향으로부터 입사되는 광에 대해서도, 균일된 광감도를 가진다.
평탄면(2)을 형성하여 평탄면(2)에 양극(6a)을 형성하고, 평탄면(2)과 반대측의 정상부에 음극(6b)을 형성했으므로, 반도체 디바이스(10)가 구르기 어렵게 되어, 진공 핀세트로 흡착할 때에는 평탄면(2)이 흡착 가능해 져, 복수의 반도체 소자(1)를 방향을 일치시켜 정렬시키기 쉬어져, 취급하기 용이하게 되었다. 또한, 양극(6a)과 음극(6b)을 센서나 육안으로 용이하게 판별 가능하게 되어, 다수의 반도체 디바이스(10)를 반도체 모듈에 조립할 때의 작업 능률을 높일 수 있다. 또한, 음극(6b)의 형성을 위해 평탄면을 형성할 필요가 없으므로, 전극 형성을 위한 공정을 줄일 수 있기 때문에, 반도체 소자(1)의 제작비를 저감하는 데에도 유리하다.
다음에, 상기 반도체 디바이스(10)를 제조하는 방법에 대하여, 도 1∼도 8을 참조하여 설명한다. 맨처음, 도 1 (a)에 도시한 바와 같이, 예를 들면 직경 1.5mm이며, 저항율이 1Ωm 정도의 p형 실리콘 단결정으로 이루어지는 구형 또는 대략 구형 반도체 결정(1a)를 다수 제작한다. 이와 같은 구형 반도체 결정(1a)은 본 발명자가 이미 일본국 특개평 10(1998)-33969호 공보나 국제 공개 공보 WO98/15983호 공보에서 제안한 방법으로 제조할 수 있다. 그 방법에서는 낙하 튜브를 채용하고, 원료로서의 실리콘 입자를 낙하 튜브의 상단측 내부에서 부유 상태로 용융한 후 자유 낙하시키면서 표면 장력의 작용으로 진구형을 유지하면서 응고시켜 대략 진구형의 실리콘 단결정 구체(球體)를 제작한다. 그리고, 상기 반도체 결정(1a)의 제작 시에, 응고 시의 수축 등 요인에 의해 반도체 결정(1a)에 미소한 돌출부나 오목부가 발생하는 일이 있다. 단, 상기 낙하 튜브를 사용한 무중력 방식이 아니고, 기계적 화학적인 연마 방식에 의해 구형 또는 대략 구형의 반도체 결정을 제작해도 된다.
여기에서, 상기 다수의 반도체 결정(1a) 대신, 도 1 (b)에 도시한 바와 같은 돌출부(1c)가 있는 다수의 반도체 결정(1b)을 적용해도 된다. 이와 같은 반도체 결정(1b)은 반도체 결정(1a)과 동일한 직경과 저항률을 갖는 것이지만, 이 반도체 결정(1b)을 제조하는 경우, 예를 들면, 실리콘의 분말을 연소하여 미세 분말로 하면서 고속류(高速流)의 모노실란/수소의 혼합 기체와 함께 유동상(流動床) 반응로 내에 도입하고, 600∼700℃로 가열하여 모노실란을 분해함으로써 대량의 대략 구형의 실리콘 단결정인 반도체 결정(1b)을 만들 수 있다.
다음에, 도 2에 도시한 바와 같이, 반도체 결정(1a)[또는 반도체 결정(1b)]의 표면 일부를 기계적 화학적 연마법에 의해 평면 가공하여 직경 0.7∼0.9mm 정도의 평탄면(2)을 형성하고, 도 2에 도시한 바와 같은 반도체 소자(1)를 제작한다. 이 때, 반도체 결정(1b)과 같이 표면에 돌기부(1c)가 있는 경우에는, 그 돌기부(1c)를 제거하여 평탄면(2)을 형성한다. 반도체 결정(1a)에서 표면에 외면 형상이 흐트러진 돌출부나 오목부가 있는 경우에는, 그 돌출부나 오목부를 제거하여 평탄면(2)을 형성하고, 높이(H)가 1.3∼1.35mm의 반도체 소자(1)로 한다. 상기 평탄면(2)을 형성하는 경우, 다수의 반도체 결정(1a)[또는 반도체 결정(1b)]을 유리판에 왁스나 합성 수지로 고정한 상태에서 연마 가공(래핑 가공)을 실행한다. 또한, 다수의 반도체 소자(1)에서의 높이(H)가 예를 들면 1.3∼1.35mm 정도의 동일한 높이가 되도록 다수의 반도체 결정(1a)에 대하여 연마 가공을 실시한다.
상기 평탄면(2)을 형성함으로써, 반도체 결정(1a, 1b) 표면의 품질이 안정되지 않은 부분을 제거할 수 있는 데다, 다수의 반도체 소자(1)의 높이(H)를 일치시킬 수 있기 때문에, 후술하는 반도체 모듈(20)의 제작 시에 유리하다.
다음에, 도 3에 도시한 바와 같이, 열 산화법에 의해 반도체 소자(1)의 전 표면에 실리콘 산화막으로 이루어지는 확산 마스크용 박막(5)(예를 들면, 막 두께 0.6∼0.7㎛)을 형성한다.
다음에, 도 4에 도시한 바와 같이, 내산성 시트(8) 상에 내산성 왁스(9)를 코팅하고, 가열하여 왁스를 용융시킨 상태에서 다수의 반도체 소자(1)의 평탄면(2)을 내산성 시트(8)에 밀착하도록 접촉시켜 고착한다. 다음에, 상기 내산성 시트(8)와 왁스(9)와 다수의 반도체 소자(1)를 불산(HF)과 불화 암모늄(NH4F)을 혼합한 에칭액에 침지(浸漬)하여, 내산성 왁스(9)로 덮여 있지 않은 확산 마스크용 박막(5)을 에칭에 의해 제거하고, 그 후 왁스(9)를 용해 제거하면, 도 5에 나타내는 반도체 소자(1)가 얻어진다. 이 반도체 소자(1)에서는 반도체 소자(1)의 평탄면(2)과 그 외주 근방부에만 확산 마스크용 박막(5)이 남는다.
다음에, 도 6에 도시한 바와 같이, 평탄면(2)과 그 외주 근방부를 확산 마스크용 박막(5)으로 마스크한 상태에서, 공지된 방법에 의해 n형 도핑 불순물로서의 인(P)을 반도체 소자(1)의 표면에 확산시켜 n+형의 확산층(3)(깊이 0.4∼0.5㎛)을 형성하고, 반도체 소자(1)의 표면으로부터 깊이 0.4∼0.5㎛ 정도에 위치하는 대략 구면형의 pn 접합(4)을 형성한다.
인을 확산할 때에 pn 접합(4)의 끝에지는 확산 마스크용 박막(5)의 아래로 확산되어 잠입(潛入) 표면이 보호되고, 확산 마스크용 박막(5)이 남아 있지 않은 표면에는 인을 포함하는 얇은 실리콘 산화막(예를 들면, 막 두께 0.4㎛ 정도)이 형성되므로, 이 실리콘 산화막을 그대로 남겨 반사 방지막(7)으로 한다. 그러므로, 반사 방지막(7)을 형성하는 공정을 생략 가능하게 되므로 유리하다. 단, 상기 실리콘 산화막의 표면에 CVD법에 의해 이산화 실리콘을 퇴적시켜 반사 방지막의 두께를 최적의 값으로 조정해도 된다. 이렇게 해서, 도 6에 도시한 바와 같이, 반도체 소자(1)의 평탄면(2)과 그 외주 근방부는 SiO2로 이루어지는 확산 마스크용 박막(5)으로 덮이고, 나머지의 표면 부분은 인을 함유한 SiO2로 이루어지는 반사 방지막(7) 으로 덮인 상태가 된다. 이와 같이, 반사 방지막(7)을 형성하기 위해, 광의 반사를 억제하여 광 입력을 높일 수 있다.
다음에, 도 7에 도시한 바와 같이, 평탄면(2)의 확산 마스크용 박막(5)의 표면에 알루미늄 페이스트(6A)(예를 들면, 직경 0.5mm, 두께 0.2∼0.3mm)를 도포하는 동시에, 반도체 소자(1)의 중심을 사이에 두고 평탄면(2)에 대향하는 반대측 정상부에 은 페이스트(6B)(예를 들면, 직경 0.5mm, 두께 0.2∼0.3mm)를 도포하고, 약 150℃로 가열하여 건조시킨다. 그 후, 상기와 같이, 알루미늄 페이스트(6A)와 은 페이스트(6B)를 설치한 다수의 반도체 소자(1)를 전기로 내의 질소 가스 분위기 중에 수용하여, 약 800∼850℃의 온도로 약 30분간 가열 소성한다. 이렇게 하면, 도 8에 도시한 바와 같이, 알루미늄 페이스트(6A)는 확산 마스크용 박막(5)을 관통해 p형 실리콘 단결정에 저저항 접촉한 양극(6a)이 되고, 은 페이스트(6B)는 반사 방지막(7)을 관통해 확산층(3)에 저저항 접촉한 음극(6b)이 되고, 양극(6a)과 음극(6b)은 반도체 소자(1)의 중심을 사이에 두고 대략 대칭으로 위치한다. 이렇게 해서, 태양 전지 셀(수광용 디바이스)로서 적합한 구형 또는 대략 구형의 수광용 반도체 디바이스(10)가 완성된다.
상기 페이스트의 도포 시, 알루미늄 페이스트(6A)는 평탄면(2)에 도포하면 되므로, 도포 위치를 틀리는 일이 없고, 알루미늄 페이스트(6A)와 반대측의 정상부에 은 페이스트(6B)를 도포하면 되므로, 도포 위치를 틀리는 일이 없다.
이 구면 수광형의 반도체 디바이스(10)는 국제 공개 공보 WO98/15983호 공보의 도 20∼도 27에 도시한 바와 같이, 단독으로 유리 패키징나 합성 수지 패키징에 수용하거나, 또는 복수 개를 직렬 접속한 어레이로서 유리 패키징나 합성 수지 패키징에 수용하거나 하고, 외부 회로와 접속하여 지향성(指向性)이 거의 없는(모든 방향으로부터의 광을 수광 가능한) 수광 디바이스로서 활용할 수 있다.
또 이 반도체 디바이스(10)를 다수 행 다수 열의 매트릭스형으로 배치하고, 각 열의 다수의 반도체 소자(1)를 전기적으로 직렬 접속하는 동시에 각 행의 다수의 반도체 소자(1)를 전기적으로 병렬 접속하고, 이들을 투명한 합성 수지 내에 내장하여 가요성(可撓性)이 있는 시트형의 수광용 반도체 모듈로 할 수도 있고, 이것과 동일하게, 원통 시트형 또는 원주형의 수광용 반도체 모듈을 구성할 수도 있다. 그리고 복수의 반도체 소자(1)를 전기적으로 접속하는 구조로 하여, 도전성 에폭시 수지 등으로 접속하는 구조를 채용할 수도 있다.
상기 전극 형성 시, 확산 마스크용 박막(5)의 표면에 알루미늄 페이스트(6A)를 도포하는 동시에, 반사 방지막(7)의 표면에 은 페이스트(6B)를 도포한 후 가열 소성함으로써, p형 반도체에 접속된 양극(6a)과, 확산층(3)에 접속된 음극(6b)을 형성하기 위해, 전극 형성을 위한 행정을 간단화할 수 있다. 또한, 확산층(3)의 형성 시에 형성된 실리콘 산화막을 반사 방지막(7)으로서 유효 활용하기 위해, 반도체 디바이스(10)를 제작하는 공정의 수가 현저하게 적어져, 제조 비용을 현저하게 저감할 수 있다.
다음에, 상기와 같이 제작한 태양 전지 셀로서의 반도체 디바이스(10)를 사용하여 대량 생산에 적합한 저가의 수지 몰드형 수광용 반도체 모듈(20)(태양 전지 모듈)의 구조와 제조 방법에 대하여 설명한다. 맨처음, 그 구조에 대하여, 도 16, 도 17을 참조하여 설명한다. 이 수광용 반도체 모듈(20)은, 실제로는 다수 행 다수 열의 매트릭스형으로 배치하는 반도체 디바이스(10)를 주체로 하여 구성되지만, 설명을 간단히 하기 위해, 예를 들면 5행 5열의 25개 반도체 디바이스(10)를 이용한 수광용 반도체 모듈을 예로 들어 설명한다. 이 수광용 반도체 모듈(20)은 25개 반도체 디바이스(10)와, 이들 25개 반도체 디바이스(10)를 전기적으로 접속하는 도전 접속 기구(27)이며 6개의 접속 리드(21∼26)로 이루어지는 도전 접속 기구(27)와, 광 투과 부재(28)와, 양극 단자(29a) 및 음극 단자(29b)를 가진다.
25개의 입자형의 반도체 디바이스(10)는 도전 방향을 일치시킨 상태에서 5행 5열로 배치되고, 도전 접속 기구(27)에 의해 각 열의 복수의 반도체 디바이스(10)가 전기적으로 직렬 접속되는 동시에, 각 행의 복수의 반도체 디바이스(10)가 전기적으로 병렬 접속되어 있다. 도전 접속 기구(27)는 6개의 금속제 접속 리드(21∼26)로 구성되어 있다. 6개의 접속 리드(21∼26)는 최하행의 반도체 디바이스(21)의 하면 측 양극(6a)에 접속된 접속 리드(21)와, 각 행의 반도체 디바이스(10)와 그 상면측에 인접하는 행의 반도체 디바이스(10) 사이에 장착된 접속 리드(22∼25)와, 최상행의 반도체 디바이스(10) 상면측 음극(6b)에 접속된 접속 리드(26)로 이루어진다. 접속 리드(22∼25)의 각각은 그 하측 반도체 디바이스(10)의 음극(6b)과 그 상측 반도체 디바이스(10)의 양극(6a)을 접속하고 있다. 이렇게 해서, 각 열의 반도체 디바이스(10)는 접속 리드(22∼25)에 의해 직렬 접속되고, 각 행의 반도체 디바이스(10)는 접속 리드(21∼26)에 의해 병렬 접속되어 있다.
이들 25개의 반도체 디바이스(10)와 도전 접속 기구(27)는, 예를 들면 아크릴 수지나 폴리카보네이트 등의 투명한 합성 수지로 이루어지는 광 투과 부재(28) 내에 내장한 상태로 하여 패키징되며, 광 투과 부재(28)에는 각 열의 반도체 디바이스(10)에 양측으로부터 외래광을 도입시키는 부분 원주 렌즈부(28a)가 형성되어 있다. 이 태양 전지 패널로서의 수광용 반도체 모듈(20)에 등가의 전기 회로는 도 18에 나타낸 바와 같이 된다.
이 수광용 반도체 모듈(20)에 있어서, 투명 합성 수지로 이루어지는 광 투과 부재(28) 내에 내장한 구조로 되어 있으므로, 25개의 반도체 디바이스(10)와 접속 리드(21∼26)가 견고하게 패키징되어, 강도, 내구성이 우수하다. 광 투과 부재(28)의 부분 원주 렌즈부(28a)는 각 열의 반도체 디바이스(10)에 외래광을 효율적으로 도입하기 위한 것이며, 반도체 모듈(20)의 면을 평면에 형성하는 경우와 비교하여, 넓은 지향성이 있어, 채광성과 집광성이 우수하다. 또한 광 투과 부재(28)의 광의 굴절률은 1.0보다 크기 때문에, 광 투과 부재(28)에 들어 간 광이 부분 원주 렌즈부(28a)의 표면에서의 반사를 반복하여, 반도체 디바이스(10)에 흡수되기 쉽게 된다. 특히, 상기 아크릴이나 폴리카보네이트 등의 투명한 합성 수지나 유리 등의 굴절률은 공기의 굴절률보다 크기 때문에, 외부로부터 입사된 광은 광 투과 부재(28) 내에서 난반사(亂反射)에 의해 확산되어 넓게 분산된다. 광 투과 부재(28) 내에 수용된 반도체 디바이스(10)는 모든 방향의 광을 흡수할 수 있기 때문에, 종래의 한쪽 평면 구조의 태양 전지 패널과 비교하여 광이용 효율이 높아 큰 광 기전력(光起電力)을 발생한다.
이 반도체 모듈(20)에서는 상기와 같은 도전 접속 기구(27)를 가지므로, 어느 하나의 반도체 디바이스(10)가 고장이나 응달에 의해 기능 저하나 기능 정지된 경우에서도, 그들 반도체 디바이스(10)에 의한 광 기전력이 저하되거나, 정지될 뿐이며, 정상적인 반도체 디바이스(10)의 출력은 병렬 접속 관계에 있는 그 밖의 반도체 디바이스(10)를 통해 분류 출력되기 때문에, 일부 반도체 디바이스(10)의 고장이나 기능 저하에 의한 악영향은 거의 생기지 않아, 신뢰성과 내구성이 우수한 수광용 반도체 모듈(20)이 된다. 또한 간단한 구조의 도전 접속 기구(27)를 통해 복수의 반도체 모듈(20)을 직렬 또한 병렬로 접속할 수 있다.
다음에, 이상 설명한 수광용 반도체 모듈(20)(태양 전지 모듈)을 제조하는 방법에 대하여, 도 9∼도 15를 참조하여 설명한다.
맨처음, 전술한 다수의 반도체 디바이스(10)를 제작하고, 이것과 병행하여, 도 9에 도시한 바와 같이, 철 니켈 합금(Fe 56%, Ni 42%)의 박판(두께 0.3mm 정도) 표면에 두께 3㎛ 정도의 은 도금 또는 니켈 도금한 것을 금형으로 펀칭하여, 4개의 개구부(30a, 30b)를 가지는 평판형의 리드 프레임(21A∼26A)을 제작한다. 리드 프레임(21A)에는 4mm 정도 폭의 외부 프레임부(31)와 서로 평행하는, 예를 들면 0.5mm 폭의 3개의 접속 리드(21)를 형성한다. 그 밖의 리드 프레임(22A∼26A)에 대해서도 동일하다.
다음에, 도 9∼도 13에 도시한 바와 같이, 각 리드 프레임(21A∼25A)의 접속 리드(21∼25) 상면의 5개소에 알루미늄 페이스트(32)(직경 0.5mm, 두께 0.2∼0.3mm)를 인쇄하고, 리드 프레임(22A∼26A)의 접속 리드(22∼26) 하면의 5개 소에 은 페이스트(33)(직경 0.5mm, 두께 0.2∼0.3mm)를 인쇄한다. 다음에, 리드 프레임(21A)의 접속 리드(21)의 알루미늄 페이스트(31) 상에 반도체 디바이스(10)를 양극(6a)을 아래로 하여 탑재한다. 다음에, 제1 행째 15개의 반도체 디바이스(10) 상에 리드 프레임(22A)을 탑재하고, 15개의 음극(6b)을 접속 리드(22)의 은 페이스트(33)에 접촉시킨다. 이하, 상기와 동일하게, 리드 프레임(23A∼26A)과 반도체 디바이스(10)를 차례차례로 탑재해 가고, 이들 리드 프레임(21A∼26A)을 사용하여, 25개×3의 반도체 디바이스(10)를, 도 13에 도시한 바와 같은 3조의 5행 5열 매트릭스형으로 배치하여 조립체(30)를 만든다. 그 후, 최상단의 리드 프레임(26A) 상에 소정의 추를 탑재한 상태에서 가열로 내에 수용하고 160∼180℃ 정도의 온도로 가열하여, 알루미늄 페이스트(32)와 은 페이스트(33)를 경화시킨다.
이렇게 해서, 6매의 리드 프레임(21A∼26A)을 통해 각 조(각 모듈)의 25개 반도체 디바이스(10)가 전기적으로 접속되어, 3조 합계 75개의 반도체 디바이스(10)가 6매의 리드 프레임(21A∼26A)의 접속 리드(21∼26) 사이에 규칙 바르게 수용되고, 각 모듈의 25개 반도체 디바이스(10)에서, 각 열의 반도체 디바이스(10)가 접속 리드(21∼26)에 의해 전기적으로 직렬 접속되는 동시에 각 행의 반도체 디바이스(10)가 접속 리드(21∼26)에 의해 전기적으로 병렬 접속된 상태로 된다.
다음에, 도 14∼도 15에 도시한 바와 같이, 75개의 반도체 디바이스(10)와 6매의 리드 프레임(21A∼26A)과의 조립체(30)를 성형 금형(도시 생략)에 수용하고, 투명 합성 수지(예를 들면, 아크릴 수지나 폴리카보네이트 등)를 사용하여 도시한 바와 같이 성형하고, 각 광 투과 부재(28) 내에 각 조의 5행 5열 반도체 디바이스(10)와 그것에 대응하는 접속 리드(21∼26)를 내장하고 광 투과 부재(28)로 패키징한다. 이렇게 해서, 태양 전지 패널로서의 3조의 수광용 반도체 모듈(20)이 동시에 성형된다. 광 투과 부재(28)에는 각 열의 반도체 디바이스(10)에 양측으로부터 외래광을 집중시키는 부분 원통 렌즈부(28a)가 형성되어 있다. 그리고, 접속 리드(21∼26)의 양단부는 광 투과 부재(28)의 외부에 돌출되어 있다.
마지막으로, 3조의 수광용 반도체 모듈(20)을 6매의 리드 프레임(21A∼26A)의 외부 프레임(31)으로부터 분단하면, 도 16, 도 17에 나타내는 수광용 반도체 모듈(20)이 얻어진다.
<제1 변경 실시예>
상기 실시예에서는 각 반도체 디바이스(10)에 양극(6a)과 음극(6b)을 형성한 후 조립체(30)를 조립하는 예를 설명했지만, 다음과 같이, 조립체(30)를 조립할 때에 양극(6a)과 음극(6b)을 형성해도 된다.
즉, 각 리드 프레임(21A∼25A)의 접속 리드(21∼25) 상면의 5개소에, 도 10에 나타낸 바와 같이 알루미늄 페이스트(직경 0.5mm, 두께 0.2∼0.3mm)를 인쇄하고, 이 각 알루미늄 페이스트 상에 전극 미형성 반도체 디바이스(10)의 평탄면(2)을 면접촉시키고, 그 상태에서 각 리드 프레임(21A∼25A)과 그 위의 15개의 반도체 디바이스(10)를 가열로 내에서 150℃로 가열하여 알루미늄 페이스트를 경화시켜, 접속 리드(21∼25)에 반도체 디바이스(10)를 고착시킨다.
다음에, 각 리드 프레임(21A∼25A)에 고착한 15개의 반도체 디바이스(10)의 정상부[반도체 디바이스(10)의 중심을 사이에 두고 평탄면(2)에 대향하는 정상부]에 은 페이스트(직경 0.5mm, 두께 0.2∼0.3mm)를 도포하고, 각 리드 프레임(21A∼25A)의 15개의 반도체 디바이스(10) 상에 각각 대응하는 각 리드 프레임(22A∼26A)[상면측에 반도체 디바이스(10)를 고착한 리드 프레임(22A∼25A)과, 반도체 디바이스(10)를 고착하고 있지 않은 리드 프레임(26A)]을 리드 프레임(22A∼26A)의 외형 2변을 기준으로 하여 탑재하고, 접속 리드(22∼26)를 은 페이스트에 접촉시켜, 도 13에 나타낸 바와 같은 조립체(30)로 조립하고, 이 조립체(30)를 가열로 내에서 150℃로 가열하여 은 페이스트를 경화시키고, 접속 리드(22∼26)에 반도체 디바이스(10)를 고착시킨다.
다음에, 조립체(30)를 가열로 내에 수용하고, 질소 분위기로 하여 800∼850℃의 온도로 약 30분간 가열한다. 이 가열에 의해, 각 반도체 디바이스(10)의 확산 마스크용 박막(5)이 열파괴되어 알루미늄 페이스트가 p형 실리콘 반도체에 접속 상태로 되고, 알루미늄 페이스트가 양극(6a)을 형성한다. 동시에, 각 반도체 디바이스(10)의 반사 방지막(7)이 열파괴되어 은 페이스트가 n형 확산층(3)에 접속 상태로 되고, 은 페이스트가 음극(6b)을 형성한다. 이렇게 해서, 도 13에 나타내는 조립체(30)가 완성된다. 이 방법에서는 각 반도체 디바이스(10)에 음양의 전극(6a, 6b)을 형성하는 공정을 생략하고, 조립체(30)의 조립과 병행적으로 전극(6a, 6b)을 형성할 수 있기 때문에, 반도체 모듈(20)의 제작비를 저감시키는 데에 유리하다.
<제2 변경 실시예>(도 19, 도 20 참조)
상기 실시예에서는 조립체(30)를 성형 금형 내에 수용하고, 투명 합성 수지를 주입하여 3조분의 반도체 모듈(20)을 성형하고, 그 후 각 반도체 모듈(20)을 외부 프레임(31)으로부터 분단했다. 그러나, 반드시 상기와 같이 3조분의 반도체 모듈(20)로 성형할 필요는 없고, 도 19, 도 20에 도시한 바와 같이, 25개×3의 반도체 디바이스(10)와 접속 리드(21∼26)를 입방체형의 성형 캐비티를 가지는 성형 금형 내에 수용하여 투명 합성 수지를 주입하고 고체화시켜, 대략 입방체형의 광 투과 부재(28A) 내에 75개의 반도체 디바이스(10)를 3차원적으로 수용한 입방체형의 반도체 모듈(20A)로 성형해도 된다. 그리고, 이 입방체형 반도체 모듈(20A)의 외면에는 상기 부분 원주 렌즈부(28a)와 동일한 부분 원주 렌즈부(28a)를 형성하는 것이 바람직하다. 이 반도체 모듈(20A)에서도, 설명의 간단화를 위해, 반도체 디바이스(10)를 5행 5열의 매트릭스 배열한 경우를 예로서 설명했지만, 반도체 디바이스(10)를 다수 행 다수 열의 매트릭스 배열한 것을 입방체형의 반도체 모듈(20A)로 성형하는 경우도 있다.
이 입방체형의 반도체 모듈(20A)에서는 광 투과 부재(28A) 내에 다수의 반도체 디바이스(10)가 3차원적으로 배열되어 있기 때문에, 3차원의 모든 방향으로부터의 광을 받아 광전 변환된다. 또한 이 다수의 반도체 디바이스(10)가 큰 수광 표면적를 가지고 있으므로, 상기 반도체 모듈(20)과 비교하여 큰 수광 능력이 있다. 광 투과 부재(28A) 내에 입사된 광의 일부는 직접 반도체 디바이스(10)에 도달하고, 나머지의 광은 난반사나 산란을 반복하고 나서 반도체 디바이스(10)에 도 달한다. 그러므로, 종래의 태양 전지 패널 보다 광이용 효율을 현저하게 높일 수 있다. 그리고, 이 입방체형의 반도체 모듈(20A)을 시트형으로 구성하고, 투명한 가요성의 광 투과 부재 내에 복수층을 이루도록 반도체 디바이스(10)를 내장한 구조의 반도체 모듈을 실현하는 것도 가능하다.
<제3 변경 실시예>(도 21, 도 22 참조)
다음에, 반도체 디바이스(10)를 이용한 수광 기능이 있는 반도체 모듈의 변경실시예에 대하여 설명한다. 도 21, 도 22에 도시한 바와 같이, 이 반도체 모듈(40)은 수광하여 광전 변환하는 기능이 있는, 예를 들면 80개(16개×5)의 반도체 디바이스(10)와, 금속제의 6개의 환형 리드 프레임(41∼46)을 포함하는 도전 기구(50)와, 광 투과 부재(48)를 가진다. 단, 반도체 디바이스(10)는 반도체 모듈(20)에서의 반도체 디바이스(10)와 동일한 것이다.
환형 리드 프레임(41∼46)은 각각 내측 접속 리드(41a∼46a)와 외측 접속 리드(41b∼46b)를 일체적으로 형성하고 있으며, 외측 접속 리드(41b∼46b)에는 반경 방향 외측으로 돌출되는 4개의 외부 리드(41c∼46c)가 형성되어 있다. 40개의 반도체 디바이스(10)는 도전 방향을 일치시킨 상태에서 8열로 구분되어 둘레 방향으로 등간격 걸러 내측 접속 리드(41a∼46a)(예를 들면, 폭 0.8mm)에 접속되고, 나머지 40개의 반도체 디바이스(10)는 도전 방향을 일치시킨 상태에서 8열로 구분되어 둘레 방향으로 등간격 걸러 외측 접속 리드(41b∼46b)(예를 들면, 폭 0.8mm)에 접속되어 있다.
도전 접속 기구(50)는 최하단의 환형 리드 프레임(41)과, 중단의 환형 리드 프레임(42∼45)과, 최상단의 환형 리드 프레임(46)을 가진다. 환형 리드 프레임(41∼46)은 상기 실시예의 리드 프레임(21∼26)과 동일한 재질의 동일한 판두께의 것이다. 최하단의 환형 리드 프레임(41)의 외부 리드(41c)가 양극 단자(47a)로 되고, 또 최상단의 환형 리드 프레임(46)의 외부 리드(46c)가 음극 단자(47b)로 된다.
상기 반도체 모듈(20)과 동일하게, 각 환형 리드 프레임(41∼45)은 그 상측 반도체 디바이스(10)의 양극(6a)에 알루미늄 페이스트로 접속되는 동시에, 각 환형 리드 프레임(42∼46)은 그 하측 반도체 디바이스(10)의 음극(6b)에 은 페이스트로 접속되어 있다. 이렇게 해서, 도전 접속 기구(50)는 각 열의 5개의 반도체 디바이스(10)를 전기적으로 직렬 접속하는 동시에 각단의 16개의 반도체 디바이스(10)를 전기적으로 병렬 접속하고 있다.
상기 6매의 환형 리드 프레임(41∼46)과 80개의 반도체 디바이스(10)를 조립한 조립체(51)는 원주형의 광 투과 부재(48) 내에 내장되어 있다. 단, 외부 리드(41c∼46c)의 외측 단부는 외부에 돌출되어 있다. 광 투과 부재(48)는 아크릴이나 폴리카보네이트 등의 투명 합성 수지로 이루어진다. 광 투과 부재(48)의 하단면과 상단면의 중앙부에는 광의 도입률을 높이기 위한 원추형의 오목부(48a, 48b)가 형성되어 있다. 광 투과 부재(48)의 하단 외주부와 상단 외주부에는 광의 도입률을 높이기 위한 부분 원추형의 모따기부(49a, 49b)가 형성되어 있다.
이 반도체 모듈(40)을 제조하는 방법에 대하여 설명한다.
맨처음, 환형 리드 프레임(41∼46)과, 80개의 반도체 디바이스(10)를 제작 하여 준비한다. 다음에, 반도체 모듈(20)을 제작한 것과 거의 동일하게 하여, 환형 리드 프레임(41∼46)과, 80개의 반도체 디바이스(10)와, 알루미늄 페이스트와 은 페이스트 등을 조립함으로써 조립체(51)를 조립한다.
다음에, 그 조립체(51)를 가열로에 수용하여 질소 분위기 중에서 800∼850℃의 온도로 약 30분간 가열 처리함으로써, 알루미늄 페이스트와 은 페이스트를 경화시킨다. 다음에, 조립체(51)를 금형 내에 수용하고, 금형 내에 용융 상태의 투명 합성 수지(예를 들면, 아크릴 수지나 폴리카보네이트 등)를 주입하여 고체화시키면, 반도체 모듈(40)이 얻어진다. .
그리고, 이 반도체 모듈(40)을 제작할 때에도, 제1 변경 실시예와 동일하게, 전극 미형성의 반도체 디바이스(10)를 이용하여 조립체(60)를 조립하는 것과 병행적으로 또는 조립으로부터 음양의 전극(6a, 6b)을 형성하도록 해도 된다.
이 반도체 모듈(40)에 의하면, 전체로서 원주형에 형성되어 있기 때문에 외래광이 전체 둘레 360도의 어느 방향으로부터 오는 경우에도 확실하게 광 투과 부재(48) 내에 도입되며, 반도체 모듈(40)의 상방이나 하방으로부터 오는 외래광도 확실하게 광 투과 부재(48) 내에 도입된다. 광 투과 부재(48) 내에 도입된 광은 난반사하여 확산되면서, 반도체 디바이스(10)에 도달하여 광전 변환되어, 양극 단자(47a)와 음극(47b) 사이에 약 3.0볼트 정도의 기전력을 발생한다.
<제4 변경실시예>(도 23∼도 29참조)
수광용 반도체 모듈의 변경 실시예에 대하여, 그 제조 방법과 구조를 섞어 설명한다. 맨처음, 도 23에 나타내는 베이스 시트(60)를 제작한다. 이 베이스 시 트(60)는 투명 합성 수지(예를 들면, 아크릴, 폴리카보네이트)제의 두께 0.4∼0.6mm의 소정 사이즈(예를 들면, 200mm×200mm)의 평판형 투명 시트체이며, 상기 도 8의 반도체 디바이스(10)와 동일한 반도체 디바이스(10)를 장착하기 위한 예를 들면 1.5mm×1.5mm 크기의 정방형상의 작은 구멍(61)이 다수 행 다수 열의 매트릭스형으로 형성되고, 작은 구멍열과 작은 구멍열 사이에는 폭 0.8∼1.0mm의 세로 프레임(62)이 형성되고, 작은 구멍 행과 작은 구멍 행 사이에는 폭 0.4∼0.6mm의 접속 리드 형성부(63)가 형성되어 있다. 이 작은 구멍(61)은 반도체 디바이스(10)의 음양 전극(6a, 6b) 사이의 중간 적도부(赤道部)의 복수점이 가볍게 점 접촉하여 끼워지는 크기나 형상으로 형성하는 것이 바람직하다. 작은 구멍의 형상은 정방형에 한정되지 않고, 여러 가지의 형상을 적용 가능하다.
이 베이스 시트(60)는 정밀한 성형 금형을 이용하여 사출 성형 등으로 제작할 수 있고, 시트형 또는 필름형의 베이스 시트 소재에, 소정의 마스킹을 실시한 상태에서 엑시머 레이저 등의 레이저 광선에 의한 천공 가공에 의해 제작해도 되고, 그 밖의 방법으로 제작해도 된다.
다음에, 도 24에 도시한 바와 같이, 다수의 접속 리드 형성부(63)의 적어도 편면과, 작은 구멍(61)에 면하는 부분에 투명한 도전성 합성 수지 또는 금속제의 도전막(64a)(예를 들면, 두께 10∼30㎛)을 형성하여 접속 리드(64)로 한다. 베이스 시트(60)의 열 방향 일단측과 타단 측의 외부 도선 접속부(65)에는 도전성 합성 수지 또는 금속제의 도전막(66a)(예를 들면, 두께 10∼30㎛)을 형성하고, 작은 구멍(61)에 면하는 부분에도 도전막(66a)을 형성하여 접속 리드(66)로 한다. 그리 고, 금속제의 도전막(64a, 66a)를 형성하는 경우에는, 예를 들면 니켈 도금막으로 형성해도 된다. 또 상기 베이스 시트(60)의 제작에 선행하여 또는 병행하여 도 8에 나타낸 것과 동일한 반도체 디바이스(10)를 다수 제작한다.
다음에, 도 25, 도 26에 도시한 바와 같이, 베이스 시트(60)를 적당한 수평 대판(臺板) 상에 약 0.5mm 정도 부상된 상태로 세트한 상태에서, 다수의 작은 구멍(61) 각각에 반도체 디바이스(10)를 장착한다. 이 경우, 반도체 디바이스(10)의 양극(6a)과 음극(6b)에 도전성 접착제나 도전성 페이스트(알루미늄 페이스트, 은 페이스트, 금 페이스트 등)를 도포하여, 전부의 반도체 디바이스(10)에서의 도전 방향이 일치하도록, 또한 음양의 전극(6a, 6b)이 대응하는 도전막(64a, 66a)에 면접촉하는 상태로 반도체 디바이스(10)를 작은 구멍(61)에 장착하여, 반도체 디바이스(10)를 베이스 시트(60)의 양쪽 면 밖에 거의 동일하게 돌출시킨다. 그 후, 필요에 따라, 전극(6a, 6b) 위치의 도전성 접착제나 도전성 페이스트에 레이저광을 조사하여 경화시켜도 된다.
이렇게 해서, 다수의 접속 리드(64, 66)와, 반도체 디바이스(10)의 전극(6a, 6b)을 접속 리드에 접속하는 도전 페이스트 등으로 이루어지는 도전 접속 기구가 구성되고, 이 도전 접속 기구에 의해, 각 열의 반도체 디바이스(10)가 직렬 접속되는 동시에, 각 행의 반도체 디바이스(10)가 병렬 접속된 상태로 된다.
다음에, 도 27에 도시한 바와 같이, 상기와 같이 베이스 시트(60)와 다수의 반도체 디바이스(10)를 조립한 조립체(67)를 소정의 성형 금형 내에 수용하고, 용융 상태가 투명한 합성 수지(예를 들면, 아크릴이나 폴리카보네이트 등)를 주입하 여 성형하면, 베이스 시트(60)와 다수의 반도체 디바이스(10)가 합성 수지로 이루어지는 광 투과 부재(68) 내에 내장된 상태로 되어, 거의 투명한 시트 또는 필름형의 반도체 모듈(70)이 얻어진다. 그리고, 외부 도선의 접속을 위해, 베이스 시트(60) 양단부의 외부 도선 접속부(65)의 일부는 광 투과 부재(68)로부터 돌출된 상태로 성형한다.
이 성형 시에 부가하는 합성 수지의 평균적 막 두께는, 예를 들면 0.5∼1.0mm로 되지만, 이들 막 두께에 한정될 까닭이 없고, 그 막 두께는 자유롭게 설정할 수 있다. 상기 성형에 이용하는 합성 수지는 베이스 시트(60)와 동종의 합성 수지를 채용하는 것이 바람직하지만, 이종의 합성 수지를 적용해도 되며, 그 성형에 이용하는 합성 수지를 적절하게 선택함으로써, 가요성이 있는 반도체 모듈(70)로 할 수도 있다. 그리고, 반도체 디바이스(10)의 음양 전극(6a, 6b)에 도전성 페이스트를 채용한 경우, 성형 시에 주입되는 합성 수지의 열로, 도전성 페이스트의 경화를 도모하는 것도 가능하다.
이 반도체 모듈(70)에서는 광 도입 성능(채광 성능)을 높이기 위해 각 열의 반도체 디바이스(10)에 대응하는 외면 부분이 부분 원통면(69)이 되도록 성형하고 있지만, 이들 부분 원통면(69)은 편면측에만 형성하고, 다른 면은 평탄면에 형성해도 된다. 그리고, 반도체 모듈(70)에서의 각 반도체 디바이스(10)에 대응하는 외면 부분이 부분 구면이 되도록 성형해도 되며, 이 부분 구면은 편면측에만 형성하고, 다른 면은 평탄면에 형성해도 된다.
여기에서, 도 28에 나타낸 바와 같이, 2매의 조립체(67)를 행 방향 및/또는 열 방향으로 반(半) 피치 어긋나게 하여 접근형으로 평행하게 배치하고, 이 상태에서 상기와 동일하게 성형 금형내에 수용하여, 투명한 합성 수지를 사용하고 일체적로 성형하여 광 투과 부재(68A)를 형성하면, 반도체 모듈(70A)이 얻어진다. 그리고, 반도체 모듈(70, 70A)에서, 광이 입사되는 방향과 반대측의 외면에, 니켈 도금막 등의 광 반사막을 형성해도 된다.
본 실시예의 반도체 모듈(70, 70A)에 의하면, 상기 반도체 모듈(20, 20A, 40)과 동일한 작용, 효과가 얻어지는 데다, 특유의 작용, 효과도 얻어진다. 이 반도체 모듈(70, 70A)에서는 저가로 제작 가능한 베이스 시트(60)에 접속 리드(64, 66)를 형성하여 다수의 반도체 디바이스(10)를 장착하고, 사출 성형 등에 의해 합성 수지제의 광 투과 부재(68, 68A)를 형성함으로써 시트형으로 제작하므로, 시트형 또는 필름형의 경량 반도체 모듈로 되어, 제작비를 저감시킬 수 있고, 다수의 반도체 디바이스(10)에 의해 고출력 또는 고전압의 광 기전력을 발생시킬 수 있다.
반도체 모듈(70, 70A)은 2.0∼3.0mm 두께의 것도 제작 가능하여, 창유리에 접착 가능한 태양 전지 패널(태양 전지 시트)도 실현할 수 있다. 또한 가요성의 반도체 모듈(70, 70A)로 구성하는 것도 가능하여, 자동차의 보디 표면에 장착 가능한 반도체 모듈 등, 여러 가지의 용도에 적용 가능한 반도체 모듈(70, 70A)을 제작할 수 있다.
특히, 반도체 모듈(70A)에서는 매트릭스형으로 배치된 반도체 디바이스가 2층 구조로서 내장되어 있기 때문에, 광 투과 부재(68A) 내에 입사된 광이 반도체 디바이스(10)에 흡수되기 쉬어, 광이용 효율이 높아진다.
다음에, 이 변경 실시예를 부분적으로 변경한 예에 대하여 도 29, 도 30에 따라 간단히 설명한다. 도 29, 도 30에 도시한 바와 같이, 예를 들면 아크릴 또는 폴리카보네이트 등의 투명 합성 수지제의 베이스 시트(예를 들면, 두께 1.5∼2.0mm)에 다수의 대략 반구형 소오목부(72)를 다수 행 다수 열의 매트릭스형으로 형성한다. 이 베이스 시트(71)의 이면에는 예를 들면 니켈 도금막 등의 광 반사막(73)을 형성해도 되며, 광 반사막(73)을 생략해도 된다. 그리고, 베이스 시트(71)는 연질의 투명 합성 수지 재료로 구성해도 된다.
이 소오목부(72)는 반도체 디바이스(10)의 한쪽 절반을 미소한 간극을 가지고 또는 간극 없이 장착 가능하게 형성되지만, 반도체 디바이스(10)의 평탄면(2) 형상에 적합한 평탄부(72a)가 형성되어 있다. 그리고, 각 소오목부(72)의 열 방향 양단측에는 음양의 전극(6a, 6b)에 면접촉시켜 지지하기 위한 지지편(支持片)(74)이 도 29의 지면 가까운 쪽으로 약 0.4mm 정도 돌출하도록 형성되어 있다. 이 베이스 시트(71)에 상기 접속 리드(64, 66)와 동일한 구조의 다수 행의 접속 리드를 형성하고, 각 소오목부(72)에 반도체 디바이스(10)를 장착하여 양극(6a)과 음극(6b)을 대응하는 접속 리드에 도전 가능하게 접속하고, 또한 고착 상태로 한다. 이 때, 지지편(74)의 지지력을 이용하여 반도체 디바이스(10)를 지지하도록 구성해도 된다. 그리고, 접속 리드의 형성을 용이하게 하기 위해, 각 행의 지지편(74)은 연속적으로 형성해도 된다. 이와 같이 다수 행으로 형성한 접속 리드가 상기 접속 리드(64, 66)와 동일하게 각 열의 다수의 반도체 디바이스(10)를 직렬하는 동시에 각 행의 반도체 디바이스(10)를 병렬하는 도전 접속 기구를 구성 한다.
다음에, 베이스 시트(71)에 다수의 반도체 디바이스(10)를 장착한 조립체(75)를 소정의 금형 내에 수용하고, 투명한 합성 수지를 주입하여 성형한다. 이 성형에 이용하는 합성 수지에 투명한 연질의 합성 수지 재료를 이용해도 된다. 이렇게 해서, 다수의 반도체 디바이스(10)가 베이스 시트(71)와 주입 고체화시킨 합성 수지(76)로 이루어지는 광 투과 부재(77) 내에 내장된 상태로 되어, 시트형 또는 필름형의 경량 수광용 반도체 모듈(70B)(태양 전지 시트, 또는 태양 전지 필름, 또는 태양 전지 패널)이 얻어진다. 그리고, 상기 성형에 의해 형성된 광 투과 부재(76)의 외표면에는 상기 부분 원통면(69)과 동일한 부분 원통면이나 부분 구면을 형성해도 된다. 이 반도체 모듈(70B)에 의하면, 상기 반도체 모듈(70, 70A)과 동일한 작용, 효과가 얻어진다.
<제5 변경 실시예>(도 31∼도 34 참조)
도 34는 구면 수광 셀로서의 반도체 디바이스(80)의 단면도이다. 이 반도체 디바이스(80)를 제작하는 제작 방법과 그 구조에 대하여, 도 31∼도 34에 따라 설명한다.
도 31에 나타내는 반도체 소자(81)는 상기 도 5에 나타내는 반도체 소자(1)와 동일한 것이며, 구형의 p형 실리콘 단결정(82)에 하나의 평탄면(83)을 형성하고, 실리콘 단결정(82)의 표면에 박막의 n+ 실리콘 성장층(85)을 성장시키기 전에 평탄면(83)과 그 외주 근방부에 박막 단결정 성장 시에 마스킹하기 위한 마스크용 박막(84)(실리콘 산화막)을 상기 실시예와 동일하게 형성한다. 그리고, 필요에 따라, 마스크용 박막(84)의 외면에 실리콘 질화막(Si3N4)을 형성해도 된다.
다음에, 도 32에 도시한 바와 같이, 외부에 노출된 p형 실리콘 단결정(82)의 표면에 공지된 예를 들면 디클로로실란(SiH2Cl2), 모노실란(SiH4)을 원료 가스로 한 핫월형 상압 화학적 기상 퇴적법(CVD법)을 이용하여 균일한 막 두께(예를 들면, 0.5∼1.5㎛)의 n+형 성장층(85)(이것이, 반도체 박막 퇴적층에 상당함)을 성장시킨다. 이렇게 해서, p형 실리콘 단결정(82)의 표층부에 구면형의 pn 접합(86)이 형성된다. 다음에, 공지된 에칭 방법을 이용하여 마스크용 박막(84)을 제거하고, 다시 전 표면을 가볍게(예를 들면, 두께 0.1∼0.2㎛) 에칭한다. 그 후 다시 두께 0.4∼0.5㎛의 실리콘 산화막을 피착(형성)하여 도 33에 나타낸 바와 같이 대략 구면형의 반사 방지막(87)을 형성한다.
이 반사 방지막(87)으로서는, 실리콘 산화막 이외에 산화 티탄, 질화 실리콘, 산화 알루미늄, 불화 마그네슘 등의 박막도 적용할 수 있다.
다음에 평탄면(83)의 중심부와, 반도체 소자(81)의 중심을 사이에 두고 평탄면(83)에 대향하는 구면의 정상부에, 상기 실시예와 동일하게 하여, 양극(88a)과 음극(88b)을 형성한다. 이 반도체 디바이스(80)(구면 수광 셀)도 도 8의 반도체 디바이스(10)와 거의 동일한 광전 변환 기능을 나타내어, 넓은 지향성를 가지고 있다.
<제6 변경 실시예>(도 35∼도 38 참조)
도 38은 대략 구면형의 수광면을 가지는 npn 포토트랜지스터(90)(반도체 디바이스)의 단면도이며, 이 npn 포토트랜지스터(90)의 제작 방법과 구조에 대하여, 도 35∼도 38에 따라 설명한다.
도 35에 나타내는 반도체 소자(91)는 구형의 n형 실리콘 단결정(92)(저항률 1∼10Ωcm)의 하나의 정상부에 평탄면(93)을 형성하고, 평탄면(93)과 그 외주 근방부에 보론의 확산 마스크용 박막(94)(실리콘 산화막)을 형성한 것이다. 이 반도체 소자(91)는 상기 실시예의 도 5의 p형 실리콘 단결정 대신, n형 실리콘 단결정(92)을 적용한 점에서 상이할 뿐이므로, 도 5의 반도체 소자(1)와 거의 동일하게 하여 제작할 수 있다.
다음에, n형 실리콘 단결정(92)의 표층부에 공지된 열확산 기법을 이용하여 p형 불순물인 보론을(예를 들면, 깊이 0.3∼0.5㎛) 확산하여, p형 베이스층(95)을 형성한다. 이에 따라, n형 실리콘 단결정(92)으로 이루어지는 n형 컬렉터(92a) 사이에 대략 구면형의 컬렉터 접합(96)을 형성한다. 보론을 확산했을 때에 생성한 얇은 실리콘 산화막(97)은 그 이외의 확산 마스크용 박막(94)과 함께 공지된 에칭 기법에 의해 일단 제거한다. 그 후, 도 37에 도시한 바와 같이, 다시 전 표면에 실리콘 산화막(98, 98a)을 형성한다. 이 실리콘 산화막(98)은, 다음에 p형 베이스층(95)의 표면 상에 인을 확산하기 위한 마스크로서 이용하기 위해, 평탄면(93)과 그 외주 근방부 위치의 실리콘 산화막(98a)을 남기고 공지된 포토에칭 기법에 의해 제거한다. 그리고, 이 평탄면(93)은 마스크해야 할 부분의 위치 결정에 이용할 수 있다.
다음에, 공지된 열확산 기법에 의해 n형 불순물인 인을(예를 들면, 깊이 O.1∼0.2㎛) 확산하여 p형 베이스층(95)의 영역 내에 대략 구면형의 n형 이미터층(99)을 형성한다. 이에 따라, 도 37에 도시한 바와 같이, p형 베이스층(95) 사이에 컬렉터 접합(96)과 일정 간격(0.1∼0.4㎛ 정도)을 유지하는 이미터 접합(100)이 형성된다. 인을 확산했을 때에 생성된 얇은 실리콘 산화막을 반사 방지막(101)으로서 이용한다. 다음에 상기 실시예의 반도체 소자(1)와 동일하게 은 페이스트와 알루미늄 페이스트를 이용하여 도 38에 나타낸 바와 같이 컬렉터 전극(102)과 이미터 전극(103)을 형성한다. 이 전극(102, 103)은 리드 프레임 등의 외부 도전 부재와의 접합을 겸하여 형성해도 된다.
이 대략 구형의 npn 포토트랜지스터(90)(수광용 반도체 디바이스에 상당함)는 구면의 대부분이 수광면이 되고, 컬렉터 접합이 역(逆)바이어스된 상태 하에서 외부로부터 온 광이 컬렉터 접합(96)의 근방에서 흡수되면 광전류가 발생하여, 이미터 전극(103)과 컬렉터 전극(102) 사이에는 증폭된 외부 전류가 흐른다. 이 포토트랜지스터(90)는 광 스위치 등에 이용할 수 있어, 수광 감도가 높아 광의 지향성이 넓다고 하는 특징이 있다.
다음에, 상기 실시예를 부분적으로 변경하는 여러 가지의 변경예에 대하여 설명한다.
1〕 상기 반도체 소자(181, 91)를 구성하는 반도체로서는, 실리콘 다결정도 적용 가능하고, 실리콘 대신 다른 반도체, 예를 들면, Si와 Ge의 혼정 반도체, 또는 다층 구조의 반도체를 적용하거나, GaAs, InP, GaP, GaN, InCuSe, SiC 등 중 어 느 하나의 화합물 반도체를 적용해도 되고, 또, 그 밖의 반도체를 적용해도 된다.
2〕반도체 소자(1)를 형성하는 반도체 결정의 직경은 1.5mm에 한정될 까닭이 없고, 0.5∼3.0mm 정도의 크기로 하는 경우도 있다. 그리고, 반도체 소자(1)를 형성하는 반도체 결정의 도전형은 p형에 한정될 까닭이 없고, n형이라도 되며, 그 경우 p형 확산층을 형성하는 것으로 한다.
3〕화학적 기상 성장법(CVD) 등 다른 반도체 박막 퇴적법을 이용하여 상기 확산층(3)과 pn 접합(4)을 형성하는 것도 가능하다.
4〕반사 방지막(7)으로서, 실리콘 산화막 대신, 산화 티탄막이나 질화 규소막 등 다른 절연막으로 구성해도 된다.
5〕전극(6a, 6b) 중 어느 한쪽 또는 양쪽은 금, 은, 구리, 알루미늄, 안티몬, 안티몬과 금의 합금, 갈륨, 갈륨과 은의 합금, 갈륨과 금의 합금 등 중 어느 하나의 전극 재료나, 그들의 페이스트를 이용하여 형성할 수 있다.
6〕반도체 모듈(20, 20A)에서의 광 투과 부재 대신, 반도체 모듈의 양면에 강화 유리를 장착하고, 그 강화 유리 사이에 투명한 에틸렌비닐아세테이트(EVA) 수지 등을 충전하고, 단부를 프레임재로 밀봉한 구조를 채용해도 된다.
7] 반도체 모듈(20, 20A, 40)에 장착하는 반도체 디바이스의 수나 배치나 형태는 상기 실시예의 것에 한정될 까닭이 없고, 자유롭게 설정할 수 있다. 예를 들면, 투명한 합성 수지제의 얇은 시트(예를 들면, 두께 0.3mm)에 다수의 반도체 디바이스를 다수 행 다수 열로 장착하고, 도전 접속 기구에 의해 각 열의 다수의 반도체 디바이스를 직렬 접속하는 동시에 각 행의 반도체 디바이스를 병렬 접속하고, 그 후 상기 시트의 양면에 광 투과 부재막을 성형하여 가요성이 있는 시트형 구조의 반도체 모듈로 할 수도 있다. 그리고, 이 시트형의 반도체 모듈에서도, 반도체 디바이스(10)를 복수 층으로 배치할 수도 있다.
8〕상기 반도체 모듈은 수광 기능이 있는 반도체 모듈을 예로 하여 설명했지만, 본 발명의 반도체 모듈은 발광기능이 있는 반도체 모듈에도 동일하게 적용 가능하다. 단, 이 경우, 반도체 디바이스로서 발광기능이 있는 반도체 디바이스(구형의 반도체 디바이스, 원주형의 반도체 디바이스, 또는 입자형의 반도체 디바이스)를 적용할 필요가 있다.
이와 같은 발광 기능이 있는 반도체 디바이스로서는, 예를 들면, WO98/15983호 공보나 WO99/10935호 공보에, 본 발명의 발명자가 제안한 여러 가지 구형의 발광다이오드를 적용할 수 있고, 그 밖의 여러 가지 구조의 발광 다이오드를 적용해도 된다. 이와 같은 발광 기능이 있는 반도체 모듈은 면 발광형의 조명 장치, 흑백이나 컬러의 디스플레이 또는 여러 가지 표시 장치 등에 적용 가능하다.
9〕그 밖에, 당업자라면, 본 발명의 취지를 일탈하지 않고, 상기 실시예에 기타 여러 가지 변경을 부가한 형태로 실시 가능하며, 본 발명은 상기 실시예에 개시한 여러 가지의 형태에만 한정되지 않는다.

Claims (13)

  1. 발광 또는 수광 기능이 있는 구형(球形)의 복수의 반도체 디바이스로서,
    도전(導電) 방향을 일치시킨 상태에서 복수 행 복수 열로 배치된 복수의 반도체 디바이스와,
    이들 각 열의 복수의 반도체 디바이스를 전기적으로 직렬 접속하는 동시에 각 행의 복수의 반도체 디바이스를 전기적으로 병렬 접속하는 도전 접속 기구를 구비하며,
    상기 각 반도체 디바이스가
    p형 또는 n형의 반도체로 이루어지는 구형 반도체 결정(結晶)의 정상부의 일부를 제거하여 평탄면을 형성한 반도체 소자와,
    상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층, 및 상기 확산층 또는 반도체 박막 퇴적층을 통해 형성된 구면형(球面形)의 pn 접합과,
    상기 반도체 소자의 중심을 사이에 두고 대향하도록, 상기 평탄면과 상기 평탄면의 반대측 정상부에 형성되어 상기 pn 접합의 양단에 접속된 제1, 제2 전극
    을 구비하는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  2. 제1항에 있어서,
    상기 도전 접속 기구가 금속제 박판형의 복수의 리드 프레임을 구비하는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  3. 제1항 또는 제2항에 있어서,
    상기 반도체 디바이스 전부를 내장한 상태로 덮는 광 투과 부재가 설치되는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  4. 제3항에 있어서,
    상기 광 투과 부재가 각 열의 반도체 디바이스의 적어도 한쪽에 위치하는 부분 원주(圓柱) 렌즈부를 가지는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  5. 발광 또는 수광 기능이 있는 구형의 복수의 반도체 디바이스로서,
    도전 방향을 일치시킨 상태에서 복수 열로 구분되어 링형으로 배치된 복수 열로 된 복수의 반도체 디바이스와,
    이들 각 열의 복수의 반도체 디바이스를 전기적으로 직렬 접속하는 동시에 동일 평면에 링형으로 위치하는 복수의 반도체 디바이스를 전기적으로 병렬 접속하는 도전 접속 기구를 구비하고,
    상기 각 반도체 디바이스가
    p형 또는 n형의 반도체로 이루어지는 구형 반도체 결정의 정상부의 일부를 제거하여 평탄면을 형성한 반도체 소자와,
    상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층, 및 상기 확산층 또는 반도체 박막 퇴적층을 통해 형성된 구면형의 pn 접합과,
    상기 반도체 소자의 중심을 사이에 두고 대향하도록, 상기 평탄면과 상기 평탄면의 반대측 정상부에 형성되어 상기 pn 접합의 양단에 접속된 제1, 제2 전극
    을 구비하는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  6. 제1항 또는 제5항에 있어서,
    상기 반도체 디바이스가 발광 디바이스인 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  7. 제1항 또는 제5항에 있어서,
    상기 반도체 디바이스가 태양 전지 셀인 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  8. 제1항 또는 제5항에 있어서,
    상기 반도체 디바이스가 포토다이오드인 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  9. 제1항 또는 제5항에 있어서,
    상기 반도체 디바이스가 포토트랜지스터인 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  10. 제1항 또는 제5항에 있어서,
    상기 각 반도체 디바이스에서의 확산층의 구면형 표면에 투명한 절연성 반사 방지막을 형성하는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  11. 제1항 또는 제5항에 있어서,
    상기 반도체 디바이스의 반도체 결정을 구성하는 p형 또는 n형의 반도체가 비소화(砒素化) 갈륨(GaAs), 인화(隣化) 인듐(InP), 인화 갈륨(GaP), 질화(窒化) 갈륨(GaN), 셀렌화 인듐ㆍ구리(InCuSe), 탄화 규소(SiC) 중에서 선택되는 화합물 반도체인 것을 특징으로 하는 발광 또는 수광용 반도체 모듈.
  12. 발광 또는 수광 기능이 있는 구형의 복수의 반도체 디바이스로서, 그 각각이 p형 또는 n형의 반도체로 이루어지는 구형의 반도체 결정의 정상부의 일부를 제거하여 평탄면을 형성한 반도체 소자와, 상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층, 및 상기 확산층 또는 반도체 박막 퇴적층을 통해 형성된 구면형의 pn 접합과, 상기 반도체 소자의 중심을 사이에 두고 대향하도록, 상기 평탄면과 상기 평탄면의 반대측 정상부에 형성되어 상기 pn 접합의 양단에 접속된 제1, 제2 전극을 구비한 복수의 반도체 디바이스를 제작하는 제1 공정과,
    복수의 반도체 디바이스를 복수 행 복수 열의 매트릭스형으로 배치하고 이들 반도체 디바이스의 도전 방향을 열 방향으로 일치시켜, 복수의 접속 리드를 통해 각 열의 반도체 디바이스를 전기적으로 직렬 접속하는 동시에 각 행의 반도체 디바이스를 전기적으로 병렬 접속하는 제2 공정과,
    상기 복수의 반도체 디바이스와 복수의 접속 리드를 포함하는 조립체를 투명 합성 수지제의 광 투과 부재로 패키징하는 제3 공정
    을 구비하는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈의 제조 방법.
  13. 발광 또는 수광 기능이 있는 구형의 복수의 반도체 디바이스로서, 그 각각이 p형 또는 n형의 반도체로 이루어지는 구형 반도체 결정의 정상부의 일부를 제거하여 평탄면을 형성한 반도체 소자와, 상기 평탄면을 제외한 반도체 소자의 표층부에 형성된 확산층 또는 반도체 박막 퇴적층, 및 상기 확산층 또는 반도체 박막 퇴적층을 통해 형성된 구면형의 pn 접합을 구비한 복수의 전극 미형성 반도체 디바이스를 제작하는 제1 공정과,
    상기 복수의 전극 미형성 반도체 디바이스를 복수 행 복수 열의 매트릭스형으로 배치하고, 이들 전극 미형성 반도체 디바이스의 도전 방향을 열 방향으로 일치시켜, 각 전극 미형성 반도체 디바이스의 평탄면과, 상기 평탄면의 반대측 정상부에 도포한 도전성 페이스트와 복수의 접속 리드를 사용하여 각 열의 전극 미형성 반도체 디바이스를 직렬 접속 가능하게 하고 또한 각 행의 전극 미형성 반도체 디바이스를 병렬 접속 가능하게 한 조립체를 만드는 제2 공정과,
    상기 조립체에 소정의 가열 처리를 실시하고, 각 반도체 디바이스에 도포한 도전성 페이스트를 경화시켜 상기 pn 접합의 양단에 전기적으로 접속된 한 쌍의 전극을 형성하는 제3 공정과,
    상기 조립체의 대부분을 투명 합성 수지제의 광 투과 부재로 패키징하는 제4 공정
    을 구비하는 것을 특징으로 하는 발광 또는 수광용 반도체 모듈의 제조 방법.
KR1020037004322A 2001-08-13 2001-08-13 발광 또는 수광용 반도체 모듈 및 그 제조 방법 KR100561112B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2001/006972 WO2003017382A1 (fr) 2001-08-13 2001-08-13 Module a semi-conducteur emetteur de lumiere ou recepteur de lumiere et procede de fabrication correspondant

Publications (2)

Publication Number Publication Date
KR20030076567A KR20030076567A (ko) 2003-09-26
KR100561112B1 true KR100561112B1 (ko) 2006-03-15

Family

ID=11737637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037004322A KR100561112B1 (ko) 2001-08-13 2001-08-13 발광 또는 수광용 반도체 모듈 및 그 제조 방법

Country Status (8)

Country Link
US (1) US7244998B2 (ko)
EP (1) EP1427026A4 (ko)
JP (1) JP3904558B2 (ko)
KR (1) KR100561112B1 (ko)
CN (1) CN1219331C (ko)
AU (1) AU2001277778B2 (ko)
CA (1) CA2456671C (ko)
WO (1) WO2003017382A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001277779B2 (en) * 2001-08-13 2005-04-07 Sphelar Power Corporation Semiconductor device and method of its manufacture
AU2001277778B2 (en) 2001-08-13 2005-04-07 Sphelar Power Corporation Light-emitting or light-receiving semiconductor module and method of its manufacture
KR100619614B1 (ko) * 2001-10-19 2006-09-01 죠스케 나카다 발광 또는 수광용 반도체 모듈 및 그 제조 방법
JP3902210B2 (ja) * 2002-05-02 2007-04-04 仗祐 中田 受光又は発光用パネルおよびその製造方法
WO2004001858A1 (ja) 2002-06-21 2003-12-31 Josuke Nakata 受光又は発光用デバイスおよびその製造方法
US7387400B2 (en) * 2003-04-21 2008-06-17 Kyosemi Corporation Light-emitting device with spherical photoelectric converting element
DE60326666D1 (de) 2003-06-09 2009-04-23 Kyosemi Corp Generatorsystem
JP4510532B2 (ja) * 2003-07-01 2010-07-28 パナソニック株式会社 実装体、光伝送路および光電気回路基板
KR100965239B1 (ko) * 2003-08-20 2010-06-22 삼성에스디아이 주식회사 태양전지를 이용한 발광 블록
JP2007504615A (ja) * 2003-09-05 2007-03-01 キタイ，エイドリアン 球支持薄膜蛍光体エレクトロルミネセンス素子
EP1521309A1 (de) * 2003-10-02 2005-04-06 Scheuten Glasgroep Serienverschaltung von Solarzellen mit integrierten Halbleiterkörpern, Verfahren zur Herstellung und Photovoltaikmodul mit Serienverschaltung
WO2005041312A1 (ja) * 2003-10-24 2005-05-06 Kyosemi Corporation 受光又は発光モジュールシート及びその製造方法
CN100561755C (zh) * 2004-03-12 2009-11-18 京半导体股份有限公司 叠层型太阳能电池
WO2007036026A1 (en) * 2005-09-27 2007-04-05 Thomas Gary E Flexible el device and methods
KR100726139B1 (ko) * 2006-01-05 2007-06-12 루미마이크로 주식회사 측면형 발광다이오드 패키지 및 그 제조방법
WO2007080631A1 (ja) 2006-01-11 2007-07-19 Kyosemi Corporation 受光又は発光用半導体モジュール
CA2640083A1 (en) * 2006-02-06 2007-08-16 Kyosemi Corporation Light receiving or emitting semiconductor module
EP2028698A4 (en) 2006-06-14 2011-01-12 Kyosemi Corp SEMICONDUCTOR ARRANGEMENT OF THE BAR TYPE
WO2008004277A1 (en) * 2006-07-04 2008-01-10 Kyosemi Corporation Panel-shaped semiconductor module
AU2006345848B2 (en) 2006-07-07 2010-09-02 Energy Related Devices, Inc. Panel-shaped semiconductor module
AU2006347099B2 (en) 2006-08-07 2013-01-17 Sphelar Power Corporation Semiconductor module for power generation or light emission
JP2008300544A (ja) * 2007-05-30 2008-12-11 Sharp Corp 発光装置およびその製造方法
CA2693222A1 (en) * 2007-07-18 2009-01-22 Kyosemi Corporation Solar cell
DE102007061473A1 (de) * 2007-09-27 2009-04-02 Osram Opto Semiconductors Gmbh Strahlungsemittierende Vorrichtung
US20090188561A1 (en) * 2008-01-25 2009-07-30 Emcore Corporation High concentration terrestrial solar array with III-V compound semiconductor cell
US9331228B2 (en) * 2008-02-11 2016-05-03 Suncore Photovoltaics, Inc. Concentrated photovoltaic system modules using III-V semiconductor solar cells
US8093492B2 (en) * 2008-02-11 2012-01-10 Emcore Solar Power, Inc. Solar cell receiver for concentrated photovoltaic system for III-V semiconductor solar cell
US8759138B2 (en) 2008-02-11 2014-06-24 Suncore Photovoltaics, Inc. Concentrated photovoltaic system modules using III-V semiconductor solar cells
JP5180306B2 (ja) * 2008-08-08 2013-04-10 京セミ株式会社 採光型太陽電池モジュール
KR101439393B1 (ko) * 2008-08-08 2014-09-16 스페라 파워 가부시키가이샤 채광형 태양전지 모듈
AU2008365516B2 (en) 2008-12-19 2012-07-26 Sphelar Power Corporation Solar cell module and method for producing the same
US9806215B2 (en) 2009-09-03 2017-10-31 Suncore Photovoltaics, Inc. Encapsulated concentrated photovoltaic system subassembly for III-V semiconductor solar cells
US9012771B1 (en) 2009-09-03 2015-04-21 Suncore Photovoltaics, Inc. Solar cell receiver subassembly with a heat shield for use in a concentrating solar system
EP2724380B1 (en) 2011-06-23 2016-09-28 Big Solar Limited Method of making a structure comprising coating steps and corresponding device
ITRM20110439A1 (it) * 2011-08-11 2013-02-12 Alfredo Chiacchieroni Deposito brevetto d'invenzione dal titolo "modulo fotovoltaico a diodi a emissione luminosa"
GB201301683D0 (en) 2013-01-30 2013-03-13 Big Solar Ltd Method of creating non-conductive delineations with a selective coating technology on a structured surface
US9525097B2 (en) * 2013-03-15 2016-12-20 Nthdegree Technologies Worldwide Inc. Photovoltaic module having printed PV cells connected in series by printed conductors
KR101324987B1 (ko) * 2013-04-09 2013-11-04 주식회사현진라이팅 안정적인 조도 기능과 방열 기능을 제공하는 인쇄회로기판 및 이것을 이용한 조명 장치
JP6356476B2 (ja) * 2014-04-28 2018-07-11 新光電気工業株式会社 太陽電池搭載用基板及び太陽電池モジュール
CN105140321B (zh) * 2015-07-06 2017-02-01 南京汇金锦元光电材料有限公司 柔性cigs太阳能电池及其金属基底制备方法
TWI590433B (zh) * 2015-10-12 2017-07-01 財團法人工業技術研究院 發光元件以及顯示器的製作方法
GB2549134B (en) 2016-04-07 2020-02-12 Power Roll Ltd Asymmetric groove
GB2549132A (en) 2016-04-07 2017-10-11 Big Solar Ltd Aperture in a semiconductor
GB2549133B (en) 2016-04-07 2020-02-19 Power Roll Ltd Gap between semiconductors
GB201617276D0 (en) 2016-10-11 2016-11-23 Big Solar Limited Energy storage
CN113707787B (zh) * 2020-05-22 2023-07-18 重庆康佳光电技术研究院有限公司 球形倒装微型led及其制造方法、显示面板
US20210367526A1 (en) * 2020-05-22 2021-11-25 Marel Power Solutions, Inc. Packaged power module

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3038952A (en) 1959-05-20 1962-06-12 Hoffman Electronics Corp Method of making a solar cell panel
US3350775A (en) 1963-10-03 1967-11-07 Hoffman Electronics Corp Process of making solar cells or the like
US3433676A (en) 1964-10-21 1969-03-18 Gen Motors Corp Thermophotovoltaic energy convertor with photocell mount
DE1539564A1 (de) 1966-11-09 1969-12-11 Siemens Ag Lumineszenzdiode mit hohem Wirkungsgrad
US3998659A (en) 1974-01-28 1976-12-21 Texas Instruments Incorporated Solar cell with semiconductor particles and method of fabrication
JPS5328751B2 (ko) 1974-11-27 1978-08-16
US3984256A (en) * 1975-04-25 1976-10-05 Nasa Photovoltaic cell array
US4021323A (en) 1975-07-28 1977-05-03 Texas Instruments Incorporated Solar energy conversion
US4126812A (en) 1976-12-20 1978-11-21 Texas Instruments Incorporated Spherical light emitting diode element and character display with integral reflector
FR2548563B1 (fr) 1983-07-06 1985-11-22 Stein Industrie Ensemble forme par l'assemblage de tubes en acier inoxydable ferritique sur une plaque tubulaire en acier au carbone, et procede de fabrication dudit ensemble
US4582588A (en) 1984-09-04 1986-04-15 Texas Instruments Incorporated Method of anodizing and sealing aluminum
JPH0754855B2 (ja) 1984-09-04 1995-06-07 テキサス インスツルメンツ インコーポレイテッド ソーラー・アレーの製造方法
US4581103A (en) 1984-09-04 1986-04-08 Texas Instruments Incorporated Method of etching semiconductor material
US4691076A (en) 1984-09-04 1987-09-01 Texas Instruments Incorporated Solar array with aluminum foil matrix
US4638110A (en) * 1985-06-13 1987-01-20 Illuminated Data, Inc. Methods and apparatus relating to photovoltaic semiconductor devices
JPH01179374A (ja) 1988-01-05 1989-07-17 Res Dev Corp Of Japan 接合型半導体発光素子
US5028546A (en) 1989-07-31 1991-07-02 Texas Instruments Incorporated Method for manufacture of solar cell with foil contact point
JPH0536997A (ja) 1991-07-26 1993-02-12 Sanyo Electric Co Ltd 光起電力装置
US5428249A (en) 1992-07-15 1995-06-27 Canon Kabushiki Kaisha Photovoltaic device with improved collector electrode
US5419782A (en) 1993-05-11 1995-05-30 Texas Instruments Incorporated Array of solar cells having an optically self-aligning, output-increasing, ambient-protecting coating
US5538902A (en) * 1993-06-29 1996-07-23 Sanyo Electric Co., Ltd. Method of fabricating a photovoltaic device having a three-dimensional shape
US5469020A (en) * 1994-03-14 1995-11-21 Massachusetts Institute Of Technology Flexible large screen display having multiple light emitting elements sandwiched between crossed electrodes
US5498576A (en) 1994-07-22 1996-03-12 Texas Instruments Incorporated Method and apparatus for affixing spheres to a foil matrix
US5431127A (en) 1994-10-14 1995-07-11 Texas Instruments Incorporated Process for producing semiconductor spheres
JPH08199513A (ja) 1995-01-27 1996-08-06 Furetsudo:Kk 発光標識装置
JPH0949213A (ja) 1995-08-08 1997-02-18 S T Energ Kk 路面設置型道路信号装置
JPH09162434A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd 太陽電池およびその製造方法
JP3231244B2 (ja) 1996-07-22 2001-11-19 仗祐 中田 無機材料製の球状体の製造方法及びその製造装置
CA2239626C (en) 1996-10-09 2003-09-02 Josuke Nakata Semiconductor device
AU715515B2 (en) 1996-10-09 2000-02-03 Sphelar Power Corporation Semiconductor device
US5925897A (en) * 1997-02-14 1999-07-20 Oberman; David B. Optoelectronic semiconductor diodes and devices comprising same
EP0940860B1 (en) 1997-08-27 2003-10-15 Josuke Nakata Spheric semiconductor device, method for manufacturing the same, and spheric semiconductor device material
KR100443760B1 (ko) * 1998-01-23 2004-08-09 죠스게 나가다 광전해장치용 태양전지모듈 및 광전해장치
JPH11238897A (ja) 1998-02-23 1999-08-31 Canon Inc 太陽電池モジュール製造方法および太陽電池モジュール
JP2000022184A (ja) 1998-07-03 2000-01-21 Nippon Telegr & Teleph Corp <Ntt> 球状または棒状結晶太陽電池およびその製造方法
JP2000259992A (ja) 1999-03-12 2000-09-22 Sekisui Jushi Co Ltd メンテナンス表示システム
JP2001102618A (ja) * 1999-09-30 2001-04-13 Sony Corp 受光装置
JP4510961B2 (ja) 1999-10-19 2010-07-28 Ｏｋｉセミコンダクタ株式会社 光モジュール
JP3091846B1 (ja) * 1999-11-26 2000-09-25 株式会社三井ハイテック 太陽電池を含む球状半導体及びそれを用いた球状半導体装置
KR100336779B1 (ko) 1999-12-08 2002-05-16 박종섭 반도체 소자의 게이트 절연막 형성방법
JP4276758B2 (ja) * 1999-12-09 2009-06-10 仗祐 中田 球状半導体素子を用いた発電装置および球状半導体素子を用いた発光装置
JP2001177132A (ja) 1999-12-16 2001-06-29 Mitsui High Tec Inc 球体の切断方法、これを用いた太陽電池およびその製造方法
JP3369525B2 (ja) * 2000-01-27 2003-01-20 株式会社三井ハイテック 太陽電池及びその製造方法
JP3436723B2 (ja) 2000-03-23 2003-08-18 株式会社三井ハイテック 太陽電池の製造方法及び太陽電池
US6355873B1 (en) 2000-06-21 2002-03-12 Ball Semiconductor, Inc. Spherical shaped solar cell fabrication and panel assembly
JP3939082B2 (ja) 2000-08-03 2007-06-27 株式会社三井ハイテック 太陽電池の製造方法
WO2002035612A1 (en) * 2000-10-20 2002-05-02 Josuke Nakata Light-emitting or light-receiving semiconductor device and method for fabricating the same
AU773471B2 (en) 2000-10-20 2004-05-27 Sphelar Power Corporation Light-emitting or light-detecting semiconductor module and method of manufacture thereof
JP3490969B2 (ja) 2000-11-24 2004-01-26 圭弘 浜川 光発電装置
AU2001277778B2 (en) 2001-08-13 2005-04-07 Sphelar Power Corporation Light-emitting or light-receiving semiconductor module and method of its manufacture
AU2001277779B2 (en) 2001-08-13 2005-04-07 Sphelar Power Corporation Semiconductor device and method of its manufacture
KR100619614B1 (ko) 2001-10-19 2006-09-01 죠스케 나카다 발광 또는 수광용 반도체 모듈 및 그 제조 방법
KR100633519B1 (ko) 2001-12-25 2006-10-13 죠스케 나카다 수광 또는 발광용 반도체 장치
JP3902210B2 (ja) 2002-05-02 2007-04-04 仗祐 中田 受光又は発光用パネルおよびその製造方法
WO2004001858A1 (ja) 2002-06-21 2003-12-31 Josuke Nakata 受光又は発光用デバイスおよびその製造方法
US7387400B2 (en) 2003-04-21 2008-06-17 Kyosemi Corporation Light-emitting device with spherical photoelectric converting element
WO2005041312A1 (ja) 2003-10-24 2005-05-06 Kyosemi Corporation 受光又は発光モジュールシート及びその製造方法

Also Published As

Publication number Publication date
CA2456671C (en) 2009-09-22
AU2001277778B2 (en) 2005-04-07
KR20030076567A (ko) 2003-09-26
CN1219331C (zh) 2005-09-14
US7244998B2 (en) 2007-07-17
CA2456671A1 (en) 2003-02-27
JP3904558B2 (ja) 2007-04-11
JPWO2003017382A1 (ja) 2004-12-09
EP1427026A4 (en) 2006-12-20
EP1427026A1 (en) 2004-06-09
CN1470079A (zh) 2004-01-21
US20040238833A1 (en) 2004-12-02
WO2003017382A1 (fr) 2003-02-27

Similar Documents

Publication Publication Date Title
KR100561112B1 (ko) 발광 또는 수광용 반도체 모듈 및 그 제조 방법
KR20030086573A (ko) 반도체 디바이스 및 그 제조 방법
KR100549250B1 (ko) 발광 또는 수광용 반도체 모듈 및 그 제조 방법
KR100549249B1 (ko) 발광 또는 수광용 반도체 장치 및 그 제조 방법
KR100633519B1 (ko) 수광 또는 발광용 반도체 장치
KR101258889B1 (ko) 태양전지 모듈 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee