KR100557455B1 - 유기막의 평탄화방법 및 이를 이용한 액정표시장치 제조방법 - Google Patents

유기막의 평탄화방법 및 이를 이용한 액정표시장치 제조방법 Download PDF

Info

Publication number
KR100557455B1
KR100557455B1 KR1020020039775A KR20020039775A KR100557455B1 KR 100557455 B1 KR100557455 B1 KR 100557455B1 KR 1020020039775 A KR1020020039775 A KR 1020020039775A KR 20020039775 A KR20020039775 A KR 20020039775A KR 100557455 B1 KR100557455 B1 KR 100557455B1
Authority
KR
South Korea
Prior art keywords
film
organic
organic film
organic solvent
substrate
Prior art date
Application number
KR1020020039775A
Other languages
English (en)
Other versions
KR20030007085A (ko
Inventor
기도슈사쿠
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20030007085A publication Critical patent/KR20030007085A/ko
Application granted granted Critical
Publication of KR100557455B1 publication Critical patent/KR100557455B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/10—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by other chemical means
    • B05D3/107—Post-treatment of applied coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/48—Flattening arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Filters (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기막은 절연기판상에 도포되고, 유기용매가 유기막에 침투되고 유기막의 용해를 발생시켜 유기막을 평탄화한다. 그런 후에, 평탄화된 유기막은 100∼180℃의 온도에서 열처리되어 유기막내에 포함된 유기용매를 증발시킨다. 상대적으로 낮은 온도, 즉 100∼180℃의 온도에서 유기막내에 포함된 유기용매를 증발시키는 것은 유기막에 의해 덮여진 배선층에 열스트레스를 감소시킬 수 있고, 절연기판의 표면의 평탄성을 개선시킬 수 있다.
액정표시장치, 유기막, 평탄화, 유기용매

Description

유기막의 평탄화방법 및 이를 이용한 액정표시장치 제조방법{Method of flattening organic film and method for manufacturing liquid crystal display device using the same}
도 1a 내지 1c는 평탄화막을 제조하는 종래의 공정을 보여주는 단면도들,
도 2a 및 2b는 본 발명의 제1실시예에 따른 평탄화막을 제조하는 공정을 연속적으로 보여주는 단면도들,
도 3은 본 발명에서 사용된 장치로서 기판을 증기에 노출시키는 장치를 개략적으로 보여주는 단면도,
도 4는 본 발명의 제2실시예의 액정표시장치에서 채용된 TFT기판의 평면도,
도 5는 본 발명의 제2실시예의 액정표시장치의 단면도,
도 6a 내지 6c는 본 발명의 제2실시예에 따른 액정표시장치에서 채용된 TFT기판을 제조하는 공정을 연속적으로 보여주는 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 절연기판 2, 302 : 하층배선
3, 104, 303 : 층간절연막 4, 304 : 상층배선
11, 111, 211 : 유기절연막 13 : 단차
21, 121, 321 : 도포막 100 : TFT기판
101 : 제1투명기판 103 : 공통전극
105 : 반도체막 106 : 드레인전극
107 : 데이터선 108 : 소스전극
109 : 화소전극 110 : 패시베이션막
118, 218 : 편광판 150 : 배향막
170 : 액정 200 : CF기판
201 : 제2투명기판 215 : 블랙매트릭스
216 : 색층 217 : 도전막
301 : 유리기판 311 : 절연보호막
본 발명은 유기막을 평탄화하는 방법 및 이를 이용한 액정표시장치의 제조방법에 관한 것이다. 보다 상세하게는, 본 발명은, 리플로 거리가 길어도 제어성이 좋은 유기막평탄화방법 및 이를 이용한 액정표시장치의 액티브매트릭스기판(TFT 기판)을 제조하는 방법에 관한 것이다.
반도체장치들이 형성된 기판의 표면요철을 메워 기판표면을 평탄화하는 종래 기술에는, 요철을 갖는 기판표면상에 유기막을 도포하고 유기막을 열처리하여 기판표면의 요철을 유기막으로 채워 기판표면을 평탄화하는 평탄화방법이 있다.
일본특개평7-120784호 공보에는 상기 평탄화방법을 이용한 예가 개시되어 있 고, 이것을 도 1a 내지 1c에서 보여준 단면도들을 참조하여 설명한다.
도 1a에서, 하층배선(302)이 유리기판(301)상에 형성된 후, 유리기판(301)상에 폴리아미드산이 하층배선(302)을 덮도록 0.1∼1㎛의 막두께로 스핀도포된다. 그 다음, 폴리아미드산막은 200∼300℃의 온도로 가열되어 이미드화됨으로써, 폴리이미드로 구성된 층간절연막(303, 도 1b 참조)을 형성한다. 연이어, 상층배선(304)은 층간절연막(303)상에 형성되고 폴리이미드막이, 층간절연막(303)을 형성할 때 채용된 방식과 동일한 방식으로 상층배선(304)을 덮도록 형성되어 절연보호막(311, 도 1c 참조)이 설치된다.
상기와 같이, 층간절연막(303)과 절연보호막(311) 모두는 관련된 표면상에 폴리아미드산용액을 스핀도포함으로써 형성된다. 그러므로, 하층배선(302)과 상층배선(304)으로 인한 기판표면의 오목부들은 폴리아미드산으로 채워져 층간절연막(303)과 절연보호막(311)의 표면은 평탄하게 된다.
그러나, 스핀도포기(spin coater)를 이용하여 폴리아미드산을 도포한 후, 유기절연막은 수 십분 내지 한시간 동안 200∼300℃의 온도로 열처리된다. 하층배선과 상층배선이 알루미늄으로 구성된 경우에, 알루미늄힐록과 같이 열처리와 관련된 문제점들이 나타난다는 것을 발견하였다. 게다가, 200℃이상의 온도에서 수행된 열리플로(thermal reflow)는 하층 알루미늄에 열스트레스를 가한다.
따라서, 본 발명의 목적은, 기판상에 유기막을 형성하고 유기막이 리플로되도록 유기막을 200℃이하의 온도로 열처리함으로써, 요철을 갖는 하부막의 표면을 쉽게 평탄화하는 방법 및, 이 평탄화 방법을 이용하는 액정표시장치의 제조방법을 제공하는 것이다.
본 발명에 따른 유기막의 평탄화방법은, 절연기판의 표면에 유기막을 형성하는 단계; 유기용매를 유기막으로 침투시키는 단계; 및 유기막의 용해를 발생시켜 유기막을 평탄화하는 단계를 포함한다.
본 발명에 따른 유기막의 평탄화방법은, 유기막은 유기용매에 용해되는 유기재료이고, 유기재료는 아크릴, 폴리이미드 및 폴리아크릴아미드 중 어느 하나이고, 유기용매는 알콜류(R-OH), 에테르류(R-O-R, Ar-O-R, Ar-O-Ar), 에스테르류, 케톤류, 글리콜류, 알킬렌글리콜류, 알콕시알콜류, 글리콜에테르류로 구성된 그룹 중에서 선택된 적어도 하나를 포함하도록 구성된다.
본 발명에 따른 유기막의 평탄화방법은, 유기막의 용해를 발생시켜 유기막을 평탄화하는 단계 후에, 유기막은 100∼180℃의 온도에서 열처리되어 유기막내에 포함된 유기용매를 증발시키도록 구성된다.
이상과 같이, 유기막으로 절연기판의 표면을 도포한 후에, 유기용매가 유기막에 침투되어 유기막의 용해를 발생시켜 유기막을 평탄화한다. 또한, 유기막을 평탄화한 후에, 유기막내에 포함된 유기용매를 증발시키기 위한 열처리가 상대적으로 낮은 온도, 즉 100∼180℃의 온도에서 수행되기 때문에, 유기막으로 도포된 하층인 물질하층배선에 인가되는 열스트레스는 감소된다.
본 발명에 따른 액정표시장치의 제조방법은, 이하와 같이 구성된다. 즉, TFT 기판과 대향기판이 서로 마주보게 배치되며 , TFT기판과 대향기판 사이에 액정이 삽입되어 형성된다. 이 경우, 제1기판상에 게이트선 및 게이트전극을 형성하는 단계; 제1기판상의 게이트선 및 게이트전극을 덮는 게이트절연막을 형성하는 단계; 게이트절연막상에 반도체막을 형성한 후, 반도체막상에 소스/드레인전극을 형성하여 반도체막과 소스/드레인전극과 접속시키는 단계; 게이트절연막상에 반도체막 및 소스/드레인전극을 덮는 보호막을 형성하는 단계; 및 보호막상에 평탄화막을 형성하는 단계를 포함하고, 보호막을 형성하는 단계는 유기막이 보호막을 덮고 유기용매가 유기막에 침투되어 유기막의 용해를 발생시키도록 수행됨으로써 TFT기판이 형성된다.
상기와 같이, 액정표시장치의 제조방법에 따르면, TFT기판의 보호막상의 평탄화막은, 보호막상에 유기막을 도포한 후에, 유기용매를 유기막내로 침투시키고 유기막의 리플로를 일으켜 유기막을 평탄화함으로써 형성되고, 유기막은 상대적으로 낮은 온도, 즉 200℃이하의 온도에서 열처리되어 유기막을 덮는 배선층들에 인가되는 열스트레스를 감소시킨다.
제1실시예
본 발명의 제1실시예가 도면들을 참조하여 설명될 것이다. 도 2a 및 2b는 2층배선의 표면에 평탄화막을 형성하기 위하여 채용된 제조공정을 보여주는 단면도들이다.
먼저, 하층배선(2)은 절연기판(1)상에 형성되고 층간절연막(3)이 형성된 다음, 상층배선(4)이 층간절연막(3)상에 형성된다. 연이어, 아크릴 및 폴리이미드와 같은 수지재료를 포함하고 대략 2㎛의 두께를 갖는 도포막(21)이 스핀도포에 의해 상층배선(4)상에 형성된다. 이 경우, 하층배선(2), 층간절연막(3) 및 상층배선(4)이 형성되어 상층배선(2)과 하층배선(4)으로 인한 도포막(21)상의 요철부의 단차(13)가 500㎚의 높이를 갖는다.
도포막(21)은 유기용매에 용해되는 유기재료 또는 유기용매에 용해되는 무기재료를 포함하고 절연기판(1)상에 스핀도포된다.
이렇게 스핀도포된 도포막(21)은 100∼140℃의 온도에서 제1열처리되어, 도포막(21)은 탈수처리되면서 도포막(21)에 포함된 유기용매의 일부가 증발된다.
그런 후, 도포막(21)이 형성된 절연기판(1)은 유기용매의 용액의 증기 중에 노출된다. 이 단계에서 채용된 증기압은 리플로처리진행속도에 영향을 미친다. 즉, 유기용매의 온도 및 절연기판의 온도는 상온(대략 25℃)일 때, 대략 2㎛의 막두께를 갖는 도포막(21)은 유기용매로 인한 도포막의 용해에 의해 리플로가 발생되어 도포막(21)이 유기절연막(11)으로 변한다.
증기압은 도포막(21)의 리플로에 사용된 유기용매에 따라 변하기 때문에, 용해에 의한 리플로속도도 변한다. 아세톤 또는 프로필렌글리콜모노메틸에테르가 유기용매로서 사용되면, 증기압은 높다. 그러므로, 도포막(21)은, 증기에 0.1∼3분 동안 노출된 후에 완전히 평탄화된다. 반대로, 트리프로필렌글리콜모노메틸에테르 또는 N-메틸-2-피롤리돈이 사용되면, 증기압이 낮기 때문에 막은 증기에 5∼20분 동안 노출되어야만 한다.
유기용매의 온도에 비해 기판의 온도가 높으면 막은 충분히 리플로하기 위하 여 장시간동안 증기에 노출되어야 하고, 반대로 기판의 온도가 상대적으로 낮으면 막은 짧은 시간동안 증기에 노출되어야 한다.
제1실시예는 유기용매로서 아세톤, 프로필렌글리콜모노메틸에테르, 트리프로필렌글리콜모노메틸에테르 또는 N-메틸-2-피롤리돈를 사용하지만 본 실시예는 상기 용매들에 한정되는 것은 아니며, 이하의 유기용매들 중 적어도 하나를 사용할 수 있다. 본 실시예에서 유기용매의 사용은 이하의 실시예들에도 적용될 수 있다. 이하에서, 유기용매들은 상위개념의 유기용매들과 이를 구체화한 하위개념의 유기용매들로 분류된다(참조번호 "R"은 알킬기 또는 치환알킬기를 나타내고, 참조번호 "Ar"은 페닐라디칼 또는 페닐라디칼이외의 방향환을 나타낸다).
유기용매:
알콜류(R-OH)
알콕시알콜류
에테르류(R-O-R, Ar-O-R, Ar-O-Ar)
에스테르류
케톤류
글리콜류
알킬렌글리콜류
글리콜에테르류
상기 유기용매들의 구체예:
CH3OH, C2H5OH, CH3(CH2)XOH
이소프로필알콜(IPA)
에톡시에탄올
메톡시알콜
장쇄알킬에스테르
모노에탄올아민(MEA)
아세톤
아세틸아세톤
디옥산
에틸아세테이트
부틸아세테이트
톨루엔
메틸에틸케톤(MEK)
디에틸케톤
디메틸술폭사이드(DMSO)
메틸이소부틸케톤(MIBK)
부틸카비톨
n-부틸아세테이트(nBA)
감마부티로락톤
에틸셀로솔브아세테이트(ECA)
젓산에틸
피르부산에틸
2-헵타논(MAK)
3-메톡시부틸 아세테이트
에틸렌글리콜
프로필렌글리콜
부틸렌글리콜
에틸렌글리콜모노에틸에테르
디에틸렌글리콜모노에틸에테르
에틸렌글리콜모노에틸에테르아세테이트
에틸렌글리콜모노메틸에테르
에틸렌글리콜모노메틸에테르아세테이트
에틸렌글리콜모노-n-부틸에테르
폴리에틸렌글리콜
폴리프로필렌글리콜
폴리부틸렌글리콜
폴리에틸렌글리콜모노에틸에테르
폴리디에틸렌글리콜모노에틸에테르
폴리에틸렌글리콜모노에틸에테르아세테이트
폴리에틸렌글리콜모노메틸에테르
폴리에틸렌글리콜모노메틸에테르아세테이트
폴리에틸렌글리콜모노-n-부틸에테르
메틸-3-메톡시프로피오네이트(MMP)
프로필렌글리콜모노메틸에테르(PGME)
프로필렌글리콜모노메틸에테르아세테이트(PGMEA)
프로필렌글리콜모노프로필에테르(PGP)
프로필렌글리콜모노에틸에테르(PGEE)
에틸-3-에톡시프로피오네이트(FEP)
디프로필렌글리콜모노에틸에테르
트리프로필렌글리콜모노에틸에테르
폴리프로필렌글리콜모노에틸에테르
프로필렌글리콜모노메틸에테르프로피오네이트
3-메톡시-메틸프로피오네이트
3-에톡시-에틸프로피오네이트
본 실시예는 도포막을 유기용매의 증기에 노출시켜 막을 리플로시키는 방법을 채용하고 있지만, 대신에, 본 실시예는 도포막을 상당히 묽은 농도의 유기용매에 담그는 방법을 채용할 수도 있다. 도포막을 리플로시키기 위하여 도포막을 상당히 묽은 농도(예컨대, 1/100 내지 1/1000)의 유기용매에 담그는 방법이 채용되는 경우에, 유기용매의 농도가 높으면, 레지스트가 유기용매의 용액에 용해되어 제거되기 때문에, 레지스트가 유기용매에 용해되지 않으면서 유기용매가 도포막을 구성하는 레지스트에 부분적으로 침투되도록 용액중의 유기용매의 농도를 매우 희박하게 조정할 필요가 있다.
도포막이 유기재료 및 유기용매를 포함하는 경우에, 아크릴, 폴리이미드, 폴리아크릴아미드 등이 유기재료로서 사용된다. 유기재료와 유기용매의 조합대신에, 무기재료 및 유기용매의 조합이 도포막을 구성하기 위하여 사용될 수도 있다. 이 경우에, 실록산, 폴리실록산, 폴리실란, 폴리실렌, 카보실란, 실리콘 또는 무기유리가 무기재료로서 사용된다.
다음, 본 실시예에 따른 유기막의 리플로방법이 자세하게 설명될 것이다.
먼저, 도 3을 참조하여, N-메틸-2피롤리돈과 같은 유기용매(402)를 깊이 20㎜의 스테인레스버트(stainless butt)용기(401)에 10㎜의 깊이로 담고, 증기에 노출될 절연기판(1)의 표면이 유기용매(402)에 면하도록 절연기판(1)이 상기 버트(401)상에 놓인다. 이 경우, 기판(1)의 처리분위기는, 절연기판(1)의 온도는 24℃이고 유기용매(402)의 온도는 상온(약 26℃)이 되도록 한다. 상기 분위기에서, 절연기판(1)은 유기용매의 증기에 노출된다.
유기용매가 도포막 안으로 스며드는 상태에서, 도포막은 용해되어 리플로를 일으킨다(이하 "용해리플로"라고 한다). 유기용매의 공급이 정지되면, 도포막의 유 기용매는 수 십초 내지 수 분내에(유기용매의 형태에 따라 다름) 증발되고, 도포막은 굳어진다. 유기용매가 막의 리플로 중에 도포막 안으로 스며들기 때문에, 도포막은 팽창되고 유기용매가 증발된 후에 도포막은 그 원래 부피로 되돌아온다.
도포막(21)의 용해리플로는 유기용매가 침투된 도포막(21)의 상층에서 시작하고, 상층에서 도포막의 용해리플로는 주로 도포막(21)의 표면을 평탄화하는 공정에 기여한다.
제1실시예에서, 평탄화공정은 유기절연막(11)의 리플로에 의해서만 완성되지만, 이하의 단계들이 이 평탄화공정에 추가될 수도 있다. 즉, 보호막의 평탄화가 완성된 후에, 평탄화막으로서 유기절연막의 절연성능은 개선하기 위하여, 유기절연막(11)에 150∼180℃의 온도에서 60∼300분 동안 제2가열처리 또는 100∼150℃의 온도에서 30∼60분 동안 진공건조처리를 가하여 유기절연막(11)에 포함된 유기용매가 대략 전체적으로 증발되는 처리를 추가할 수 있다.
제1실시예에 따라 구성된 평탄화 방법을 채용함으로써, 도포막의 요철에 형성된 500㎚의 단차가 도포막의 평탄화 후에는 40∼60㎚로 감소된다. 또한, 도포막(21)이 100∼140℃의 온도에서 열처리되기 때문에, 도포막(21)아래의 배선층이 알루미늄으로 형성된 경우에도 열적 영향으로 인한 힐록이 발견되지 않는다.
본 발명에서 수행된 용해리플로에서 관찰된 도포막의 점도가, 열리플로를 사용함으로써 관찰되는 것 보다 낮기 때문에, 도포막의 요철부가 용해될 때 중력에 의해 도포막이 리플로하는 속도가 증가하고, 리플로의 양도 증가한다. 따라서, 열리플로와 비교하여, 용해리플로는, 막의 소망의 평탄화를 제공하면서 도포막을 쉽게 평탄화할 수 있게 하고 열처리에 의한 배선에의 영향을 방지한다.
제1실시예에서, 도 2a에서와 같이, 도포막(21)의 하층 요철정도를 감소시키는 작용을 용이하게 하기 위하여 두께가 두껍고 점도가 높은 도포막(21)이 형성된다. 그 후에, 도포막(21)이 유기용매의 증기에 노출되면, 유기용매는 도포막(21)의 표면에 침투하여 유기용매는 도포막(21)내에서 용해된다. 그 결과, 도포막(21)의 상부 일부의 점도가 감소되어 그 일부의 유동성이 증가한다.
유기용매가 도포막(21)의 표면에 침투하는 속도와 도포막(21)의 상부의 점도는 막의 리플로에 사용되는 유기용매에 따라 변하기 때문에, 막의 리플로속도 및 막의 리플로심도는, 적절한 유기용매의 선택함으로써 조절되거나 및/또는 리플로공정에서 막이 리플로하는 처리시간을 결정함으로써 조절될 수 있다. 최상의 유기용매의 사용 및 처리시간은 막의 상부가 높은 유동성을 갖게 하여 이상적인 평탄화를 실현할 수 있게 한다.
상기 언급된 유기용매들 중에, 120℃보다 낮은 온도에서 가열되거나 1.0이하의 점도를 갖는 유기용매, 즉 아세톤, 에틸아세테이트, 메틸에틸케톤(MEK), 메틸이소부틸케톤(MIBK), 프로필렌글리콜모노메틸에테르(PGME) 또는 프로필렌글리콜모노메틸에테르아세테이트(PGMEA)는 유기막의 리플로를 위하여 가장 적절하게 사용된다.
제2실시예
본 발명의 제2실시예가 도 4 내지 6c를 참조하여 설명될 것이다. 제2실시예는 횡전계형 액정표시장치에서 TFT(박막트랜지스터)기판 및 CF(컬러필터)기판의 표 면을 평탄화하는 방법을 설명한다. 도 4는, TFT를 탑재한 기판(TFT기판)을 그것과 대응하게 배치된 CF기판 쪽에서 바라본 개략적인 평면도이다. 도 4에서 P-P'선을 포함하고 기판에 직교하는 평면을 절단할 때 액정표시장치의 모식적 단면도이다.
게이트전극(102) 및 공통전극(103)은, 유리로 된 제1투명기판(101)상에 Cr막을 패터닝함으로써 형성된다.
SiNx 및 SiO2로 구성된 층간절연막(104)은 제1투명기판(101d)의 전체 표면을 덮도록 형성된다. 비정질실리콘으로 구성된 아일랜드모양의 반도체막(105, 도 4참조)이 절연막(104)상에 형성된 후, 드레인전극(106), 데이터선(107), 소스전극(108) 및 화소전극(109)이 Cr막을 패터닝함으로써 동시에 형성된다.
마지막으로, 반도체막(105)의 백채널부(back channel portion)를 보호하기 위하여, 패시베이션막(110)이 제1투명기판(101)의 최상층의 표면을 덮도록 형성된다. 또한, 평탄화막(111)이 패시베이션막(110)상에 형성하여 TFT기판(100)을 얻는다.
TFT기판과 대향하여 배치되고 투과광을 착색하는 컬러필터기판을 형성하는 제조공정이 이하에서 설명된다.
차광재료들을 포함하는 수지로 구성된 블랙매트릭스(215)는 유리등으로 구성된 제2투명기판(201)상에 수지를 패터닝함으로써 형성된다. 연이어, 적색(R), 녹색(G) 및 청색(B)의 색층들(216)이 형성된다. 그 다음, 평탄화막(211)이 제2투명기판의 전체 면을 덮도록 형성되어, 컬러필터기판(200)의 형성을 완성한다.
배향막(150)은 앞서 설명된 바와 같이 형성된 컬러필터기판(200) 및 TFT기판(100)상에 옵셋인쇄 등과 같은 방법으로 인쇄된다. 이렇게 얻어진 TFT기판(100) 및 컬러필터(200)의 배향막(150)은 러빙처리되어, 배향막들(150)의 분자를 소정의 방향으로 배열시키고, 두 기판들을 서로 특정 거리 떨어지도록 셀갭재료는 이 두 기판, 즉 TFT기판(100)과 컬러필터기판(200) 사이에 협지되고 액정(170)이 그 사이 공간에 채워진다.
마지막으로, 편광판(118)이 제1투명기판(101)의 다른 표면상에 형성되고, 도전막(217) 및 편광판(218)이 제2투명기판(201)의 다른 표면상에 형성된다.
이상의 제조공정에서, TFT기판(100)의 평탄화막(111)은 도 6a 내지 6c에서 보여준 제조방법에 따라 형성된다.
아크릴 및 폴리이미드와 같은 수지로 구성된 도포막(121)이 패시베이션막(110)상에 대략 2㎛의 두께로 도포된다. 이 경우에, 대략 500㎚의 높이를 갖는 단차 및, 도포막(121) 아래의 게이트전극(102), 공통전극(103), 아일랜드모양의 반도체막(105), 드레인전극(106), 데이터선(107), 소스전극(108) 및 화소전극(109)의 반사단차들이 도포막(121)의 표면에 형성된다.
도포막(121)은 유기용매에 용해되는 유기재료 또는 유기용매에 용해되는 무기재료로 구성되고, 스핀도포법에 의해 형성된다.
스핀도포막에 의해 형성된 도포막(121)은 100∼140℃의 온도에서 제1열처리되고, 도포막을 탈수처리하고, 유기용매의 일부를 증발시킨다.
도포막(121)이 형성된 TFT기판(100)이 유기용매의 용액의 증기에 노출된다. 이 경우, 유기용매의 증기압은 도포막이 리플로하는 진행속도에 영항을 미친다. 즉, 유기용매의 온도 및 절연막의 온도가 모두 상온(대략 25℃)이면, 두께가 대략 2㎛인 도포막(21) 전체는 리플로(용해리플로)되어, 도포막(121)은 평탄화막(111)으로 변한다(도 6b참조). 도포막(121)의 용해리플로는 40∼60㎚의 높이를 갖는 단차를 만들어 소망의 평탄성을 갖는 평탄화막을 제공한다.
도포막(121)을 평탄화하기 위하여 아세톤 또는 프로필렌글리콜모노메틸에테르가 유기용매로서 사용되는 경우, 그 증기압이 높기 때문에 도포막(121)은 0.1∼3분 동안 증기에 노출된 후에 완전히 평탄화된다. 이것과 반대로, 트리프로필렌글리콜모노메틸에테르 또는 N-메틸-2-피롤리돈이 사용되는 경우, 증기압이 낮기 때문에 막은 5∼20분 동안 증기에 노출되어야만 한다.
제2실시예에서, 평탄화공정이 유기절연막(111)의 리플로에 의해서만 완성되었지만, 이하의 단계들이 평탄화공정에 추가될 수도 있다. 즉, 도포막의 평탄화가 완성된 후에, 평탄화막으로서 유기절연막의 절연성능을 개선하기 위하여, 유기절연막(111)에 150∼180℃의 온도에서 60∼300분 동안 제2가열처리 또는 100∼150℃의 온도에서 30∼60분 동안 진공건조처리를 가하여 유기절연막(11)에 포함된 유기용매의 거의 전부가 증발되는 처리를 추가할 수 있다(도 6c).
마지막으로, 유기용매내에서 폴리이미드를 용해함으로써 얻어진 유기절연막은 스핀도포에 의해 평탄화막(111)상에 형성되어 배향막(150)을 형성한다(도 6c 참조).
평탄화막(211)은 TFT기판(100)상에 평탄화막(111)을 형성할 때 사용된 것과 동일한 방법으로 컬러필터기판(200)상에 형성되고 배향막(150)도 평탄화막(211)상에 형성된다.
상기와 같이, 본 발명의 액정표시장치를 제조하는 방법에 따르면, 평탄화막은 도포막의 용해리플로를 이용함으로써 우수한 평탄성(40∼60㎚의 단차)을 나타낸다. 그러므로, 평탄화막상에 형성된 전체 배향막은 러빙처리에서 균일하게 처리되어, 배향막의 높은 단차(약 200㎚의 높이를 갖는)로 인한 불균일 러빙이 방지된다.
제1 및 제2실시예에서 유기용매에 용해되는 유기재료가 도포막으로서 사용되었지만, 그 대신에, 수용성 재료가 사용될 수도 있다. 이 경우, 폴리아크릴산, 폴리비닐아세탈, 폴리비닐피롤리돈, 폴리비닐알콜, 폴리에틸렌이민, 폴리에틸렌옥사이드, 스티렌무수말레인산공중합체, 폴리비닐아민, 폴리아릴아민, 옥사조린기함유 수용성 수지, 수용성 멜라민수지, 수용성 우레아수지, 알키드수지 및 술폰아미드로 구성된 그룹으로부터 선택된 단일 또는 2이상의 화합물이 수용성재료로서 사용될 수 있다. 도포막으로서 수용성 재료가 사용되는 경우, 용해리플로용 약액으로서 적어도 물을 포함하는 수용액을 사용함으로써, 유기용매의 유기재료와 동일한 용해리플로를 발생시킬 수 있다.
본 발명의 제1 및 제2실시예들에서 설명된 도포막의 형성방법은 전자발광소자(EL), 전계방출표시장치(FED), 형광표시장치, 플라즈마표시장치(PDP)의 능동소자기판 또는 반도체집적회로의 반도체기판의 제조방법에 적용될 수 있다.
이상과 같이, 유기막의 평탄화방법 및 이 유기막 평탄화방법을 이용한 액정표시장치를 형성하는 방법에 따르면, 유기용매가 유기막으로 침투하여 유기막의 리플로(용해리플로)를 발생시킨다. 그런 후, 용해리플로를 거친 유기막은 200℃이하의 온도에서 열처리되어, 유기막의 평탄화공정이 완성된다. 이렇게 형성된 유기막은 개선된 평탄성을 나타내고 가열리플로에서 사용된 온도보다 낮은 온도에서 처리되어 가열에 의한 영향으로부터 배선층 또는 TFT와 같은 소자를 보호할 수 있다. 액정표시장치에서, 본 발명을 따라 형성된 유기막은 유기막의 우수한 평탄성을 나타내기 때문에, 배향막의 하층으로서 우수한 평탄화막의 역할을 할 수 있다. 또한, 유기막을 횡방향으로 크게 하면서 제어성이 양호하게 변형할 수 있기 때문에, 요철을 갖는 기판의 표면의 평탄화라면, 각종 기술분야의 평탄한 유기막을 형성하는 방법에도 적용될 수 있다.

Claims (25)

  1. 절연기판의 표면에 제1유기용매를 함유하는 유기막을 도포하고, 제1열처리를 행하여 상기 유기막 중의 상기 제1유기용매의 일부를 증발시킨 후, 상기 유기막에 제2유기용매를 침투시킴으로써 상기 유기막을 용해하여 평탄화시키는 것을 특징으로 하는 유기막 평탄화방법.
  2. 제1항에 있어서, 상기 제1유기용매 및 상기 제2유기용매는, "R"은 알킬기 또는 치환알킬기를 나타내고, "Ar"은 페닐기 또는 페닐기 이외의 방향환을 나타낼 때,
    알콜류(R-OH)
    에테르류(R-O-R, Ar-O-R, Ar-O-Ar)
    에스테르류
    케톤류
    글리콜류
    알킬렌글리콜류
    알콕시알콜류
    글리콜에테르류 중 적어도 하나를 포함하는 유기막 평탄화방법.
  3. 제2항에 있어서, 상기 유기막의 유기재료는 아크릴, 폴리이미드 및 폴리아크릴아미드 중 어느 하나인 유기막 평탄화방법.
  4. 삭제
  5. 기판상에 도포한 유기막에 유기용매를 침투시켜 용해를 일으켜 유기막의 평탄화를 행하는 유기막 평탄화방법에 있어서, 상기 유기용매에 고유의 증기압의 차이를 이용하여 상기 유기막의 용해속도를 제어하는 것을 특징으로 하는 유기막 평탄화방법.
  6. 삭제
  7. 삭제
  8. 절연기판상에 도포한 유기막에 유기용매를 침투시켜 용해를 일으켜 유기막의 평탄화를 행하는 유기막 평탄화방법으로서, 상기 유기용매의 온도와 상기 절연기판의 온도의 차이를 이용하여 상기 유기막의 용해속도를 제어하는 것을 특징으로 하는 유기막 평탄화방법.
  9. 제8항에 있어서, 상기 유기용매의 온도에 대한 상기 절연기판의 온도를 높임으로써 상기 유기막의 용해속도를 늦추는 것을 특징으로 하는 유기막 평탄화방법.
  10. 제8항에 있어서, 상기 유기용매의 온도에 대한 상기 절연기판의 온도를 낮춤으로써 상기 유기막의 용해속도를 빠르게 하는 것을 특징으로 하는 유기막 평탄화방법.
  11. 기판상에 도포한 유기막에 유기용매를 침투시켜 용해를 일으켜 유기막의 평탄화를 행하는 유기막 평탄화방법으로서, 상기 유기막 상층부분의 용해깊이는 사용하는 유기용매의 종류의 선택 및 처리시간 중 적어도 하나로 제어되는 것을 특징으로 하는 유기막 평탄화방법.
  12. 제11항에 있어서, 상기 유기막 상층부분의 용해깊이를 제어하는 것에 의해 상기 유기막의 상층부분과 하층부분의 점도를 다르게 하는 것을 특징으로 하는 유기막 평탄화방법.
  13. 제12항에 있어서, 상기 유기막의 상층부분과 하층부분의 점도를 다르게 하며 상층부분의 점도를 저하하여 용해시켜 유동화시키는 것을 특징으로 하는 유기막 평탄화방법.
  14. 제1항 내지 제3항, 제5항 및 제11항 내지 제13항 중 어느 한 항에 있어서, 상기 유기막을 용해하여 평탄화할 때에, 유기용매의 온도와 기판의 온도를 상온으로 유지하는 것을 특징으로 하는 유기막 평탄화방법.
  15. 기판상에 도포한 유기막에 유기용매를 침투시켜 용해를 일으켜 유기막의 평탄화를 행하는 유기막 평탄화방법으로서, 상기 유기막이 수용성재료를 이용한 도포막인 경우 상기 유기막내에 침투시켜 용해시키는 약액으로서 적어도 물을 포함한 수용액을 이용하는 것을 특징으로 하는 유기막 평탄화방법.
  16. 제1항 내지 제3항, 제5항, 제8항 내지 제13항 및 제15항 중 어느 한 항에 있어서, 상기 유기막에 상기 유기용매을 침투시키는 방법은 상기 유기막을 상기 유기용매 의 증기에 노출시키는 것에 의해 수행되는 것을 특징으로 하는 유기막 평탄화방법.
  17. 제1항 내지 제3항, 제5항, 제8항 내지 제13항 및 제15항 중 어느 한 항에 있어서, 상기 유기막에 상기 유기용매을 침투시키는 방법은 상기 유기막을 상기 유기용매 용액에 침투하는 것에 의해 수행되는 것을 특징으로 하는 유기막 평탄화방법.
  18. 제1기판상에 게이트선 및 게이트전극을 형성한 후, 상기 제1기판상에 상기 게이트선 및 상기 게이트전극을 덮는 게이트절연막을 형성하는 단계, 상기 게이트절연막상에 반도체막을 형성한 후, 상기 반도체막을 그 위에 형성된 소스 및 드레인전극들과 접속시키는 단계, 상기 게이트절연막상에 상기 반도체막과 상기 소스 및 드레인전극들을 덮는 보호막을 형성하는 단계, 및 상기 보호막상에 평탄화막을 형성하는 단계를 가지는 제조방법에 의해 TFT기판을 형성하고, 이어서, 상기 제1기판의 상기 평탄화막 쪽에 상기 제1기판과 대향하는 제2기판을 배치하여 대향기판을 형성하고, 또, 상기 TFT기판과 상기 대향기판 사이에 액정조성물을 충전하는 액정표시장치의 제조방법으로서,
    상기 평탄화막을 형성하는 단계는 상기 보호막상에 제1유기용매를 함유한 유기막을 도포한 후, 열처리하여 상기 유기막 중의 제1유기용매의 일부를 증발시킨 후, 상기 유기막에 제2유기용매를 침투시켜 상기 유기막의 용해를 일으키는 것에 의해 행해지는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제18항에 있어서, 상기 제1기판상에는 상기 게이트선과 함께 공통전극이 형성되고, 상기 소스 및 드레인전극들의 형성과 동시에 상기 소스 및 드레인전극들의 일부를 구성하는 화소전극이 형성되고, 상기 공통전극과 상기 화소전극은 서로 평행한 빗살모양의 전극들을 갖는 액정표시장치의 제조방법.
  20. 제1항, 제5항, 제8항, 제11항 및 제15항 중 어느 한 항에 기재된 유기막을 이용하여 평탄화막이 형성되는 액정표시장치의 제조방법.
  21. 제15항에 있어서, 상기 유기막에 상기 수용액을 침투시키는 방법은 상기 유기막을 상기 수용액의 증기에 노출시키는 것에 의해 수행되는 것을 특징으로 하는 유기막 평탄화방법.
  22. 제15항에 있어서, 상기 유기막에 상기 수용액을 침투시키는 방법은 상기 유기막을 상기 수용액의 용액에 침투하는 것에 의해 수행되는 것을 특징으로 하는 유기막 평탄화방법.
  23. 절연기판의 표면에 유기막을 도포한 후, 방치 또한 제1열처리하고, 도포막 중 용제의 적어도 일부를 증발시킨 후, 상기 유기막에 유기용제를 침투시켜 용해를 생성시킴으로써, 상기 유기막을 용해하여 평탄화시키는 것을 특징으로 하는 유기막 평탄화방법.
  24. 제23항에 있어서, 상기 제1열처리 온도가 100~140℃인 것을 특징으로 하는 유기막 평탄화방법.
  25. 제1항, 제2항, 제3항 및 제23항 중 어느 한 항에 있어서, 상기 유기막에 상기 유기용매를 침투시켜 유기막을 용해시킨 후, 100∼180℃ 범위의 온도에서 제2열처리를 행하여 상기 유기막내에 포함된 유기용매를 증발시키는 유기막 평탄화방법.
KR1020020039775A 2001-07-10 2002-07-09 유기막의 평탄화방법 및 이를 이용한 액정표시장치 제조방법 KR100557455B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001209410A JP4290905B2 (ja) 2001-07-10 2001-07-10 有機膜の平坦化方法
JPJP-P-2001-00209410 2001-07-10

Publications (2)

Publication Number Publication Date
KR20030007085A KR20030007085A (ko) 2003-01-23
KR100557455B1 true KR100557455B1 (ko) 2006-03-07

Family

ID=19045065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039775A KR100557455B1 (ko) 2001-07-10 2002-07-09 유기막의 평탄화방법 및 이를 이용한 액정표시장치 제조방법

Country Status (5)

Country Link
US (1) US6617263B2 (ko)
JP (1) JP4290905B2 (ko)
KR (1) KR100557455B1 (ko)
CN (2) CN1198171C (ko)
TW (1) TWI311658B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024920A1 (en) * 2003-09-09 2005-03-17 Csg Solar, Ag Improved method of forming openings in an organic resin material
US7592201B2 (en) * 2003-09-09 2009-09-22 Csg Solar Ag Adjustments of masks by re-flow
JP2005159293A (ja) 2003-09-18 2005-06-16 Nec Kagoshima Ltd 基板処理装置及び処理方法
JP4419119B2 (ja) 2003-12-03 2010-02-24 日本電気株式会社 電気光学装置及び投射型表示装置
JP2005340802A (ja) * 2004-04-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び表示装置の作製方法
US20050276910A1 (en) * 2004-06-09 2005-12-15 Osram Opto Semiconductors Gmbh Post processing of films to improve film quality
JP4367347B2 (ja) * 2005-01-21 2009-11-18 セイコーエプソン株式会社 膜形成方法及び電気光学装置の製造方法並びに電子機器
KR101108148B1 (ko) * 2005-02-03 2012-02-09 삼성모바일디스플레이주식회사 유기 전계 발광 소자 및 이의 제조 방법
JP4876415B2 (ja) * 2005-03-29 2012-02-15 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、デバイスの製造方法
JP4520355B2 (ja) 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
JP4720984B2 (ja) * 2005-05-18 2011-07-13 日産化学工業株式会社 段差を有する基板上に被覆膜を形成する方法
JP4929432B2 (ja) * 2005-07-29 2012-05-09 Ｎｌｔテクノロジー株式会社 液晶表示装置及びその製造方法
KR100738103B1 (ko) * 2006-02-04 2007-07-12 삼성전자주식회사 컬러 필터의 제조방법
JP5145654B2 (ja) * 2006-05-29 2013-02-20 日本電気株式会社 基板処理装置及び基板処理方法
JP5162952B2 (ja) * 2007-04-26 2013-03-13 日本電気株式会社 液晶表示装置用反射板の製造方法、液晶表示装置及び液晶表示装置用アレイ基板
JP2009090637A (ja) * 2007-09-18 2009-04-30 Toppan Printing Co Ltd 有機機能層及び有機機能性素子の製造方法並びに有機機能性素子製造装置
JP2009139568A (ja) * 2007-12-05 2009-06-25 Tokyo Electron Ltd 塗布装置
JP4601079B2 (ja) 2007-12-17 2010-12-22 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2010050231A (ja) * 2008-08-20 2010-03-04 Nec Lcd Technologies Ltd 溶解変形用薬液及び有機膜パターンの溶解変形処理方法
DE102014113928B4 (de) * 2014-09-25 2023-10-05 Suss Microtec Lithography Gmbh Verfahren zum Beschichten eines Substrats mit einem Lack sowie Vorrichtung zum Planarisieren einer Lackschicht
JP6364544B2 (ja) * 2015-03-30 2018-07-25 三井化学株式会社 埋め込み平坦化膜の製造方法及び電子デバイスの製造方法
CN105762154B (zh) * 2016-02-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002410A (ko) * 1995-06-20 1997-01-24 김주용 액정 표시 소자의 제조 방법
JPH09134909A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 薄膜形成用回転塗布装置、半導体装置、及び薄膜の形成方法
JPH1174261A (ja) * 1997-08-29 1999-03-16 Hitachi Chem Co Ltd ポリシロキサン塗布膜の製造法及び半導体装置の製造法
JPH11202122A (ja) * 1998-01-16 1999-07-30 Mitsumura Printing Co Ltd カラ−フィルター作製法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120784A (ja) 1993-10-22 1995-05-12 Rohm Co Ltd 液晶表示装置およびその製法
DE69608813T2 (de) * 1995-09-29 2000-10-12 Dow Chemical Co Vernetzte polyolefinschäume und verfahren zu ihrer herstellung
WO1999013512A1 (de) * 1997-09-10 1999-03-18 Infineon Technologies Ag Halbleiterbauelement mit einer driftzone
TW556357B (en) * 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP3636641B2 (ja) * 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002410A (ko) * 1995-06-20 1997-01-24 김주용 액정 표시 소자의 제조 방법
JPH09134909A (ja) * 1995-11-10 1997-05-20 Hitachi Ltd 薄膜形成用回転塗布装置、半導体装置、及び薄膜の形成方法
JPH1174261A (ja) * 1997-08-29 1999-03-16 Hitachi Chem Co Ltd ポリシロキサン塗布膜の製造法及び半導体装置の製造法
JPH11202122A (ja) * 1998-01-16 1999-07-30 Mitsumura Printing Co Ltd カラ−フィルター作製法

Also Published As

Publication number Publication date
US6617263B2 (en) 2003-09-09
CN1624553A (zh) 2005-06-08
TWI311658B (en) 2009-07-01
CN1198171C (zh) 2005-04-20
JP2003021827A (ja) 2003-01-24
JP4290905B2 (ja) 2009-07-08
KR20030007085A (ko) 2003-01-23
US20030012869A1 (en) 2003-01-16
CN100351692C (zh) 2007-11-28
CN1396487A (zh) 2003-02-12

Similar Documents

Publication Publication Date Title
KR100557455B1 (ko) 유기막의 평탄화방법 및 이를 이용한 액정표시장치 제조방법
US8692970B2 (en) Liquid crystal display device and manufacturing method thereof
US7964250B2 (en) Flexible display device having enhanced thin film semiconductive layer and method of manufacture
JP2002334830A (ja) パターン形成方法及びそれを用いた表示装置の製造方法
US10054814B2 (en) Array substrate, manufacturing method thereof, and display apparatus
US8670197B2 (en) Substrate for display device, method for manufacturing same, and display device
CN110133928B (zh) 阵列基板及其制造方法、显示面板
US20030030369A1 (en) Method for forming a passivation layer for organic light-emitting devices
US7423707B2 (en) Liquid crystal display device and fabricating method for forming polarizer by depositing, drying and curing lyotropic liquid crystal on color filter pattern
US9151990B2 (en) Liquid crystal display device and manufacturing method thereof
JP2006277989A (ja) 表示装置の製造方法
JP4819016B2 (ja) 液晶表示装置の製造方法
KR20080097839A (ko) 유무기 배향막을 포함하는 액정 표시 장치
JP2004362792A (ja) 有機電界発光表示装置およびその製造方法
JP2009086685A (ja) 液晶表示装置の製造方法
JP2005173106A (ja) 電気光学装置及びその製造方法
CN102054768B (zh) 像素结构的制作方法及接触窗开口的制作方法
KR101735385B1 (ko) 컬러 필터 기판의 제조 방법
KR100736629B1 (ko) 액정 표시 장치용 컬러필터 기판 및 그의 제조 방법
JP4645018B2 (ja) コンタクトホールの形成方法
JP2004146690A (ja) 薄膜トランジスタの製造方法
JP2006209075A (ja) 液晶表示装置
JP2003272858A (ja) 有機ｅｌ表示装置およびその製造方法
JPH07270612A (ja) カラーフィルターの製造方法
KR100798312B1 (ko) 컬러필터, 이를 구비한 박막트랜지스터 표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee