CN110133928B - 阵列基板及其制造方法、显示面板 - Google Patents

阵列基板及其制造方法、显示面板 Download PDF

Info

Publication number
CN110133928B
CN110133928B CN201910407090.9A CN201910407090A CN110133928B CN 110133928 B CN110133928 B CN 110133928B CN 201910407090 A CN201910407090 A CN 201910407090A CN 110133928 B CN110133928 B CN 110133928B
Authority
CN
China
Prior art keywords
layer
substrate
black matrix
base plate
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910407090.9A
Other languages
English (en)
Other versions
CN110133928A (zh
Inventor
黎文秀
陈强
方业周
王旭
陈志刚
彭艳召
任伟
夏高飞
刘耀祖
高云
彭利满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910407090.9A priority Critical patent/CN110133928B/zh
Publication of CN110133928A publication Critical patent/CN110133928A/zh
Priority to PCT/CN2020/081583 priority patent/WO2020228425A1/zh
Application granted granted Critical
Publication of CN110133928B publication Critical patent/CN110133928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Abstract

本申请公开了一种阵列基板及其制造方法、显示面板，涉及显示技术领域。由于该阵列基板中的黑矩阵层位于衬底基板的一侧，晶体管器件层和彩膜层位于衬底基板的另一侧，即黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧。因此在形成该阵列基板中的晶体管器件层和彩膜层时，黑矩阵层不会遮挡对位标识点，可以确保掩模板能够与对位标识点准确对准，进而可以确保最终制造得到的阵列基板中的各个膜层的对位精度较高。

Description

阵列基板及其制造方法、显示面板
技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板。
背景技术
将彩色滤光片(color filter，CF)制作在阵列基板(array)上，即COA(CF onarray)技术，可以解决薄膜晶体管液晶显示器(thin film transistor liquid crystaldisplay，TFT-LCD)中的串色和混色问题。
相关技术中，制造采用COA技术的阵列基板时，在衬底基板上形成晶体管器件层以及钝化层后，可以在该钝化层远离晶体管器件层的一侧依次形成黑矩阵(black matrix，BM)层和彩色滤光片(也称为彩膜层)。
但是，由于形成黑矩阵层的材料不透光，导致在采用掩模板(Mask)形成黑矩阵层和彩膜层时，掩模板上的对位标识点(Mark)无法与晶体管器件层上的对位标识点对准，导致形成的阵列基板中各个膜层的对位精度较低。
发明内容
本申请提供了一种阵列基板及其制造方法、显示面板，可以解决相关技术的阵列基板中的各个膜层的对位精度较低的问题。所述技术方案如下：
一方面，提供了一种阵列基板，所述阵列基板包括：
衬底基板，位于所述衬底基板一侧的黑矩阵层，以及依次位于所述衬底基板另一侧的晶体管器件层和彩膜层；
其中，所述黑矩阵层在所述衬底基板上的正投影，覆盖所述晶体管器件层中的晶体管在所述衬底基板上的正投影。
可选的，所述衬底基板具有显示区域以及包围所述显示区域的周边区域；所述黑矩阵层位于所述周边区域的部分设置有至少两个对位标识孔。
可选的，所述衬底基板为矩形基板；所述黑矩阵层位于所述周边区域的部分设置有四个所述对位标识孔；
四个所述对位标识孔在所述衬底基板上的正投影分别位于所述衬底基板的四角。
可选的，所述阵列基板还包括：
位于所述黑矩阵层远离所述衬底基板一侧的保护层。
可选的，制成所述保护层的材料包括氧化铟锡、氮化硅或氧化硅。
另一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板的一侧形成黑矩阵层；
在所述衬底基板的另一侧依次形成晶体管器件层和彩膜层；
其中，所述黑矩阵层在所述衬底基板上的正投影，覆盖所述晶体管器件层中的晶体管在所述衬底基板上的正投影。
可选的，所述衬底基板具有显示区域以及包围所述显示区域的周边区域；所述在衬底基板的一侧形成黑矩阵层，包括：
在所述衬底基板的一侧形成覆盖所述显示区域和所述周边区域的黑矩阵材料膜层；
对所述黑矩阵材料膜层进行图案化处理，得到黑矩阵层，所述黑矩阵层位于所述周边区域的部分形成有至少两个对位标识孔。
可选的，在所述衬底基板的另一侧依次形成晶体管器件层和彩膜层，包括：
基于所述至少两个对位标识孔对掩模板进行对位；
采用所述掩模板在所述衬底基板的另一侧依次形成晶体管器件层和彩膜层。
可选的，在衬底基板的一侧形成黑矩阵层之后，所述方法还包括：
在所述黑矩阵层远离所述衬底基板的一侧形成保护层。
又一方面，提供了一种显示面板，所述显示面板包括：如上述方面所述的阵列基板、对盒基板以及位于所述阵列基板和所述对盒基板之间的液晶。
本申请提供的技术方案带来的有益效果至少包括：
本申请提供了一种阵列基板阵列基板及其制造方法、显示面板，由于该阵列基板中的黑矩阵层位于衬底基板的一侧，晶体管器件层和彩膜层位于衬底基板的另一侧，即黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧。因此在形成该阵列基板中的晶体管器件层和彩膜层时，黑矩阵层不会遮挡对位标识点，可以确保掩模板能够与对位标识点准确对准，进而可以确保最终制造得到的阵列基板中的各个膜层的对位精度较高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种阵列基板的结构示意图；
图2是本发明实施例提供的一种阵列基板的局部结构示意图；
图3是本发明实施例提供的另一种阵列基板的结构示意图；
图4是本发明实施例提供的一种阵列基板的制造方法的流程图；
图5是本发明实施例提供的一种形成彩膜层时掩模板的对位示意图；
图6是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图7是本发明实施例提供的另一种形成彩膜层时掩模板的对位示意图；
图8是本发明实施例提供的一种显示面板的结构示意图；
图9是本发明实施例提供的另一种显示面板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
相关技术中，为了确保掩模板上的对位标识点能够与晶体管器件层上的对位标识点准确对准，还可以研发新的黑矩阵材料，该新的黑矩阵材料可以在特定波长下透光，由此可以确保在采用掩模板对新的黑矩阵材料进行曝光时，掩模板上的对位标识点能够与晶体管器件层上的对位标识点对准。但是，新的黑矩阵材料的研发难度高，研发费用高，且需要大量人力。
本发明实施例提供了一种阵列基板，参见图1，该阵列基板可以包括：
衬底基板101，位于该衬底基板101一侧的黑矩阵层102，以及依次位于该衬底基板101另一侧的晶体管器件层103和彩膜层104。
其中，该黑矩阵层102在该衬底基板101上的正投影，可以覆盖该晶体管器件层103中的晶体管在该衬底基板101上的正投影。
在本发明实施例中，在制造该阵列基板时，可以先在衬底基板101的一侧形成黑矩阵层102，然后再在该衬底基板101的另一侧依次形成与该黑矩阵层102对准的晶体管器件层103和彩膜层104。由于黑矩阵层102，与晶体管器件层103和彩膜层104位于衬底基板101的不同侧，在采用掩模板形成晶体管器件层103和彩膜层104时，该黑矩阵层102不会遮挡对位标识点(例如，位于遮光层上的对位标识点)，因此该掩模板可以与对位标识点准确对准，进而可以使得制造得到的阵列基板包括的各个膜层的对位精度较高。
综上所述，本发明实施例提供了一种阵列基板，由于该阵列基板中的黑矩阵层位于衬底基板的一侧，晶体管器件层和彩膜层位于衬底基板的另一侧，即黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧。因此在形成该阵列基板中的晶体管器件层和彩膜层时，黑矩阵层不会遮挡对位标识点，可以确保掩模板能够与对位标识点准确对准，进而可以确保最终制造得到的阵列基板中的各个膜层的对位精度较高。
在本发明实施例中，该衬底基板101具有显示区域以及包围该显示区域的周边区域。图2是本发明实施例提供的一种阵列基板的局部结构示意图。如图2所示，该黑矩阵层102位于周边区域的部分可以设置有至少两个对位标识孔1021。每个对位标识孔1021贯穿该黑矩阵层102。也即是，该对位标识孔1021可以透光。
在制造阵列基板的过程中，在衬底基板101的一侧形成黑矩阵层102之后，在衬底基板101的另一侧形成晶体管器件层103和彩膜层104等后续膜层时，可以直接采用该至少两个对位标识孔1021作为对位标识点，对掩模板进行对位。由此，无需再在各个膜层上形成新的对位标识点，简化了阵列基板的制造工艺。
在本发明实施例中，如图2所示，该衬底基板101可以为矩形基板。黑矩阵层102位于周边区域的部分可以设置有四个对位标识孔1021，该四个对位标识孔1021在该衬底基板101上的正投影可以分别位于该衬底基板101的四角。
或者，该黑矩阵层102位于周边区域的部分也可以设置有两个对位标识孔1021，且该两个对位标识孔1021在该衬底基板101上的正投影可以位于该衬底基板101相对的两角，即该两个对位标识孔1021的正投影的连线，与该衬底基板101的一条对角线共线。
又或者，该黑矩阵层102位于周边区域的部分可以设置有三个对位标识孔1021，该三个对位标识孔1021在该衬底基板101上的正投影可以位于该衬底基板101的三角。
可选的，在本发明实施例中，黑矩阵层102中的每个对位标识孔1021在衬底基板201上的正投影可以为十字形，即每个对位标识孔1021可以为十字形孔。或者，该对位标识孔1021在衬底基板201上的正投影也可以为圆形或矩形等其他形状，本发明实施例对对位标识孔1021的形状不做限定。
图3是本发明实施例提供的另一种阵列基板的结构示意图。参见图3，该阵列基板10还可以包括：位于该黑矩阵层102远离该衬底基板101一侧的保护层105。该保护层105可以用于保护黑矩阵层102，避免该黑矩阵层102被划伤，由此可以有效提高该阵列基板的使用寿命。
可选的，制成该保护层105的材料可以包括氧化铟锡(indium tin oxide，ITO)、氮化硅(SiN)或氧化硅(SiO2)。示例的，制成该保护层105的材料可以为ITO。
参见图3，该阵列基板10还可以包括：设置在晶体管器件层103和衬底基板101之间的遮光层(light shield，LS)106、设置在晶体管器件层103和彩膜层104之间的第一钝化层(passivation，PVX)107、依次设置在该彩膜层104远离衬底基板101一侧的平坦层(planarization layer，PL)108、公共电极层109、第二钝化层110、像素电极层111、隔垫物(photo spacer，PS)112以及取向层113。其中，公共电极层109和像素电极层111均可以由ITO制成。该取向层113可以由聚酰亚胺(polyimide，PI)制成。
从图3可以看出，该晶体管器件层103可以包括：依次设置在该遮光层106远离衬底基板101一侧的有源层1031、栅绝缘层(gate insulator，GI)1032、栅电极(gate)1033、层间绝缘层(inter-layer dielectric，ILD)1034以及源漏电极1035。其中，该源漏电极1035可以包括源极(source)和漏极(drain)。其中，有源层可以由多晶硅(polycrystallinesilicon，P-Si)材料制成。
可选的，参见图3，该晶体管器件层103中的每个晶体管可以包括两个栅电极1033，即该晶体管可以为双栅晶体管。
综上所述，本发明实施例提供了一种阵列基板，由于该阵列基板中的黑矩阵层位于衬底基板的一侧，晶体管器件层和彩膜层位于衬底基板的另一侧，即黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧。因此在形成该阵列基板中的晶体管器件层和彩膜层时，黑矩阵层不会遮挡对位标识点，可以确保掩模板能够与对比标识点准确对准，进而可以确保最终制造得到的阵列基板中的各个膜层的对位精度较高。
本发明实施例提供了一种阵列基板的制造方法，该方法可以用于制造上述实施例提供的阵列基板，例如可以用于制造图1至图3任一所示的阵列基板。参考图4，该方法可以包括：
步骤201、在衬底基板的一侧形成黑矩阵层。
可以在该衬底基板的一侧涂覆黑矩阵材料，形成黑矩阵材料膜层。然后，可以对该黑矩阵材料膜层进行图案化处理，形成黑矩阵层。其中，图案化处理的工艺可以包括：曝光和显影等工艺。
步骤202、在衬底基板的另一侧依次形成晶体管器件层和彩膜层。
其中，该黑矩阵层在该衬底基板上的正投影，可以覆盖该晶体管器件层中的晶体管在该衬底基板上的正投影。
在本发明实施例中，在制造该阵列基板时，可以先在衬底基板的一侧形成黑矩阵层，然后再在该衬底基板的另一侧依次形成与该黑矩阵层对准的晶体管器件层和彩膜层。由于黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧，在采用掩模板形成晶体管器件层和彩膜层时，该黑矩阵层不会遮挡对位标识点(例如遮光层中的对位标识点)，由此可以确保制造得到的阵列基板包括的各个膜层的对位精度较高。其中，遮光层中的对位标识点可以是掩模板与黑矩阵层对位后形成的。
示例的，如图5所示，在形成彩膜层104中的红色膜层时，可以先形成一层红色滤光材料薄膜1041，之后基于黑矩阵层102中的至少两个对位标识孔1021对掩模板20进行对位，最后通过曝光、显影以及刻蚀等工艺形成红色膜层。
综上所述，本发明实施例提供了一种阵列基板的制造方法，该方法可以在衬底基板的一侧形成黑矩阵层，之后在衬底基板的另一侧依次形成晶体管器件层和彩膜层，即黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧。由于在形成晶体管器件层和彩膜层时，黑矩阵层不会遮挡对位标识点，可以确保掩模板与对位标识点对准，因此采用本发明实施例提供的阵列基板的制造方法制造的阵列基板中的各个膜层的对位精度较高。
在本发明实施例中，在制造阵列基板的过程中，在衬底基板的一侧形成黑矩阵层之后，在衬底基板的另一侧形成晶体管器件层和彩膜层等后续膜层时，可以直接采用黑矩阵层中的至少两个对位标识孔作为对位标识点，对掩模板进行对位，也即是后续膜层可以以黑矩阵层为基层形成。
以图3所示的阵列基板为例，介绍本发明实施例提供的阵列基板的制造方法，参考图6，该方法可以包括：
步骤301、在衬底基板的一侧形成覆盖显示区域和周边区域的黑矩阵材料膜层。
示例的，可以采用气相沉积、喷墨打印、喷涂、刮刀涂布或浸渍涂布等工艺在衬底基板的一侧沉积黑矩阵材料形成黑矩阵材料膜层。
步骤302、对该黑矩阵材料膜层进行图案化处理，得到黑矩阵层，该黑矩阵层位于该周边区域的部分形成有至少两个对位标识孔。
其中，该图案化处理的工艺可以包括曝光和显影等工艺。
示例的，如图2所示，该黑矩阵层102可以包括四个对位标识孔1021，且该四个对位标识孔1021在该衬底基板101上的正投影可以分别位于该衬底基板101的四角。
图7是本发明实施例提供的另一种形成彩膜层时掩模板的对位示意图。参见图7，由于该黑矩阵层102位于该周边区域的部分形成有至少两个对位标识孔1021，因此在形成该阵列基板包括的后续膜层(例如图7中所示的彩膜层)时，可以通过光学摄像头30对黑矩阵层102中的每个对位标识孔1021进行识别，以调整掩模板20位置，使得掩模板20上的对位标识点201与黑矩阵层102中的对位标识孔1021对准，从而可以确保制造的阵列基板包括的各个膜层的对准精度。可选的，该光学摄像头30可以为高倍光学摄像头。
步骤303、在黑矩阵层远离该衬底基板的一侧形成保护层。
在本发明实施例中，可以采用等离子体增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)工艺在该黑矩阵层远离该衬底基板的一侧沉积ITO薄膜、SiN薄膜或SiO2薄膜，得到保护层。
步骤304、在形成有保护层的衬底基板的另一侧形成遮光层。
进一步的，可以翻转形成有该黑矩阵层和保护层的衬底基板，并在该衬底基板的另一侧形成遮光层。
示例的，可以在衬底基板的另一侧沉积金属材料，得到遮光层。可选的，该金属材料可以为钼。
步骤305、在遮光层远离衬底基板的一侧依次形成晶体管器件层和彩膜层。
在本发明实施例中，在形成晶体管器件层中的各个膜层和彩膜层时，对于需要采用掩模板形成的目标膜层(例如有源层、栅电极或者源漏电极)，在形成该目标膜层时，可以将基于黑矩阵层中的至少两个对位标识孔对掩模板进行对位，也即是，可以将掩模板上设置的对位标识点与该黑矩阵层中的至少两个对位标识孔一一对准，以确保形成的目标膜层与黑矩阵层的对位精度。其中，采用掩模板形成目标膜层的过程可以包括：涂覆目标材料薄膜，对该目标材料薄膜进行图案化处理得到目标膜层。该图案化处理的工艺可以包括：涂覆光刻胶、曝光、显影、刻蚀以及剥离光刻胶等工艺。
在本发明实施例中，在形成晶体管器件层的过程中需要采用多个不同图案的掩模板，例如通常需要采用4至5个不同图案的掩模板。在形成彩膜层时，也需要采用多个不同图案的掩模板，例如通常需要采用3个不同图案的掩模板。
以图3所示的阵列基板为例，对上述在遮光层远离衬底基板的一侧依次形成晶体管器件层和彩膜层的过程进行介绍，该过程可以包括：
步骤3051、在形成遮光层的衬底基板上形成有源层。
可选的，可以采用溅射、热蒸发或PECVD等工艺在形成有遮光层的衬底基板上沉积有源材料膜层，并对该有源材料膜层进行图案化处理，得到有源层。
步骤3052、在形成有有源层的衬底基板上形成栅绝缘层。
示例的，可以采用PECVD工艺沉积SiO2薄膜或SiO2与SiN的复合薄膜，在有源层上形成栅绝缘层。
步骤3053、在形成有栅绝缘层的衬底基板上形成栅电极。
在本发明实施例中，可以通过磁控溅射等物理气相沉积方法在栅绝缘层上沉积一种或者多种低电阻的金属材料薄膜，之后可以对该金属材料薄膜进行图案化处理，形成栅电极。
步骤3054、在形成有栅极金属图案的衬底基板上形成层间绝缘层。
进一步的，可以在形成有栅电极的衬底基板上，使用PECVD工艺依次沉积SiO2薄膜和SiN薄膜形成层间绝缘层，并通过掩模和刻蚀工艺刻蚀层间绝缘层而形成第一接触孔和第二接触孔。
步骤3055、在形成有层间绝缘层的衬底基板上形成源漏电极。
可以采用磁控溅射工艺在层间绝缘层上沉积一种或多种低电阻的源漏金属薄膜，并对该源漏金属材料薄膜进行图案化处理，形成源漏电极。其中，该源漏电极可以包括源极和漏极。源极和漏极中的一个电极可以通过第一接触孔与有源层接触，另一个电极可以通过第二接触与有源层接触。
可选的，形成该源漏金属薄膜的材料可以包括钼、钼铌合金、铝、铝钕合金、钛和铜中的任意一种。
步骤3056、在形成有源漏电极的衬底基板上形成第一钝化层。
可以使用PECVD工艺在形成有源漏电极的衬底基板上沉积一层SiN或SiO2薄膜，得到第一钝化层。
步骤3057、在形成有第一钝化层的衬底基板上形成彩膜层。
该彩膜层可以包括多个不同颜色的膜层，例如可以包括红色膜层、绿色膜层和蓝色膜层。
在形成彩膜层的过程中，可以依次在第一钝化层的表面上沉积不同颜色的滤光材料薄膜(例如可以依次沉积红色滤光材料薄膜、绿色滤光材料薄膜和蓝色滤光材料薄膜)。每次沉积完成后，对该滤光材料薄膜进行图案化处理，形成的一种颜色的膜层。
示例的，假设该彩膜层包括红色膜层、绿色膜层和蓝色膜层，则形成该彩膜层的过程可以包括：使用PECVD工艺在第一钝化层上沉积一层红色滤光材料薄膜，之后对该红色滤光材料薄膜进行图案化处理形成红色膜层。后续依次形成绿色膜层和蓝色膜层，即可得到彩膜层。
步骤306、在形成有彩膜层的衬底基板上依次形成平坦层、公共电极层、第二钝化层、像素电极层、隔垫物以及取向层。
在本发明实施例中，可以在彩膜层上沉积热熔性材料薄膜，形成平坦层。之后，可以采用物理气相沉积工艺在平坦层上沉积透明电极材料薄膜，并对该透明电极材料薄膜进行图案化处理，形成公共电极层。随后，可以使用PECVD工艺在形成有公共电极层的衬底基板上沉积一层SiN或SiO2薄膜，形成第二钝化层。之后，可以采用磁控溅射工艺在第二钝化层上沉积一种或多种低电阻的半导体薄膜，并对该半导体薄膜进行图案化处理，形成像素电极层。进一步的，可以在形成有像素电极层的衬底基板上沉积隔垫物材料薄膜，并对该隔垫物材料薄膜进行图案化处理，形成隔垫物。最后，在该隔垫物与像素电极层之间沉积有机物材料薄膜，形成取向层。
可选的，形成该公共电极层的透明电极材料可以为ITO。形成该取向层的有机材料可以为PI。
需要说明的是，在阵列基板的制造过程中，在形成完每个膜层后，还可以在该膜层上设置对位标识点，以便在形成下一个膜层时，可以基于该对位标识点对掩模板进行对位，由此，可以进一步提高各个膜层之间的对位精度。
可选的，形成每个膜层上的对位标识点的材料与形成该膜层的材料可以相同。并且，每个膜层上的对位标识点在该衬底基板上的正投影可以均为十字形。
综上所述，本发明实施例提供了一种阵列基板的制造方法，该方法可以在衬底基板的一侧形成黑矩阵层，之后在衬底基板的另一侧依次形成晶体管器件层和彩膜层，即黑矩阵层，与晶体管器件层和彩膜层位于衬底基板的不同侧。由于在形成晶体管器件层和彩膜层时，黑矩阵层不会遮挡对位标识点，可以确保掩模板与对标标识点对准，因此采用本发明实施例提供的阵列基板的制造方法制造的阵列基板中的各个膜层的对位精度较高。并且，采用本发明实施例提供的阵列基板的制造方法，无需研发黑矩阵新材料，仅需调整膜层结构，即可解决先关技术中的黑矩阵层和晶体管器件层的对位精度较低的问题，节省了研发成本以及人力。
本发明实施例还提供了一种显示面板，参见图8，该显示面板可以包括：如上述实施例提供的阵列基板10、对盒基板40以及位于该阵列基板10和该对盒基板之间的液晶50。
其中，该对盒基板40可以包括：玻璃基板401，以及依次设置在该玻璃基板401上的保护膜(over coating，OC)402和取向层403。该保护膜402可以由透明材料制成。
图9是本发明实施例提供的另一种显示面板的结构示意图。参见图9，该显示面板可以包括：阵列基板60、对盒基板70以及位于该阵列基板60和对盒基板70之间的液晶80。
该阵列基板60可以包括衬底基板601，依次设置在该衬底基板601上的遮光层602、晶体管器件层603、第一钝化层604、彩膜层605、平坦层606、公共电极层607、第二钝化层608、像素电极层609以及取向层610。其中，该晶体管器件层603可以包括：有源层6031、栅绝缘层6032、栅电极6033、层间绝缘层6034以及源漏电极6035。
可选的，阵列基板60包括的每个膜层上可以均设置有对位标识点。
如图9所示，该对盒基板70可以包括玻璃基板701，依次覆盖在该玻璃基板701上的黑矩阵层702、保护膜703、隔垫物704以及取向层705。
由于黑矩阵层设置在对盒基板70中，因此在制造阵列基板60的过程中，黑矩阵层不会遮挡对位标识点(例如遮光层中的对位标识点)，且阵列基板40包括的各膜层的周边区域均透光，因此可以确保掩模板与对位标识点的准确对准，从而可以确保阵列基板60包括的各膜层的对位精度较高。
可选的，该黑矩阵层702中可以设置有对位标识孔。
需要说明的是，该隔垫物704也可以设置在阵列基板60上，本发明实施例对该隔垫物704的设置位置不做限定。
以图9所示的阵列基板60为例，对该阵基板60的制造过程进行介绍，该过程可以包括：
先在衬底基板601形成遮光层602，其次在遮光层602上依次形成有源层6031、栅绝缘层6032、栅电极6033、层间绝缘层6034以及源漏电极6035，之后在形成有源漏电极6035的衬底基板上形成第一钝化层604，在第一钝化层604上形成彩膜层605，最后在该彩膜层605上依次形成平坦层606、公共电极层607、第二钝化层608、像素电极层609以及取向层610。
以图9所示的对盒基板70为例，对该对盒基板70的制造过程进行介绍，该过程可以包括：
先在玻璃基板701上形成黑矩阵层702，随后在该黑矩阵层702上形成保护膜703，之后在该保护膜703上形成隔垫物704，最后在保护膜703和隔垫物704之间形成取向层705。
在将阵列基板60和对盒基板70制造完成后，可以对阵列基板60和对盒基板70进行对位压盒，以形成如图9所示的显示面板。在对位压盒的过程中，可以使黑矩阵层701上的对位标识孔与阵列基板60中包括的源漏电极6035上的对位标识点对准，从而实现阵列基板60和对盒基板70准确对位。
以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (6)

1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板，位于所述衬底基板一侧的黑矩阵层，以及依次位于所述衬底基板另一侧的晶体管器件层和彩膜层；
其中，所述黑矩阵层在所述衬底基板上的正投影，覆盖所述晶体管器件层中的晶体管在所述衬底基板上的正投影；
所述衬底基板具有显示区域以及包围所述显示区域的周边区域；
所述衬底基板为矩形基板，所述黑矩阵层位于所述周边区域的部分设置有至少两个对位标识孔，所述至少两个对位标识孔被配置为对掩模板进行对位，所述掩模板用于形成所述晶体管器件层和所述彩膜层，其中所述黑矩阵层位于所述周边区域的部分设置有至少两个对位标识孔包括：
所述黑矩阵层位于所述周边区域的部分设置有四个所述对位标识孔，四个所述对位标识孔在所述衬底基板上的正投影分别位于所述衬底基板的四角，或，
所述黑矩阵层位于所述周边区域的部分设置有两个所述对位标识孔，两个所述对位标识孔在所述衬底基板上的正投影位于所述衬底基板相对的两角，或，
所述黑矩阵层位于所述周边区域的部分设置有三个所述对位标识孔，三个所述对位标识孔在所述衬底基板上的正投影位于所述衬底基板的三角。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
位于所述黑矩阵层远离所述衬底基板一侧的保护层。
3.根据权利要求2所述的阵列基板，其特征在于，制成所述保护层的材料包括氧化铟锡、氮化硅或氧化硅。
4.一种阵列基板的制造方法，其特征在于，所述方法包括：
衬底基板具有显示区域以及包围所述显示区域的周边区域，在所述衬底基板的一侧形成覆盖所述显示区域和所述周边区域的黑矩阵材料膜层；
对所述黑矩阵材料膜层进行图案化处理，得到黑矩阵层，所述黑矩阵层位于所述周边区域的部分形成有至少两个对位标识孔，其中所述黑矩阵层位于所述周边区域的部分设置有至少两个对位标识孔包括：
所述黑矩阵层位于所述周边区域的部分设置有四个所述对位标识孔，四个所述对位标识孔在所述衬底基板上的正投影分别位于所述衬底基板的四角，或，
所述黑矩阵层位于所述周边区域的部分设置有两个所述对位标识孔，两个所述对位标识孔在所述衬底基板上的正投影位于所述衬底基板相对的两角，或，
所述黑矩阵层位于所述周边区域的部分设置有三个所述对位标识孔，三个所述对位标识孔在所述衬底基板上的正投影位于所述衬底基板的三角；
基于所述至少两个对位标识孔对掩模板进行对位；
采用所述掩模板在所述衬底基板的另一侧依次形成晶体管器件层和彩膜层；
其中，所述黑矩阵层在所述衬底基板上的正投影，覆盖所述晶体管器件层中的晶体管在所述衬底基板上的正投影。
5.根据权利要求4所述的方法，其特征在于，在衬底基板的一侧形成黑矩阵层之后，所述方法还包括：
在所述黑矩阵层远离所述衬底基板的一侧形成保护层。
6.一种显示面板，其特征在于，所述显示面板包括：如权利要求1至3任一所述的阵列基板、对盒基板以及位于所述阵列基板和所述对盒基板之间的液晶。
CN201910407090.9A 2019-05-15 2019-05-15 阵列基板及其制造方法、显示面板 Active CN110133928B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910407090.9A CN110133928B (zh) 2019-05-15 2019-05-15 阵列基板及其制造方法、显示面板
PCT/CN2020/081583 WO2020228425A1 (zh) 2019-05-15 2020-03-27 阵列基板及其制造方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910407090.9A CN110133928B (zh) 2019-05-15 2019-05-15 阵列基板及其制造方法、显示面板

Publications (2)

Publication Number Publication Date
CN110133928A CN110133928A (zh) 2019-08-16
CN110133928B true CN110133928B (zh) 2022-01-04

Family

ID=67574540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910407090.9A Active CN110133928B (zh) 2019-05-15 2019-05-15 阵列基板及其制造方法、显示面板

Country Status (2)

Country Link
CN (1) CN110133928B (zh)
WO (1) WO2020228425A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110133928B (zh) * 2019-05-15 2022-01-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
CN110764327A (zh) * 2019-10-22 2020-02-07 深圳市华星光电技术有限公司 阵列基板及其制备方法
CN114488605B (zh) * 2022-03-18 2023-10-20 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202003108U (zh) * 2011-03-30 2011-10-05 京东方科技集团股份有限公司 彩色滤光片、液晶面板及显示设备
CN103383503A (zh) * 2012-05-03 2013-11-06 群康科技(深圳)有限公司 彩色滤光片基板及触控显示装置
CN106054482A (zh) * 2016-08-17 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN106855673A (zh) * 2017-03-20 2017-06-16 惠科股份有限公司 主动开关阵列基板及其制造方法与其应用的显示设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101435961B (zh) * 2007-11-15 2010-08-25 北京京东方光电科技有限公司 Tft-lcd彩膜/阵列基板、液晶显示面板及其制造方法
US8284354B2 (en) * 2008-02-04 2012-10-09 Himax Display, Inc. Liquid crystal on silicon display panel and electronic device using the same
KR102132929B1 (ko) * 2014-05-27 2020-07-13 엘지디스플레이 주식회사 표시장치
CN104810394B (zh) * 2015-03-17 2019-04-02 深圳市华星光电技术有限公司 薄膜晶体管以及液晶显示器
CN104965336A (zh) * 2015-07-30 2015-10-07 深圳市华星光电技术有限公司 Coa阵列基板及液晶面板
CN105404048A (zh) * 2015-12-17 2016-03-16 武汉华星光电技术有限公司 液晶显示装置
CN105572998A (zh) * 2016-03-04 2016-05-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN110133928B (zh) * 2019-05-15 2022-01-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202003108U (zh) * 2011-03-30 2011-10-05 京东方科技集团股份有限公司 彩色滤光片、液晶面板及显示设备
CN103383503A (zh) * 2012-05-03 2013-11-06 群康科技(深圳)有限公司 彩色滤光片基板及触控显示装置
CN106054482A (zh) * 2016-08-17 2016-10-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN106855673A (zh) * 2017-03-20 2017-06-16 惠科股份有限公司 主动开关阵列基板及其制造方法与其应用的显示设备

Also Published As

Publication number Publication date
WO2020228425A1 (zh) 2020-11-19
CN110133928A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US7439090B2 (en) Method for manufacturing a lower substrate of a liquid crystal display device
JP4759089B2 (ja) 液晶表示装置の製造方法
US10268082B2 (en) Display panel and method of manufacturing the same, and display device
US20170090229A1 (en) Semiconductor device, display device and method for manufacturing semiconductor device
CN110133928B (zh) 阵列基板及其制造方法、显示面板
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
US20090290083A1 (en) Liquid crystal display device and fabrication method thereof
TW200424626A (en) Method of manufacturing liquid crystal display device
KR20060023454A (ko) 표시장치 및 이의 제조방법
US9971221B2 (en) Liquid crystal display panel, array substrate and manufacturing method for the same
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR101472280B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR101522615B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR101256910B1 (ko) 표시기판 제조 방법 및 이를 이용한 표시패널 제조 방법
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
KR100726130B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20080093621A (ko) 액정 표시장치 및 그 제조 방법
WO2016015352A1 (zh) 液晶显示器及液晶显示器的制造方法
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20070072182A (ko) 액정표시소자 제조방법
US10007153B2 (en) Liquid crystal display and method for fabricating the same
KR20030028110A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100777695B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant