KR100552872B1 - 유기 전계 발광 패널 - Google Patents

유기 전계 발광 패널 Download PDF

Info

Publication number
KR100552872B1
KR100552872B1 KR1020030080011A KR20030080011A KR100552872B1 KR 100552872 B1 KR100552872 B1 KR 100552872B1 KR 1020030080011 A KR1020030080011 A KR 1020030080011A KR 20030080011 A KR20030080011 A KR 20030080011A KR 100552872 B1 KR100552872 B1 KR 100552872B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
organic
mask
end cover
Prior art date
Application number
KR1020030080011A
Other languages
English (en)
Other versions
KR20040042855A (ko
Inventor
니시까와류지
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040042855A publication Critical patent/KR20040042855A/ko
Application granted granted Critical
Publication of KR100552872B1 publication Critical patent/KR100552872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

마스크의 위치 결정 시의 마찰 파편이나 더스트의 악영향을 저감시킨다. 본 발명은 화소마다 개별적으로 패턴화된 하부 개별 전극(52)과, 상부 전극(54)과의 사이에, 적어도 유기 발광 재료를 포함하는 유기층(60)을 구비한 유기 EL 소자(50)가, 기판의 상측에 복수 형성된 액티브 매트릭스형 유기 EL 패널이며, 하부 개별 전극(52)의 주변 단부를 피복하여 단부 커버 절연층(32a)이 형성되고, 이 단부 커버 절연층보다 외주 측에 단부 커버 절연층보다도 두껍고, 또한 유기층 형성용의 증착 마스크를 지지하는 마스크 지지 절연층이 형성되어 있다. 유기층(60)은, 단부 커버 절연층(32a)과 하부 개별 전극(52)의 경계보다도 외측까지 형성되고, 또한 마스크 지지 절연층(32b)의 형성 영역의 내측에서 종단하여, 화소마다 개별적으로 패턴화한다. 이에 의해, 마스크를 마스크 지지 절연층으로 지지하여 위치 결정할 때, 유기층이 마스크와 접촉하여 손상되거나 더스트가 발생하는 것을 방지한다.
증착 마스크, 하부 개별 전극, 상부 전극, 유기층, 단부 커버 절연층, 마스크 지지 절연층

Description

유기 전계 발광 패널{ORGANIC ELECTROLUMINESCENCE PANEL}
도 1은 본 발명의 액티브 매트릭스형 유기 EL 패널의 1 화소당의 개략 회로 구성을 도시하는 도면.
도 2는 본 발명의 실시 형태1에 따른 액티브 매트릭스형 유기 EL 패널의 화소부의 주요부의 개략 단면을 도시하는 도면.
도 3은 본 발명의 실시 형태1에 따른 액티브 매트릭스형 유기 EL 패널의 발광 영역의 개략 레이아웃을 도시하는 설명도.
도 4는 본 발명의 실시 형태1에 따른 증착 마스크를 이용한 유기층의 형성 공정을 설명하는 도면.
도 5는 본 발명의 실시 형태2에 따른 액티브 매트릭스형 유기 EL 패널의 화소부의 주요부의 개략 단면을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 유리 기판
12 : 절연층
14 : 반도체층
16 : 게이트 절연막
18 : 게이트 전극
20 : 층간 절연막
22d : 드레인 전극
22s : 소스 전극
28 : 제1 평탄화 절연층
32 : 제2 평탄화 절연층
32a : 단부 커버부
32b : 마스크 지지부
50 : 유기 EL 소자
52 : 화소 전극(양극, 하부 개별 전극)
54 : 공통 전극(음극, 상부 전극)
60 : 유기층
62 : 정공 주입층
64 : 정공 수송층
66 : 발광층
68 : 전자 수송층
70 : 증착 마스크
본 발명은, 유기 전계 발광 패널, 특히 그 유기층에 관한 것이다.
자발광 소자인 일렉트로루미네센스(Electroluminescence: 이하 EL) 소자를 각 화소에 발광 소자로서 이용한 EL 패널은, 자발광형임과 함께, 얇고 소비 전력이 작은 등의 유리한 점이 있어, 액정 표시 장치(LCD)나 CRT 등의 표시 장치에 대체할 표시 장치 등으로서 주목받아, 연구가 진행되고 있다.
또한, 그 중에서도, 유기 EL 소자를 개별적으로 제어하는 스위치 소자로서 박막 트랜지스터(TFT) 등을 각 화소에 설치하여, 화소마다 EL 소자를 제어하는 액티브 매트릭스형 EL 패널은, 고정밀 패널로서 기대되고 있다.
유기 EL 소자는, 양극과 음극의 사이에 유기 발광 분자를 포함하는 유기층을 개재시킨 구조이며, 양극으로부터 주입되는 정공과 음극으로부터 주입되는 전자가 유기층 내에서 재결합하여 유기 발광 분자가 여기되고, 이 분자가 기저 상태로 되돌아갈 때에 발광이 일어나는 원리를 이용하고 있다.
상술한 액티브 매트릭스형 EL 패널에서는, 화소마다 EL 소자를 제어하기 위해서, 통상, 양극과 음극 중 한쪽을 화소마다의 개별 전극으로 하여 TFT에 접속하고, 다른 쪽을 공통 전극으로 한다. 특히, 투명 전극이 다용되는 양극을 하층 전극으로서 TFT에 접속하고, 금속 전극이 다용되는 음극은 공통 전극으로서 구성하여, 양극(하부 전극), 유기층, 음극(상부 전극)을 이 순으로 적층하여, 양극 측으로부터 기판을 투과시켜 빛을 외부로 사출하는 구성이 알려져 있다.
이러한 구성에서는, 상기 양극은, 화소마다 개별적으로 패터닝되기 때문에, 필연적으로 화소마다 양극의 단부가 존재한다. 이 양극의 단부에서는, 전계의 집중이 발생하기 쉽고, 또한 통상, 유기층은 얇기 때문에, 양극과 음극이 단락하여 표시 불량이 발생할 가능성이 있어, 평탄화 절연층으로 양극의 단부를 피복하는 것이 제안되어 있다. 예를 들면, 하기 특허 문헌1에는, 양극의 단부가 절연 재료로 이루어지는 뱅크층으로 피복된 구성이 개시되어 있다.
여기서, 유기 EL 소자에서는, 유기층에 정류성이 있고, 또한 그 전기 저항이 비교적 높은 등의 이유로 인해 양극과 음극이 적어도 사이에 유기 발광층을 개재시켜 직접 대향한 영역이 발광 영역이 된다. 따라서, 유기층은, 전극과 같이 개별 패턴으로 할 필요성이 원리적으로 없기 때문에, 기판 전면에 형성되는 경우가 많다.
한편, R, G, B의 각 발광색을 얻기 위해서는 각각 다른 유기 발광 재료를 이용할 필요가 있기 때문에, 컬러 표시를 행하기 위해서는 유기 발광층에 대해서는 R, G, B 용의 빛깔마다 개별적으로 형성할 필요가 있다.
유기층을 진공 증착법에 의해서 형성하는 경우, 막의 패터닝은, 증착 마스크를 이용하여, 성막과 동시에 실행하게 되어, 증착 시에는 증착 마스크의 개구부가 발광층 형성 위치에 정확하게 일치하도록 소자 형성 기판과 증착 마스크와의 위치 정렬이 행해진다.
<특허 문헌1>
특개평11-24606호 공보
기판과 증착 마스크와의 위치 정렬은, 실제로는, 증착 마스크를 기판의 발광층 형성 표면에 접촉시킨 상태에서 증착 마스크의 위치를 미세 조정한다. 발광층 형성 시에는, 이미, 양극 및 평탄화 절연막을 피복하여 적어도 정공 수송층이 형성되어 있고, 발광층 형성용으로 이용되는 증착 마스크의 위치 정렬에 있어서는, 이 정공 수송층을 증착 마스크가 마찰하게 된다.
그러나, 정공 수송층을 포함하여 유기층은 기계적 강도가 낮아서, 증착 마스크의 위치 정렬 시에 정공 수송층이 박리하거나, 정공 수송층의 마찰 파편이 더스트로서 발광층 형성 영역에 부착되는 경우가 있다. 또한 증착 마스크에 부착하고 있었던 더스트가, 위치 정렬 시에 발광층 형성 영역에 부착되는 경우도 있다. 이러한 정공 수송층의 박리나, 발광층 형성 영역에의 더스트의 부착 등에 의해, 그 위에 형성되는 유기 발광층은 더스트의 혼입에 의해 변질이 발생하거나, 발광층의 막이 더스트에 의한 단차를 완전히 덮지 못하고 분단되어 발광 불량을 야기하는 등의 문제가 있었다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 유기층을 보다 높은 신뢰성으로 형성한 유기 EL 패널에 관한 것이다.
본 발명은, 화소마다 개별적으로 패턴화된 하부 개별 전극과, 상부 전극과의 사이에 적어도 유기 발광 재료를 포함하는 유기층을 구비한 유기 전계 발광 소자가, 기판의 상측에 복수 형성된 유기 EL 패널에 있어서, 상기 하부 개별 전극의 주변 단부를 피복하는 단부 커버 절연층과, 이 단부 커버 절연층보다도 외주 측에 형성되고 이 단부 커버 절연층보다도 두껍고, 또한 유기층 형성 시에 이용되는 마스크를 그 상면에서 지지하는 마스크 지지 절연층을 구비하며, 상기 유기층은, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 마스크 지지 절연층의 형성 영역의 내측에서 종단하고 화소마다 개별적으로 패턴화되어 있다.
본 발명은, 화소마다 개별적으로 패턴화된 하부 개별 전극과, 상부 전극과의 사이에 적어도 유기 발광 재료를 포함하는 유기층을 구비한 유기 전계 발광 소자가, 기판의 상측에 복수 형성된 유기 전계 발광 패널에 있어서, 상기 하부 개별 전극의 주변 단부를 피복하는 단부 커버 절연층과, 이 단부 커버 절연층보다도 외주 측에 형성되고 이 단부 커버 절연층보다도 두꺼운 상층 절연층을 구비하며, 상기 유기층은, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 상층 절연층의 형성 영역의 내측에서 종단하고 화소마다 개별적으로 패턴화되어 있다.
본 발명의 다른 형태에서는, 상기 유기 EL 패널에 있어서, 상기 유기층은, 각각 진공 증착법에 의해서 형성되는 정공 주입층 및 유기 발광층을 적어도 포함하고, 어느 쪽의 층도 상기 마스크 지지 절연층의 형성 영역 내측에서 종단하고 있다.
본 발명의 다른 형태에서는, 유기 EL 패널에 있어서, 상기 정공 주입층과 상기 유기 발광층과의 층간, 및 상기 유기 발광층과 상기 상부 전극과의 층간 중 어느 하나 또는 양방에 전하 수송층이 형성되어 있고, 상기 전하 수송층은, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 마스크 지지 절연층의 형성 영역 내측에서 종단하고 화소마다 개별적으로 패턴화되어 있다.
하부 개별 전극의 주변 단부가 단부 커버 절연층으로 피복되기 때문에, 그 위에 유기층을 개재시켜 형성되는 상부 전극과 하부 개별 전극과의 사이가 확실하게 절연된다. 이 단부 커버 절연층의 더 외주 측에 단부 커버 절연층보다 두껍고 마스크를 지지하는 것이 가능한 마스크 지지 절연층을 구비하고, 유기층은, 마스크 지지 절연층의 형성 영역 내측에서 종단되어 있고 마스크 지지 절연층의 지지면에는 형성되어 있지 않다. 따라서, 마스크 위치 결정 시에 유기층과 마스크가 접촉하지 않아서, 형성 완료된 유기층이 마스크에 의해서 깎여서 박리되거나, 더스트가 발생하거나 하는 것을 방지할 수 있다.
또한, 마스크 지지 절연층에 한하지 않고, 단부 커버 절연층의 더 외주 측에 단부 커버 절연층보다 두꺼운 상층 절연층을 형성하고, 유기층을 이 상층 절연층의 형성 영역 내측에서 종단시킴으로써 예를 들면, 유기층 형성 후, 상부 전극 형성까지, 혹은 더욱 소자 완성까지의 사이의 기판 반송 시나 상층의 형성시 등에 있어서, 유기층이 외부와 접촉하는 것을 이 상층 절연층에 의해서 방지할 수 있다.
또한, 유기층은, 단부 커버 절연층과 하부 개별 전극과의 경계의 외측까지 형성되어 있기 때문에, 유기층의 형성 위치에 다소의 어긋남이 발생하더라도 하부 개별 전극과 유기층과의 접촉 면적, 즉 발광 면적이 변동하는 것을 방지할 수 있다. 또한, 마스크 지지부 또는 상층 절연층과 비교하여 얇은 단부 커버 절연층을 얇게 (낮게) 형성하고 있기 때문에, 하부 개별 전극과 단부 커버 절연층과의 경계에서의 단차가 작아서, 이 경계의 위치에서 유기층에 균열이 발생할 가능성을 저감할 수 있다.
본 발명의 다른 형태에서는, 화소마다 개별적으로 패턴화된 하부 개별 전극과, 상부 전극과의 사이에 적어도 정공 주입층과 유기 발광층을 구비하는 유기 전계 발광 소자가, 기판의 상측에 복수 형성된 유기 EL 패널에 있어서, 상기 하부 개별 전극의 주변 단부를 피복하는 단부 커버 절연층과, 상기 하부 개별 전극의 해당 단부 커버 절연층보다도 외주 측에 형성되고 이 단부 커버 절연층보다도 두껍고, 또한 유기층 형성 시에 이용되는 마스크를 그 상면에서 지지하는 마스크 지지 절연층을 구비하며, 상기 정공 주입층은, 상기 하부 개별 전극과, 상기 단부 커버 절연층과, 상기 마스크 지지 절연층을 피복하여 형성되어 있고, 상기 유기 발광층은, 상기 정공 주입층보다도 상부 전극 측에 형성되고, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 마스크 지지 절연층의 형성 영역의 내측에서 종단하고 화소마다 개별적으로 패턴화되어 있다.
본 발명의 다른 형태에서는, 상기 정공 주입층은 두께 10 ㎚ 미만이며, 상기 유기 발광층은 총두께가 10 ㎚ 이상이다.
정공 주입층은, 다른 유기층과 달리, 통상 매우 얇고, 또한 하층에 있는 절연층 및 하부 개별 전극과의 밀착성에 우수하고, 또한 기계 강도가 비교적 높은 재료를 이용하여 형성할 수 있다. 이 때문에 정공 주입층에 대해서는, 그 위에 증착 마스크를 이용하여 정공 수송층이나 발광층 등 개별 패턴으로 형성할 때에, 마스크와 접촉해도, 박리하거나, 또한 깎아내어져서 상층의 유기층에 악영향을 미치게 하는 더스트를 발생시킬 가능성이 낮다. 따라서, 정공 주입층은 마스크 지지 절연부의 내측에서 종단시키지 않고, 그 위의 발광층이나 전하 수송층에 대해서만 종단시 킴으로써 유기층을 효율적으로 또한 높은 신뢰성으로 형성하는 것이 가능하게 된다.
본 발명의 다른 형태에서는, 상기 유기 EL 패널에 있어서, 상기 단부 커버 절연층과, 상기 마스크 지지 절연층은, 동일 절연층을 다단계 노광 또는 그레이톤 노광에 의해서 각각 서로 다른 두께의 소정 패턴으로 함으로써 형성되어 있다.
이러한 다단계 노광을 이용함으로써, 공정수를 증대시키지 않고서 마스크 지지 절연층과 단부 커버 절연층을 필요한 영역에 형성할 수 있다.
<발명의 실시 형태>
이하, 본 발명의 적합한 실시 형태(이하, 실시 형태)에 대하여, 도면에 기초하여 설명한다.
도 1은, 본 발명의 실시 형태에 따른 액티브 매트릭스형의 유기 EL 패널의 1 화소당의 대표적인 회로 구성을 도시하고 있다. 액티브 매트릭스형의 유기 EL 패널에서는, 기판 위에 복수개의 게이트 라인 GL이 행 방향으로 연장되고, 복수개의 데이터 라인 DL 및 전원 라인 VL이 열 방향으로 연장되고 있다. 각 화소는 게이트 라인 GL과 데이터 라인 DL과의 교차하는 부근에 각각 구성되고, 유기 EL 소자(50)와, 스위칭용 TFT(제1 TFT)(10), EL 소자 구동용 TFT(제2 TFT)(20) 및 유지 용량 Cs를 구비한다.
제1 TFT(10)은, 게이트 라인 GL과 데이터 라인 DL에 접속되어 있고, 게이트 전극에 게이트 신호(선택 신호)를 받아 온 상태로 한다. 이 때 데이터 라인 DL에 공급되고 있는 데이터 신호는 제1 TFT(10)과 제2 TFT(20)와의 사이에 접속된 유지 용량 Cs에 유지된다. 제2 TFT(20)의 게이트 전극에는, 상기 제1 TFT(10)을 개재하여 공급된 데이터 신호에 따른 전압이 공급되고, 제2 TFT(20)는, 그 전압값에 따른 전류를 전원 라인 VL으로부터 유기 EL 소자(50)에 공급한다. 이러한 동작에 의해, 각 화소마다 데이터 신호에 따른 휘도로 유기 EL 소자(50)가 발광하여, 원하는 이미지가 표시된다.
도 2는, 상술한 바와 같이 액티브 매트릭스형의 유기 EL 패널의 주요부를 도시하는 단면도이다. 구체적으로는, 유리 기판(10) 상에 형성된 제2 TFT(20)와, 이 TFT(20)에 양극(52)이 접속된 유기 EL 소자(50)를 도시하고 있다. 또한, 도 3은, 액티브 매트릭스형의 유기 EL 패널의 1 화소에 있어서의 발광 영역의 개략 레이아웃을 도시하고 있다.
유기 EL 소자(50)는, 양극(52)과 음극(54)과의 사이에 유기 발광 재료를 포함하는 유기층(60)이 형성된 구조를 구비하고 있고, 도 2에 도시하는 예에서는, 하층측으로부터 화소마다 개별 패턴으로 형성된 양극(하부 개별 전극)(52), 유기층(60), 각 화소 공통으로 형성된 음극(상부 전극)(54)이 순서대로 적층되어 있다.
유리 기판(10) 상에는, 유리 기판(10)으로부터의 불순물의 침입을 방지하기 위해서 SiNx, SiO2가 이 순으로 적층된 2층의 버퍼층(12)이 전면에 형성되어 있다. 이 버퍼층(12) 상에는, 각 화소에서 유기 EL 소자를 제어하기 위한 박막 트랜지스터가 다수 형성되어 있고, 도 2에서는 상술한 바와 같이, 제2 TFT(20)를 도시하고, 제1 TFT 및 유지 용량 Cs는 생략되어 있다. 또, 표시부의 주변에는 각 화소에 데이터 신호나 게이트 신호를 공급하는 드라이버 회로용으로 마찬가지의 TFT가 형성되어 있다.
버퍼층(12) 상에는, 다결정 실리콘 등으로 이루어지는 반도체층(14)이 형성되고, 이것을 피복하여 SiO2, SiNx의 순으로 적층된 2층막으로 이루어지는 게이트 절연막(16)이 형성되어 있다. 게이트 절연막(16)의 위에는 Cr나 Mo 등으로 이루어지는 게이트 전극(18)이 형성되어 있고, 반도체층(14)의 게이트 전극(18)의 바로 아래 영역은 채널 영역이며, 채널 영역의 양측은 p-ch 형인 경우에는 B 등이 도핑되고, n-ch 형인 경우에는 P 등이 도핑되어 소스/드레인 영역이 형성되어 있다. 게이트 전극(18)의 위에는 이 전극(18)을 포함하는 기판 전면을 피복하도록 SiNx, SiO2가 이 순으로 적층되어 이루어지는 층간 절연막(20)이 형성되어 있다. 또한, 층간 절연막(20) 및 게이트 절연막(16)을 관통하여 컨택트홀이 형성되어 있고, 컨택트홀 내에는 Al 등으로 이루어지는 소스 전극(22s), 드레인 전극(22d)이 형성되고, 컨택트홀 하부에 노출한 반도체층(14)의 소스 영역에는 소스 전극(22s), 드레인 영역에는 드레인 전극(22d)이 각각 접속되어 있다. 또, 소스 전극(22s)(제2 TFT(20)의 도전성에 따라서는 드레인 전극(22d)이라도 된다)은 전원 라인 VL을 겸용하고 있다.
그리고, 층간 절연막(20) 및 소스 전극(22s), 드레인 전극(22d)을 피복하여 아크릴 수지 등의 유기 재료로 이루어지는 제1 평탄화 절연층(28)이 기판 전면에 형성되어 있다. 또한 이 제1 평탄화 절연층(28)과, 상기 층간 절연막(20) 및 소스 전극(22s), 드레인 전극(22d)의 사이에, SiNx 또는 TEOS 막으로 이루어지는 수분 블로킹층을 형성해도 된다.
제1 평탄화 절연층(28)의 위에는, 화소마다 개별 패턴으로 된 유기 EL 소자의 하부 전극(52)이 형성되어 있고, 이 하부 전극(이하 화소 전극)은, 상술된 바와 같이 양극으로서 기능하고 있고, ITO 등의 투명 도전 재료가 이용되고 있다. 또한, 화소 전극(52)은, 제1 평탄화 절연층(28)에 개구된 컨택트홀에서 컨택트홀 저면에 노출한 드레인 전극(22d)(제2 TFT(20)의 도전성에 따라서는 소스 전극(22s)라도 된다)과 접속되어 있다.
화소 전극(52)은, 화소마다 독립하여, 일례로서 도 3에 도시한 바와 같은 패턴으로 형성된다. 그리고, 이 화소 전극(52)을 그 단부만 피복하도록 하여 기판 전면에 제2 평탄화 절연층(32)이 형성되어 있다. 이 제2 평탄화 절연층(32)은, 화소 전극(52)의 발광 영역에서 개구하여, 화소 전극(52)의 단부를 전체 둘레에 걸쳐서 피복하는 단부 커버부(32a)와, 이 단부 커버부(32a)의 외측에, 두꺼운 상층 절연층(32b)을 구비한다. 여기서, 이 상층 절연층(32b)은, 상술한 유기층(60)을 진공 증착에 의해서 형성할 때에 이용하는 증착 마스크를 그 상면에서 지지하는 두꺼운 마스크 지지부(이하 이 상층 절연층은 마스크 지지부(32b)로서 설명한다)로서 기능한다. 또, 화소 전극(52)이 예를 들면 60 ㎛ 각인 경우에, 제2 평탄화 절연층의 단부 커버부(32a)의 폭은, 10 ㎛∼20 ㎛ 정도로 하고, 이 단부 커버부(32a)는, 도 2에서는 강조하여 기재하고 있지만, 수 ㎛ 정도 화소 전극(52)과 오버랩하면 단부의 보호에 충분하다. 또한, 마스크 지지부(32b)의 형상은, 기둥형(뿔형을 포함한다), 벽형, 혹은 단부 커버부(32a)의 외측 전체 둘레를 둘러싸는 것 같은 프레임형 중의 어느 것이라도 되고, 마스크 지지부(32b)의 폭은 마스크를 될 수 있는 한 변형 없이 지지 가능한 정도 있으면 특별히 제한되지 않는다.
여기서, 제2 평탄화 절연층(32)은, 아크릴 수지 등의 수지를 이용하여 형성하고 있지만, 평탄화 재료에 한정되지 않고, 화소 전극(52)의 단부를 피복할 수 있고, 또한 비교적 두껍게 형성하는 것이 가능한 TEOS(테트라에톡시실란) 등의 절연 재료를 이용하여도 된다.
또한, 이와 같이 동일한 절연 재료를 이용하여 거의 동시에 단부 커버부(32a)와 마스크 지지부(32b)를 형성하기 위해서는, 다단계 노광이나 그레이톤 노광 등을 채용하는 것이 적합하다.
다단계 노광의 경우, 우선 제1 평탄화 절연층(28)의 위에 형성된 화소 전극(52)을 피복하도록 기판 전면에 감광제를 포함하는 아크릴계 수지제로 이루어지는 제2 평탄화 절연 재료를 전면에 스핀 코팅한다. 다음으로, 예를 들면 마스크 지지부 형성 영역 이외가 개구된 제1 포토마스크를 이용하여 제1 노광을 하고, 또한, 마스크 지지부 형성 영역 및 단부 커버부 형성 영역 이외가 개구된 제2 포토마스크를 이용하여 제2 노광을 한다. 노광 후, 에칭액으로써 감광한 영역을 제2 평탄 절연 재료를 제거한다. 이러한 방법에 따르면, 2회 노광된 부분, 즉 발광 영역 대응 부분으로부터 제2 평탄화 절연 재료가 전부 제거되어, 한 번의 노광을 받은 단부 커버부 형성 영역에서는 그 높이가 저감되고, 한 번도 노광되지 않은 마스크 지지부 형성 영역에서는 원하는 두께인 채로의 제2 평탄화 재료가 남는다. 따라서, 제2 평탄화 절연층(32)에, 개구부, 단부 커버부(32a), 마스크 지지부(32b)가 형성된다.
또한, 그레이톤 노광의 경우에는, 다단계 노광의 경우와 같이 감광제를 포함하는 아크릴계 수지제로 이루어지는 제2 평탄화 절연 재료를 전면에 스핀 코팅하고, 포토마스크로서, 완전하게 개구된 부분과, 목적으로 하는 두께에 대응하여 도트나 슬릿 등에 의해 개구 수가 조정된 그레이톤의 개구 부분을 구비한 단일의 그레이톤 마스크를 사용한다. 노광은 이 그레이톤 마스크를 이용하여 한 번 행함으로써 완전하게 개구된 부분은 노광량 최대, 그레이톤 부분은 개구 수에 따른 노광량이 되어, 예를 들면 최대 노광 영역의 제2 평탄화 재료는 완전하게 제거되고, 그레이톤 부분의 노광 영역은 그 노광량에 따른 분만큼 두께가 저감되고, 노광되지 않은 영역은 제거되지 않고서 남는다. 이와 같이 하여도, 제2 평탄화 절연층(32)에, 개구부, 단부 커버부(32a), 마스크 지지부(32b)를 형성할 수 있다.
또, 단부 커버부(32a)와 마스크 지지부(32b)를 별도의 공정, 혹은 별도의 재료로 형성하는 경우에는, 상기한 바와 같은 형성 방법을 채용할 필요는 없다.
이상과 같이하여 제2 평탄화 절연층(32)에 단부 커버부(32a) 및 이것보다도 두꺼운 (높은) 마스크 지지부(32b)를 형성한 후, 본 실시 형태에서는, 도 4에 도시한 바와 같이 화소 전극(52)의 표면이 노출된 제2 평탄화 절연층(32)의 개구부보다 크고, 또한 마스크 지지부(32b)의 내측에서 종단하는 개구 패턴의 증착 마스크(70) 를 이용하여, 증착원을 가열하고 기판의 화소 전극(52)의 노출 표면을 피복하도록 유기층(60)을 적층한다. 유기층(60)은, 여기서는, 양극(52)측으로부터 순서대로 정공 주입층(62), 정공 수송층(64), 발광층(66), 전자 수송층(68)이 적층되어 있다.
본 실시 형태에서는, 상술된 바와 같이 예를 들면 정공 주입층(62), 전하 수송층인 정공 수송층(64) 및 전자 수송층(68) 등에 대하여, 발광색이 서로 다르더라도 동일 재료가 사용 가능한 경우에도, 발광층(66)뿐만 아니라, 이들 어느 층도, 화소마다의 개구 패턴을 구비한 증착 마스크(70)에 의해, 화소마다의 패턴이고, 또한 화소마다 마스크 지지부(32b)의 내측에서 종단하는 패턴으로 형성한다. 특히, 본 실시 형태에서는 발광층(66)보다도 먼저 형성되는 정공 주입층(62)과 정공 수송층(64)에 대하여, 발광층(66)과 같이 이들 층이 마스크 지지부(32b)의 상면에 형성되지 않도록 마스크 지지부(32b)의 형성 영역의 내측에서 종단시키는 패턴으로 함으로써, 증착 마스크(70)의 위치 결정 시에 이들 유기층이 손상을 받거나 더스트가 발생하는 것을 방지하고 있다. 또한, 후의 공정, 예를 들면, 음극(54)의 형성시, 혹은 그 이후에 있어서도, 유기층이 기판 반송 중에 직접 어딘가에 부딪쳐서 손상되는 것을 이 두꺼운 마스크 지지부(32b)가 방지할 수 있다.
또한, 유기층(60)의 종단 위치는, 마스크 지지부(32b)의 형성 영역 내측인 것에 더불어, 제2 평탄화 절연층(32)의 개구부(발광 영역에 대응)보다 외측, 즉 단부 커버부(32a)와 화소 전극(52)의 경계보다도 외측일 것이 필요하다. 유기층(60)을 개구부보다 외측, 즉 단부 커버부(32a)의 형성 영역 위까지 피복하도록 형성함 으로써, 유기층(60)의 형성 위치에 다소의 어긋남이 발생하더라도 제2 평탄화 절연층(32)의 개구부 영역을 확실하게 피복하여, 발광 면적의 화소마다의 변동을 억제하고 있다. 또한, 유기층(60)의 종단부가 상기 개구부 영역과 단부 커버부(32a)와의 경계에 위치하면 단차가 매우 커져 유기층(60)의 위에 각 화소 공통으로 형성되는 음극(54)이 이 단차 부분에서 단선되거나, 노출된 양극(52)과 음극(54)이 단락할 가능성이 있는데, 이것을 확실하게 방지하고 있다.
유기층(60)의 각 층의 크기(면적)의 관계는, 특별히 제한은 없지만, 하층보다도 상층이 조금 작아지는 관계로 함으로써, 상층이 하층의 종단부의 각(角)을 피복하여 이 각부(角部)에서 상층에 균열 등이 발생하고, 균열 부분이 발광 불량 영역의 개시점이 되는 것을 보다 확실하게 방지할 수 있다.
유기층(60)의 각 층을 동일한 증착 마스크(70)를 이용하여 형성하는 경우, 제2 평탄화 절연층(32(32a, 32b))을 형성한 후, 증착 마스크(70)를 마스크 지지부(32b)의 상면(도 4에서는 아래쪽에 위치한다)에 접촉시켜, 마스크의 각 개구부가 대응하는 각 화소 전극(52)의 노출면(발광 영역)에 중첩되도록 필요에 따라 증착 마스크(70)의 위치를 움직여 미세 조정한다. 위치 결정 후, 정공 주입 재료가 들어간 증착원을 가열하고 화소 전극(52)의 표면에 정공 주입층(62)을 적층하고, 순차 증착 재료를 정공 수송 재료, 발광층, 전자 수송 재료로 변경하여, 또는 증착실을 변경하여 정공 수송층(64), 발광층(66), 전자 수송층(68)을 적층한다. 또, 유기층(60)의 각 층에서, 또는 어느 하나의 층에서, 개구부의 크기 등이 서로 다른 증착 마스크(70)를 이용하는 경우에는, 마스크 변경의 때마다, 마스크 지지부(32b)에서 지지하면서 마스크(70)의 위치를 미세 조정하여 위치 결정하는 점을 제외하면, 동일 마스크를 이용하는 경우와 거의 마찬가지의 수순으로써 각 층을 형성할 수 있다.
또한, 음극(54)은, Al 등의 금속층, 또는 전자 수송층(68)측으로부터 LiF/Al가 순서대로 적층된 구조를 구비하고, 상술된 바와 같이 하여 형성된 유기층 최상층의 전자 수송층(68), 단부 커버부(32a) 및 마스크 지지부(32)를 포함하는 기판의 거의 전면을 피복하여 형성되어 있다. 음극(54)의 형성 방법은, 유기층 형성 시에 이용한 증착 마스크(70)를 떼어낸 후, 유기층과 같이 진공 증착법을 이용할 수 있다.
여기서, 유기 EL 소자(50)의 각 층의 재료 및 두께의 일례를 도시하면,
하층으로부터 순서대로,
(i) ITO 등으로 이루어지는 양극(52) : 60 ㎚∼200 ㎚ 정도,
(ii) 구리프탈로시아닌(CuPc), CFx 등으로 이루어지는 정공 주입층(62) : 0.5 ㎚ 정도,
(iii) NPB(N, N'-di(naphthalene-1-yl)-N, N'-dipheny1-benzidine)등으로 이루어지는 정공 수송층(64) : 150 ㎚∼200 ㎚,
(iv) RGB 마다 상이한 재료 또는 그 조합으로 이루어지는 유기 발광층(66) : 각각 15 ㎚∼35 ㎚,
(v) Alq(알루미늄퀴놀리놀착체) 등으로 이루어지는 전자 수송층(68)은, 35 ㎚ 정도,
(vi) LiF(전자 주입층)과 Al의 적층 구조로 이루어지는 음극(54) : LiF 층 0.5 ㎚∼1.0 ㎚ 정도, Al층 300 ㎚∼400 ㎚ 정도이다.
여기서, 제2 평탄화 절연층(32)의 마스크 지지부(32b)와 단부 커버부(32a)와의 고저 차는 유기층(60)의 총두께보다 크게 하여 두는 것이 적합하다. 이러한 고저 차로 함으로써 유기층(60)의 어느 쪽의 층을 형성할 때에도, 위치 정렬 및 증착 시에, 증착 마스크를 마스크 지지부(32b)의 상면에서 확실하게 지지할 수가 있어, 유기층 중의 형성 완료한 하층 표면에 마스크가 접촉하는 것을 방지하여, 증착 마스크와의 접촉에 의한 유기층의 박리나 더스트 혼입 등을 확실하게 저감한다.
일례로서, 유기층(60)의 층두께는, 저 분자계 유기 재료를 이용한 경우 300 ㎚보다 얇은 것이 많고(상기 예에서는 유기층은 200 ㎚∼271 ㎚ 정도), 이 경우, 단부 커버부(32a)와 마스크 지지부(32b)의 상면(마스크 지지면)과의 고저 차는, 300 ㎚ 정도 있으면 된다.
제2 평탄화 재료로서 유기 수지를 이용한 경우에는, 단부 커버부(32a)의 두께(높이)는, 예를 들면 200 ㎚ 정도, 마스크 지지부(32b)의 두께(높이)는, 예를 들면 1 ㎛ 정도이다. TEOS 등의 절연재료를 이용한 경우에도, 단부 커버부(32a)의 높이는, 예를 들면 200 ㎚ 정도, 마스크 지지부(32b)의 높이는 500 ㎚∼700 ㎚ 정도로 함으로써 마스크 지지부(32b)와 단부 커버부(32a)와의 고저 차를 유기층(60)의 총두께보다 크게 할 수 있고, 유기층과 보호하면서 마스크를 확실하게 지지할 수 있다.
또한, 단부 커버부(32a)의 높이를 200 ㎚ 정도로 평탄화 절연층으로서는 비 교적 낮게 설정하고 있는 것에 의해, 단부 커버부(32a)와 평탄화 절연층(32)의 개구부와의 경계의 단차가 작고 완만하게 되기 때문에, 이 경계에서의 유기층의 균열 등을 확실하게 방지하는 것이 가능하게 되어 있다.
[실시 형태2]
도 5는, 실시 형태2에 따른 유기 EL 패널의 화소부의 주요부 단면을 도시한 개략도이다. 상기 실시 형태1와 서로 다른 점은, 하부 개별 전극이 양극인 경우에, 유기층(60) 중, 가장 하층에 형성되는 정공 주입층(62)에 대하여서만은, 기판 전면, 즉 마스크 지지부(32b)의 마스크 지지면에도 형성되어 있는 것이다. 물론, 유기층(60)의 다른 층은 모두 실시 형태1와 마찬가지인 화소마다의 개별 패턴으로 마스크 지지부(32b)의 지지면의 내측에서 종단하고 있다.
정공 주입층(62)은, 상술된 바와 같이 발광색에 관계없이 CuPc나, CFx(x는 자연수) 등의 비교적 기계 강도가 높고, 또한 하층과의 밀착성이 높은 재료를 이용하고, 이것을 0.5 ㎚ 정도의 두께로 해 두어, 다른 유기층과 비교하여 매우 얇다. 이 때문에, 정공 주입층(62)은, 증착 마스크(70)를 마스크 지지부(32b)의 지지면에 접촉시킨 채로 위치를 움직여 미세 조정할 때에도, 마스크에 의한 접촉에 견딜 수 있다.
따라서, 본 실시 형태2에서는, 정공 주입층(62)은 화소마다 개별 패턴의 증착 마스크를 사용하지 않고서 기판 전면에 형성하여, 기계적 강도가 낮고 또한 1 ㎚보다도 두껍고, 정공 수송층(64)/발광층(66)/전자 수송층(68)에 대하여, 어느 것이나, 마스크 지지부(32b)의 마스크 지지면 위에 형성되지 않도록 화소마다의 개별 패턴으로 하고 있다.
정공 주입층(62)을 화소마다의 개별 패턴으로 하지 않고서 각 화소 공통으로 함으로써 전용의 마스크의 위치 정렬의 수고를 줄일 수 있고, 또한 하층의 양극(52)과 상층의 음극(54)과의 사이에 반드시 이 정공 주입층(62)이 1층 여분으로 존재함으로써, 그 만큼, 음극(54)의 피복성의 향상 및 양 전극의 내압을 향상시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 유기층 형성 후의 공정에서 유기층과 공정 중에 이용되는 부재 등이 접촉하여 유기층이 손상되는 것을 방지할 수 있다. 또한, 유기층 형성 시의 마스크의 위치 결정 시에, 하부 개별 전극의 단부를 피복하는 단부 커버 절연층의 외측에 형성된 마스크 지지 절연층에 의해서 상기 마스크를 지지할 수 있고, 또한 유기층이 증착 마스크와 접촉하는 것이 방지되어 있어서, 마스크와의 접촉에 의해 기계적 강도가 낮은 유기층이 박리되거나, 더스트가 발생하거나 하는 것을 확실하게 방지할 수 있다.

Claims (7)

  1. 화소마다 개별적으로 패턴화된 하부 개별 전극과, 상부 전극과의 사이에 적어도 유기 발광 재료를 포함하는 유기층을 구비한 유기 전계 발광 소자가, 기판의 상측에 복수 형성된 유기 전계 발광 패널에 있어서,
    상기 하부 개별 전극의 주변 단부를 피복하는 단부 커버 절연층과, 이 단부 커버 절연층보다도 외주 측에 형성되고 이 단부 커버 절연층보다도 두껍고, 또한 유기층 형성 시에 이용되는 마스크를 그 상면에서 지지하는 마스크 지지 절연층을 포함하고,
    상기 유기층은, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 마스크 지지 절연층의 형성 영역의 내측에서 종단하여 화소마다 개별적으로 패턴화되어 있는 것을 특징으로 하는 유기 전계 발광 패널.
  2. 화소마다 개별적으로 패턴화된 하부 개별 전극과, 상부 전극과의 사이에 적어도 유기 발광 재료를 포함하는 유기층을 구비한 유기 전계 발광 소자가, 기판의 상측에 복수 형성된 유기 전계 발광 패널로서,
    상기 하부 개별 전극의 주변 단부를 피복하는 단부 커버 절연층과, 이 단부 커버 절연층보다도 외주 측에 형성되고 이 단부 커버 절연층보다도 두꺼운 상층 절연층을 포함하고,
    상기 유기층은, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다 도 외측이고 상기 상층 절연층의 형성 영역의 내측에서 종단하고 화소마다 개별적으로 패턴화되어 있는 것을 특징으로 하는 유기 전계 발광 패널.
  3. 제1항 또는 제2항에 있어서,
    상기 유기층은, 각각 진공 증착법에 의해서 형성되는 정공 주입층 및 유기 발광층을 적어도 포함하며, 어느 쪽의 층도 상기 마스크 지지 절연층 또는 상기 상층 절연층의 형성 영역 내측에서 종단하고 있는 것을 특징으로 하는 유기 전계 발광 패널.
  4. 화소마다 개별적으로 패턴화된 하부 개별 전극과, 상부 전극과의 사이에 적어도 정공 주입층과 유기 발광층을 포함하는 유기 전계 발광 소자가, 기판의 상측에 복수 형성된 유기 전계 발광 패널에 있어서,
    상기 하부 개별 전극의 주변 단부를 피복하는 단부 커버 절연층과, 이 단부 커버 절연층보다도 외주 측에 형성되고 이 단부 커버 절연층보다도 두껍고, 또한 유기층 형성 시에 이용되는 마스크를 그 상면에서 지지하는 마스크 지지 절연층을 포함하고,
    상기 정공 주입층은, 상기 하부 개별 전극과, 상기 단부 커버 절연층과, 상기 마스크 지지 절연층을 피복하여 형성되어 있고,
    상기 유기 발광층은, 상기 정공 주입층보다도 상부 전극 측에 형성되고, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 마스크 지지 절연층의 형성 영역의 내측에서 종단하여 화소마다 개별적으로 패턴화되어 있는 것을 특징으로 하는 유기 전계 발광 패널.
  5. 제4항에 있어서,
    상기 정공 주입층은 두께 10 ㎚ 미만이며, 상기 유기 발광층은 총두께가 10 ㎚ 이상인 것을 특징으로 하는 유기 전계 발광 패널.
  6. 제4항 또는 제5항에 있어서,
    상기 정공 주입층과 상기 유기 발광층과의 층간, 및 상기 유기 발광층과 상기 상부 전극과의 층간 중 어느 하나 또는 양방에 전하 수송층이 형성되어 있고,
    상기 전하 수송층은, 상기 단부 커버 절연층과 상기 하부 개별 전극과의 경계보다도 외측이고 상기 마스크 지지 절연층의 형성 영역 내측에서 종단하여 화소마다 개별적으로 패턴화되어 있는 것을 특징으로 하는 유기 전계 발광 패널.
  7. 제1항, 제2항, 제4항, 제5항 중 어느 한 항에 있어서,
    상기 단부 커버 절연층과, 상기 마스크 지지 절연층은, 동일 절연층을 다단계 노광 또는 그레이톤 노광에 의해서 각각 서로 다른 두께의 소정 패턴으로 하는 것에 따라 형성되어 있는 것을 특징으로 하는 유기 전계 발광 패널.
KR1020030080011A 2002-11-14 2003-11-13 유기 전계 발광 패널 KR100552872B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00331412 2002-11-14
JP2002331412A JP2004165067A (ja) 2002-11-14 2002-11-14 有機電界発光パネル

Publications (2)

Publication Number Publication Date
KR20040042855A KR20040042855A (ko) 2004-05-20
KR100552872B1 true KR100552872B1 (ko) 2006-02-20

Family

ID=32697483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030080011A KR100552872B1 (ko) 2002-11-14 2003-11-13 유기 전계 발광 패널

Country Status (5)

Country Link
US (1) US20040135501A1 (ko)
JP (1) JP2004165067A (ko)
KR (1) KR100552872B1 (ko)
CN (1) CN1512825A (ko)
TW (1) TWI232068B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071554A (ja) * 2002-07-25 2004-03-04 Sanyo Electric Co Ltd 有機ｅｌパネルおよびその製造方法
JP4396828B2 (ja) * 2004-03-22 2010-01-13 東北パイオニア株式会社 有機ｅｌパネル及びその形成方法
JP2005322564A (ja) * 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
KR20050112456A (ko) * 2004-05-25 2005-11-30 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조방법
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
WO2006041027A1 (ja) 2004-10-13 2006-04-20 Sharp Kabushiki Kaisha 機能基板
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4954527B2 (ja) * 2004-10-14 2012-06-20 株式会社半導体エネルギー研究所 表示装置の作製方法
WO2006054421A1 (ja) 2004-10-28 2006-05-26 Sharp Kabushiki Kaisha 有機エレクトロルミネセンスパネル及びその製造方法、並びに、カラーフィルタ基板及びその製造方法
JP2006245305A (ja) * 2005-03-03 2006-09-14 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置及びその製造方法
KR101201305B1 (ko) * 2005-06-28 2012-11-14 엘지디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR100745332B1 (ko) 2005-09-28 2007-08-02 삼성에스디아이 주식회사 유기 발광표시장치 및 그 제조방법
JP2007141821A (ja) * 2005-10-17 2007-06-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2007123612A (ja) * 2005-10-28 2007-05-17 Kyocera Corp 有機ｅｌディスプレイ
CN100444715C (zh) * 2006-02-09 2008-12-17 友达光电股份有限公司 用于显示元件的全彩工艺的屏蔽
KR100753088B1 (ko) 2006-02-20 2007-08-31 삼성전자주식회사 표시장치와 그 제조방법
KR20080006304A (ko) * 2006-07-12 2008-01-16 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100833772B1 (ko) * 2007-06-20 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP2009123618A (ja) * 2007-11-16 2009-06-04 Toppan Printing Co Ltd 有機ｅｌ表示装置及びその製造方法
KR101378439B1 (ko) * 2008-08-20 2014-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
DE102008054435A1 (de) * 2008-12-09 2010-06-10 Universität Zu Köln Organische Leuchtdiode mit optischem Resonator nebst Herstellungsverfahren
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
WO2010082241A1 (ja) * 2009-01-16 2010-07-22 シャープ株式会社 有機ｅｌ素子およびその製造方法
KR101147428B1 (ko) * 2009-02-09 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101333612B1 (ko) 2009-06-09 2013-11-27 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조 방법
US8674370B2 (en) * 2009-10-08 2014-03-18 Sharp Kabushiki Kaisha Light emitting panel device wherein a plurality of panels respectively having light emitting sections are connected, and image display device and illuminating device provided with the light emitting panel device
KR101084193B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
JP5748192B2 (ja) * 2010-04-27 2015-07-15 Ｎｅｃライティング株式会社 有機エレクトロルミネッセンス照明装置の製造方法、および有機エレクトロルミネッセンス照明装置
KR101182234B1 (ko) 2010-05-28 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101848883B1 (ko) 2011-06-28 2018-04-16 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
CN102692548B (zh) * 2012-07-06 2014-05-14 上海科润光电技术有限公司 一种电致发光电压传感器
KR20140107036A (ko) * 2013-02-27 2014-09-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법, 그리고 도너 기판
KR102080008B1 (ko) 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP6242121B2 (ja) * 2013-09-02 2017-12-06 株式会社ジャパンディスプレイ 発光素子表示装置及び発光素子表示装置の製造方法
KR102080296B1 (ko) * 2013-12-03 2020-02-21 엘지디스플레이 주식회사 유기 발광 장치
KR20160047673A (ko) * 2014-10-22 2016-05-03 삼성디스플레이 주식회사 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102268587B1 (ko) * 2015-01-08 2021-06-23 삼성디스플레이 주식회사 액정 표시 장치
CN108231824B (zh) * 2016-12-16 2024-04-23 京东方科技集团股份有限公司 一种oled显示面板及其制备方法
KR20200046221A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치를 제조하기 위한 마스크
CN109950296B (zh) * 2019-04-10 2021-12-28 京东方科技集团股份有限公司 柔性显示面板及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
JP4186289B2 (ja) * 1998-12-24 2008-11-26 凸版印刷株式会社 有機エレクトロルミネッセンス表示素子用基板の製造方法および有機エレクトロルミネッセンス表示素子の製造方法
JP4136185B2 (ja) * 1999-05-12 2008-08-20 パイオニア株式会社 有機エレクトロルミネッセンス多色ディスプレイ及びその製造方法
EP1096568A3 (en) * 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP2001148291A (ja) * 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
JP3536763B2 (ja) * 2000-02-04 2004-06-14 日本電気株式会社 封止装置
SG96550A1 (en) * 2000-04-24 2003-06-16 Inst Materials Research & Eng Blue electroluminescent materials for polymer light-emitting diodes
US6924594B2 (en) * 2000-10-03 2005-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
WO2002031544A1 (fr) * 2000-10-12 2002-04-18 Sanyo Electric Co.,Ltd. Procede de formation d"un filtre couleur, procede de formation d"une couche d"elements electroluminescents, procede de fabrication d"un dispositif d"affichage couleur, comprenant ledit filtre et ladite couche, et dispositif d"affichage couleur
US6720198B2 (en) * 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
JP2004165067A (ja) 2004-06-10
TW200420187A (en) 2004-10-01
US20040135501A1 (en) 2004-07-15
KR20040042855A (ko) 2004-05-20
TWI232068B (en) 2005-05-01
CN1512825A (zh) 2004-07-14

Similar Documents

Publication Publication Date Title
KR100552872B1 (ko) 유기 전계 발광 패널
US10854839B2 (en) Organic el display panel and method of manufacturing organic el display panel
US20230172007A1 (en) Organic light-emitting display apparatus and method of manufacturing the same
US7456811B2 (en) Organic electro-luminescent display device and method of manufacturing the same
JP2020074460A (ja) 発光装置
JP4074099B2 (ja) 平面表示装置およびその製造方法
JP4049330B2 (ja) 電界発光ディスプレイ装置及びその製造方法
US7863814B2 (en) Organic electroluminescent device comprising a stack partition structure
EP1919007B1 (en) Organic light emitting display
US8455893B2 (en) Light-emitting apparatus and production method thereof
US8680761B2 (en) Organic electroluminescence display device including wiring and stacked structure
US7629743B2 (en) Organic light-emitting display device
JP4208854B2 (ja) 電界発光ディスプレイ装置及びその製造方法
US8059067B2 (en) Electroluminescent device, method for manufacturing electroluminescent device, and electronic apparatus
US20060186825A1 (en) Light-emitting device with improved brightness control and narrow frame and electronic apparatus with the light-emitting device
US20080054795A1 (en) Organic El Light Emitting Element, Manufacturing Method Thereof, and Display Device
US20070046193A1 (en) Organic light emitting diode with enhanced luminance and light uniformity
JP2007227129A (ja) 有機ｅｌ装置及び有機ｅｌ装置の製造方法
US11437440B2 (en) Array substrate having detection and compensation lead lines, display apparatus, method of fabricating array substrate, and pixel driving circuit having connection bridge
US7233020B2 (en) Design for an organic light-emitting display that eliminates deterioration of the emission layer due to outgassing from an underlying layer
US7728515B2 (en) Light-emitting circuit board and light-emitting display device
JP4884452B2 (ja) 有機電界発光パネルの製造方法
US7825589B2 (en) Display device and manufacturing method of the same
JP2010287634A (ja) トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法
KR100590255B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 15