KR100535074B1 - 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정 - Google Patents

루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정 Download PDF

Info

Publication number
KR100535074B1
KR100535074B1 KR10-2001-0036599A KR20010036599A KR100535074B1 KR 100535074 B1 KR100535074 B1 KR 100535074B1 KR 20010036599 A KR20010036599 A KR 20010036599A KR 100535074 B1 KR100535074 B1 KR 100535074B1
Authority
KR
South Korea
Prior art keywords
ruthenium
film
slurry
polishing
delete delete
Prior art date
Application number
KR10-2001-0036599A
Other languages
English (en)
Other versions
KR20030000568A (ko
Inventor
김재홍
이상익
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0036599A priority Critical patent/KR100535074B1/ko
Priority to US10/038,375 priority patent/US20020197855A1/en
Priority to TW091103162A priority patent/TWI239343B/zh
Priority to JP2002186202A priority patent/JP2003109922A/ja
Publication of KR20030000568A publication Critical patent/KR20030000568A/ko
Priority to US10/818,852 priority patent/US20040214444A1/en
Application granted granted Critical
Publication of KR100535074B1 publication Critical patent/KR100535074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명은 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한 연마공정에 관한 것으로, 더욱 상세하게는 0.1㎛ 이하의 공정기술을 적용하는데 있어서 바륨스트론튬티타늄(BST)막을 유전막으로 하는 캐패시터(capacitor)의 제조시 하부 전극으로 증착된 루테늄(Ruthenium)막을 화학 기계적 연마공정으로 연마할 때에 사용하는 슬러리 및 이를 이용한 연마공정을 제공한다.
이러한 본 발명에 따른 슬러리를 사용하여 화학 기계적 연마공정을 함으로써 낮은 연마 압력하에서도 루테늄막의 연마속도를 향상시킬 수 있고, 또한 한 종류의 슬러리를 사용하여 1단계의 공정만으로 화학 기계적 연마공정이 진행되어 절연막 위의 결함을 감소시킴과 동시에 연마 특성을 개선시킬 수 있어서 화학 기계적 연마공정을 단순화시킬 수 있다.

Description

루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한 연마공정{Slurry for Chemical Mechanical Polishing of Ruthenium and the Process for Polishing Using It}
본 발명은 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한 연마공정에 관한 것으로, 더욱 상세하게는 0.1㎛ 이하의 공정기술을 적용하는데 있어서 바륨스트론튬티타늄[(Ba1-ΧSrΧ)TiO3 : 이하 "BST"라 약칭함]막을 유전막으로 하는 캐패시터(capacitor)의 제조시 하부 전극으로 증착된 루테늄(Ruthenium)막을 화학 기계적 연마공정으로 연마할 때에 사용하는 슬러리 및 이를 이용한 연마공정에 관한 것이다.
루테늄은 기계적 특성과 화학적 특성이 매우 우수한 귀금속이면서, 고성능 캐패시터를 제조하는데 필수적인 물질로, 유전막인 BST막에 증착되어 하부 전극으로 사용되는데, 본 발명에서는 이 루테늄을 연마하기 위하여 화학 기계적 연마공정을 사용하게 된다.
여기서, 화학 기계적 연마(Chemical Mechanical Polishing : 이하 "CMP"라 약칭함)란 매우 높은 정밀도가 요구되는 64메가 이상의 반도체 웨이퍼 생산 공정에 주로 적용되는 정제 프로세스(process)이고, 슬러리(Slurry)란 실리콘 기판 위에 생기는 각종 절연막을 평평하게 해주는 약품으로서 일반적으로 용매, 화합물 및 연마제(abrasive)로 이루어져 있고 대부분의 경우 CMP 특성을 향상시키기 위하여 계면활성제(surfactant)를 소량 첨가시킨다.
이때 어느 막을 연마하느냐에 따라 화합물 및 연마제의 종류가 결정되는데, 예를 들어 산화막을 연마하기 위한 화합물로는 수산화칼륨(KOH)이나 수산화암모늄(NH4OH)과 같은 알칼리 용액을 사용하고 연마제로는 산화규소(SiO2)를 가장 널리 사용하며; 금속막을 연마하기 위한 화합물로는 과산화수소와 같은 산화제를 사용하고, 슬러리를 산성으로 맞추기 위해 소량의 황산(H2SO4), 질산(HNO3 ) 또는 염산(HCl)을 사용하며, 연마제로는 산화알루미늄(Al2O3)을 가장 널리 사용한다.
CMP는 말 그대로 화학적 반응과 기계적 반응이 결합되어 일어나는 것으로, 화학적 반응은 슬러리 내에 함유되어 있는 화합물과 막간의 화학반응을 의미하고, 기계적 반응은 연마장비에 의해 가해진 힘이 슬러리 내의 연마제에 전달되고, 이미 화학적 반응을 받은 막이 연마제에 의해 기계적으로 뜯겨져 나가는 것을 의미한다.
즉, 이러한 CMP 공정은 회전하는 연마 패드와 기판이 직접적으로 가압 접촉되고, 이들의 계면(界面)에 연마용 슬러리가 제공되어 이루어진다. 따라서 기판 표면은 슬러리가 도포된 연마 패드에 의해 기계적 및 화학적으로 연마되어 평탄하게 되기 때문에 슬러리의 조성물에 의해 연마 속도, 연마 표면의 결함 및 부식 등의 특성이 달라지게 된다.
종래에는 루테늄(Ruthenium)을 CMP 공정으로 연마할 때에 적절하고 상용화된 슬러리가 없어서, 텅스텐용 슬러리 또는 알루미늄용 슬러리를 사용하여 CMP 공정으로 연마하였는데, 이 경우 루테늄의 연마속도가 매우 작아 높은 연마압력으로 장시간 연마해야 했기 때문에, 산화막에 심한 긁힘(scratch) 현상과 슬러리 찌꺼기 같은 불순물이 상당히 많이 남게 되는 문제점이 있었다.
또한 루테늄은 산화막과의 부착력(adhesion)이 불량하여 매우 높은 연마압력하에서 장시간 연마하면 루테늄이 주변에 있는 산화막으로부터 떨어지는 현상이 발생하고 산화막과 인접한 루테늄에서 심한 디싱(dishing)과 부식(erosion)이 발생하게 되어 소자의 특성을 크게 저하시키는 문제점이 있었다.
이를 첨부도면에 의거하여 상세히 살펴보면 다음과 같다.
도 1은 하부전극으로 루테늄을 증착한 캐패시터의 단면도로서, 그 제조방법을 보면 먼저, 반도체 기판(1)의 상부에 아래로부터 게이트 산화막(2), 게이트 전극(3) 및 마스크 절연막(4)을 형성하고, 그 측벽에 산화막 스페이서(5)를 형성한 다음, 그 상부 전체에 아래로부터 제1층간절연막(6) 및 실리콘 나이트라이드(7)를 형성하고 나서 포토리소그래피 공정을 실시하여 캐패시터 콘택으로 예정되어 있는 부분을 제거하여 콘택홀을 형성한 후, 상기 콘택홀을 콘택 플러그인 폴리실리콘(polysilicon)(8), 티타늄 실리사이드(TiSi2)(9) 및 티타늄 알루미늄 나이트라이드(TiAlN)(10)의 적층막으로 메운다. 그런 다음, 실리콘 나이트라이드(7) 상부에 희생절연막(11)을 형성하고, 희생절연막(11)을 패터닝하여 콘택 플러그를 노출시켜 희생절연막(11) 패턴을 형성한 후, 희생절연막(11) 상부에 루테늄막(12)을 형성하고 루테늄막(12) 상부에 감광막(13)을 형성하여 CMP 공정을 실시하여 상기 루테늄막(12)을 패터닝함으로써 루테늄막(12)을 분리하여 하부전극을 형성하게 된다.
이때 상기 패터닝 공정은 상기 감광막(13) 및 루테늄막(12)을 CMP 공정으로 소정의 연마 타겟(target)선까지 연마함으로써 수행된다.
도 2는 도 1에 도시된 루테늄막(12)을 종래의 슬러리를 사용하여 CMP 공정을 진행한 상태를 예시하는 단면도이다.
통상의 CMP 공정조건은 연마압력이 3 ∼ 5psi, 회전형(rotary type) 장비의 경우 테이블 회전수가 80 ∼ 100rpm(revolutions per minute)으로, 선형식(linear type) 장비의 경우 테이블 이동속도가 600 ∼ 700fpm(feet per minute)으로 진행된다.
그러나, 이러한 일반적인 공정조건을 적용할 경우, 루테늄의 연마속도가 매우 낮기 때문에 거의 연마가 되지 않아 슬러리의 공급유량을 증가시키고 연마 압력을 높게 하여 비교적 장시간동안 CMP 공정을 진행시킴으로써 연마속도를 증가시켜야 했다.
그 결과, 도 2에서 보이는 것처럼 높은 연마 압력에 의해 희생절연막(11)에 심한 긁힘(scratch)(14) 현상이 발생하고 슬러리 찌꺼기 또는 파티클(15) 같은 불순물이 잔존할 뿐만 아니라, 희생절연막(11)이 노출되는 시점부터 루테늄막(12)이 희생절연막(11)보다 과연마(over polishing)되어 디싱(dishing) 현상이 심각해지고 주변 희생절연막(11)의 부식(erosion)도 심하게 발생한다. 또한 희생절연막(11)과 접착력이 약한 루테늄막(12)에 과도한 물리적인 힘이 가해지면서 희생절연막(11) 측벽에 증착되어 있는 루테늄막(12)의 패턴이 일그러지거나 희생절연막(11)으로부터 떨어져 나가는(16) 현상이 발생하게 된다.
또한, 종래에는 루테늄막(12)을 화학 기계적 연마공정으로 연마할 때에 연마후 CMP 공정에 의해 발생된 긁힘(14)과 파티클(15)이 발생하는 문제를 해결하기 위하여 절연막용 슬러리를 별도로 사용해야 했다. 즉, 제1단계 공정으로 루테늄막(12)을 연마한 후에 제2단계 공정으로 별도의 슬러리를 사용하여 희생절연막(11) 표면만 조금 연마하여 파티클(15)이 발생되는 문제를 해결해야 하는 번거로움이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위하여 낮은 연마 압력하에서도 루테늄의 연마속도를 향상시킬 수 있고, 또한 한 종류의 슬러리를 사용하여 1단계의 공정만으로 연마가 이루어지도록 할 수 있는 신규의 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한 화학 기계적 연마공정을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여 세릭 암모늄 나이트레이트 (Ceric Ammonium Nitrate)를 포함하는 것을 특징으로 하는 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한 화학 기계적 연마공정을 제공한다.
이하 본 발명을 상세히 설명하면 다음과 같다.
먼저, 본 발명에서는 질산 및 세릭 암모늄 나이트레이트[(NH4)2Ce(NO3) 6]를 포함하는 것을 특징으로 하는 루테늄의 화학 기계적 연마용 슬러리를 제공한다.
본 발명에 따른 루테늄의 화학 기계적 연마용 슬러리는 증류수에 질산(HNO3) 1 ∼ 10중량%, 세릭 암모늄 나이트레이트 1 ∼ 10중량% 및 연마제 1 ∼ 5중량%를 포함하는 것을 특징으로 한다.
질산 및 세릭 암모늄 나이트레이트가 상기와 같이 슬러리 내에서의 농도가 각각 1 ∼ 10중량%로 유지됨으로써, 슬러리의 안정성 및 취급용이성을 확보할 수 있다.
질산은 슬러리의 pH가 1 ∼ 7이 되도록 하고, 바람직하게는 1 ∼ 3으로 강한 산성이 되도록 하는 역할을 한다. 질산 대신 황산, 염산 또는 인산을 사용하여 산성이 되도록 할 수도 있으나, 질산이 가장 효과적으로 사용된다.
세릭 암모늄 나이트레이트는 루테늄 원자로부터 전자를 빼내는 산화제(oxidizer) 역할을 한다.
이러한 질산 및 세릭 암모늄 나이트레이트는 농도가 증가할수록 동일한 압력하에서의 루테늄의 연마속도를 증가시킬 수 있다.
이를 자세히 살펴보면, 질산 2중량%와 세릭 암모늄 나이트레이트 2중량%의 농도값을 갖는 슬러리는 1psi의 연마압력하에서 약 600Å/min의 연마속도를 보이고; 질산 2중량%와 세릭 암모늄 나이트레이트 6중량%의 농도값을 갖는 슬러리는 1psi의 연마압력하에서 약 1200Å/min의 연마속도를 보이고; 질산 2중량%와 세릭 암모늄 나이트레이트 10중량%의 농도값을 갖는 슬러리는 1psi의 연마압력하에서 약 1400Å/min의 연마속도를 보이고; 질산 6중량%와 세릭 암모늄 나이트레이트 2중량%의 농도값을 갖는 슬러리는 1psi의 연마압력 하에서 약 1050Å/min의 연마속도를 보이며; 질산 10중량%와 세릭 암모늄 나이트레이트 2중량%의 농도값을 갖는 슬러리는 1psi의 연마압력하에서 약 1200Å/min의 연마속도를 보인다.
또한 질산 2중량%와 세릭 암모늄 나이트레이트 2중량%의 농도값을 갖는 슬러리는 4psi의 연마압력하에서 약 1000Å/min의 연마속도를 보이는 것과 비교해 보면 알 수 있듯이, 본 발명에서는 1psi의 매우 낮은 연마압력 하에서도 질산 및 세릭 암모늄 나이트레이트의 농도를 어느 정도 증가시킨다면 연마속도가 1000Å/min 이상이 되도록 할 수 있다.
그러나 슬러리 내에서의 질산 및 세릭 암모늄 나이트레이트의 농도가 10중량% 이상이 되면 슬러리 안정성(stabilization)을 확보하기 어렵고 패턴 웨이퍼의 연마 특성을 악화시키기 때문에 1 ∼ 10중량%로 유지하는 것이 필요하고 이와 더불어 낮은 연마 압력에서 공정을 진행하는 것이 패턴 웨이퍼의 연마 특성을 개선시키는데 중요하다.
연마제는 슬러리의 기계적 작용을 증진시키는 역할을 하는 것으로서, 본 발명에서는 입자크기가 1㎛ 이하인 산화세륨(CeO2), 산화지르코늄(ZrO2) 또는 산화알루미늄(Al2O3) 등을 사용하여 긁힘 현상을 최소화시킬 수 있다.
아울러 본 발명의 슬러리는 pH가 일정하게 유지되도록 하기 위하여 완충용액을 포함한다. 이때 완충용액으로는 유기산과 유기산 염을 1 : 1로 혼합한 용액을 사용하는데, 아세트산(acetic acid)과 아세트산 염을 1 : 1로 혼합한 용액을 사용하는 것이 바람직하다.
이상에서 설명한 본 발명에 따른 슬러리는 강한 산성(strong acid)을 띄며 루테늄의 표면을 부식시키거나 용해시켜 루테늄의 원자간 결합력과 치밀도를 저하시킴으로써 루테늄의 화학적 특성을 변화시켜 CMP 공정에서 쉽게 연마될 수 있도록 한다.
다시 말해, 본 발명의 슬러리에 첨가되는 질산과 세릭 암모늄 나이트레이트의 혼합물은 루테늄의 부식속도 및 용해속도를 증가시켜 궁극적으로 루테늄의 연마속도를 향상시킨다.
본 발명에 따른 루테늄의 화학 기계적 연마용 슬러리의 제조방법은 다음과 같다.
증류수에 연마제인 산화세륨, 산화지르코늄 또는 산화알루미늄 1 ∼ 5중량%를 교반하면서 첨가한다. 이때 연마제 입자들이 응집(agglomeration)되지 않도록 약 10000rpm의 교반속도를 유지하면서 첨가한 다음, 질산 1 ∼ 10중량% 및 세릭 암모늄 나이트레이트 1 ∼ 10중량%를 첨가하고 나서 혼합물이 완전히 혼합되면서 안정화될 때까지 약 30분 동안 교반하여 본 발명에 따른 슬러리를 제조한다.
다음, 본 발명에서는 질산 및 세릭 암모늄 나이트레이트를 포함하는 것을 특징으로 하는 루테늄의 화학 기계적 연마용 슬러리를 이용한 화학 기계적 연마공정을 제공한다.
하부전극으로 루테늄이 증착된 캐패시터는 CMP 장비의 회전 테이블에 형성된 연마 패드에 가압 접착되는데, 이때 연마 패드와 캐패시터의 계면에 슬러리가 공급됨으로써 CMP 공정이 진행된다. 본 발명에 따른 CMP 공정에서는 루테늄의 연마속도와 절연막과의 패턴 웨이퍼의 연마 특성을 고려하여 연마압력을 1 ∼ 3psi로 하고, 회전형 장비의 경우 테이블 회전수를 10 ∼ 80rpm으로, 선형식 장비의 경우 테이블 이동속도를 100 ∼ 600fpm으로 설정하며, CMP 공정을 진행할 때 종료점 감지기(End-Point Detector : EPD)를 사용하여 절연막의 노출되는 시점을 감지할 수 있도록 한다.
종료점 감지기를 사용함으로써 절연막이 노출되는 시점의 감지가 가능하기 때문에 루테늄이 절연막보다 과연마되지 않도록 함으로써, 디싱 및 주변 절연막이 부식하는 것을 방지할 수 있다.
본 발명에 따른 루테늄의 화학 기계적 연마용 슬러리를 사용하여 CMP 공정을 한 캐패시터를 첨부도면에 의거하여 살펴보면 다음과 같다.
도 3은 본 발명의 슬러리를 사용하여 CMP 공정을 한 캐패시터의 단면도로서, 전술한 도 1의 캐패시터의 루테늄막(12)을 상기에서 설명한 본 발명의 슬러리를 사용하여 CMP 공정을 진행한 경우를 예시한 것이다.
도 3에서 보이는 바와 같이, 상기 본 발명에 따른 공정조건에 의해 CMP 공정이 이루어질 경우, 희생절연막(11) 위에 발생하는 결함과 루테늄막(12)이 떨어져 나가는 현상을 방지하여 연마 특성을 개선시킬 수 있게 된다. 즉, 장비 종류에 따라 다르지만 일반적으로 장비가 허용할 수 있는 최소 연마 압력인 1 ∼ 3psi로 CMP 공정을 진행할 경우 캐패시터의 희생절연막(11)에 잘 부착되어 있는 루테늄막(12)을 얻을 수 있고 결함과 긁힘이 발생하는 것도 방지할 수 있다.
또한, 본 발명의 슬러리를 사용하여 루테늄을 화학 기계적 연마공정으로 연마할 때에는 절연막용 슬러리를 별도로 사용하지 않으면서, 1단계의 공정만으로 연마를 할 수 있는 장점이 있다.
본 발명에서는 또한 상기 CMP 슬러리 조성물을 이용하여 CMP 공정을 수행함으로써 형성되는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 제조방법은 하기의 단계를 포함한다.
(a) 소정의 하부구조(2,3,4,5)를 갖는 반도체 기판(1)상에 제1층간절연막(6) 및 실리콘 나이트라이드(7)를 차례로 적층하는 단계;
(b) 상기 결과물상에 포토리소그래피 공정을 실시하여 캐패시터 콘택으로 예정되는 기판을 노출시켜 콘택홀을 형성하는 단계;
(c) 상기 콘택홀 내에 콘택 플러그(8,9,10)를 형성하는 단계;
(d) 상기 결과물상에 희생절연막(11)을 적층하는 단계;
(e) 상기 희생절연막(11)을 패터닝하여 콘택 플러그를 노출시켜 희생절연막 (11) 패턴을 형성하는 단계;
(f) 상기 결과물상에 루테늄막(12)을 증착시키는 단계;
(g) 상기 결과물상에 감광막(13)을 도포한 후 루테늄막(12)을 식각정지막으로 하는 CMP 공정을 실시하여 감광막(13) 패턴을 형성하는 단계; 및
(h) 본 발명의 슬러리 조성물을 이용하여 상기 결과물 전면에 대해 희생절연막(11) 패턴을 식각정지막으로 하는 CMP 공정을 실시하여 상기 루테늄막(12)을 패터닝하여 하부전극을 형성하는 단계.
상기 (a)단계에서 소정의 하부구조를 갖는 반도체 기판(1)은 도 3에 도시된 바와 같이 반도체 기판(1)의 상부에 아래로부터 게이트 산화막(2), 게이트 전극(3) 및 마스크 절연막(4)이 형성되고, 그 측벽에 산화막 스페이서(5)가 형성된 것이고, 상기 (c)단계의 콘택 플러그는 폴리실리콘(8), 티타늄 실리사이드(9) 및 티타늄 알루미늄 나이트라이드(10)의 적층막으로 구성되고, 또한 상기 (d)단계의 희생절연막(11)은 산화막, 질화막 또는 산화질화막이다.
이어서, 상기 감광막(13) 패턴을 제거한 후, 그 결과물 상에 유전막 및 상부전극을 차례로 형성하면 캐패시터가 얻어진다.
삭제
이때 상기 유전막은 BST막인 것이 바람직하다.
아울러, 본 발명에서는 상기 본 발명에 따른 반도체 소자의 제조방법에 의해 제조되는 반도체 소자를 제공한다.
이하, 본 발명을 실시예에 의거하여 설명하면 다음과 같다. 단, 본 발명이 하기의 실시예에 의해 국한되는 것은 아니다.
I. 본 발명에 따른 슬러리 제조
실시예 1.
증류수 10ℓ에 연마제인 산화세륨 1중량%를 교반하면서 첨가하였다. 이때 산화세륨 입자들이 응집되지 않도록 약 10000rpm의 교반속도를 유지하면서 첨가한 다음, 질산 2중량% 및 세릭 암모늄 나이트레이트 2중량%를 첨가하고 나서 이 혼합물이 완전히 혼합되면서 안정화될 때까지 약 30분 동안 교반하여 본 발명에 따른 슬러리를 제조하였다.
실시예 2.
세릭 암모늄 나이트레이트를 2중량% 대신 6중량%를 사용하는 것을 제외하고는 실시예 1과 동일한 방법으로 본 발명에 따른 슬러리를 제조하였다.
실시예 3.
세릭 암모늄 나이트레이트를 2중량% 대신 10중량%를 사용하는 것을 제외하고는 실시예 1과 동일한 방법으로 본 발명에 따른 슬러리를 제조하였다.
실시예 4.
질산을 2중량% 대신 6중량% 사용하는 것을 제외하고는 실시예 1과 동일한 방법으로 본 발명에 따른 슬러리를 제조하였다.
실시예 5.
질산을 2중량% 대신 10중량% 사용하는 것을 제외하고는 실시예 1과 동일한 방법으로 본 발명에 따른 슬러리를 제조하였다.
II. 본 발명에 따른 슬러리를 사용한 CMP 공정
실시예 6.
회전형 장비를 사용하여, 테이블 회전수를 20rpm으로 설정하고, 웨이퍼 회전수를 80rpm으로 설정하여, 실시예 1에서 제조한 슬러리를 사용하여 1psi의 연마압력으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 600Å/min).
CMP 공정을 진행할 때 종료점 감지기를 사용하여 절연막의 노출되는 시점을 감지할 수 있도록 하였다.
실시예 7.
실시예 1에서 제조한 슬러리 대신 실시예 2에서 제조한 슬러리를 사용하는 것을 제외하고는 실시예 6과 동일한 방법으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 1200Å/min).
실시예 8.
실시예 1에서 제조한 슬러리 대신 실시예 3에서 제조한 슬러리를 사용하는 것을 제외하고는 실시예 6과 동일한 방법으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 1400Å/min).
실시예 9.
실시예 1에서 제조한 슬러리 대신 실시예 4에서 제조한 슬러리를 사용하는 것을 제외하고는 실시예 6과 동일한 방법으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 1050Å/min).
실시예 10.
실시예 1에서 제조한 슬러리 대신 실시예 5에서 제조한 슬러리를 사용하는 것을 제외하고는 실시예 6과 동일한 방법으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 1200Å/min).
실시예 11.
선형 장비를 사용하여, 테이블 이동속도를 500fpm으로 설정하고, 웨이퍼 회전수를 20rpm으로 설정하여, 실시예 1에서 제조한 슬러리를 사용하여 1.5psi의 연마압력으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 1000Å/min)
비교예 1.
회전형 장비를 사용하여, 테이블 회전수를 20rpm으로 설정하고, 웨이퍼 회전수를 80rpm으로 설정하여, 텅스텐용 슬러리(CABOT사의 SSW2000 슬러리)를 사용하여 4psi의 연마압력으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 10Å/min).
비교예 2.
회전형 장비를 사용하여, 테이블 회전수를 20rpm으로 설정하고, 웨이퍼 회전수를 80rpm으로 설정하여, 알루미늄용 슬러리(CABOT사의 EPA5680 슬러리)를 사용하여 4psi의 연마압력으로 루테늄막에 CMP 공정을 진행하였다(연마속도 : 약 300Å/min).
이상에서 설명한 바와 같이, 본 발명에 따른 세릭 암모늄 나이트레이트를 포함하는 슬러리를 사용하여 CMP 공정을 함으로써 낮은 연마 압력하에서도 루테늄의 연마속도를 향상시킬 수 있고, 또한 한 종류의 슬러리를 사용하여 1단계의 공정만으로 CMP 공정이 진행되어 절연막 위의 결함을 감소시킴과 동시에 연마 특성을 개선시킬 수 있어서 CMP 공정을 단순화시킬 수 있다.
아울러, 본 발명에 의해 CMP 공정이 용이하고 단순해지기 때문에 공정 마진을 증가시킬 수 있고, 이로 인하여 소자 수율을 증진시킬 수 있다.
도 1은 하부 전극으로 루테늄을 증착한 캐패시터의 단면도.
도 2는 종래의 슬러리를 사용하여 CMP 공정을 한 캐패시터의 단면도.
도 3은 본 발명의 슬러리를 사용하여 CMP 공정을 한 캐패시터의 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1 : 반도체 기판 2 : 게이트 산화막
3 : 게이트 전극 4 : 마스크 절연막
5 : 산화막 스페이서 6 : 제1층간절연막
7 : 실리콘 나이트라이드(Si3N4) 8 : 폴리실리콘(polysilicon)
9 : 티타늄 실리사이드(TiSi2) 10 : 티타늄알루미늄 나이트라이드(TiAlN)
11 : 희생절연막 12 : 루테늄막
13 : 감광막(photoresist) 14 : 긁힘(scratch)
15 : 슬러리 찌꺼기 또는 파티클(particle)
16 : 절연막으로부터 떨어진 루테늄

Claims (40)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. (a) 루테늄막 또는 루테늄 합금막이 형성된 반도체 기판을 준비하는 단계; 및
    (b) 1 ∼ 10중량%의 세릭 암모늄 나이트레이트[(NH4)2Ce(NO3)6], 1 ∼ 10중량%의 질산 및 연마제(abrasive)를 포함하는 슬러리 조성물을 이용하여 CMP 공정을 실시함으로써 상기 루테늄막 또는 루테늄 합금막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 루테늄 패턴 형성방법.
  16. 제 15 항에 있어서,
    상기 (b)단계는 1 ∼ 3psi의 연마압력하에서 수행되는 것을 특징으로 하는 방법.
  17. 제 15 항에 있어서,
    상기 (b)단계는 회전형(rotary type) CMP 장비를 이용하여 수행되며, 테이블 회전수는 10 ∼ 80rpm(revolutions per minute)인 것을 특징으로 하는 방법.
  18. 제 15 항에 있어서,
    상기 (b)단계는 테이블 이동속도가 100 ∼ 600fpm(feet per minute)인 선형 (linear type) CMP 장비내에서 수행되는 것을 특징으로 하는 방법.
  19. (a) 소정의 하부구조를 갖는 반도체 기판상에 제1층간절연막 및 실리콘 나이트라이드를 차례로 적층하는 단계;
    (b) 상기 결과물상에 포토리소그래피 공정을 실시하여 캐패시터 콘택으로 예정되는 기판을 노출시켜 콘택홀을 형성하는 단계;
    (c) 상기 콘택홀 내에 콘택 플러그를 형성하는 단계;
    (d) 상기 결과물상에 희생절연막을 적층하는 단계;
    (e) 상기 희생절연막을 패터닝하여 콘택 플러그를 노출시켜 희생절연막 패턴을 형성하는 단계;
    (f) 상기 결과물상에 루테늄막을 증착시키는 단계;
    (g) 상기 결과물상에 감광막을 도포하는 단계; 및
    (h) 1 ∼ 10중량%의 세릭 암모늄 나이트레이트[(NH4)2Ce(NO3)6], 1 ∼ 10중량%의 질산 및 연마제(abrasive)를 포함하는 슬러리 조성물을 이용하여 상기 결과물 전면에 대해 CMP 공정을 실시하여 상기 루테늄막을 패터닝하여 루테늄막을 분리함으로써 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  20. 제 19 항에 있어서,
    상기 콘택 플러그는 폴리실리콘(polysilicon), 티타늄 실리사이드(TiSi2) 및 티타늄 알루미늄 나이트라이드(TiAlN)의 적층막으로 구성된 것을 특징으로 하는 방법.
  21. 제 19 항에 있어서,
    희생절연막은 산화막, 질화막 및 산화질화막으로 이루어진 군으로부터 선택된 것을 특징으로 하는 방법.
  22. 제 19 항에 있어서,
    (i) 상기 (h)단계의 결과물상에 유전막 및 상부전극을 차례로 형성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서,
    상기 유전막은 바륨스트론튬티타늄[(Ba1-ΧSrΧ)TiO3]막인 것을 특징으로 하는 방법.
  24. 제 19항 기재의 방법에 의해 제조된 반도체 소자.
  25. 제 15 항에 있어서,
    상기 연마제는 산화세륨(CeO2), 산화지르코늄(ZrO2), 산화알루미늄(Al2O3) 및 이들의 혼합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 루테늄 패턴 형성방법.
  26. 제 15 항에 있어서,
    상기 연마제는 입자크기가 1㎛ 이하인 것을 특징으로 하는 루테늄 패턴 형성방법.
  27. 제 15 항에 있어서,
    상기 슬러리 조성물 내의 연마제의 함량은 1 ∼ 5중량%인 것을 특징으로 하는 루테늄 패턴 형성방법.
  28. 제 15 항에 있어서,
    상기 슬러리 조성물의 pH는 1 ∼ 7인 것을 특징으로 하는 루테늄 패턴 형성방법.
  29. 제 28 항에 있어서,
    상기 슬러리 조성물의 pH는 1 ∼ 3인 것을 특징으로 하는 루테늄 패턴 형성방법.
  30. 제 15 항에 있어서,
    상기 슬러리 조성물은 완충용액을 더 포함하는 것을 특징으로 하는 루테늄 패턴 형성방법.
  31. 제 30 항에 있어서,
    상기 완충용액은 유기산과 유기산 염의 1 : 1 혼합용액인 것을 특징으로 하는 루테늄 패턴 형성방법.
  32. 제 31 항에 있어서,
    상기 완충용액은 아세트산(acetic acid)과 아세트산 염의 1 : 1 혼합용액인 것을 특징으로 하는 루테늄 패턴 형성방법.
  33. 제 19 항에 있어서,
    상기 연마제는 산화세륨(CeO2), 산화지르코늄(ZrO2), 산화알루미늄(Al2O3) 및 이들의 혼합으로 이루어진 군으로부터 선택된 것을 특징으로 하는 반도체 소자 제조방법.
  34. 제 19 항에 있어서,
    상기 연마제는 입자크기가 1㎛ 이하인 것을 특징으로 하는 반도체 소자 제조방법.
  35. 제 19 항에 있어서,
    상기 슬러리 조성물 내의 연마제의 함량은 1 ∼ 5중량%인 것을 특징으로 하는 반도체 소자 제조방법.
  36. 제 19 항에 있어서,
    상기 슬러리 조성물의 pH는 1 ∼ 7인 것을 특징으로 하는 반도체 소자 제조방법.
  37. 제 36 항에 있어서,
    상기 슬러리 조성물의 pH는 1 ∼ 3인 것을 특징으로 하는 반도체 소자 제조방법.
  38. 제 19 항에 있어서,
    상기 슬러리 조성물은 완충용액을 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  39. 제 38 항에 있어서,
    상기 완충용액은 유기산과 유기산 염의 1 : 1 혼합용액인 것을 특징으로 하는 반도체 소자 제조방법.
  40. 제 39 항에 있어서,
    상기 완충용액은 아세트산(acetic acid)과 아세트산 염의 1 : 1 혼합용액인 것을 특징으로 하는 반도체 소자 제조방법.
KR10-2001-0036599A 2001-06-26 2001-06-26 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정 KR100535074B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0036599A KR100535074B1 (ko) 2001-06-26 2001-06-26 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
US10/038,375 US20020197855A1 (en) 2001-06-26 2002-01-04 Chemical mechanical polishing slurry and process for ruthenium films
TW091103162A TWI239343B (en) 2001-06-26 2002-02-22 Chemical mechanical polishing slurry and process for ruthenium films
JP2002186202A JP2003109922A (ja) 2001-06-26 2002-06-26 研磨用材料、ｃｍｐ用スラリー組成物、ルテニウムのパターン形成方法、半導体素子の製造方法及び半導体素子
US10/818,852 US20040214444A1 (en) 2001-06-26 2004-04-06 Chemical mechanical polishing slurry and process for ruthenium films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0036599A KR100535074B1 (ko) 2001-06-26 2001-06-26 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정

Publications (2)

Publication Number Publication Date
KR20030000568A KR20030000568A (ko) 2003-01-06
KR100535074B1 true KR100535074B1 (ko) 2005-12-07

Family

ID=19711346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0036599A KR100535074B1 (ko) 2001-06-26 2001-06-26 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정

Country Status (4)

Country Link
US (2) US20020197855A1 (ko)
JP (1) JP2003109922A (ko)
KR (1) KR100535074B1 (ko)
TW (1) TWI239343B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447975B1 (ko) * 2001-12-28 2004-09-10 주식회사 하이닉스반도체 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법
KR100444308B1 (ko) * 2001-12-29 2004-08-16 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100583118B1 (ko) * 2003-12-19 2006-05-23 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100648247B1 (ko) * 2004-06-07 2006-11-24 삼성전자주식회사 캐패시터의 금속 하부전극 형성 방법 및 이를 위한선택적인 금속막 식각 방법
KR100623590B1 (ko) 2004-07-29 2006-09-19 주식회사 하이닉스반도체 반도체 메모리 소자의 실린더형 캐패시터 형성방법
KR100648264B1 (ko) * 2004-08-17 2006-11-23 삼성전자주식회사 루테늄을 위한 화학적기계적 연마 슬러리, 상기 슬러리를이용한 루테늄에 대한 화학적기계적 연마 방법, 그리고상기 화학적기계적 연마 방법을 이용한 루테늄 전극 형성방법
US8008202B2 (en) * 2007-08-01 2011-08-30 Cabot Microelectronics Corporation Ruthenium CMP compositions and methods
JP5511343B2 (ja) * 2009-12-09 2014-06-04 株式会社ナノテム 研磨装置
CN102010661B (zh) * 2010-07-21 2013-03-06 天津晶岭微电子材料有限公司 Ulsi铜表面高精密加工过程中化学机械抛光液的制备方法
CN102010660B (zh) * 2010-07-21 2013-03-06 天津晶岭微电子材料有限公司 钽化学机械抛光液的制备方法
CN102020923B (zh) * 2010-07-21 2013-06-05 天津晶岭微电子材料有限公司 锑化铟材料表面化学机械抛光液的制备方法
CN102010669B (zh) * 2010-07-21 2013-02-27 天津晶岭微电子材料有限公司 蓝宝石衬底材料cmp抛光液的制备方法
CN102010667B (zh) * 2010-07-21 2013-02-06 天津晶岭微电子材料有限公司 超大规模集成电路铝布线抛光液的制备方法
CN102010659B (zh) * 2010-07-21 2013-06-05 天津晶岭微电子材料有限公司 用于铌酸锂光学晶片研磨抛光的抛光液的制备方法
CN102010664B (zh) * 2010-07-21 2013-02-27 天津晶岭微电子材料有限公司 硬盘磷化铟基板cmp抛光液的制备方法
CN102010662B (zh) * 2010-07-21 2013-03-13 天津晶岭微电子材料有限公司 微晶玻璃抛光液的制备方法
US20130189843A1 (en) * 2012-01-24 2013-07-25 You Wang Slurry for planarizing photoresist
CN105143390B (zh) 2013-04-17 2019-08-13 三星Sdi株式会社 有机膜化学机械研磨浆料组成物及使用其的研磨方法
WO2017212971A1 (ja) * 2016-06-08 2017-12-14 三井金属鉱業株式会社 研摩液及び研摩物の製造方法
US11820919B2 (en) 2021-10-19 2023-11-21 Tokyo Electron Limited Ruthenium CMP chemistry based on halogenation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135467A (ja) * 1997-10-31 1999-05-21 Showa Denko Kk 半導体装置用金属膜研磨スラリー
JP2000038573A (ja) * 1998-05-19 2000-02-08 Showa Denko Kk 半導体装置用金属膜研磨スラリ―
JP2000269172A (ja) * 1999-03-17 2000-09-29 Sharp Corp 化学機械研磨における研磨パターン依存性の改変方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
TW455626B (en) * 1998-07-23 2001-09-21 Eternal Chemical Co Ltd Chemical mechanical abrasive composition for use in semiconductor processing
US6143192A (en) * 1998-09-03 2000-11-07 Micron Technology, Inc. Ruthenium and ruthenium dioxide removal method and material
KR100275752B1 (ko) * 1998-11-18 2000-12-15 윤종용 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법
KR100590666B1 (ko) * 1999-08-13 2006-06-19 캐보트 마이크로일렉트로닉스 코포레이션 중단 화합물을 갖는 연마 시스템 및 그의 사용 방법
JP2004514266A (ja) * 1999-12-14 2004-05-13 ロデール　ホールディングス　インコーポレイテッド 貴金属用研磨組成物
KR100390952B1 (ko) * 2000-06-28 2003-07-10 주식회사 하이닉스반도체 커패시터 제조 방법
KR100338780B1 (ko) * 2000-09-15 2002-06-01 윤종용 층간절연막의 손상을 방지할 수 있는 반도체 메모리 소자및 그 제조방법
US6656241B1 (en) * 2001-06-14 2003-12-02 Ppg Industries Ohio, Inc. Silica-based slurry

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135467A (ja) * 1997-10-31 1999-05-21 Showa Denko Kk 半導体装置用金属膜研磨スラリー
JP2000038573A (ja) * 1998-05-19 2000-02-08 Showa Denko Kk 半導体装置用金属膜研磨スラリ―
JP2000269172A (ja) * 1999-03-17 2000-09-29 Sharp Corp 化学機械研磨における研磨パターン依存性の改変方法

Also Published As

Publication number Publication date
US20020197855A1 (en) 2002-12-26
KR20030000568A (ko) 2003-01-06
JP2003109922A (ja) 2003-04-11
TWI239343B (en) 2005-09-11
US20040214444A1 (en) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100535074B1 (ko) 루테늄의 화학 기계적 연마용 슬러리 및 이를 이용한연마공정
JP3981616B2 (ja) 研磨用組成物
EP1405886B1 (en) Polishing composition
JP2001518948A (ja) 金属膜除去のための平坦化組成物
EP1489650B1 (en) Polishing composition and method for forming wiring structure
US7731864B2 (en) Slurry for chemical mechanical polishing of aluminum
JP4206233B2 (ja) 研磨剤および研磨方法
KR20080058274A (ko) 구리의 화학 기계적 평탄화를 위한 조성물
KR100444308B1 (ko) 반도체 소자의 형성 방법
US20030013385A1 (en) Nitride CMP slurry having selectivity to nitride
JP2004214667A (ja) ナイトライド用ｃｍｐスラリー及びこれを利用したｃｍｐ方法
US7470623B2 (en) Method of forming a platinum pattern
US20030166338A1 (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
EP2092034B1 (en) Chemical mechanical polishing slurry compositions, methods of preparing the same and methods of using the same
KR100649807B1 (ko) 루테늄 티타늄 나이트라이드의 화학 기계적 연마용 슬러리및 이를 이용한 연마공정
CN100468647C (zh) 研磨剂以及研磨方法
JP2002270546A (ja) 導体用研磨液及びこれを用いた研磨方法
KR20100071392A (ko) 금속 배선 연마용 ｃｍｐ 슬러리 조성물
US20020125460A1 (en) Compositions for chemical mechanical planarization of tungsten
KR100447975B1 (ko) 씨엠피용 슬러리, 그 제조방법 및 이를 이용한 씨엠피 처리방법
KR100433937B1 (ko) 반도체 소자의 평탄화 방법
JP2002270545A (ja) 導体用研磨液及びこれを用いた研磨方法
KR100407296B1 (ko) 티타늄알루미늄나이트라이드의 화학적기계적연마 방법
JP4118080B2 (ja) 金属基板研磨用粒子および研磨材
KR100466422B1 (ko) Ｃｍｐ용 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee