KR100529387B1 - 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법 - Google Patents

반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법 Download PDF

Info

Publication number
KR100529387B1
KR100529387B1 KR10-2004-0029065A KR20040029065A KR100529387B1 KR 100529387 B1 KR100529387 B1 KR 100529387B1 KR 20040029065 A KR20040029065 A KR 20040029065A KR 100529387 B1 KR100529387 B1 KR 100529387B1
Authority
KR
South Korea
Prior art keywords
transistor
supply power
voltage
detection circuit
skew detection
Prior art date
Application number
KR10-2004-0029065A
Other languages
English (en)
Other versions
KR20050103768A (ko
Inventor
허황
최준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0029065A priority Critical patent/KR100529387B1/ko
Priority to US11/019,395 priority patent/US7276930B2/en
Publication of KR20050103768A publication Critical patent/KR20050103768A/ko
Application granted granted Critical
Publication of KR100529387B1 publication Critical patent/KR100529387B1/ko
Priority to US11/892,584 priority patent/US7616022B2/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/30—Filter housing constructions
    • B01D35/301—Constructions of two or more housings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/005—Filters specially adapted for use in internal-combustion engine lubrication or fuel systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D2201/00—Details relating to filtering apparatus
    • B01D2201/30—Filter housing constructions
    • B01D2201/301—Details of removable closures, lids, caps, filter heads
    • B01D2201/304—Seals or gaskets
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Combustion & Propulsion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 내 트랜지스터의 스큐를 용이하게 검출할 수 있는 회로 및 방법을 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 트랜지스터의 스큐 검출 회로는, 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서, 제1 공급전원을 공급받아 선형전압을 출력하기 위한 선형전압발생부; 상기 트랜지스터의 특성에 따른 선형전압의 변동폭을 감쇄시키기 위한 제1 감쇄부; 제2 공급전원을 공급받아 포화전압을 출력하기 위한 포화전압발생부; 및 상기 제1 감쇄부의 출력과 상기 포화전압을 비교하기 위한 비교부를 포함할 수 있다.

Description

반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법{SKEW DETECTION CIRCUIT FOR A TRANSISTOR IN SEMICONDUCTOR AND ITS METHOD}
본 발명은 반도체 기억 장치 등에 사용되는 트랜지스터의 스큐를 검출하기 위한 회로에 관한 기술이다.
반도체 소자의 크기가 점차 줄어듦에 따라(Scale Down) 스큐 및 온도에 따른 모스 트랜지스터 성능의 변동 폭(property variation)이 커지고 있다. 이는 반도체 소자의 크기가 점차 줄어듦에 따라 모스 트랜지스터의 특성을 결정하는 공정 및 소자 변수를 제어하기 어렵기 때문이다. 예를 들어, 제조공정 및 소자 변수로는, 트랜지스터 게이트의 폭과 길이, 게이트 옥사이드의 두께, 시트 저항 등을 들 수 있다. 그런데 이러한 변수들의 목표값 자체가 낮아짐에 따라 각각의 공정에서 목표값에 대한 오차가 증가하게 되어, 트랜지스터 특성의 변동 폭이 커지게 되는 것이다. 반도체 소자 내 회로는 이런 스큐 및 온도에 따른 트랜지스터 특성의 변동 폭에 영향을 받지 않고 동작하도록 설계되는 것이 바람직하다. 하지만, 트랜지스터 특성의 변동 폭이 증가함에 따라, 이에 대하여 면역성을 갖는 회로를 설계하기가 점차 어려워지고 있다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 반도체 소자 내 트랜지스터의 스큐를 용이하게 검출할 수 있는 회로 및 방법을 제공함에 목적이 있다.
상기 목적을 달성하기 위한 본원의 제1 발명에 따른 트랜지스터의 스큐 검출 회로는, 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서, 제1 공급전원을 공급받아 선형전압을 출력하기 위한 선형전압발생부; 상기 트랜지스터의 특성에 따른 선형전압의 변동폭을 감쇄시키기 위한 제1 감쇄부; 제2 공급전원을 공급받아 포화전압을 출력하기 위한 포화전압발생부; 및 상기 제1 감쇄부의 출력과 상기 포화전압을 비교하기 위한 비교부를 포함할 수 있다.
바람직하게는, 상기 제1 공급전원은 상기 제2 공급전원보다 낮은 것을 특징으로 한다.
한편, 상기 포화전압과 용이하게 비교할 수 있도록 상기 제1 감쇄부의 출력을 입력받아 소정 레벨로 조정하기 위한 전압조정부를 더 포함하는 것이 바람직하다.
그리고, 상기 비교부에서의 정밀한 비교를 하기 위하여 상기 포화전압발생부의 출력측에 제2 감쇄부를 더 포함하는 것이 바람직하다.
또한, 본원의 제2 발명에 따른 트랜지스터의 스큐 검출 회로는, 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서, 제1 공급전원을 공급받아 선형전압을 출력하기 위한 선형전압발생부; 상기 트랜지스터의 특성에 따른 선형전압의 변동폭을 감쇄시키기 위한 제1 감쇄부; 상기 제2 공급전원보다 낮은 제2 공급전원을 공급받아 포화전압을 출력하기 위한 포화전압발생부; 상기 포화전압과 용이하게 비교할 수 있도록 상기 제1 감쇄부의 출력을 입력받아 소정 레벨로 조정하기 위한 전압조정부; 및 상기 전압조정부의 출력과 상기 포화전압을 비교하기 위한 비교부를 포함할 수 있다.
바람직하게는, 상기 선형전압발생부는, 드레인측에 상기 제1 공급전원을, 게이트에 상기 제2 공급전원을 각각 인가받는 상측 엔모스 트랜지스터와, 드레인측이 상기 상측 엔모스 트랜지스터의 소스측과 연결되고, 게이트에 상기 제1 공급전원을, 소스에 접지전원을 각각 인가받는 하측 엔모스 트랜지스터를 포함하고, 상기 포화전압발생부는, 드레인측에 상기 제2 공급전원을, 게이트에 상기 제2 공급전원을 각각 인가받는 상측 엔모스 트랜지스터와, 드레인측이 상기 상측 엔모스 트랜지스터의 소스측과 연결되고, 게이트에 상기 제1 공급전원을, 소스에 접지전원을 각각 인가받는 하측 엔모스 트랜지스터를 포함할 수 있다.
또한, 본원의 제3 발명에 따른 트랜지스터의 스큐 검출 방법은, 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서, 제1 공급전원을 공급받아 선형전압을 출력하는 단계; 상기 트랜지스터의 특성에 따른 상기 선형전압의 변동폭을 감쇄시켜 감쇄된 선형전압을 출력시키는 단계; 제2 공급전원을 공급받아 포화전압을 출력하는 단계; 및 상기 감쇄된 선형전압과 상기 포화전압을 비교하는 단계를 포함할 수 있다.
본 발명은 트랜지스터가 스큐 이동과 온도 변화에 대해 선형 영역에서는 전류의 변동 폭이 작은 반면 포화 영역에서는 전류의 변동 폭이 큰 동작 특성을 이용하여 반도체 소자 내 트랜지스터의 스큐를 검출함에 특징이 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기 로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명에 따른 트랜지스터의 스큐를 검출하기 위한 전체 회로도이다.
본 발명에 따른 트랜지스터의 스큐 검출용 회로는 제1 공급전원(Vr1)을 공급받아 선형전압을 출력하기 위하여 직렬연결된 복수의 스위칭 소자로 구성된 선형전압발생부(110), 상기 선형전압을 반전측에, 접지전원을 비반전측에 입력받고, 출력을 비반전측에 피드백시킴으로써 온도별 스큐별 선형전압의 변동 폭을 감쇄시키기 위한 제1 감쇄부(120), 제2 공급전원(Vcore)을 공급받아 포화전압을 출력하기 위하여 직렬연결된 복수의 스위칭 소자로 구성된 포화전압발생부(140), 상기 선형전압과 포화전압을 비교하기 위한 비교부(160)를 포함한다. 한편, 필수적 구성은 아니지만, 선형전압의 변동폭을 감쇄시키기 위한 제1 감쇄부(120)의 구성과 가능한 한 유사하게 구성함으로써 비교부(400)에서의 정밀한 비교를 하기 위하여 포화전압발생부(140)의 출력측에 제2 감쇄부(150)를 위치시키는 것이 바람직하다. 그리고, 상기 제1 감쇄부(120)의 출력과 포화전압의 비교를 용이하게 하기 위하여 선형전압을 소정 레벨로 조정할 수 있는 전압조정부(130)를 추가적으로 구비하도록 하는 것이 바람직하다.
일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 선형전압발생부(110)와 포화전압발생부(140)에 사용되는 스위칭 소자는 엔모스 트랜지스터를 사용할 수 있다. 다른 실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 선형전압발생부(110)와 포화전압발생부(140)에 사용되는 스위칭 소자는 피모스 트랜지스터를 사용할 수 있다.
한편, 선형전압발생부(110) 내 상측 스위칭 소자의 드레인측은 제2 공급전원(Vcore)의 전위보다 소정 값만큼 낮은 제1 공급전원(Vr1)과 접속됨으로써 상측 스위칭 소자는 선형영역(linear region)에서 동작하고, 하측 스위칭 소자는 포화영역(saturation region)에서 동작하도록 한다.
포화전압발생부(140) 내 상측 스위칭 소자의 드레인측은 구동전원(Vcore)과 접속됨으로써 상측 및 하측 스위칭 소자 모두 포화영역에서 동작하도록 한다.
제1 감쇄부(120) 내 피드백저항(R1)은 선형전압(Vin1)의 온도별 스큐별 변동폭을 감쇄시키는 역할을 수행하는 바, 도 2 및 도 3을 이용하여 좀 더 구체적으로 설명하면 다음과 같다. 도 2는 피드백저항(R1)이 없는 경우의 시뮬레이션 파형도이고, 도 3은 피드백저항(R1)이 있는 경우의 시뮬레이션 파형도이다.
일반적으로 모스 트랜지스터의 전압(Vgs)-전류(Ids) 특성 곡선에 따르면, 트랜지스터가 선형 영역에 놓여 있을 경우에 온도가 상승함에 따라 전류가 증가하나, 포화 영역에 놓여 있을 경우에는 온도가 상승하더라도 전류가 감소한다.
따라서, 제1 감쇄부(120)에 피드백저항(R1)이 없는 상태에서, 선형전압발생부(110) 내 상측 스위칭 소자는 선형 영역에서 동작하고, 하측 스위칭 소자는 포화 영역에서 동작하는 경우, 온도 증가 및 스큐 이동(slow -> fast)시에 선형전압(Vin1)이 상승하면, 그와 비례하여 제1 감쇄부의 출력도 상승한다.
그런데, 제1 감쇄부(120)에 피드백저항(R1)이 있는 경우에는, 도 3에 보이는 바와 같이, 온도 상승 및 스큐 이동(slow -> fast)에 따라 선형전압(Vin1)이 상승하더라도 피드백저항(R1)이 존재함으로 인하여 제1 감쇄부(120)의 출력은 소정 범위 내에서 머물게 된다. 따라서, 온도 상승 및 스큐 이동(slow -> fast)에 따라 상승하는 포화전압(Vin2)과 대비할 수 있도록 선형전압(Vin1)을 기준전압으로 사용할 수 있다.
또한, 전압조정부(130)는, 도 3에서 알 수 있듯이, 선형전압(Vin1)을 포화전압(Vin2)과 직접 비교할 수 없을 경우에 선형전압(Vin1)을 소정 레벨로 쉬프트시키기 위하여 사용된다. 이는 전압조정부(130) 내 저항(R3, R4)의 저항값을 적절히 조절함으로써 달성될 수 있다. 한편, 일실시예에 따른 전압조정부(130)는 생략 가능하며, 이를 위해서는 피드백저항(R1)의 저항값을 정밀하게 조절할 필요가 있다.
도 4는 본 발명에 따른 스큐 검출을 위한 회로의 시뮬레이션 결과이다.
본 발명에 따른 출력(final_out)은 각각의 스큐별로 온도에 따른 출력값이 다르기 때문에, 독립적으로 트랜지스터의 스큐를 결정할 수 있다. 예를 들어, -10도, 25도, 90도에서 모두 1.8V의 출력을 얻으면 "fast skew", 상기 각 온도에서 모두 0V의 출력을 얻으면 "slow skew", 그리고 -10도와 25도에서는 0V를, 90도에서 1.8V의 출력을 얻으면 "typical skew"라고 판정할 수 있다.
본 발명의 회로에서 피드백저항(R1)을 제거한 경우의 출력(final_out1)은 온도에 따라 스큐를 결정하는 데에 한계가 있음을 알 수 있다.
한편, 본 발명의 스큐 검출 회로는, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 각 웨이퍼에 구성함으로써 웨이퍼의 모든 트랜지스터의 스큐를 일거에 검출할 수 있다. 다른 실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 본 발명의 스큐 검출 회로는 각 반도체 소자에 구성함으로써 반도체 소자 내에 존재하는 트랜지스터의 스큐를 일거에 검출할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
상기와 같은 구성을 가질 수 있는 본 발명은 트랜지스터의 스큐를 정확하게 검출할 수 있어 반도체 소자의 회로를 설계함에 있어 트랜지스터의 변화 폭에 대한 고려를 완화시킬 수 있다. 또한, 트랜지스터의 스큐를 검출하여 각 회로에 피드백함으로써 스큐 및 온도에 의한 변화 폭을 보상할 수도 있다.
도 1은 본 발명에 따른 트랜지스터의 스큐를 검출하기 위한 전체 회로도,
도 2는 피드백저항(R1)이 없는 경우의 시뮬레이션 파형도,
도 3은 피드백저항(R1)이 있는 경우의 시뮬레이션 파형도,
도 4는 본 발명에 따른 스큐 검출을 위한 회로의 시뮬레이션 결과.
* 도면의 주요 부분에 대한 설명 *
110: 선형전압발생부 120: 제1 감쇄부
130: 전압조정부 140: 포화전압발생부
150: 제2 감쇄부 160: 비교부

Claims (18)

  1. 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서,
    제1 공급전원을 공급받아 선형전압을 출력하기 위한 선형전압발생부;
    상기 트랜지스터의 특성에 따른 선형전압의 변동폭을 감쇄시키기 위한 제1 감쇄부;
    제2 공급전원을 공급받아 포화전압을 출력하기 위한 포화전압발생부; 및
    상기 제1 감쇄부의 출력과 상기 포화전압을 비교하기 위한 비교부
    를 포함하는 트랜지스터의 스큐 검출 회로.
  2. 제1항에 있어서,
    상기 제1 공급전원은 상기 제2 공급전원보다 낮은 것을 특징으로 하는 트랜지스터의 스큐 검출 회로.
  3. 제2항에 있어서, 상기 선형전압발생부는,
    복수의 직렬 스위칭 소자를 포함하고,
    상기 복수의 직렬 스위칭 소자 중 상측 스위칭 소자는 선형영역에서 동작할 수 있고, 하측 스위칭 소자는 포화영역에서 동작할 수 있는 것을 특징으로 하는 트랜지스터의 스큐 검출 회로.
  4. 제3항에 있어서, 상기 선형전압발생부는,
    드레인측에 상기 제1 공급전원을, 게이트에 상기 제2 공급전원을 각각 인가받는 상측 스위칭 소자; 및
    드레인측이 상기 상측 스위칭 소자의 소스측과 연결되고, 게이트에 상기 제1 공급전원을, 소스에 제3 전원을 각각 인가받는 하측 스위칭 소자
    를 포함하는 트랜지스터의 스큐 검출 회로.
  5. 제4항에 있어서,
    상기 상측 및 하측 스위칭 소자는 엔모스 트랜지스터인 것을 특징으로 하는 트랜지스터의 스큐 검출 회로.
  6. 제4항에 있어서,
    상기 상측 및 하측 스위칭 소자는 피모스 트랜지스터인 것을 특징으로 하는 트랜지스터의 스큐 검출 회로.
  7. 제2항에 있어서, 상기 포화전압발생부는,
    복수의 직렬 스위칭 소자를 포함하고,
    상기 복수의 직렬 스위칭 소자는 모두 포화영역에서 동작할 수 있는 것을 특징으로 하는 트랜지스터의 스큐 검출 회로.
  8. 제7항에 있어서, 상기 포화전압발생부는,
    드레인측에 상기 제2 공급전원을, 게이트에 상기 제2 공급전원을 각각 인가받는 상측 스위칭 소자; 및
    드레인측이 상기 상측 엔모스 트랜지스터의 소스측과 연결되고, 게이트에 상기 제1 공급전원을, 소스에 제3 전원을 각각 인가받는 하측 스위칭 소자
    를 포함하는 트랜지스터의 스큐 검출 회로.
  9. 제8항에 있어서,
    상기 상측 및 하측 스위칭 소자는 엔모스 트랜지스터
    인 트랜지스터의 스큐 검출 회로.
  10. 제8항에 있어서,
    상기 상측 및 하측 스위칭 소자는 피모스 트랜지스터
    인 트랜지스터의 스큐 검출 회로.
  11. 제3항에 있어서, 상기 제1 감쇄부는,
    상기 선형전압을 반전측에, 상기 제3 전원을 비반전측에 입력받고, 출력과 상기 비반전측 사이에 소정값의 저항을 갖는 연산증폭기
    인 트랜지스터의 스큐 검출 회로.
  12. 제3항에 있어서,
    상기 포화전압과 용이하게 비교할 수 있도록 상기 제1 감쇄부의 출력을 입력받아 소정 레벨로 조정하기 위한 전압조정부
    를 더 포함하는 트랜지스터의 스큐 검출 회로.
  13. 제12항에 있어서, 상기 전압조정부는,
    직렬연결된 복수의 저항의 중앙측과 연결된 비반전측, 상기 제1 감쇄부의 출력을 입력받기 위한 반전측을 갖는 연산증폭기
    인 트랜지스터의 스큐 검출 회로.
  14. 제3항에 있어서,
    상기 비교부에서의 정밀한 비교를 하기 위하여 상기 포화전압발생부의 출력측에 제2 감쇄부
    를 더 포함하는 트랜지스터의 스큐 검출 회로.
  15. 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서,
    제1 공급전원을 공급받아 선형전압을 출력하기 위한 선형전압발생부;
    상기 트랜지스터의 특성에 따른 선형전압의 변동폭을 감쇄시키기 위한 제1 감쇄부;
    상기 제1 공급전원보다 높은 제2 공급전원을 공급받아 포화전압을 출력하기 위한 포화전압발생부;
    상기 포화전압과 용이하게 비교할 수 있도록 상기 제1 감쇄부의 출력을 입력받아 소정 레벨로 조정하기 위한 전압조정부; 및
    상기 전압조정부의 출력과 상기 포화전압을 비교하기 위한 비교부
    를 포함하는 트랜지스터의 스큐 검출 회로.
  16. 제15항에 있어서,
    상기 선형전압발생부는, 드레인측에 상기 제1 공급전원을, 게이트에 상기 제2 공급전원을 각각 인가받는 상측 엔모스 트랜지스터와, 드레인측이 상기 상측 엔모스 트랜지스터의 소스측과 연결되고, 게이트에 상기 제1 공급전원을, 소스에 접지전원을 각각 인가받는 하측 엔모스 트랜지스터를 포함하고,
    상기 포화전압발생부는, 드레인측에 상기 제2 공급전원을, 게이트에 상기 제2 공급전원을 각각 인가받는 상측 엔모스 트랜지스터와, 드레인측이 상기 상측 엔모스 트랜지스터의 소스측과 연결되고, 게이트에 상기 제1 공급전원을, 소스에 접지전원을 각각 인가받는 하측 엔모스 트랜지스터
    를 포함하는 트랜지스터의 스큐 검출 회로.
  17. 제16항에 있어서, 상기 제1 감쇄부는,
    상기 선형전압을 반전측에, 상기 접지전원을 비반전측에 입력받고, 출력과 상기 비반전측 사이에 소정값의 저항을 갖는 연산증폭기연산증폭기스터의 스큐 검출 회로.
  18. 반도체 소자 내 트랜지스터의 스큐를 검출함에 있어서,
    제1 공급전원을 공급받아 선형전압을 출력하는 단계;
    상기 트랜지스터의 특성에 따른 상기 선형전압의 변동폭을 감쇄시켜 감쇄된 선형전압을 출력시키는 단계;
    제2 공급전원을 공급받아 포화전압을 출력하는 단계; 및
    상기 감쇄된 선형전압과 상기 포화전압을 비교하는 단계
    를 포함하는 트랜지스터의 스큐 검출 방법.
KR10-2004-0029065A 2004-04-27 2004-04-27 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법 KR100529387B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2004-0029065A KR100529387B1 (ko) 2004-04-27 2004-04-27 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법
US11/019,395 US7276930B2 (en) 2004-04-27 2004-12-23 Circuit and method for detecting skew of transistor in semiconductor device
US11/892,584 US7616022B2 (en) 2004-04-27 2007-08-24 Circuit and method for detecting skew of transistors in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0029065A KR100529387B1 (ko) 2004-04-27 2004-04-27 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법

Publications (2)

Publication Number Publication Date
KR20050103768A KR20050103768A (ko) 2005-11-01
KR100529387B1 true KR100529387B1 (ko) 2005-11-17

Family

ID=35136221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0029065A KR100529387B1 (ko) 2004-04-27 2004-04-27 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법

Country Status (2)

Country Link
US (2) US7276930B2 (ko)
KR (1) KR100529387B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529387B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법
KR100762899B1 (ko) * 2006-06-29 2007-10-08 주식회사 하이닉스반도체 반도체 메모리 장치
TW201101774A (en) * 2009-06-26 2011-01-01 Etron Technology Inc Circuit structure for effectively compensating time skew of circuit
KR101062856B1 (ko) * 2009-12-28 2011-09-07 주식회사 하이닉스반도체 스큐 검출 회로와 이를 이용한 반도체 메모리 장치
KR102407546B1 (ko) 2017-12-04 2022-06-13 에스케이하이닉스 주식회사 스큐 검출 회로 및 이를 이용한 입력 회로

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69309337T2 (de) * 1992-02-03 1997-10-23 Philips Electronics Nv Komparatorschaltung mit Eingangssignaldämpfungsglied
US6014053A (en) * 1997-05-12 2000-01-11 Philips Electronics North America Corporation Amplifier MOS biasing circuit for a avoiding latch-up
KR100245929B1 (ko) * 1997-06-30 2000-03-02 윤종용 클록 사용 제한조건이 설정된 고속 메모리 소자 검사방법
JPH11161988A (ja) 1997-11-26 1999-06-18 Sony Corp 光学ピックアップ装置
US5963079A (en) * 1998-04-10 1999-10-05 National Semiconductor Corporation Temperature indicator circuit with temperature hysteresis
GB2341287B (en) * 1998-09-04 2002-12-31 Fujitsu Ltd Jitter reduction
JP3583103B2 (ja) * 1999-07-07 2004-10-27 株式会社アドバンテスト 可変遅延回路
US6469550B1 (en) * 1999-12-30 2002-10-22 Intel Corporation Parallel phase locked loops skew measure and dynamic skew and jitter error compensation method and apparatus
US6862375B1 (en) 2000-10-04 2005-03-01 Hewlett-Packard Development Company, L.P. Skew compensation for raster image transfer device
US7263646B2 (en) * 2000-12-29 2007-08-28 Intel Corporation Method and apparatus for skew compensation
KR100429890B1 (ko) * 2002-07-24 2004-05-03 삼성전자주식회사 데이터 신호의 스큐를 개선하는 데이터 출력 회로
KR100532966B1 (ko) * 2004-03-18 2005-12-01 주식회사 하이닉스반도체 스큐 검출 장치
KR100529387B1 (ko) * 2004-04-27 2005-11-17 주식회사 하이닉스반도체 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels

Also Published As

Publication number Publication date
US7276930B2 (en) 2007-10-02
KR20050103768A (ko) 2005-11-01
US20080174336A1 (en) 2008-07-24
US7616022B2 (en) 2009-11-10
US20050237806A1 (en) 2005-10-27

Similar Documents

Publication Publication Date Title
KR101401131B1 (ko) 전압 조정기
US7391111B2 (en) Systems and methods for maintaining performance at a reduced power
US7847606B2 (en) High precision power-on-reset circuit with an adjustable trigger level
US6429705B1 (en) Resetting circuit independent of a transistor's threshold
US9746501B1 (en) Apparatus for voltage detection in an integrated circuit
US8593887B2 (en) Semiconductor device having reference voltage generating unit
CN106961266B (zh) 电源开启重置电路
US7616022B2 (en) Circuit and method for detecting skew of transistors in a semiconductor device
JP5535608B2 (ja) 電圧変化検知装置
JP5546361B2 (ja) 可変抵抗回路を備えた半導体集積回路
JP6757166B2 (ja) 補償回路及び補償回路の製造方法
KR100532966B1 (ko) 스큐 검출 장치
KR101222110B1 (ko) 반도체 장치
KR100762899B1 (ko) 반도체 메모리 장치
KR100550795B1 (ko) 파워 업 회로
KR20140085237A (ko) 파워-온-리셋 회로
JP7051945B2 (ja) 補償回路及び補償回路の製造方法
KR102102215B1 (ko) 집적회로의 제조후 조정
JP2014085745A (ja) 基準電圧生成回路
KR101369195B1 (ko) 파워 온 리셋 회로
KR20050046070A (ko) 파워 업 신호 발생 회로
KR20140082195A (ko) 누설 전류 테스트 회로
KR100714013B1 (ko) 가변적인 입력 레벨을 갖는 입력버퍼
KR20020068598A (ko) 전원 제너레이터
KR20100028808A (ko) 파워 업 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee