KR102102215B1 - 집적회로의 제조후 조정 - Google Patents

집적회로의 제조후 조정 Download PDF

Info

Publication number
KR102102215B1
KR102102215B1 KR1020130135225A KR20130135225A KR102102215B1 KR 102102215 B1 KR102102215 B1 KR 102102215B1 KR 1020130135225 A KR1020130135225 A KR 1020130135225A KR 20130135225 A KR20130135225 A KR 20130135225A KR 102102215 B1 KR102102215 B1 KR 102102215B1
Authority
KR
South Korea
Prior art keywords
transistor
normal
integrated circuit
adjustment
speed
Prior art date
Application number
KR1020130135225A
Other languages
English (en)
Other versions
KR20140073414A (ko
Inventor
베티나 홀드
브라이언 클라인
Original Assignee
에이알엠 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이알엠 리미티드 filed Critical 에이알엠 리미티드
Publication of KR20140073414A publication Critical patent/KR20140073414A/ko
Application granted granted Critical
Publication of KR102102215B1 publication Critical patent/KR102102215B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

집적회로(2)는, 정규 범위 내의 전기신호를 인가하는 트랜지스터의 정규 동작 중에 발생하는 정규 스위칭 속도를 갖는 트랜지스터(26)를 구비한다. 트랜지스터의 동작 속도를 변경하는 것이 필요하면, 속도 조정회로(12)가 정규 특성 범위를 벗어나는 조정 특성을 갖는 조정 전기신호를 해당 트랜지스터에 인가한다. 조정 전기신호는 이 트랜지스터의 물리적 특성들 중에서 적어도 1개의 변경을 유도함으로써, 트랜지스터가 그것의 수정된 정규 동작을 재개할 때 이 트랜지스터의 스위칭 속도가 변경된다. 조정 전기신호는 트랜지스터의 게이트에 인가된 전압의 정규 범위를 벗어난 전압(또는 전류)으로서, 이 트랜지스터의 임계 전압의 영구적인 증가를 유도하여 스위칭 속도를 늦춘다. 또한, 트랜지스터의 온도를 제어하여 성능/속도의 영구적인 변경을 유도해도 된다.

Description

집적회로의 제조후 조정{POST FABRICATION TUNING OF AN INTEGRATED CIRCUIT}
본 발명은 집적회로 분야에 관한 것이다. 특히, 본 발명은, 집적회로의 제조후에 이 집적회로의 동작의 조정(tuning)에 관한 것이다.
예를 들어, 특정한 제어신호의 타이밍을 조절하기 위해, 제조후에 사용되는 조정 메카니즘을 집적회로에 제공하는 것이 알려져 있다. 일례로서, 제어신호가 지연 라인을 통해 전파되고, 제어신호에 적용되는 지연량을 제어하기 위해 이 지연 라인의 신호 경로에 있는 인버터들의 수를 변경한다. 이와 같은 조정기술은, 비교적 개략적이며(coarse grained), 동작 속도를 상승 또는 하강하는 것이 필요할 수도 있는 회로 내부의 모든 영역에 적용이 가능한 것은 아니다.
일면에 따르면, 본 발명은,
복수의 전기 접속부들과 트랜지스터의 1개 이상의 물리적 특성들에 의해 제어되는 정규 스위칭 속도를 갖는 적어도 한 개의 상기 트랜지스터로서, 각각의 정규 범위들 내부의 정규 특성을 갖는 정규 전기신호들을 상기 트랜지스터의 상기 복수의 전기 접속부들 중에서 적어도 일부에 인가하는 상기 트랜지스터의 정규 동작 중에 상기 정규 스위칭 속도가 발생하는 상기 적어도 한 개의 트랜지스터와,
조정 동작 중에 조정 자극(tuning stimulus)을 상기 트랜지스터에 가하여 상기 정규 스위칭 속도를 제어하는 상기 트랜지스터의 상기 1개 이상의 물리적 특성들 중에서 적어도 1개를 영구적으로 변경함으로써, 상기 정규 전기신호들을 사용한 수정된 정규 동작을 재개할 때 상기 트랜지스터가 변경된 정규 스위칭 속도를 사용하여 스위칭을 행하게 하도록 구성된 속도 조정기(speed tuner)를 구비한 집적회로를 제공한다.
본 발명은, 정규 특성 범위를 벗어난 특성을 갖는 조정 전기신호 등의 조정 자극을 가함으로써, 트랜지스터들의 물리적 특성의 유도된 변화의 결과로써 트랜지스터의 속도가 영구적으로 변경되어, 조정 동작 후에 정규처리가 재개될 때, 수정된 정규 동작이 진행되어 트랜지스터가 변경된 스위칭 속도를 사용하여 동작을 행한다는 것을 인식하였다. 조정 전기신호(또는 기타의 조정 자극)는, 트랜지스터에 스트레스를 가해 그것의 속도 특성의 영구적인 변화를 유도하는 것으로 생각할 수 있다. 트랜지스터의 동작 속도를 조정하는 이와 같은 기술은, 선택가능한 지연을 갖는 지연 라인이 유용할 수도 있는 상황을 넘어서는 상황에서 집적회로 전체에 걸쳐 광범위하게 적용된다.
또 다른 형태의 사용가능한 조정 자극은 온도이다. 일정한 크기까지 트랜지스터의 온도를 변경하는 것은 트랜지스터 속도의 영구적인 변화를 발생할 수 있다. 주변의 트랜지스터들은, 이들 트랜지스터들의 구성, 예를 들면 더 두껍거나 추가적인 산화물층 등에 의해 변경되지 않도록 보호될 수도 있다.
조정 전기신호가 정규 특성들을 벗어난 특성들을 가질 수 있는 한가지 방법은, 조정 전기신호의 전압이 트랜지스터에 대한 전압들의 대응하는 정규 범위를 벗어나는 것이다. 트랜지스터에 인가되는 정규 전압 레벨을 벗어난 전압들은 트랜지스터의 물리적 특성들의 변화를 유도할 수 있고, 이것은 결국 트랜지스터의 동작 속도를 변경한다. 신호의 정규 지속기간(duration)은 집적회로의 현재의 동작 모드에 의해 영향을 받는데, 즉 한가지 모드에서 정규 지속기간을 갖는 신호가 다른 모드에서 동일한 지속기간동안 인가되어 영구적인 변화가 트랜지스터의 속도를 조정하게 만든다.
조정 전기신호가 정규 범위를 벗어난 특성을 가질 수 있는 또 다른 방법은, 정상보다 긴 지속기간 동안 전압이 인가되는 것이다. 이와 같은 정상보다 긴 지속기간의 전압 인가는 물리적인 특성의 변화를 유도할 수 있고, 이것은 결국 트랜지스터의 동작 속도를 변경한다.
일부 실시예에서는, 전압 레벨과 지속기간 모두가 그들의 정규 범위를 벗어나도록 동시에 변경될 수도 있는 것이 가능하다.
물리적인 특성들은 다양한 다른 형태를 취할 수 있다는 것을 알 수 있다. 본 발명을 이용하는 트랜지스터에 있어서 변경될 수 있는 물리적 특성의 한가지 형태는 트랜지스터의 스위칭 임계전압이다. 스위칭 임계전압의 변화는 트랜지스터의 동작 속도를 변경한다.
트랜지스터의 물리적 특성들을 변화시키는 메카니즘에 의존하여, 조정 전기신호가 트랜지스터에 대한 접속부들 중에서 서로 다른 접속부들에 인가될 수도 있다. 일부 실시예에서는, 조정 전기신호가 트랜지스터의 게이트 접속부에 인가된다. 트랜지스터의 게이트에 정규 범위를 벗어나는 전압을 인가하는 것은, 트랜지스터의 스위칭 속도가 감소하도록 트랜지스터의 임계전압을 변경하는 효과를 나타낼 수 있다.
다른 실시예에서는, 조정 전기신호가 트랜지스터의 드레인 접속부에 인가되어도 된다. 어떤 경우에는, 정규의 전압 범위를 벗어난 전압을 갖는 조정 전기신호를 인가하는 것이 트랜지스터의 스위칭 속도를 증가시키는 효과를 나타낼 수 있다.
또한, 조정 전기신호는 트랜지스터의 접속부들의 다른 접속부들, 예를 들어 백 바이어스(back bias) 접속부에 다른 방식으로 인가되어, 영구적으로 트랜지스터의 속도 특성을 변경하고 트랜지스터의 스위칭 속도의 원하는 변화를 발생하는 것도 가능하다. 본 발명은, 스트레스를 가하여 트랜지스터의 특성을 변경하기 위해 트랜지스터의 특정한 접속부 또는 단자를 사용하는 것에 한정되지 않는다.
집적회로의 정규 동작과 수정 동작은 다양한 다른 형태를 취할 수 있다. 일부 실시예에서, 정규 동작은 부정확한 속도이며, 이때 본 발명의 조정 동작의 사용에 의해 개량될 수도 있는 성능 특성을 갖기는 하지만 집적회로가 여전히 올바르게 동작한다. 그러나, 다른 실시예에서는, 조정 동작 이전의 트랜지스터의 정규 동작이 집적회로가 올바르게 동작하지 않는(에를 들어, 임계 타이밍 제약(critical timing constraint)이 만족되지 않는) 동작이고, 조정 동작 이후에, 수정된 정규 동작이 트랜지스터와 집적회로가 올바르게 동작하는(예를 들어, 임계 타이밍 제약이 만족되는) 동작일 수도 있다.
일부 실시예에서, 속도 조정회로는 집적회로의 초기 사용시에 동작하도록 구성되어도 된다. 제조후에, 속도 조정회로는 집적회로에 대해 자체진단 동작을 행하여 조정동작이 바람직한지 여부를 판정한다. 조정동작이 바람직하면, 조정 전기신호가 적당한 트랜지스터들에 인가되어 이들 트랜지스터의 속도 특성을 원하는 식으로 조정한다. 이에 따르면, 집적회로가 최초로 사용될 때, 속도 조정회로가 골든 부츠(golden boot)에 대해 동작하는 것으로 생각할 수 있다.
다른 실시예에서는, 조정회로가 집적회로의 사용중에 주기적으로 동작하도록 구성되어도 된다. 따라서, 소정의 시간이 경과하였거나 소정의 트리거 상태가 일어나면, 속도 조정회로는, 조정이 적절한지 여부를 판정하고, 적절한 경우에는 1개 이상의 트랜지스터에 조정 전기신호를 인가하여 이들 트랜지스터의 속도 특성을 조정하도록 동작해도 된다.
본 발명이 사용되는 한가지 방식은, 집적회로가 적어도 부분적으로 일치하는 스위칭 속도들을 갖는 한쌍의 트랜지스터들을 포함하는 경우이다. 조정 전기신호가 이 쌍의 제 1 트랜지스터에 인가되어 이것의 스위칭 속도를 변경하여 이 쌍의 제 2 트랜지스터의 스위칭 속도에 더 근접하게 일치하도록 한다. 이 한쌍의 트랜지스터들의 스위칭 속도들의 더 양호한 일치는 향상된 성능을 제공한다. 이와 같은 상황의 한가지 예는, 트랜지스터들의 쌍이 집적회로 메모리 내부에 센스 앰프의 일부를 갖는 경우이다. 센스 앰프 내부의 서로 다른 트랜지스터들의 동작 속도의 균형을 맞추는 것은 센스 앰프의 동작의 신뢰성 및 잠재적인 속도를 향상시킨다.
메모리 내부의 센스 앰프의 성능을 증진시키기 위해 본 발명이 이용되는 또 다른 방식은 트랜지스터가 전류 소스(current source)의 일부인 경우이다. 이와 같은 전류 소스는 일반적으로 센스 앰프의 슬루 레이트(slew rate)를 제어하게 되고, 결국 트랜지스터의 동작 속도의 변경은 이 슬루 레이트를 변화시키게 된다. 원하는 슬루 레이트와 일치하도록 슬루 레이트를 변경하는 것은 메모리의 동작의 신뢰성 및 속도를 향상시킬 수 있다.
다른 실시예에서는, 트랜지스터가 지연 라인의 일부이고, 조정 전기신호를 사용하여 트랜지스터의 스위칭 속도를 변경함으로써 이 지연 라인의 지연 타이밍을 변경한다. 이 기술을 사용하여, 인버터들이 전체 엔티티(entity)로서 지연 라인 내부와 외부로 스위칭되는 다른 시스템과 비교할 때, 지연 타이밍의 미세한(fine grained) 조정을 제공한다.
본 발명의 또 다른 예시적인 이용으로는, 입력신호에 의존하여 제 1 전압 레벨로 풀업되거나 제 2 전압 레벨로 풀다운되는 출력신호를 발생하도록 구성된 트랜지스터 스택을 포함하는 집적회로 내에서의 이용을 들 수 있다. 트랜지스터는 이 트랜지스터 스택의 일부이므로, 트랜지스터의 스위칭 속도의 변경이 출력신호가 풀업되거나 풀다운될 때의 속도 중에서 적어도 한 개를 변화시킨다. 출력신호가 발생될 때의 속도를 조정하는 것은, 집적회로의 신뢰성을 향상시킬 수 있거나 다른 식으로 집적회로의 성능을 향상시킬 수 있는 방식으로 집적회로 내부의 신호들의 타이밍에 영향을 미칠 수 있다.
일부 실시예에서는, 속도 조정회로가 트랜지스터 접기 접속부들로 이어지는 정규 신호 경로들을 통해 조정 전기신호를 인가하는 것이 가능하다. 그러나, 다른 실시예에서, 속도 조정회로는, 조정 전기신호가 인가될 때 거치는 트랜지스터의 접속부(또는 접속부들)에 접속되고 조정 동작이 행해질 것인지 또는 정규 동작이 행해질 것인지에 의존하여 조정 전기신호 또는 정규 전기신호를 이 접속부로 전환하는데 사용되는 멀티플렉서를 구비해도 된다
본 발명의 또 다른 예시적인 이용으로는, 경합 상태(race condition) 오류에 민감한 신호 경로를 포함하는 집적회로를 들 수 있다. 이와 같은 상황에서는, 경합 상태가 실제로 특정한 해당 집적회로에 대해 발생하는 것으로 밝혀진 경우에, 이 경로 내부에 있는 트랜지스터가 조정 전기신호를 사용하여 그것의 스위칭 속도를 조정함으로써 이 경합 상태의 발생을 억제한다.
또 다른 일면에 따르면, 본 발명은,
스위칭 동작을 행하고, 전기신호들을 접속하는 복수의 전기 접속수단들과 트랜지스터수단의 1개 이상의 물리적 특성들에 의해 제어되는 정규 스위칭 속도를 갖는 적어도 한 개의 상기 트랜지스터수단으로서, 각각의 정규 범위들 내부의 정규 특성을 갖는 정규 전기신호들을 상기 트랜지스터수단의 상기 복수의 전기 접속수단들 중에서 적어도 일부에 인가하는 상기 트랜지스터수단의 정규 동작 중에 상기 정규 스위칭 속도가 발생하는 상기 적어도 한 개의 트랜지스터와,
상기 트랜지스터수단에 접속되고, 조정 동작 중에 조정 자극을 상기 트랜지스터수단에 가하여 상기 정규 스위칭 속도를 제어하는 상기 트랜지스터수단의 상기 1개 이상의 물리적 특성들 중에서 적어도 1개를 영구적으로 변경함으로써, 상기 정규 전기신호들을 사용한 수정된 정규 동작을 재개할 때 상기 트랜지스터수단이 변경된 정규 스위칭 속도를 사용하여 스위칭을 행하게 하는 속도 조정수단을 구비한 집적회로를 제공한다.
또 다른 일면에 따르면, 본 발명은,
복수의 전기 접속부들과 트랜지스터의 1개 이상의 물리적 특성들에 의해 제어되는 정규 스위칭 속도를 갖는 적어도 한 개의 상기 트랜지스터로서, 각각의 정규 범위들 내부의 정규 특성을 갖는 정규 전기신호들을 상기 트랜지스터의 상기 복수의 전기 접속부들 중에서 적어도 일부에 인가하는 상기 트랜지스터의 정규 동작 중에 상기 정규 스위칭 속도가 발생하는 상기 적어도 한 개의 트랜지스터를 포함하는 집적회로의 조정 동작을 행하는 방법으로서,
조정 동작 중에 조정 자극을 상기 트랜지스터에 가하여 상기 정규 스위칭 속도를 제어하는 상기 트랜지스터의 상기 1개 이상의 물리적 특성들 중에서 적어도 1개를 영구적으로 변경함으로써, 상기 정규 전기신호들을 사용한 수정된 정규 동작을 재개할 때 상기 트랜지스터가 변경된 정규 스위칭 속도를 사용하여 스위칭을 행하게 하는 단계를 포함하는 집적회로의 조정 동작을 행하는 방법을 제공한다.
본 발명의 전술한 목적, 특징 및 이점과 또 다른 목적, 특징 및 이점은 다음의 첨부도면을 참조하여 주어지는 이하의 실시예의 상세한 설명으로부터 명백해질 것이다.
도 1은 메모리 집적회로를 개략적으로 나타낸 것이고,
도 2는 선택가능한 지연을 갖는 지연 라인을 개략적으로 나타낸 것이고,
도 3은 지연 라인 내부의 트랜지스터들의 동작 속도를 조정하기 위해 조정 전기신호가 인가되는 도 2의 지연 라인의 변형된 버전을 개략적으로 나타낸 것이고,
도 4는 조정 전기신호 또는 정규 전기신호가 멀티플렉서를 거쳐 트랜지스터들에 인가되는 트랜지스터 스택들을 개략적으로 나타낸 것이고,
도 5는 정규 전기신호 또는 조정 전기신호가 풀업 또는 풀다운 트랜지스터들 중에서 한 개에 인가되는 트랜지스터 스택을 개략적으로 나타낸 것이고,
도 6은 조정 전기신호가 센스 앰프 내부의 전류 소스로서의 역할을 하는 트랜지스터에 인가되는 메모리로부터 센스 앰프를 개략적으로 나타낸 것이고,
도 7은 감기중인 비트선들에 접속된 트랜지스터들의 동작 속도를 조정하기 위해 조정 전기신호가 인가되는 센스 앰프를 개략적으로 나타낸 것이고,
도 8은 테스트 바이어스가 인가되어 테스트 상태를 수립하고 이 테스트 상태로부터 복수의 안정된 상태들 중에서 한 개로 전환이 행해지는 센스 앰프를 개략적으로 나타낸 것이고,
도 9a 및 도 9b는 조정 전기신호의 인가에 의해 임계전압이 변화되고 있는 방식을 개략적으로 나타낸 그래프이고,
도 10은 집적회로의 처리 경로에서의 경합 상태를 억제하기 위해 본 발명이 이용되는 방법을 개략적으로 나타낸 것이고,
도 11은 트랜지스터의 동작 속도를 조정하기 위한 본 발명의 이용을 개략적으로 나타낸 흐름도이다.
도 1은 메모리(2)의 형태를 갖는 집적회로를 개략적으로 나타낸 것이다. 메모리는 비트 셀 어레이(4), 행 디코더(6) 및 센스 앰프들 SA를 구비한다. 타이밍 제어기(8)는, 행 디코더와, 지연 라인(10)을 거쳐, 비트선 쌍들을 판독하기 위해 센스 앰프들 SA에 공급되는 인에이블 신호(en)를 제어하는 타이밍 신호를 발생한다. 속도 조정회로(12)가 지연 라인(10)과 센스 앰프들 SA에 접속되어, 조정 전압을 지연 라인(10) 또는 센스 앰프들 SA 내부의 트랜지스터들에 가하여 이들의 스위칭 속도를 변경한다.
메모리(2)의 정규 동작은, 전압을 이용하여 정규 전압 범위에 있는 센스 앰프들 SA 및 지연 라인 10 내부의 트랜지스터들의 게이트들을 전환하게 된다. 이들 트랜지스터들 중에서 어느 것의 스위칭 속도의 변경이 필요한 경우에는, 조정 동작 중에 속도 조정회로(12)가 이 정규 범위를 벗어나는 조정 전압을 트랜지스터들에 인가하여, 이들 트랜지스터의 특성들 중에서 1개 이상의 변화를 일으키고, 이것은 결국 영구적으로(또는 이 변화를 늦추는 경시변화가 일어날 수도 있으므로 적어도 반영구적으로) 트랜지스터들의 동작 속도를 변경한다. 조정 전압이 트랜지스터의 게이트에 가해져 그것의 스위칭 임계전압을 변경한다. 특히, 정규 범위를 벗어난 조정 전압은 스위칭 임계전압의 영구적인 증가를 유도하게 되고, 결국 이것은 트랜지스터의 동작을 늦춘다. 더 높은 임계전압을 갖는 트랜지스터는 일반적으로 더 낮은 임계전압을 갖는 이와 유사한 트랜지스터보다 너 느리게 전환된다(그리고 전환 전류도 더 낮아진다). 다른 실시예에서는, 조정 전압 등의 조정 전기신호가 트랜지스터의 드레인에 인가되어도 된다. 이와 같은 범위밖의(out-of-range) 전압을 트랜지스터의 드레인에 인가하는 것은 그것의 속도 증가를 일으킬 수 있다. 이와 같은 속도 증가는 일반적으로 범위밖의 게이트 전압 인가에 의해 유도된 스위칭 임계전압의 변화와 관련된 속도 증가보다 덜 영구적이다.
범위밖의 전류를 이용하여 영구적인 변화를 일으킬 수도 있는데, 예를 들어, 전압을 신속하게 램프업(ramping up)하는 것은 전압을 느리게 램프다운하는 것보다 높은 전류를 제공하게 된다. 높은 전류는 캐리어 주입 등의 효과를 일으키고, 이것은 트랜지스터의 산화물 및 드레인 단자 모두에 손상을 일으킴으로써 거동의 영구적인 변화를 일으킬 수 있다.
속도 조정회로(12)는 센스 앰프들 SA 및 지연 라인(10)에 조정 전기신호를 인가하여 원하는 타이밍에 더 잘 맞추기 위해 그들의 동작 타이밍을 조정한다. 메모리가 이와 같은 변경 이전과 이후에 기능을 가질 수 있지만, 변경 이후에 더 바람직한 세트의 성능 특성을 갖고 동작한다. 그러나, 다른 실시예에서는, 트랜지스터의 동작 속도를 조정하기 전의 이 트랜지스터의 정규 동작이 메모리(2)가 올바르게 동작하지 않도록 하는 메모리(2)가 될 수도 있다. 이와 같은 상황에서는, 트랜지스터의 동작 속도의 변경이 기능을 하지 않는 메모리를 기능을 하는 메모리로 변화시킨다.
일례로서, 센스 앰프들 SA는 일반적으로 일치하는 동작 속도들을 가져야 하는 트랜지스터들을 구비하고, 이들 트랜지스터들이 적절한 정밀도와 일치하지 않으면, 차동 센스 앰프에서는, 특정한 타겟 속도에서는 메모리 판독이 부정확할 수도 있다. 이와 같은 트랜지스터들의 쌍들의 트랜지스터들 중에서 1개의 동작 속도를 조정하는 것은 이들 트랜지스터들의 동작 속도를 일치하도록 서로 근접하게 만들어, 메모리의 신뢰성을 향상시키고 잠재적인 동작 속도를 증가시킨다. 센스 앰프들을 조정할 수 있는 또 다른 방법은, 센스 앰프들의 슬루 레이트를 제어하는 이들 센스 앰프들 내부의 전류 소스가 본 발명이 목표로 하는 트랜지스터들을 포함할 수 있도록 하는 것이다. 이와 같은 전류 소스들 내부의 트랜지스터들의 동작 속도의 변경은, 메모리(2)의 전체적인 성능을 향상시킬 수 있도록 센스 앰프들 SA의 슬루 레이트를 조정할 수 있다. 전류 센스 앰프의 경우에, 바람직한 조정은 불일치가 줄어들도록 전류 싱크(current sink)들 중에서 한 개의 강도에 대한 조정일 수 있다.
도 2는 선택가능한 지연을 갖는 지연 라인(14)을 개략적으로 나타낸 것이다. 특히, 멀티플렉서들(16)을 이용하여 인버터 쌍들을 우회하여 지연 라인(14)을 통한 신호 전파 속도를 증가시킨다. 이와 같은 프로그래머블 지연 라인은 신호 타이밍을 조정하는데 사용될 수 있지만, 비교적 개략적인 조정을 제공한다. 더구나, 지연 라인 소자들의 사용 또는 비사용의 선택은 일반적으로, 트랜지스터들의 동작 속도를 변경하는 것이 바람직한 다른 상황에는 적용이 불가능하다.
도 3은, 지연 라인 내부의 인버터들의 입력에 정규 전압 범위보다 높은 조정 전압(stress high) 또는 정규 전압 범위보다 낮은 조정 전압(stress low)을 인가하는 트랜지스터들(20, 22)의 형태를 갖는 속도 조정회로의 일부를 포함하도록 변형된 지연 라인(18)을 개략적으로 나타낸 것이다. 인버터들의 입력들은 이들 인버터 내부의 트랜지스터들의 게이트들에 접속되고, 이에 따라 인가된 조정 전압들이 이들 트랜지스터들의 물리적 특성의 변화를 유도하게 되어 이들 트랜지스터들의 스위칭 속도를 변경하게 된다. 조정 전압이 인버터에 대한 한 개의 입력으로 인가되면, 이것은 아마도 이 입력에 접속된 모든 트랜지스터들의 속도 특성을 변화시키게 된다.
일부 실시예에서는, 조정 전압의 인가에 있어서 더 선택적인 것이 바람직할 수도 있다. 도 4는, 멀티플렉서들(24)을 사용하여 정규 전압 또는 조정 전압을 트랜지스터들(26, 28)의 게이트에 선택적으로 인가하는 트랜지스터 스택을 개략적으로 나타낸 것이다. 이와 같은 실시예에 따르면, 조정 동작중에 개별적인 트랜지스터들의 동작 속도를 조정하는 것이 가능하다.
도 5는 멀티플렉서들(30)이 스택 내부의 트랜지스터들(32, 34)에 정규 전압(logic) 또는 조정 전압(stress)을 인가하는 트랜지스터 스택을 개략적으로 나타낸 것이다. 트랜지스터 스택의 전체적인 동작 속도가 변경되도록 하기 위해, 스택 내부의 모든 트랜지스터가 그들의 스위칭 속도를 변경할 필요가 있는 것은 아니다.
도 6은 센스 앰프(36)의 슬루 레이트를 제어하는 전류 소스로서의 역할을 하는 트랜지스터들(380을 구비한 센스 앰프(36)를 개략적으로 나타낸 것이다. 트랜지스터들(38)의 스위칭 속도는 각각의 멀티플렉서들 40, 42 및 44를 거쳐 인가된 조정 전압들 SRT1, STR2 및 STR3를 사용하여 조정된다. 전류 소스들을 3개의 다른 트랜지스터들의 형태로 분리한 후 이들 서로 다른 트랜지스터들(38)의 스위칭 속도들을 변경할 수 있는 능력을 제공함으로써, 센스 앰프(36)의 슬루 레이트에 대해 미세한 정도의 제어가 달성될 수 있다.
도 7은 비트선들 52, 54에 센스 앰프(46)를 접속하는데 사용되는 한쌍의 PMOS 트랜지스터들(48)과 한쌍의 NMOS 트랜지스터들(50)을 구비한 센스 앰프(46)를 개략적으로 나타낸 것이다. PMOS 트랜지스터들의 쌍(48)은 NMOS 트랜지스터들의 쌍(50)과 마찬가지로 일치해야만 한다. 멀티플렉서들(560을 사용하여 이들 트랜지스터들(48, 50)의 게이트들에 조정 전압을 선택적으로 인가하여 이들의 스위칭 속도를 변경한다. 이에 따르면, 트랜지스터들 48, 50의 쌍들 중에서 한 개가 너무 빠르면, 그것의 스위칭 속도가 감소하여 이 쌍의 나머지 트랜지스터와 더 잘 일치하게 한다. 이에 따르면, 센스 앰프(46)의 더욱 더 균형이 잡히고 민감한 동작이 달성된다.
하이로 프리차지된 비트선들을 감지할 때 일치시키기 위한 가장 중요한 소자는 NMOS 풀다운 트랜지스터이다. 도 6에는, 패스 게이트(pass gate)를 사용하여 내부 센스 노드들을 구동할 수 있다는 것을 나타내고 있다. NMOS 및 PMOS 트랜지스터들을 갖는 교차 접속된 인버터들도 본 발명을 사용하여 일치될 수 있으며, 이것은 성능에 상당한 영향을 미친다. 로우로 프리차지된 비트선들을 검지할 때에는, PMOS 트랜지스터를 일치시키는 것이 더욱 더 중요한데, 이 경우에는 이들 소자들이 매우 중요한 첫 번째 감지 소자가 되기 때문이다.
도 8은, 센스 앰프(72)의 2개의 안정된 상태들 사이의 중간 지점에 비트선들(76)을 놓는 VDD/2의 레벨을 갖는 바이어스 신호(Test_bias)의 인가에 의해 멀티플렉서(74)를 거친 속도 조정회로에 의해 테스트 상태로 전환되는 센스 앰프회로(72)를 개략적으로 나타낸 것이다. 이것은 회로에 불안정을 도입하는데, 이 불안정은 2개의 안정된 상태들(즉, VDD에 있는 비트선들(76) 중에서 한 개와 접지에 있는 나머지 한 개) 중에서 한 개로 전환함으로써 해소된다. 센스 앰프 내부의 교차 접속된 인버터들이 더 강력한(더 빠른) 인버터들과 효과적으로 싸워 이겨서 대응하는 안정 상태가 강제로 채택되도록 한다. 어떤 안정된 상태가 채택되는지는 어떤 인버터 트랜지스터들이 더 강력한지(더 빠른지)를 표시하고, 이것은 센스 앰프 출력으로부터 판독될 수 있다. 안정된 상태로의 전환이 행해질 때의 속도는 불일치의 정도를 표시한다(안정된 상태로의 더 빠른 전환은 더 큰 정도의 불일치를 표시한다).
센스 앰프(72)의 경우에, 더 강력한 트랜지스터가 압도적이 되면, 더 강력한 트랜지스터를 에이징(age)하고 (충분한 기간 동안 유지되면) 센스 앰프의 각 측의 인버터들 내부의 트랜지스터들 사이의 일치를 향상시키도록 이들 더 강력한 트랜지스터들의 속도를 낮추는(더 약하게/더 느리게 만드는) 안정화 신호(조정신호)를 인가하는 안정 상태를 회로가 채택한다. 이와 같은 구성은 센스 앰프가 더 양호하게 동작하게 만든다.
도 9a 및 도 9b는 조정 전압이 인가될 때 트랜지스터에 대한 임계전압 및 기타 파라미터들의 변화를 개략적으로 나타낸 도면이다. 도 9a에서 알 수 있는 것과 같이, 전압의 정규 범위를 벗어난 조정 전압이 이 트랜지스터에 인가될 때, 이 트랜지스터의 물리적 특성의 영구적인 변화가 일어나고, 이것은 결국 이 트랜지스터의 임계전압을 증가시키고 그것의 포화전류를 줄이는 역할을 한다. 임계전압의 증가는 트랜지스터의 스위칭 속도를 늦춘다. 이에 따르면, 원하는 크기의 조정 전압을 인가함으로써 트랜지스터의 작동 속도가 변경된다. 조정 전압은 각각의 조정 전압의 인가후에 집적회로의 동작을 검사하는 단계에서 인가되어 이것이 원하는 동작 특성을 만족시켰는지 파악하는데, 예를 들면 도 9b를 참조하기 바란다. 트랜지스터가 그것의 스위칭 속도를 충분히 변경하지 않으면, 예를 들어 DC 연속 스트레스 또는 AC 스트레스/복원 기술을 사용하여, 스위칭 속도의 원하는 변화를 달성하기 위해 더 높은 전압 레벨에서 또는 더 긴 지속기간 동안 조정 전압이 재인가될 수도 있다.
상기한 다수의 예에서, 인가된 조정 전기신호는 조정 전압의 정규 범위를 벗어난 조정 전압이었다. 일부 실시예에서는, 정규의 전압 범위 내의 전압으로서 정규보다 긴 지속기간을 갖는 전압을 인가함으로써, 스위칭 속도를 변화시키는 물리적 특성의 원하는 변화를 달성하는 것도 가능하다. 또한, 조정 전기신호는 트랜지스터들에 대한 접속부들 중에서 다양한 서로 다른 접속부들 또는 트랜지스터에 대한 접속부들의 조합에 인가되어도 된다. 조정 전기신호의 특성은 정규 전기신호의 특성과 다양한 다른 방식으로 변동될 수도 있다. 크기와 지속기간을 예로 들 수 있지만, 트랜지스터의 스위칭 속도를 변경하는 트랜지스터의 물리적 변화를 유도하는 다른 비표준의 특성을 갖는 조정 전기신호를 사용하여 다른 효과가 달성될 수도 있다. 인가된 전류 및/또는 온도를 통해 변화를 유도하는 것도 가능하다.
도 3 내지 도 8의 실시예에서는, 조정 전기신호가 특정한 형태를 갖는 전용 신호 경로를 통해 트랜지스터에 주어졌다. 다른 실시예에서는, 정규 신호 경로를 재사용하여 조정 전기신호가 인가될 수도 있다. 일례로서, 도 7에 도시된 것과 같은 센스 앰프의 경우에는, 멀티플렉서들(56)을 통해 전달하는 것 대신에, 조정 동작중에 신호선들 YSEL 및 NYSEL로부터 직접 트랜지스터들 48, 50에 조정 전기신호가 인가될 수도 있다. 교차 접속된 트랜지스터들을 조정하는 것이 요구되는 경우에는, 스트레스가 내부 노드에 가해질 수도 있다.
도 10은 다른 실시예를 나타낸 것이다. 본 실시예에서는, 2개의 레지스터들(58)이 그들 사이에 뻗는 프로세싱 로직(60) 및 지연 라인(62)을 포함하는 신호 경로를 갖는다. 이 신호 경로는, 로직(60)으로부터의 출력이 레지스터 Rn+1에 너무 이르게 도착하는 경합 상태에 민감한 신호 경로이다. 지연 라인(62)은 이 지연 라인에 조정 전압이 인가되어, 이와 같은 경함 상태가 검출되는 경우에 지연 라인 내부의 트랜지스터들의 속도를 늦춘다. 지연 라인(62)을 늦추는 것은 처리 경로가 경합 상태에 덜 민감하게 만든다.
도 11은 본 발명을 이용을 개략적으로 나타낸 흐름도이다. 스텝 64에서는, 집적회로가 그것의 정규 범위 내부의 정규 전기신호를 사용하여 동작한다. 스텝 66에서는, 조정 동작이 필요한지 여부에 대해 판정이 행해진다. 이 판정은 이 집적회로의 최초의 동작 사용에 해당하는 집적회로의 동작(즉, 골든 부츠 동작)에 근거를 두어도 된다. 다른 실시예에서, 조정이 필요한지 여부에 대한 판정은, (예를 들어 워치독 타이밍을 이용한) 최종적인 조정 동작 또는 다른 트리거 상태의 발생(예를 들어, 회로의 일부가 올바르게 동작하고 있지 않다는 것을 표시하는 오류 상태의 발생) 이후에 소정의 기간의 경과에 근거를 두어도 된다.
본 발명은 로직(60)에 적용되어 필요에 따라 그것의 동작의 속도를 증가시키거나 감소시킬 수 있는데, 즉 본 발명은 지연 라인이나 기타의 타이밍 소자 뿐만 아니라 인시츄(in-situ) 로직에 적용될 수 있다.
조정 동작이 필요한 것으로 판정이 행해지면, 스텝 68로 처리를 진행하여, 예를 들어, 속도를 늦추는 것이 필요한 트랜지스터의 게이트에 조정 전압을 인가함으로써, 조정 동작이 행해진다. 다른 실시예에서는 조정 전압이 트랜지스터의 드레인이나 다른 단자에 인가될 수도 있다(예를 들면, 백 바이어스). 조정 전압이 인가된 후, 트랜지스터의 물리적 특성의 변화가 발생하게 되고, 트랜지스터의 스위칭 속도가 예를 들어 줄어들게 된다. 그후, 스텝 70이 정규 동작의 재개를 기동하여, 스텝 64로 처리가 되돌아가, 그것의 스위칭 속도가 늦추어진 트랜지스터를 포함하는 집적회로 내부의 트랜지스터들에 정규 동작 전압이 인가된다.
첨부된 도면을 참조하여 본 발명의 예시적인 실시예를 상세히 설명하였지만, 본 발명은 이들 정확한 실시예들에 한정되지 않으며, 첨부된 청구범위에 규정된 본 발명의 보호범위 및 사상을 벗어나지 않으면서 당업자에 의해 다양한 변경 및 변형이 행해질 수 있다는 것은 자명하다.

Claims (39)

  1. 복수의 전기 접속부들과 트랜지스터의 1개 이상의 물리적 특성들에 의해 제어되는 정규 스위칭 속도를 갖는 적어도 한 개의 상기 트랜지스터로서, 각각의 정규 범위들 내부의 정규 특성을 갖는 정규 전기신호들을 상기 트랜지스터의 상기 복수의 전기 접속부들 중에서 적어도 일부에 인가하는 상기 트랜지스터의 정규 동작 중에 상기 정규 스위칭 속도가 발생하는 상기 적어도 한 개의 트랜지스터와,
    조정 동작 중에 조정 자극을 상기 트랜지스터에 가하여 상기 정규 스위칭 속도를 제어하는 상기 트랜지스터의 상기 1개 이상의 물리적 특성들 중에서 적어도 1개를 영구적으로 변경함으로써, 상기 정규 전기신호들을 사용한 수정된 정규 동작을 재개할 때 상기 트랜지스터가 변경된 정규 스위칭 속도를 사용하여 스위칭을 행하게 하도록 구성된 속도 조정기를 구비한 집적회로.
  2. 제 1항에 있어서,
    상기 속도 조정기는 상기 트랜지스터에 접속된 속도 조정회로이고, 상기 조정 자극은 상기 복수의 접속부들 중에서 적어도 1개에 인가되고 상기 정규 범위들 중에서 대응하는 정규 범위를 벗어난 조정 특성을 갖는 조정 전기신호인 집적회로.
  3. 제 2항에 있어서,
    상기 조정 전기신호는,
    상기 정규 범위들 중에서 상기 대응하는 정규 범위를 벗어난 전압 레벨과,
    상기 정규 범위들 중에서 상기 대응하는 정규 범위를 벗어난 전류 레벨 중에서 적어도 한 개를 갖는 집적회로.
  4. 제 2항에 있어서,
    상기 조정 전기신호는 상기 정규 범위들 중에서 상기 대응하는 정규 범위를 벗어난 지속기간을 갖는 집적회로.
  5. 제 2항에 있어서,
    상기 조정 전기신호에 의해 변경된 상기 1개 이상의 물리적 특성들 중에서 상기 적어도 1개는 상기 트랜지스터의 스위칭 임계전압인 집적회로.
  6. 제 2항에 있어서,
    상기 트랜지스터는 게이트 접속부를 갖고, 상기 조정 전기신호가 상기 게이트 접속부에 인가되는 집적회로.
  7. 제 6항에 있어서,
    상기 조정 전기신호의 상기 인가에 의해 상기 스위칭 속도가 감소하는 집적회로.
  8. 제 2항에 있어서,
    상기 트랜지스터는 드레인 접속부를 갖고, 상기 조정 전기신호가 상기 드레인 접속부에 인가되는 집적회로.
  9. 제 8항에 있어서,
    상기 조정 전기신호의 상기 인가에 의해 상기 스위칭 속도가 증가하는 집적회로.
  10. 제 2항에 있어서,
    상기 트랜지스터는 백 바이어스 접속부를 갖고, 상기 조정 전기신호가 상기 백 바이어스 접속부에 인가되는 집적회로.
  11. 제 1항에 있어서,
    상기 스위칭 속도의 변경 이전의 상기 정규 동작은 부정확한 동작에 대응하고, 상기 스위칭 속도의 변경 이후의 상기 수정된 정규 동작은 정확한 동작에 대응하는 집적회로.
  12. 제 1항에 있어서,
    상기 속도 조정기는 상기 집적회로의 초기 사용시에 동작하도록 구성된 집적회로.
  13. 제 1항에 있어서,
    상기 조정기는 상기 집적회로의 사용중에 주기적으로 동작하도록 구성된 집적회로.
  14. 제 2항에 있어서,
    적어도 일부가 일치된 스위칭 속도들을 갖는 한쌍의 트랜지스터를 구비하고, 상기 조정 전기신호가 상기 한쌍의 트랜지스터의 첫 번째 트랜지스터에 인가되어 상기 한쌍의 트랜지스터의 두 번째 트랜지스터의 상기 스위칭 속도와 더 근접하게 일치하도록 상기 첫 번째 트랜지스터의 상기 스위칭 속도를 변경하는 집적회로.
  15. 제 14항에 있어서,
    상기 집적회로는 센스 앰프를 갖는 메모리를 구비하고, 상기 한쌍의 트랜지스터는 상기 센스 앰프의 일부인 집적회로.
  16. 제 14항에 있어서,
    상기 속도 조정회로는 상기 한쌍의 트랜지스터에 테스트 바이어스 신호를 인가하여 상기 한쌍의 트랜지스터를 테스트 상태로 바이어스하도록 구성되고, 상기 테스트 상태를 벗어나면 상기 한쌍의 트랜지스터가 상기 한쌍의 트랜지스터 사이의 스위칭 속도의 차이에 따라 복수의 안정된 상태들 중에서 1개로 전환되는 집적회로.
  17. 제 16항에 있어서,
    상기 속도 조정회로는, 상기 테스트 상태로부터 상기 복수의 안정된 상태들 중에서 상기 1개의 안정된 상태로 이동하는데 걸린 시간에 응답하여, 상기 한쌍의 트랜지스터 사이의 불일치 정도를 측정하는 집적회로.
  18. 제 14항에 있어서,
    상기 속도 조정회로는, 상기 복수의 안정된 상태들 중에서 어느 것으로 상기 스위칭이 행해지는지에 응답하여, 상기 한쌍의 트랜지스터 중에서 어느 것이 더 빠른 스위칭 속도를 갖는지 식별하는 집적회로.
  19. 제 1항에 있어서,
    상기 집적회로는 센스 앰프를 갖는 메모리를 구비하고, 상기 트랜지스터는 상기 센스 앰프의 슬루 레이트를 제어하도록 구성된 전류 소스 트랜지스터인 집적회로.
  20. 제 1항에 있어서,
    상기 집적회로는 지연 타이밍을 갖는 제어신호를 발생하도록 구성된 지연 라인을 구비하고, 상기 트랜지스터가 상기 지연 라인의 일부로서 상기 트랜지스터의 상기 스위칭 속도의 변경이 상기 지연 타이밍을 변경하는 집적회로.
  21. 제 1항에 있어서,
    상기 집적회로는 입력신호에 따라 제 1 전압 레벨로 풀업되거나 제 2 전압 레벨로 풀다운된 출력신호를 발생하도록 구성된 트랜지스터 스택을 구비하고, 상기 트랜지스터는 상기 트랜지스터 스택의 일부로서, 상기 트랜지스터의 상기 스위칭 속도를 변경하는 것은 상기 출력신호가 풀업될 때의 속도 또는 풀다운될 때의 속도 중에서 적어도 1개를 변경하는 집적회로.
  22. 제 2항에 있어서,
    상기 속도 조정회로는, 상기 복수의 접속부들 중에서 상기 적어도 한 개의 접속부에 접속되고 상기 조정 동작중에 상기 조정 전기신호를 상기 적어도 한 개의 접속부에 공급하고 상기 정규 동작 중에 대응하는 정규 전기신호를 상기 적어도 한 개의 접속부에 인가하도록 구성된 멀티플렉서를 구비한 집적회로.
  23. 제 1항에 있어서,
    상기 집적회로는 경합 상태 에러에 민감한 신호 경로를 포함하고, 상기 트랜지스터는 상기 신호 경로의 경로로서, 상기 트랜지스터의 스위칭을 늦추는 것이 상기 경합 상태의 발생을 억제하는 집적회로.
  24. 제 1항에 있어서,
    상기 조정 자극은 상기 트랜지스터의 온도 변경을 포함하는 집적회로.
  25. 스위칭 동작을 행하고, 전기신호들을 접속하는 복수의 전기 접속수단들과 트랜지스터수단의 1개 이상의 물리적 특성들에 의해 제어되는 정규 스위칭 속도를 갖는 적어도 한 개의 상기 트랜지스터수단으로서, 각각의 정규 범위들 내부의 정규 특성을 갖는 정규 전기신호들을 상기 트랜지스터수단의 상기 복수의 전기 접속수단들 중에서 적어도 일부에 인가하는 상기 트랜지스터수단의 정규 동작 중에 상기 정규 스위칭 속도가 발생하는 상기 적어도 한 개의 트랜지스터와,
    상기 트랜지스터수단에 접속되고, 조정 동작 중에 조정 자극을 상기 트랜지스터수단에 가하여 상기 정규 스위칭 속도를 제어하는 상기 트랜지스터수단의 상기 1개 이상의 물리적 특성들 중에서 적어도 1개를 영구적으로 변경함으로써, 상기 정규 전기신호들을 사용한 수정된 정규 동작을 재개할 때 상기 트랜지스터수단이 변경된 정규 스위칭 속도를 사용하여 스위칭을 행하게 하는 속도 조정수단을 구비한 집적회로.
  26. 복수의 전기 접속부들과 트랜지스터의 1개 이상의 물리적 특성들에 의해 제어되는 정규 스위칭 속도를 갖는 적어도 한 개의 상기 트랜지스터로서, 각각의 정규 범위들 내부의 정규 특성을 갖는 정규 전기신호들을 상기 트랜지스터의 상기 복수의 전기 접속부들 중에서 적어도 일부에 인가하는 상기 트랜지스터의 정규 동작 중에 상기 정규 스위칭 속도가 발생하는 상기 적어도 한 개의 트랜지스터를 포함하는 집적회로의 조정 동작을 행하는 방법으로서,
    조정 동작 중에 조정 자극을 상기 트랜지스터에 가하여 상기 정규 스위칭 속도를 제어하는 상기 트랜지스터의 상기 1개 이상의 물리적 특성들 중에서 적어도 1개를 영구적으로 변경함으로써, 상기 정규 전기신호들을 사용한 수정된 정규 동작을 재개할 때 상기 트랜지스터가 변경된 정규 스위칭 속도를 사용하여 스위칭을 행하게 하는 단계를 포함하는, 집적회로의 조정 동작을 행하는 방법.
  27. 제 26항에 있어서,
    상기 조정 자극은 상기 복수의 접속부들 중에서 적어도 1개에 인가되고 상기 정규 범위들 중에서 대응하는 정규 범위를 벗어난 조정 특성을 갖는 조정 전기신호인, 집적회로의 조정 동작을 행하는 방법.
  28. 제 27항에 있어서,
    상기 조정 전기신호는,
    상기 정규 범위들 중에서 상기 대응하는 정규 범위를 벗어난 전압 레벨과,
    상기 정규 범위들 중에서 상기 대응하는 정규 범위를 벗어난 전류 레벨 중에서 적어도 한 개를 갖는, 집적회로의 조정 동작을 행하는 방법.
  29. 제 27항에 있어서,
    상기 조정 전기신호는 상기 정규 범위들 중에서 상기 대응하는 정규 범위를 벗어난 지속기간을 갖는, 집적회로의 조정 동작을 행하는 방법.
  30. 제 27항에 있어서,
    상기 조정 전기신호에 의해 변경된 상기 1개 이상의 물리적 특성들 중에서 상기 적어도 1개는 상기 트랜지스터의 스위칭 임계전압인, 집적회로의 조정 동작을 행하는 방법.
  31. 제 27항에 있어서,
    상기 트랜지스터는 게이트 접속부를 갖고, 상기 조정 전기신호가 상기 게이트 접속부에 인가되는, 집적회로의 조정 동작을 행하는 방법.
  32. 제 31항에 있어서,
    상기 조정 전기신호의 상기 인가에 의해 상기 스위칭 속도가 감소하는, 집적회로의 조정 동작을 행하는 방법.
  33. 제 27항에 있어서,
    상기 트랜지스터는 드레인 접속부를 갖고, 상기 조정 전기신호가 상기 드레인 접속부에 인가되는, 집적회로의 조정 동작을 행하는 방법.
  34. 제 27항에 있어서,
    상기 조정 전기신호의 상기 인가에 의해 상기 스위칭 속도가 증가하는, 집적회로의 조정 동작을 행하는 방법.
  35. 제 27항에 있어서,
    상기 트랜지스터는 백 바이어스 접속부를 갖고, 상기 조정 전기신호가 상기 백 바이어스 접속부에 인가되는, 집적회로의 조정 동작을 행하는 방법.
  36. 제 26항에 있어서,
    상기 스위칭 속도의 변경 이전의 상기 정규 동작은 부정확한 동작에 대응하고, 상기 스위칭 속도의 변경 이후의 상기 수정된 정규 동작은 정확한 동작에 대응하는, 집적회로의 조정 동작을 행하는 방법.
  37. 제 26항에 있어서,
    상기 조정 동작은 상기 집적회로의 초기 사용시에 행해지는, 집적회로의 조정 동작을 행하는 방법.
  38. 제 26항에 있어서,
    상기 조정 동작은 상기 집적회로의 사용중에 주기적으로 행해지는, 집적회로의 조정 동작을 행하는 방법.
  39. 제 26항에 있어서,
    상기 조정 자극은 상기 트랜지스터의 온도 변경을 포함하는, 집적회로의 조정 동작을 행하는 방법.
KR1020130135225A 2012-12-06 2013-11-08 집적회로의 제조후 조정 KR102102215B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/706,718 US8717084B1 (en) 2012-12-06 2012-12-06 Post fabrication tuning of an integrated circuit
US13/706,718 2012-12-06

Publications (2)

Publication Number Publication Date
KR20140073414A KR20140073414A (ko) 2014-06-16
KR102102215B1 true KR102102215B1 (ko) 2020-04-20

Family

ID=49918254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130135225A KR102102215B1 (ko) 2012-12-06 2013-11-08 집적회로의 제조후 조정

Country Status (4)

Country Link
US (1) US8717084B1 (ko)
KR (1) KR102102215B1 (ko)
GB (1) GB2509827B (ko)
TW (1) TWI622059B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220385280A1 (en) * 2021-05-25 2022-12-01 Synopsys, Inc. Testable time-to-digital converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001184A1 (en) 2008-02-19 2011-01-06 Francois Andrieu Method of adjusting the threshold voltage of a transistor by a buried trapping layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3557275B2 (ja) * 1995-03-29 2004-08-25 株式会社ルネサステクノロジ 半導体集積回路装置及びマイクロコンピュータ
US6214675B1 (en) * 1999-02-08 2001-04-10 Lucent Technologies Inc. Method for fabricating a merged integrated circuit device
US6934200B2 (en) * 2001-03-12 2005-08-23 Indian Institute Of Science Yield and speed enhancement of semiconductor integrated circuits using post fabrication transistor mismatch compensation circuitry
JP4090231B2 (ja) * 2001-11-01 2008-05-28 株式会社ルネサステクノロジ 半導体集積回路装置
US7220990B2 (en) * 2003-08-25 2007-05-22 Tau-Metrix, Inc. Technique for evaluating a fabrication of a die and wafer
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
US8859302B2 (en) * 2011-02-28 2014-10-14 International Business Machines Corporation Structure and method for adjusting threshold voltage of the array of transistors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110001184A1 (en) 2008-02-19 2011-01-06 Francois Andrieu Method of adjusting the threshold voltage of a transistor by a buried trapping layer

Also Published As

Publication number Publication date
GB201320890D0 (en) 2014-01-08
TW201423762A (zh) 2014-06-16
GB2509827A (en) 2014-07-16
KR20140073414A (ko) 2014-06-16
TWI622059B (zh) 2018-04-21
US8717084B1 (en) 2014-05-06
GB2509827B (en) 2019-08-07

Similar Documents

Publication Publication Date Title
TWI480714B (zh) Voltage regulator
US8061895B2 (en) Semiconductor device
EP3411952B1 (en) Input/output (i/o) driver implementing dynamic gate biasing of buffer transistors
US8299831B2 (en) Semiconductor device
US9746501B1 (en) Apparatus for voltage detection in an integrated circuit
US10141924B2 (en) Semiconductor circuit, voltage detection circuit, and voltage determination circuit
KR20100047226A (ko) 저전력을 제공하는 바이어스 발생기, 셀프 바이어스된 지연 소자 및 지연 라인
US9374072B2 (en) Post fabrication tuning of an integrated circuit
US9251890B1 (en) Bias temperature instability state detection and correction
US5703496A (en) Method and apparatus for limiting the slew rate of output drivers by selectively programming the threshold voltage of flash cells connected thereto
KR102102215B1 (ko) 집적회로의 제조후 조정
TW200541205A (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
KR100791075B1 (ko) 파워 업 리셋 회로 및 이를 구비한 반도체 장치
JP2011103607A (ja) 入力回路
KR100920840B1 (ko) 반도체 메모리 장치의 버퍼링 회로
US8203371B2 (en) Semiconductor integrated circuit and method for determining delay amount using the same
US7466601B2 (en) Output driver
KR100529387B1 (ko) 반도체 소자 내 트랜지스터의 스큐 검출 회로 및 방법
JP5119072B2 (ja) 半導体集積回路装置
US7521973B1 (en) Clock-skew tuning apparatus and method
KR100574498B1 (ko) 반도체 장치의 초기화 회로
JPH10199256A (ja) 信号変化検出回路
KR100631168B1 (ko) 센스앰프 구동회로 및 이를 구비하는 반도체 메모리 소자
US8504961B2 (en) Integrated circuit with timing adjustment mechanism
KR20140082195A (ko) 누설 전류 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant