JP5119072B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP5119072B2 JP5119072B2 JP2008187452A JP2008187452A JP5119072B2 JP 5119072 B2 JP5119072 B2 JP 5119072B2 JP 2008187452 A JP2008187452 A JP 2008187452A JP 2008187452 A JP2008187452 A JP 2008187452A JP 5119072 B2 JP5119072 B2 JP 5119072B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor integrated
- integrated circuit
- current source
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は本発明の実施の形態1による半導体集積回路装置において、レギュレータ回路の概略構成を示す概念図、図2はREG制御回路の構成例を示す回路図、図3はREG(レギュレータ)の構成例を示す回路図、図4はREG制御回路及びREGの詳細な構成例を示す回路図、図5は判定回路内の増幅器(amp11)の構成例を示す図、図6はREG内の増幅器(amp21)の構成例を示す図、図7はレギュレータ回路の動作例を示す波形図である。
図8は、本発明の実施の形態2による半導体集積回路装置において、電流源IREF−1の他の構成例を示す回路図である。
図9は、本発明の実施の形態3による半導体集積回路装置において、電流源IREF−1の他の構成例を示す回路図である。
図10は、本発明の実施の形態4による半導体集積回路装置において、電流源IREF−1の他の構成例を示す回路図である。
図11は、本発明の実施の形態5による半導体集積回路装置において、電流源IREF−2の他の構成例を示す回路図である。
102 基準電圧発生回路(BGR)
103 パワーオンリセット回路(POR)
104 演算回路(CPU)
105 REG制御回路
106 REG回路
107 判定回路
amp11〜amp71 増幅器
IREF−1,IREF−1a,IREF−1b,IREF−1c,IREF−2,IREF−2a,IREF−3 電流源
mn11〜mn94,mp11〜mp95,Bip61〜63 トランジスタ
net1〜net61 ノード
NOR11 NORゲート
R11〜R91 抵抗
sw1〜sw2 スイッチ
VDD 内部電圧
Vcc 電源電圧
Claims (7)
- レギュレータ回路を有する半導体集積回路装置であって、
前記レギュレータ回路は、
外部電源電圧が供給され、電源投入時に目標電流を超えずに目標電流に到達する第1電流源と、
バンドギャップリファレンス回路で生成された電圧が供給され、前記第1電流源より電源投入時の起動が遅く出力電流が目標電流を超えてから目標電流に到達し、目標電流に対する精度が前記第1電流源より高い第2電流源と、前記第1及び第2電流源で生成された電流が流れる制御回路と、を備え、
前記レギュレータ回路の起動時に、まず、前記第1電流源により前記制御回路が制御され、次に、前記第1電流源から前記第2電流源に切り替えられ、前記第2電流源により前記制御回路が制御されることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記レギュレータ回路から出力される電圧が目標電圧に到達した後に、突入電流制限モードからレギュレータ動作モードに切り替えられることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記制御回路は、
突入電流を制限するための信号を生成する回路であることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記第1電流源は、
複数のトランジスタを直列接続することにより構成されることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記第1電流源は、
抵抗により構成されることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記第1電流源は、
ワイドラー型電流源であることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記第1電流源は、
パワーオンリセット回路で生成した信号が供給されることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008187452A JP5119072B2 (ja) | 2008-07-18 | 2008-07-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008187452A JP5119072B2 (ja) | 2008-07-18 | 2008-07-18 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010026793A JP2010026793A (ja) | 2010-02-04 |
JP5119072B2 true JP5119072B2 (ja) | 2013-01-16 |
Family
ID=41732573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008187452A Expired - Fee Related JP5119072B2 (ja) | 2008-07-18 | 2008-07-18 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5119072B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5676340B2 (ja) * | 2011-03-30 | 2015-02-25 | セイコーインスツル株式会社 | ボルテージレギュレータ |
CN116520926B (zh) * | 2023-03-21 | 2023-12-22 | 辰芯半导体(深圳)有限公司 | 低功耗的带隙基准电路、芯片及电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659760A (ja) * | 1992-08-08 | 1994-03-04 | Nissan Motor Co Ltd | 定電圧源回路 |
JP2003029853A (ja) * | 2001-07-16 | 2003-01-31 | Mitsubishi Electric Corp | シリーズレギュレータ |
JP2004015423A (ja) * | 2002-06-06 | 2004-01-15 | Mitsubishi Electric Corp | 定電流発生回路 |
JP4522299B2 (ja) * | 2005-03-29 | 2010-08-11 | 富士通セミコンダクター株式会社 | 定電流回路 |
JP4948846B2 (ja) * | 2006-02-08 | 2012-06-06 | 株式会社東芝 | 突入電流抑制回路を備えた電源装置 |
-
2008
- 2008-07-18 JP JP2008187452A patent/JP5119072B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010026793A (ja) | 2010-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100614645B1 (ko) | 파워-온 리셋회로 | |
JPH1014099A (ja) | 過電流検出回路 | |
KR100219501B1 (ko) | 파워 온 리셋 회로 | |
JP2008015925A (ja) | 基準電圧発生回路 | |
CN112527042B (zh) | 衬底偏压产生电路 | |
US6429705B1 (en) | Resetting circuit independent of a transistor's threshold | |
JP2010191619A (ja) | ボルテージレギュレータ | |
KR100605594B1 (ko) | 파워업신호 발생 장치 | |
CN112673572A (zh) | 上电复位电路 | |
JP2003058263A (ja) | 半導体集積回路及びそれを用いた基準電圧発生回路 | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
JP5119072B2 (ja) | 半導体集積回路装置 | |
TWI641224B (zh) | 電壓檢測電路 | |
JP4109998B2 (ja) | スイッチングポイント感知回路及びそれを用いた半導体装置 | |
JP2008181451A (ja) | 定電流回路 | |
US7576575B2 (en) | Reset signal generator in semiconductor device | |
JP5805380B2 (ja) | 半導体集積装置における遅延回路及びインバータ | |
JP4245309B2 (ja) | 発振回路 | |
KR20080060374A (ko) | 반도체 소자의 파워업 회로 | |
KR100550795B1 (ko) | 파워 업 회로 | |
JP5888954B2 (ja) | 電圧検出回路 | |
KR100554840B1 (ko) | 파워 업 신호 발생 회로 | |
US6859090B2 (en) | Buried fuse reading device | |
JP5815433B2 (ja) | 増幅器及び半導体装置 | |
KR20040031861A (ko) | 파워-온 리셋 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |