KR20140082195A - 누설 전류 테스트 회로 - Google Patents

누설 전류 테스트 회로 Download PDF

Info

Publication number
KR20140082195A
KR20140082195A KR1020120151782A KR20120151782A KR20140082195A KR 20140082195 A KR20140082195 A KR 20140082195A KR 1020120151782 A KR1020120151782 A KR 1020120151782A KR 20120151782 A KR20120151782 A KR 20120151782A KR 20140082195 A KR20140082195 A KR 20140082195A
Authority
KR
South Korea
Prior art keywords
switching
control signal
current path
response
voltage
Prior art date
Application number
KR1020120151782A
Other languages
English (en)
Inventor
유민주
유정택
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120151782A priority Critical patent/KR20140082195A/ko
Publication of KR20140082195A publication Critical patent/KR20140082195A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 기술은 전류 소오스; 및 상기 전류 소오스에서 패드에 이르는 전류 패스를 활성화 또는 비 활성화시키도록 구성된 스위칭부를 포함하며, 상기 스위칭부의 임계전압이 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성된다.

Description

누설 전류 테스트 회로{LEAKAGE CURRENT TEST CIRCUIT}
본 발명은 반도체 회로에 관한 것으로서, 특히 누설 전류 테스트 회로에 관한 것이다.
반도체 회로는 대용량 고속 처리 요구의 증가에 따라 핀(Pin)의 개수가 증가하고 있다.
따라서 핀 누설 전류를 셀프 테스트 즉, 반도체 회로 내부에서 테스트할 수 있는 누설 전류 테스트 회로가 사용되고 있다.
도 1은 종래의 기술의 일예에 따른 누설 전류 테스트 회로(1)의 회로도이다.
도 1에 도시된 바와 같이, 종래의 기술에 따른 AC 타입 누설 전류 테스트 회로(1)는 트리 스테이트 출력 드라이버(11)를 통해 패드(Pad)를 드라이빙하여 정해진 시간 동안 패드를 플로팅(Floating) 상태로 유지한 후, 비교기(12)를 통해 패드 전압 레벨과 기준 전압(VREF)을 비교한 결과에 따라 패스(Pass)/패일(Fail) 여부를 판단하였다.
그러나 이러한 AC 타입 누설 전류 테스트 회로(1)는 패스(Pass)/패일(Fail) 여부를 시간 차이로 결정하며, 그 시간 차이가 정해진 ntCK 이상이 되어야만 구분이 가능한 문제가 있다. 이때 tCK는 클럭의 한 주기 시간이며, n은 예를 들어, 2 이상의 자연수이다.
따라서 이러한 시간 한계를 극복하기 위하여 DC 타입 누설 전류 테스트 회로가 사용되고 있다.
도 2는 종래의 기술의 다른 예에 따른 누설 전류 테스트 회로(2)의 회로도이다.
종래의 DC 타입 누설 전류 테스트 회로의 한 예로서, ITC 2004에 소개된 "I/O Self-leakage test"가 있다.
도 2는 ITC 2004에 소개된 "I/O Self-leakage test"의 누설 전류 테스트를 위한 회로 구성을 도시한 것이다.
도 2에 도시된 바와 같이, 종래의 기술에 따른 DC 타입 누설 전류 테스트 회로(2)는 제 1 전류 소오스(21), 제 1 스위칭부(22), 제 2 전류 소오스(23) 및 제 2 스위칭부(24)를 포함한다.
제 1 전류 소오스(21)는 복수 예를 들어, 3개의 PMOS 트랜지스터(P1 - P3)를 포함한다.
제 1 스위칭부(22) 및 제 2 스위칭부(24)는 각각 트랜스미션 게이트로 구성된다.
제 2 전류 소오스(23)는 복수 예를 들어, 3개의 NMOS 트랜지스터(N1 - N3)를 포함한다.
전원단(VDD)과 노드(NA) 사이에 제 1 전류 소오스(21)와 제 1 스위칭부(22)가 연결된다.
노드(NA)와 접지단 사이에 제 2 스위칭부(24)와 제 2 전류 소오스(23)가 연결된다.
노드(NA)가 패드(PAD)와 연결되고, 패드(PAD)는 핀(Pin)과 연결된다.
상술한 종래 기술은 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)가 활성화되고, 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)가 비 활성화됨에 따라 전원단(VDD)에서 패드에 이르는 제 1 전류 패스가 형성된다.
이때 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl) 중에서 어느 하나가 활성화된다.
한편, 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)가 활성화되고, 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)가 비 활성화됨에 따라 패드에서 접지단(VSS)에 이르는 제 2 전류 패스가 형성된다.
이때 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl) 중에서 어느 하나가 활성화된다.
상술한 종래 기술은 제 1 스위칭부(22)를 활성화시키고, 제 2 스위칭부(24)를 비 활성화시킨다.
이때 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl) 중에서 어느 하나가 활성화됨에 따라 설정된 제 1 전류 소오스(21)의 저항값과 핀(Pin)의 저항값이 동일하다는 가정하면, 제 1 전류 패스에 의한 노드(NA)의 전압은 VDD/2가 되어야 한다.
그러나 핀(Pin)에 의한 누설 전류가 발생하는 경우, 노드(NA)의 전압은 VDD/2보다 낮아지게 되므로 이를 이용하여 핀(Pin)에 의한 누설 전류 발생 여부를 테스트할 수 있다.
그러나 상술한 종래 기술은 핀(Pin)에 의한 누설 전류 이외의 전류 누설 패스가 존재할 수 있다. 즉, 비 활성화된 제 2 스위칭부(24)에 의한 제 2 전류 패스의 누설 전류가 발생할 수 있으며, 결국 테스트가 정확히 이루어지지 못하게 된다.
본 발명의 실시예는 정확한 누설 전류 테스트가 가능하도록 한 누설 전류 테스트 회로를 제공한다.
본 발명의 실시예는 전류 소오스; 및 상기 전류 소오스에서 패드에 이르는 전류 패스를 활성화 또는 비 활성화시키도록 구성된 스위칭부를 포함하며, 상기 스위칭부의 임계전압이 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성될 수 있다.
본 발명의 실시예는 제 1 저항 제어 신호에 응답하여 정해진 저항값을 갖도록 구성된 제 1 전류 소오스; 제 1 스위칭 제어 신호에 응답하여 상기 제 1 전류 소오스에서 패드에 이르는 제 1 전류 패스를 활성화시키며, 상기 제 1 스위칭 제어 신호에 응답하여 자신의 임계전압이 상기 제 1 전류 패스의 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성된 제 1 스위칭부; 제 2 저항 제어 신호에 응답하여 정해진 저항값을 갖도록 구성된 제 2 전류 소오스; 및 제 2 스위칭 제어 신호에 응답하여 상기 제 2 전류 소오스에서 상기 패드에 이르는 제 2 전류 패스를 활성화시키며, 상기 제 2 스위칭 제어 신호에 응답하여 자신의 임계전압이 상기 제 2 전류 패스의 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성된 제 2 스위칭부를 포함할 수 있다.
본 발명의 실시예는 패드; 전원단과 상기 패드 사이에 연결되며, 스위칭 제어 신호에 응답하여 전원단에서 상기 패드에 이르는 전류 패스를 활성화시키도록 구성된 제 1 트랜지스터; 상기 스위칭 제어 신호에 응답하여 상기 제 1 트랜지스터의 바디 바이어스를 상기 전원단의 전압 레벨로 설정하도록 구성된 제 2 트랜지스터; 및 상기 스위칭 제어 신호에 응답하여 상기 제 1 트랜지스터의 바디 바이어스를 상기 전원단의 전압 레벨에 비해 높은 전압 레벨로 설정하도록 구성된 제 3 트랜지스터를 포함할 수 있다.
본 발명의 실시예는 전원단에서 패드에 이르는 제 1 전류 패스; 접지단에서 상기 패드에 이르는 제 2 전류 패스; 제 1 스위칭 제어 신호에 응답하여 상기 제 1 전류 패스를 활성화시키도록 구성된 제 1 스위칭부; 및 제 2 스위칭 제어 신호에 응답하여 상기 제 2 전류 패스를 활성화시키도록 구성된 제 2 스위칭부를 포함하며, 상기 제 1 전류 패스와 상기 제 2 전류 패스 중에서 어느 하나를 활성화시키는 경우, 다른 하나를 비 활성화시키고, 상기 제 1 스위칭부의 임계전압과 상기 제 2 스위칭부의 임계전압을 서로 다르게 설정하도록 구성될 수 있다.
본 기술은 누설 전류 테스트 성능을 향상시킬 수 있다.
도 1은 종래의 기술의 일예에 따른 누설 전류 테스트 회로(1)의 회로도,
도 2는 종래의 기술의 다른 예에 따른 누설 전류 테스트 회로(2)의 회로도,
도 3은 본 발명의 실시예에 따른 누설 전류 테스트 회로(100)의 블록도,
도 4는 도 3의 누설 전류 테스트 블록(200)의 회로도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 누설 전류 테스트 회로(100)의 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 누설 전류 테스트 회로(100)는 테스트 제어부(900) 및 누설 전류 테스트 블록(200)를 포함한다.
테스트 제어부(900)는 제 1 스위칭 제어 신호 세트(Pleakb, Pleak), 제 2 스위칭 제어 신호 세트(Nleakb, Nleak), 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl) 및 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl)를 생성하도록 구성된다.
누설 전류 테스트 블록(200)은 패드(PAD)와 연결되고, 패드(PAD)는 핀(Pin)과 연결된다.
누설 전류 테스트 블록(200)은 제 1 스위칭 제어 신호 세트(Pleakb, Pleak), 제 2 스위칭 제어 신호 세트(Nleakb, Nleak), 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl) 및 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl)에 따라 핀(Pin)의 누설전류를 테스트하여 테스트 결과 신호(DET)를 생성하도록 구성된다.
테스트 제어부(900)는 누설 전류 테스트 블록(200)의 제 1 전류 패스를 활성화시킴과 동시에 제 2 전류 패스를 비 활성화시키고, 제 2 전류 패스를 활성화시킴과 동시에 제 1 전류 패스를 비 활성화시키기 위한 제 1 스위칭 제어 신호 세트(Pleakb, Pleak) 및 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)를 생성하도록 구성된다.
도 4는 도 3의 누설 전류 테스트 블록(200)의 회로도이다.
도 4에 도시된 바와 같이, 누설 전류 테스트 블록(200)은 제 1 전류 소오스(400), 제 1 스위칭부(500), 제 2 전류 소오스(600), 제 2 스위칭부(700) 및 비교기(800)를 포함한다.
제 1 전류 소오스(400)는 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl)에 응답하여 핀(Pin) 설계시 목표 저항값과 동일한 저항 값을 갖도록 구성된다.
제 1 전류 소오스(400)는 전원단(VDD)과 노드(NC) 사이에 연결된다.
제 1 전류 소오스(400)는 복수의 피모스(PMOS) 트랜지스터(410 - 430)를 포함한다.
복수의 피모스(PMOS) 트랜지스터(410 - 430)는 소오스가 전원단(VDD)과 공통 연결되고, 드레인이 노드(NC)와 공통 연결되며, 게이트에는 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl)가 입력된다.
제 1 전류 소오스(400)의 복수의 트랜지스터(410 - 430) 중에서 핀(Pin) 설계시 목표 저항값과 동일한 저항 값을 갖는 트랜지스터가 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl)에 응답하여 턴 온 된다.
제 1 스위칭부(500)는 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)에 응답하여 활성화 상태와 비 활성화 상태의 임계전압이 서로 다르게 설정되도록 구성된다.
제 1 스위칭부(500)는 노드(NC)와 노드(NB) 사이에 연결된다.
제 1 스위칭부(500)는 트랜지스터 쌍(510, 520)으로 이루어진 트랜스미션 게이트, 제 1 및 제 2 바디 바이어스(Body Bias) 조정부(530, 540)를 포함한다.
트랜지스터 쌍(510, 520)은 소오스가 노드(NC)에 공통 연결되고, 드레인이 노드(NB)에 공통 연결되며, 게이트에 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)를 입력 받는다.
제 1 바디 바이어스 조정부(530)는 트랜지스터 쌍(510, 520) 중에서 피모스 트랜지스터(510)의 바디 바이어스 전압을 조정하도록 구성된다.
제 1 바디 바이어스 조정부(530)는 복수의 트랜지스터(531, 532)를 포함한다.
트랜지스터(531)는 제 1 스위칭 제어 신호(Pleakb)에 응답하여 트랜지스터(510)의 벌크 단자에 전원단(VDD)의 레벨을 바디 바이어스로서 인가하도록 구성된다.
트랜지스터(532)는 제 1 스위칭 제어 신호(Pleak)에 응답하여 트랜지스터(510)의 벌크 단자에 전원단(VDD)의 레벨에 비해 높은 레벨 즉, 펌핑전압(VPP)을 바디 바이어스로서 인가하도록 구성된다.
제 2 바디 바이어스 조정부(540)는 트랜지스터 쌍(510, 520) 중에서 엔모스 트랜지스터(520)의 바디 바이어스 전압을 조정하도록 구성된다.
제 2 바디 바이어스 조정부(540)는 복수의 트랜지스터(541, 542)를 포함한다.
트랜지스터(541)는 제 1 스위칭 제어 신호(Pleak)에 응답하여 트랜지스터(520)의 벌크 단자에 접지단(VSS)의 레벨을 바디 바이어스로서 인가하도록 구성된다.
트랜지스터(542)는 제 1 스위칭 제어 신호(Pleakb)에 응답하여 트랜지스터(510)의 벌크 단자에 접지단(VSS)의 레벨에 비해 낮은 레벨 즉, 펌핑전압(VBB)을 바디 바이어스로서 인가하도록 구성된다.
제 1 및 제 2 바디 바이어스 조정부(530, 540)가 바디 바이어스 레벨을 조정함에 따라 해당 트랜지스터의 문턱 전압이 조정되고, 결국, 제 1 스위칭부(500)의 활성화 상태와 비 활성화 상태의 임계전압이 서로 다르게 설정된다.
제 2 전류 소오스(600)는 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl)에 응답하여 핀(Pin) 설계시 목표 저항값과 동일한 저항 값을 갖도록 구성된다.
제 2 전류 소오스(600)는 접지단(VSS)과 노드(ND) 사이에 연결된다.
제 2 전류 소오스(600)는 복수의 피모스(PMOS) 트랜지스터(610 - 630)를 포함한다.
복수의 피모스(PMOS) 트랜지스터(610 - 630)는 소오스가 접지단(VSS)과 공통 연결되고, 드레인이 노드(ND)와 공통 연결되며, 게이트에는 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl)가 입력된다.
제 2 전류 소오스(600)의 복수의 트랜지스터(610 - 630) 중에서 핀(Pin) 설계시 목표 저항값과 동일한 저항 값을 갖는 트랜지스터가 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl)에 응답하여 턴 온 된다.
제 2 스위칭부(700)는 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)에 응답하여 활성화 상태와 비 활성화 상태의 임계전압이 서로 다르게 설정되도록 구성된다.
제 2 스위칭부(700)는 노드(ND)와 노드(NB) 사이에 연결된다.
제 2 스위칭부(700)는 트랜지스터 쌍(710, 720)으로 이루어진 트랜스미션 게이트, 제 3 및 제 4 바디 바이어스(Body Bias) 조정부(730, 740)를 포함한다.
트랜지스터 쌍(710, 720)은 소오스가 노드(ND)에 공통 연결되고, 드레인이 노드(NB)에 공통 연결되며, 게이트에 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)를 입력 받는다.
제 3 바디 바이어스 조정부(730)는 트랜지스터 쌍(710, 720) 중에서 피모스 트랜지스터(710)의 바디 바이어스 전압을 조정하도록 구성된다.
제 1 바디 바이어스 조정부(730)는 복수의 트랜지스터(731, 732)를 포함한다.
트랜지스터(731)는 제 2 스위칭 제어 신호(Nleakb)에 응답하여 트랜지스터(710)의 벌크 단자에 전원단(VDD)의 레벨을 바디 바이어스로서 인가하도록 구성된다.
트랜지스터(732)는 제 2 스위칭 제어 신호(Nleak)에 응답하여 트랜지스터(710)의 벌크 단자에 전원단(VDD)의 레벨에 비해 높은 레벨 즉, 펌핑전압(VPP)을 바디 바이어스로서 인가하도록 구성된다.
제 4 바디 바이어스 조정부(740)는 트랜지스터 쌍(710, 720) 중에서 엔모스 트랜지스터(720)의 바디 바이어스 전압을 조정하도록 구성된다.
제 4 바디 바이어스 조정부(740)는 복수의 트랜지스터(741, 742)를 포함한다.
트랜지스터(741)는 제 2 스위칭 제어 신호(Nleak)에 응답하여 트랜지스터(720)의 벌크 단자에 접지단(VSS)의 레벨을 바디 바이어스로서 인가하도록 구성된다.
트랜지스터(742)는 제 2 스위칭 제어 신호(Nleakb)에 응답하여 트랜지스터(710)의 벌크 단자에 접지단(VSS)의 레벨에 비해 낮은 레벨 즉, 펌핑전압(VBB)을 바디 바이어스로서 인가하도록 구성된다.
제 3 및 제 4 바디 바이어스 조정부(730, 740)가 바디 바이어스 레벨을 조정함에 따라 해당 트랜지스터의 문턱 전압이 조정되고, 결국, 제 2 스위칭부(700)의 활성화 상태와 비 활성화 상태의 임계전압이 서로 다르게 설정된다.
비교기(800)는 패드(PAD)에 인가되는 전압 즉, 노드(NB)의 전압과 기준 전압(VREF)을 비교하여 테스트 결과 신호(DET)를 출력하도록 구성된다.
이때 전원단(VDD)에서, 제 1 전류 소오스(400) 및 제 1 스위칭부(500)를 경유하여 패드(PAD)에 이르는 전류 패스가 제 1 전류 패스이다.
그리고 접지단(VSS)에서 제 2 전류 소오스(600) 및 제 2 스위칭부(700)를 경유하여 패드(PAD)에 이르는 전류 패스가 제 2 전류 패스이다.
이와 같이 구성된 본 발명의 실시예의 누설 전류 테스트 동작을 설명하면 다음과 같다.
제 1 전류 패스에 따른 핀 누설 전류를 테스트하는 경우,
테스트 제어부(900)는 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)를 활성화시키고, 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)는 비 활성화시킨다.
따라서 제 1 전류 패스는 활성화되고, 제 2 전류 패스는 비 활성화된다.
또한 테스트 제어부(900)는 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl) 중에서 하나를 활성화시키고, 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl)는 모두 비 활성화시킨다.
도 4를 참조하면, 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)가 활성화되었으므로 제 1 스위칭부(500)의 트랜지스터 쌍(510, 520)의 바디 바이어스는 각각 전원단(VDD) 레벨과 접지단(VSS) 레벨로 설정된다.
즉, Pleakb = L, Pleak = H 이므로 트랜지스터(531)가 턴 온 되어 트랜지스터 (510)의 벌크 단자에 전원단(VDD) 레벨의 바디 바이어스를 인가하고, 트랜지스터(541)가 턴 온 되어 트랜지스터(520)의 벌크 단자에 접지단(VSS) 레벨의 바디 바이어스를 인가한다.
한편, 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)가 비 활성화되었으므로 제 2 스위칭부(700)의 트랜지스터 쌍(710, 720)의 바디 바이어스는 각각 전원단(VDD)에 비해 높은 펌핑 전압(VPP) 레벨과 접지단(VSS)에 비해 낮은 펌핑 전압(VBB) 레벨로 설정된다.
이때 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl) 중에서 어느 하나가 활성화됨에 따라 설정된 제 1 전류 소오스(400)의 저항값이 핀(Pin)의 저항값과 동일하게 설정된다.
또한 제 2 스위칭부(700)의 트랜지스터 쌍(710, 720)의 바디 바이어스를 각각 전원단(VDD)에 비해 높은 펌핑 전압(VPP) 레벨과 접지단(VSS)에 비해 낮은 펌핑 전압(VBB) 레벨로 설정하였으므로, 제 1 전류 패스를 통한 누설 전류 테스트 과정에서 제 2 전류 패스를 통한 전류 누설이 방지된다.
따라서 제 1 전류 패스에 의한 노드(NB)의 전압은 VDD/2가 되어야 한다.
그러나 핀(Pin)에 의한 누설 전류가 발생하는 경우, 노드(NB)의 전압은 VDD/2보다 낮아지게 되므로 비교기(800)를 통해 핀(Pin)에 의한 누설 전류 발생 여부를 정확하게 테스트할 수 있다.
한편, 제 2 전류 패스에 따른 핀 누설 전류를 테스트하는 경우,
테스트 제어부(900)는 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)를 활성화시키고, 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)를 비 활성화시킨다.
따라서 제 2 전류 패스는 활성화되고, 제 1 전류 패스는 비 활성화된다.
또한 테스트 제어부(900)는 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl) 중에서 하나를 활성화시키고, 제 1 저항 제어신호 세트(Rleakph, Rleakpm, Rleakpl)는 모두 비 활성화시킨다.
도 4를 참조하면, 제 2 스위칭 제어 신호 세트(Nleakb, Nleak)가 활성화되었으므로 제 2 스위칭부(700)의 트랜지스터 쌍(710, 720)의 바디 바이어스는 각각 전원단(VDD) 레벨과 접지단(VSS) 레벨로 설정된다.
즉, Nleakb = L, Nleak = H 이므로 트랜지스터(731)가 턴 온 되어 트랜지스터 (710)의 벌크 단자에 전원단(VDD) 레벨의 바디 바이어스를 인가하고, 트랜지스터(741)가 턴 온 되어 트랜지스터(720)의 벌크 단자에 접지단(VSS) 레벨의 바디 바이어스를 인가한다.
한편, 제 1 스위칭 제어 신호 세트(Pleakb, Pleak)가 비 활성화되었으므로 제 1 스위칭부(500)의 트랜지스터 쌍(510, 520)의 바디 바이어스는 각각 전원단(VDD)에 비해 높은 펌핑 전압(VPP) 레벨과 접지단(VSS)에 비해 낮은 펌핑 전압(VBB) 레벨로 설정된다.
이때 제 2 저항 제어신호 세트(Rleaknh, Rleaknm, Rleaknl) 중에서 어느 하나가 활성화됨에 따라 설정된 제 2 전류 소오스(600)의 저항값이 핀(Pin)의 저항값과 동일하게 설정된다.
또한 제 1 스위칭부(500)의 트랜지스터 쌍(510, 520)의 바디 바이어스를 각각 전원단(VDD)에 비해 높은 펌핑 전압(VPP) 레벨과 접지단(VSS)에 비해 낮은 펌핑 전압(VBB) 레벨로 설정하였으므로, 제 2 전류 패스를 통한 누설 전류 테스트 과정에서 제 1 전류 패스를 통한 전류 누설이 방지된다.
따라서 제 2 전류 패스에 의한 노드(NB)의 전압은 VDD/2가 되어야 한다.
그러나 핀(Pin)에 의한 누설 전류가 발생하는 경우, 노드(NB)의 전압은 VDD/2보다 낮아지게 되므로 비교기(800)를 통해 핀(Pin)에 의한 누설 전류 발생 여부를 정확하게 테스트할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (26)

  1. 전류 소오스; 및
    상기 전류 소오스에서 패드에 이르는 전류 패스를 활성화 또는 비 활성화시키도록 구성된 스위칭부를 포함하며,
    상기 스위칭부의 임계전압이 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성되는 누설 전류 테스트 회로.
  2. 제 1 항에 있어서,
    상기 전류 소오스는
    전원단과 상기 스위칭부 사이에 연결되며, 턴 온 저항값이 서로 다른 복수의 스위칭 소자를 포함하는 누설 전류 테스트 회로.
  3. 제 1 항에 있어서,
    상기 스위칭부는
    스위칭 제어 신호에 응답하여 상기 임계전압이 상기 활성화 상태에 비해 상기 비 활성화 상태에서 더 높게 설정되도록 구성되는 누설 전류 테스트 회로.
  4. 제 1 항에 있어서,
    상기 스위칭부는
    스위칭 제어 신호에 응답하여 상기 전류 패스를 활성화시키도록 구성된 스위칭 소자를 포함하며,
    상기 스위칭 소자의 바디 바이어스 전압을 조정함으로써 상기 임계전압이 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성되는 누설 전류 테스트 회로.
  5. 제 1 항에 있어서,
    상기 스위칭부는
    스위칭 제어 신호에 응답하여 활성화되도록 구성된 제 1 스위칭 소자,
    상기 스위칭 제어 신호에 응답하여 상기 제 1 스위칭 소자의 바디 바이어스 전압을 제 1 전압 레벨로 설정하도록 구성된 제 2 스위칭 소자, 및
    상기 스위칭 제어 신호에 응답하여 상기 제 1 스위칭 소자의 바디 바이어스 전압을 상기 제 1 전압 레벨에 비해 높은 제 2 전압 레벨로 설정하도록 구성된 제 3 스위칭 소자를 포함하는 누설 전류 테스트 회로.
  6. 제 1 항에 있어서,
    상기 패드의 전압을 기준 전압과 비교하여 테스트 결과 신호를 출력하도록 구성된 비교기를 더 포함하는 누설 전류 테스트 회로.
  7. 제 1 저항 제어 신호에 응답하여 정해진 저항값을 갖도록 구성된 제 1 전류 소오스;
    제 1 스위칭 제어 신호에 응답하여 상기 제 1 전류 소오스에서 패드에 이르는 제 1 전류 패스를 활성화시키며, 상기 제 1 스위칭 제어 신호에 응답하여 자신의 임계전압이 상기 제 1 전류 패스의 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성된 제 1 스위칭부;
    제 2 저항 제어 신호에 응답하여 정해진 저항값을 갖도록 구성된 제 2 전류 소오스; 및
    제 2 스위칭 제어 신호에 응답하여 상기 제 2 전류 소오스에서 상기 패드에 이르는 제 2 전류 패스를 활성화시키며, 상기 제 2 스위칭 제어 신호에 응답하여 자신의 임계전압이 상기 제 2 전류 패스의 활성화 상태와 비 활성화 상태에서 서로 다르게 설정되도록 구성된 제 2 스위칭부를 포함하는 누설 전류 테스트 회로.
  8. 제 7 항에 있어서,
    상기 제 1 전류 소오스는
    전원단과 상기 제 1 스위칭부 사이에 연결되는 누설 전류 테스트 회로.
  9. 제 7 항에 있어서,
    상기 제 2 전류 소오스는
    접지단과 상기 제 2 스위칭부 사이에 연결되는 누설 전류 테스트 회로.
  10. 제 7 항에 있어서,
    상기 제 1 스위칭부는
    상기 제 1 스위칭 제어 신호에 응답하여 자신의 임계전압이 상기 제 1 전류 패스의 활성화 상태에 비해 상기 제 1 전류 패스의 비 활성화 상태에서 더 높게 설정되도록 구성되는 누설 전류 테스트 회로.
  11. 제 7 항에 있어서,
    상기 제 2 스위칭부는
    상기 제 2 스위칭 제어 신호에 응답하여 자신의 임계전압이 상기 제 2 전류 패스의 활성화 상태에 비해 상기 제 2 전류 패스의 비 활성화 상태에서 더 높게 설정되도록 구성되는 누설 전류 테스트 회로.
  12. 제 7 항에 있어서,
    상기 제 1 스위칭부는
    상기 제 1 스위칭 제어 신호에 응답하여 상기 제 1 전류 패스를 활성화시키도록 구성된 스위칭 소자를 포함하며,
    상기 스위칭 소자의 바디 바이어스 전압을 조정함으로써 자신의 임계전압이 상기 제 1 전류 패스의 활성화 상태에 비해 상기 제 1 전류 패스의 비 활성화 상태에서 더 높게 설정되도록 구성되는 누설 전류 테스트 회로.
  13. 제 7 항에 있어서,
    상기 제 2 스위칭부는
    상기 제 2 스위칭 제어 신호에 응답하여 상기 제 2 전류 패스를 활성화시키도록 구성된 스위칭 소자를 포함하며,
    상기 스위칭 소자의 바디 바이어스 전압을 조정함으로써 자신의 임계전압이 상기 제 2 전류 패스의 활성화 상태에 비해 상기 제 2 전류 패스의 비 활성화 상태에서 더 높게 설정되도록 구성되는 누설 전류 테스트 회로.
  14. 제 7 항에 있어서,
    상기 제 1 스위칭부는
    상기 제 1 스위칭 제어 신호에 응답하여 활성화되도록 구성된 제 1 스위칭 소자,
    상기 제 1 스위칭 제어 신호에 응답하여 상기 제 1 스위칭 소자의 바디 바이어스 전압을 제 1 전압 레벨로 설정하도록 구성된 제 2 스위칭 소자, 및
    상기 제 1 스위칭 제어 신호에 응답하여 상기 제 1 스위칭 소자의 바디 바이어스 전압을 상기 제 1 전압 레벨에 비해 높은 제 2 전압 레벨로 설정하도록 구성된 제 3 스위칭 소자를 포함하는 누설 전류 테스트 회로.
  15. 제 7 항에 있어서,
    상기 제 2 스위칭부는
    상기 제 2 스위칭 제어 신호에 응답하여 활성화되도록 구성된 제 1 스위칭 소자,
    상기 제 2 스위칭 제어 신호에 응답하여 상기 제 1 스위칭 소자의 바디 바이어스 전압을 제 1 전압 레벨로 설정하도록 구성된 제 2 스위칭 소자, 및
    상기 제 2 스위칭 제어 신호에 응답하여 상기 제 1 스위칭 소자의 바디 바이어스 전압을 상기 제 1 전압 레벨에 비해 높은 제 2 전압 레벨로 설정하도록 구성된 제 3 스위칭 소자를 포함하는 누설 전류 테스트 회로.
  16. 제 7 항에 있어서,
    상기 패드의 전압을 기준 전압과 비교하여 테스트 결과 신호를 출력하도록 구성된 비교기를 더 포함하는 누설 전류 테스트 회로.
  17. 제 7 항에 있어서,
    상기 패드는 핀(Pin)과 연결되며,
    상기 제 1 전류 소오스의 저항값은
    상기 제 1 저항 제어 신호에 응답하여 상기 핀의 설계시 목표 저항값과 동일한 값을 갖도록 설정되는 누설 전류 테스트 회로.
  18. 제 7 항에 있어서,
    상기 패드는 핀(Pin)과 연결되며,
    상기 제 2 전류 소오스의 저항값은
    상기 제 2 저항 제어 신호에 응답하여 상기 핀의 설계시 목표 저항값과 동일한 값을 갖도록 설정되는 누설 전류 테스트 회로.
  19. 패드;
    전원단과 상기 패드 사이에 연결되며, 스위칭 제어 신호에 응답하여 전원단에서 상기 패드에 이르는 전류 패스를 활성화시키도록 구성된 제 1 트랜지스터;
    상기 스위칭 제어 신호에 응답하여 상기 제 1 트랜지스터의 바디 바이어스를 상기 전원단의 전압 레벨로 설정하도록 구성된 제 2 트랜지스터; 및
    상기 스위칭 제어 신호에 응답하여 상기 제 1 트랜지스터의 바디 바이어스를 상기 전원단의 전압 레벨에 비해 높은 전압 레벨로 설정하도록 구성된 제 3 트랜지스터를 포함하는 누설 전류 테스트 회로.
  20. 제 19 항에 있어서,
    상기 패드의 전압을 기준 전압과 비교하여 테스트 결과 신호를 출력하도록 구성된 비교기를 더 포함하는 누설 전류 테스트 회로.
  21. 전원단에서 패드에 이르는 제 1 전류 패스;
    접지단에서 상기 패드에 이르는 제 2 전류 패스;
    제 1 스위칭 제어 신호에 응답하여 상기 제 1 전류 패스를 활성화시키도록 구성된 제 1 스위칭부; 및
    제 2 스위칭 제어 신호에 응답하여 상기 제 2 전류 패스를 활성화시키도록 구성된 제 2 스위칭부를 포함하며,
    상기 제 1 전류 패스와 상기 제 2 전류 패스 중에서 어느 하나를 활성화시키는 경우, 다른 하나를 비 활성화시키고, 상기 제 1 스위칭부의 임계전압과 상기 제 2 스위칭부의 임계전압을 서로 다르게 설정하도록 구성된 누설 전류 테스트 회로.
  22. 제 21 항에 있어서,
    상기 제 1 전류 패스와 상기 제 2 전류 패스를 각각 활성화, 비 활성화시키는 경우, 상기 제 2 스위칭부의 임계전압을 상기 제 1 스위칭부의 임계전압에 비해 높게 설정하도록 구성되는 누설 전류 테스트 회로.
  23. 제 21 항에 있어서,
    상기 제 1 스위칭부는
    상기 제 1 스위칭 제어 신호에 응답하여 상기 제 1 전류 패스를 활성화시키도록 구성된 스위칭 소자를 포함하며,
    상기 스위칭 소자의 바디 바이어스 전압을 조정함으로써 자신의 임계전압을 가변시키도록 구성되는 누설 전류 테스트 회로.
  24. 제 21 항에 있어서,
    상기 제 2 스위칭부는
    상기 제 2 스위칭 제어 신호에 응답하여 상기 제 2 전류 패스를 활성화시키도록 구성된 스위칭 소자를 포함하며,
    상기 스위칭 소자의 바디 바이어스 전압을 조정함으로써 자신의 임계전압을 가변시키도록 구성되는 누설 전류 테스트 회로.
  25. 제 21 항에 있어서,
    상기 패드의 전압을 기준 전압과 비교하여 테스트 결과 신호를 출력하도록 구성된 비교기를 더 포함하는 누설 전류 테스트 회로.
  26. 제 21 항에 있어서,
    상기 제 1 전류 패스를 활성화시킴과 동시에 상기 제 2 전류 패스를 비 활성화시키고, 상기 제 2 전류 패스를 활성화시킴과 동시에 상기 제 1 전류 패스를 비 활성화시키기 위한 상기 제 1 스위칭 제어 신호 및 상기 제 2 스위칭 제어 신호를 생성하도록 구성된 테스트 제어부를 더 포함하는 누설 전류 테스트 회로.
KR1020120151782A 2012-12-24 2012-12-24 누설 전류 테스트 회로 KR20140082195A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120151782A KR20140082195A (ko) 2012-12-24 2012-12-24 누설 전류 테스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120151782A KR20140082195A (ko) 2012-12-24 2012-12-24 누설 전류 테스트 회로

Publications (1)

Publication Number Publication Date
KR20140082195A true KR20140082195A (ko) 2014-07-02

Family

ID=51733178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151782A KR20140082195A (ko) 2012-12-24 2012-12-24 누설 전류 테스트 회로

Country Status (1)

Country Link
KR (1) KR20140082195A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791013B2 (en) 2020-12-23 2023-10-17 Samsung Electronics Co., Ltd. Storage devices and methods of operating storage devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791013B2 (en) 2020-12-23 2023-10-17 Samsung Electronics Co., Ltd. Storage devices and methods of operating storage devices

Similar Documents

Publication Publication Date Title
KR100733407B1 (ko) 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US8373485B2 (en) Voltage level shifting apparatus
US9917513B1 (en) Integrated circuit voltage regulator with adaptive current bleeder circuit
US9425795B2 (en) Circuit and method for detection and compensation of transistor mismatch
US9746501B1 (en) Apparatus for voltage detection in an integrated circuit
US9257995B2 (en) Apparatuses and methods for mitigating uneven circuit degradation of delay circuits
KR20180127776A (ko) 전원 게이팅 회로를 포함하는 반도체 장치 및 이의 리페어 방법
TWI675272B (zh) 差動電壓產生器
KR100815184B1 (ko) 반도체 소자의 파워 업 신호 생성장치
CN110010168B (zh) 半导体存储器件
KR20140082195A (ko) 누설 전류 테스트 회로
KR102445814B1 (ko) 반도체 장치
US9966119B1 (en) Reference selection circuit
US8446163B2 (en) Test circuit and test method for testing differential input circuit
KR100920840B1 (ko) 반도체 메모리 장치의 버퍼링 회로
KR100804148B1 (ko) 반도체 소자
KR100650371B1 (ko) 전압 발생 장치
KR20140002915A (ko) 전원 회로
US20110032028A1 (en) Voltage variation reducing circuit and semiconductor device using the same
JP6835573B2 (ja) 電圧調整回路、及び電圧調整方法
JP3980560B2 (ja) テスト可能なカスコード回路およびそれをテストする方法
KR102102215B1 (ko) 집적회로의 제조후 조정
KR100554840B1 (ko) 파워 업 신호 발생 회로
US20240110967A1 (en) Evaluation circuit, semiconductor device, and evaluation method
US9618562B2 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination