JP7051945B2 - 補償回路及び補償回路の製造方法 - Google Patents

補償回路及び補償回路の製造方法 Download PDF

Info

Publication number
JP7051945B2
JP7051945B2 JP2020121574A JP2020121574A JP7051945B2 JP 7051945 B2 JP7051945 B2 JP 7051945B2 JP 2020121574 A JP2020121574 A JP 2020121574A JP 2020121574 A JP2020121574 A JP 2020121574A JP 7051945 B2 JP7051945 B2 JP 7051945B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
compensated
threshold
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020121574A
Other languages
English (en)
Other versions
JP2020191644A (ja
Inventor
浩児 中野
禎子 中尾
将人 伊藤
竜一 松田
直樹 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2020121574A priority Critical patent/JP7051945B2/ja
Publication of JP2020191644A publication Critical patent/JP2020191644A/ja
Application granted granted Critical
Publication of JP7051945B2 publication Critical patent/JP7051945B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00Energy generation of nuclear origin
    • Y02E30/30Nuclear fission reactors

Landscapes

  • Monitoring And Testing Of Nuclear Reactors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

本発明は、補償回路及び補償回路の製造方法に関する。
宇宙用、原子力用の電子機器は、放射線環境下で使用されるため、高い放射線耐性が要求される。電子機器に搭載されている電子部品の中には、放射線の照射線量が高いほど、特性劣化、動作不良等を起こすものがある。そのため、専用設計された高額な電子部品の適用、スクリーニングや遮蔽、短周期での機器交換等を実施している。
放射線耐性の比較的弱い電子部品の一例である電界効果型トランジスタ(MOS-FET等)は、放射線が照射されるとゲート酸化膜に補足電荷の発生や界面準位が形成され、閾値電圧Vthが負側にシフトすることが知られている。
より詳細に説明すると、電界効果型トランジスタのゲート酸化膜に入射した放射線は電子-正孔対を生成する。電子は移動度が大きく、酸化膜中からピコ秒のオーダで掃き出される一方で、正孔は移動度が小さいため、電場の影響により確率的な捕捉-跳躍(Trap-hopping)プロセスで挙動する。電子の一部は捕捉されるが、通常、それら電子に比べ多くの正孔が主にSi/SiO2界面に捕捉(トラップ)される。そうすると、放射線の照射量に応じて、Si/SiO2界面における正の捕捉電荷が徐々に増加していき、電界効果型トランジスタの閾値電圧を負方向に変動させる。これにより、特にn型の電界効果型トランジスタは、オフ動作時(ゲート電圧=0V)にドレイン-ソース間を流れる電流(以下、「リーク電流」とも記載する。)が増加する。
なお、特許文献1には、放射線のトータルドーズ量が増加することを検出して、スイッチングトランジスタの駆動電流を制御する手段が開示されている。特許文献1によれば、放射線によりトランジスタの電流増幅率が低下しても、放射線検出用半導体とドライブ電流制御素子により、トランジスタのドライブ電流を増加させて正常なスイッチング動作させる。
特開平10-300859号公報
上記特許文献1に係る構成は、トランジスタが電流駆動型のバイポーラトランジスタに対しては有効であるが、電圧駆動型の電界効果型トランジスタに対しては適用できない。
本発明の目的は、放射線環境下で動作する電界効果型トランジスタの動作信頼性を向上させることが可能な補償回路及び補償回路の製造方法を提供することにある。
本発明の一態様によれば、補償回路は、ゲート端子に入力される駆動信号に応じて動作する電界効果型トランジスタである補償対象トランジスタについての補償回路であって、外部から照射される放射線に起因して生じる前記補償対象トランジスタにおける閾値電圧の負方向への変動の度合いを検出する閾値変動検出部と、検出された前記閾値電圧の負方向への変動の度合いに応じて、前記補償対象トランジスタのオフ動作時に入力される前記駆動信号の電圧レベルを低下させるゲート電圧調整部と、を備える。
また、本発明の一態様によれば、前記閾値変動検出部は、電界効果型トランジスタである参照トランジスタで構成され、前記ゲート電圧調整部は、前記駆動信号の出力源と、所定の負電圧源との間において、抵抗素子と前記参照トランジスタとが直列に接続されてなる分圧回路を有し、当該分圧回路の出力電圧が前記補償対象トランジスタの前記ゲート端子に入力される。
また、本発明の一態様によれば、上述の補償回路は、前記駆動信号の出力源から前記ゲート端子にかけて順方向接続されたダイオード素子を更に備える。
また、本発明の一態様によれば、前記参照トランジスタは、前記補償対象トランジスタと同一の構造を有してなる。
また、本発明の一態様によれば、前記閾値変動検出部は、前記補償対象トランジスタの閾値電圧が負方向へ変動するに連れて増加するリーク電流を検出する電流検出回路であって、前記ゲート電圧調整部は、検出された前記リーク電流に応じて、前記補償対象トランジスタのオフ動作時に印加される前記駆動信号の電圧レベルを低下させる。
また、本発明の一態様によれば、補償回路の製造方法は、ゲート端子に入力される駆動信号に応じて動作する電界効果型トランジスタである補償対象トランジスタについての補償回路の製造方法であって、外部から照射される放射線に起因して生じる前記補償対象トランジスタにおける閾値電圧の負方向への変動の度合いを検出する閾値変動検出部として機能する参照トランジスタを作製する工程と、検出された前記閾値電圧の負方向への変動の度合いに応じて、前記補償対象トランジスタのオフ動作時に入力される前記駆動信号の電圧レベルを低下させるゲート電圧調整部を作製する工程と、を有し、前記参照トランジスタは、前記補償対象トランジスタと同一の製造工程を通じて、当該補償対象トランジスタと同一の構造を有するように作製される。
上述の補償回路及び補償回路の製造方法によれば、放射線環境下で動作する電界効果型トランジスタの動作信頼性を向上させることができる。
第1の実施形態に係る補償回路の回路構成を示す図である。 第1の実施形態に係る補償回路の作用、効果を説明する第1の図である。 第1の実施形態に係る補償回路の作用、効果を説明する第2の図である。 第2の実施形態に係る補償回路の回路構成を示す図である。 第2の実施形態に係る補償回路の作用、効果を説明する第1の図である。 第2の実施形態に係る補償回路の作用、効果を説明する第2の図である。 第2の実施形態に係る補償回路の作用、効果を説明する第3の図である。
<第1の実施形態>
以下、第1の実施形態に係る補償回路について、図1~図3を参照しながら詳細に説明する。
(補償回路の回路構成)
図1は、第1の実施形態に係る補償回路の回路構成を示す図である。
図1に示す補償回路1は、ゲート端子Gに入力される駆動信号に応じてスイッチング動作するトランジスタ(以下、「補償対象トランジスタ2」と記載する。)についての補償回路である。
本実施形態に係る補償対象トランジスタ2は、一般に良く知られているn型の電界効果型トランジスタ(例えばnMOS-FET)である。本実施形態において、補償対象トランジスタ2は、例として、原子炉に極めて近い箇所に設置される電子機器に搭載され、定常的に所定量の放射線が照射される環境下に置かれるものである。
また、図1に示す信号出力源4は、補償対象トランジスタ2のスイッチング動作(オン/オフ動作)を制御するための駆動信号の出力源である。信号出力源4から出力される駆動信号は、High電位及びLow電位の2種類の電圧レベルからなる矩形波信号であって、補償対象トランジスタ2のゲート端子Gに入力される。本実施形態においては、駆動信号は、補償対象トランジスタ2を“オン”させる際の電圧レベル(High電位)が+5Vとされ、補償対象トランジスタ2を“オフ”させる際の電圧レベル(Low電位)が0V(接地電位)とされる。
また、図1に示すように、補償対象トランジスタ2が“オン”することで、負荷駆動電圧VDD(例えば、+5V)に応じた電流が負荷回路3に流れる。このように、補償対象トランジスタ2は、負荷回路3を所望に駆動させるためのスイッチ素子として機能する。
図1に示すように、補償回路1は、参照トランジスタ10A(閾値変動検出部)を有してなるゲート電圧調整部11Aと、負電圧源12と、を備えている。
参照トランジスタ10Aは、補償対象トランジスタ2における閾値電圧Vthの負方向への変動の度合いを検出する閾値変動検出部として機能する。
本実施形態に係る参照トランジスタ10Aは、補償対象トランジスタ2と同一の構造を有してなる。即ち、参照トランジスタ10Aは、補償対象トランジスタ2と同一の製造工程を通じて作製され、例えば、酸化膜厚、ゲート長などの構造的緒元、及び、閾値電圧Vthなどの電気的特性が補償対象トランジスタ2と一致するように作製されたトランジスタである。
なお、図1に示すように、参照トランジスタ10Aのゲート端子とソース端子とは短絡され、後述する負電圧源12に接続されている。
ここで、補償対象トランジスタ2における閾値電圧Vthの負方向への変動について簡単に説明する。当該閾値電圧Vthの負方向への変動は、主に、外部から照射される放射線によりゲート酸化膜に生じる電子正孔対のうち、正孔のみが半導体層/ゲート酸化膜(Si/SiO2)界面準位に捕捉(トラップ)されて蓄積されることに起因して生じる。半導体層/ゲート酸化膜界面に固定正電荷が蓄積されると、その分、n型である補償対象トランジスタ2は閾値電圧Vthが低減する。そうすると、補償対象トランジスタ2のゲート端子Gに印加される電圧(ゲート電圧)を0Vとしても完全なオフ状態になりきらず、ドレイン-ソース間電流(リーク電流)を通しやすくなる。
なお、参照トランジスタ10Aも、補償対象トランジスタ2と同様に、放射線の照射に応じて閾値電圧Vthの負方向への変動が生じる。
ゲート電圧調整部11Aは、参照トランジスタ10Aによって検出された閾値電圧Vthの負方向への変動の度合いに応じて、補償対象トランジスタ2のオフ動作時に入力される駆動信号の電圧レベル(Low電位)を低下させる。
具体的には、図1に示すように、本実施形態に係るゲート電圧調整部11Aは、信号出力源4と、負電圧源12との間において、抵抗素子R1、R2と、参照トランジスタ10Aとが直列に接続されてなる分圧回路である。
ゲート電圧調整部11Aの抵抗素子R1は、信号出力源4の出力先(正側接続点N1)と分圧点N3との間に接続される。また、抵抗素子R2及びゲート電圧調整部11Aは、負電圧源12の出力先(負側接続点N2)と分圧点N3との間に直列に接続される。ここで、抵抗素子R1は、例えば500Ωとされ、抵抗素子R2は、例えば2kΩとされる。 ゲート電圧調整部11Aは、分圧電圧(分圧点N3における電圧)を補償対象トランジスタ2のゲート端子Gに向けて出力する。
負電圧源12は、予め規定された負電圧VSSを出力する。負電圧VSSは、0V(接地電位)よりも低い電位であって、例えば-5V等とされる。負電圧源12から出力された負電圧VSSは、負側接続点N2に印加される。
また、図1に示すように、ダイオード素子D1と、抵抗素子R3、R4と、を更に備える。
ダイオード素子D1は、信号出力源4から補償対象トランジスタ2のゲート端子Gにかけて順方向接続されている。また、抵抗素子R3は、信号出力源4の出力先(正側接続点N1)及び補償対象トランジスタ2のゲート端子Gとの間でダイオード素子D1と直列に接続されている。ここで、抵抗素子R3は、例えば10Ωとされる。
また、抵抗素子R4は、補償対象トランジスタ2のゲート端子Gとグランド(接地点)との間に接続される。抵抗素子R4は、例えば10kΩとされる。
(作用、効果)
図2、図3は、それぞれ、第1の実施形態に係る補償回路の作用、効果を説明する第1の図及び第2の図である。
図2は、補償対象トランジスタ2の閾値電圧Vthと、補償対象トランジスタ2のリーク電流との関係を示すグラフである。図2において、横軸が閾値電圧Vthを示し、縦軸がリーク電流を示している。
また、図3は、補償対象トランジスタ2の閾値電圧Vthと、補償対象トランジスタ2のゲート端子Gに印加される電圧(ゲート電圧)との関係を示すグラフである。図3において、横軸が閾値電圧Vthを示し、縦軸がゲート電圧を示している。
図2、図3の各々に示すグラフは、いずれも、信号出力源4から出力される駆動電圧がLow電位(0V)の場合に生じるリーク電流、ゲート電圧である。これらの特性は、いずれも図1に示す補償回路1についての回路シミュレーションにより得られたものである。
補償対象トランジスタ2の閾値電圧Vthは、初期値として例えば2.18V等とされている(図2、図3に示すグラフ横軸の右端参照)。しかし、運用中において定常的に放射線を照射されることで、補償対象トランジスタ2の閾値電圧Vthは、時間と共に負方向に変動し、例えば0V付近まで低下する(図2、図3に示すグラフ横軸の左端参照)。
ここで、上述したように、参照トランジスタ10Aは、補償対象トランジスタ2と同等の構造及び電気特性を有するものとされている。したがって、参照トランジスタ10Aは、補償対象トランジスタ2とともに同量の放射線が照射されることによって、補償対象トランジスタ2と同じ速度で閾値電圧Vthの負方向への変動が生じる。また、参照トランジスタ10Aは、ゲート端子とソース端子が短絡されているため(図1の負側接続点N2参照)、参照トランジスタ10Aは常にオフ状態とされている。しかしながら、参照トランジスタ10Aの閾値電圧Vthの負方向への変動が進むにつれ、参照トランジスタ10Aのリーク電流(分圧点N3から負側接続点N2に向けて流れる電流)が増加する。
このように、参照トランジスタ10Aは、補償対象トランジスタ2と同等の放射線を受け、その放射線量に応じたリーク電流を流すことで、当該放射線に起因して生じる補償対象トランジスタ2における閾値電圧Vthの負方向への変動の度合いを検出する閾値変動検出部として機能する。
上記のような参照トランジスタ10Aを有してなるゲート電圧調整部11Aは、駆動信号の電圧レベルがLow電位(0V)の場合において、当該Low電位(0V)と、負電圧源12が出力する負電圧VSS(-5V)との電位差を分圧する。この場合におけるゲート電圧調整部11Aの分圧電圧(分圧点N3における電圧)は、抵抗素子R1の抵抗値(500Ω)に対する、抵抗素子R2の抵抗値(2kΩ)及び参照トランジスタ10Aの抵抗値の合計値の比に依存する。
ここで、補償対象トランジスタ2(参照トランジスタ10A)における閾値電圧Vthの負方向への変動が大きくなるほど、参照トランジスタ10Aのリーク電流が大きく(参照トランジスタ10Aの抵抗値が小さく)なる。そうすると、図3に示すように、参照トランジスタ10Aのリーク電流が大きくなるほど、ゲート電圧調整部11Aの出力(補償対象トランジスタ2のゲート電圧)は、負電圧VSS(-5V)側に近づく。
図3に示すグラフによれば、補償対象トランジスタ2の閾値電圧Vthが0.6V以下となった場合、当該閾値電圧Vthの低下に応じて補償対象トランジスタ2に印加されるゲート電圧(<0V)が低減(負方向に増加)している様子が確認される。
このように、補償対象トランジスタ2の閾値電圧Vthが負方向に変動するにつれてゲート電圧が0V以下に低減されることで、補償対象トランジスタ2のリーク電流は抑制される。本実施形態に係る補償回路1によれば、図2に示すように、補償対象トランジスタ2の閾値電圧Vthが0Vに至った場合であっても、補償対象トランジスタ2のリーク電流を100μA未満に抑えることができる。
また、本実施形態に係る補償回路1は、更に、信号出力源4から補償対象トランジスタ2のゲート端子Gにかけて順方向接続されたダイオード素子D1を更に備えている。
このようにすることで、信号出力源4がHigh電位(+5V)を出力する場合においては、このダイオード素子D1(及び抵抗素子R3)を通じてゲート端子GにHigh電位が印加される。したがって、参照トランジスタ10Aのリーク電流がある程度大きくなった場合であっても、信号出力源4が出力するHigh電位(+5)が負電圧源12の負電圧VSS(-5V)の影響を受けて低下することを抑制することができる。
したがって、補償対象トランジスタ2を一層安定的に動作させることができる。
なお、上述の説明において、参照トランジスタ10Aは、補償対象トランジスタ2と同等の構造及び電気特性を有するものとして説明したが、本実施形態に係る参照トランジスタ10Aは、更に、補償対象トランジスタ2に近い位置に配置されるようにしてもよい。例えば、補償対象トランジスタ2及び参照トランジスタ10Aは、回路基板(シリコンウェハ)上において隣接して配置されてもよい。
このようにすることで、補償対象トランジスタ2に照射される放射線量と参照トランジスタ10Aに照射される放射線量との相違を小さくすることができ、補償対象トランジスタ2及び参照トランジスタ10Aに生じる閾値電圧Vthの変動の差を低減することができる。
<第2の実施形態>
次に、第2の実施形態に係る補償回路について図4~図7を参照しながら詳細に説明する。
図4は、第2の実施形態に係る補償回路の回路構成を示す図である。
図4に示すように、補償回路1は、電流検出回路10B(閾値変動検出部)と、ゲート電圧調整部11Bと、負電圧源12と、正電圧源13と、を備えている。
負電圧源12は、第1の実施形態と同様に、所定の負電圧VSS(例えば-5V)を出力する。また、正電圧源13は、所定の正電圧VCC(例えば+5V)を出力する。
電流検出回路10Bは、補償対象トランジスタ2における閾値電圧Vthの負方向への変動の度合いを検出する閾値変動検出部として機能する。
より詳細に説明すると、本実施形態に係る電流検出回路10Bは、図4に示すように、シャント抵抗Rsと、オペアンプOP1と、抵抗素子R5、R6、R7と、容量素子C1と、を有している。
シャント抵抗Rsの抵抗値は、例えば0.1Ω程度とされ、補償対象トランジスタ2を通じて負荷駆動電圧VDD(+5V)から負荷回路3にかけて流れる配線上に直列に接続される。
また、オペアンプOP1の非反転入力端子(+)には、シャント抵抗Rsの上流側(補償対象トランジスタ2に近い側)の接続点(上流側接続点N4)における電圧が入力される。また、オペアンプOP1の反転入力端子(-)には、シャント抵抗Rsの下流側(負荷回路3に近い側)の接続点(下流側接続点N5)における電圧が入力される。オペアンプOP1の非反転入力端子と上流側接続点N4との間、及び、オペアンプOP1の反転入力端子と下流側接続点N5との間には、それぞれ、抵抗素子R5、R6が直列に接続される。抵抗素子R5、R6の抵抗値は、例えば1kΩとされる。
オペアンプOP1は、負電圧源12が出力する負電圧VSS(-5V)と、正電圧源13が出力する正電圧VCC(+5V)と、を入力電源として動作する。オペアンプOP1は、上流側接続点N4における電圧と下流側接続点N5における電圧(即ち、シャント抵抗Rsに生じる電位差)を増幅して出力する。
なお、オペアンプOP1の出力先(補正電圧出力点N6)とオペアンプOP1の反転入力端子の入力元(オペアンプ入力点N7)との間には抵抗素子R7及び容量素子C1が並列に接続されている。ここで、抵抗素子R7の抵抗値は、例えば10kΩとされ、また、容量素子C1の容量値は、例えば2pFとされる。オペアンプOP1の増幅率は、抵抗素子R6の抵抗値と抵抗素子R7の抵抗値との関係により決定される。本実施形態に係るオペアンプOP1の増幅率は、上記態様により、例えば10倍程度とされる。
以下、電流検出回路10B(オペアンプOP1)が出力する電圧(補正電圧出力点N6における電圧)を補正電圧Vcompとも記載する。
本実施形態に係るゲート電圧調整部11Bは、電流検出回路10Bによって検出されたリーク電流に応じて、補償対象トランジスタ2のオフ動作時に印加される駆動信号の電圧レベルを低下させる。
より詳細に説明すると、本実施形態に係るゲート電圧調整部11Bは、図4に示すように、オペアンプOP2と、抵抗素子R8、R9、R10と、容量素子C2と、を有している。
オペアンプOP2の非反転入力端子(+)には、信号出力源4から出力される駆動信号(High電位(+5V)、Low電位(0V))が入力される。また、オペアンプOP2の反転入力端子(-)には、補正電圧Vcompが入力される。
なお、オペアンプOP2の非反転入力端子と信号出力源4との間には抵抗素子R10が接続される。抵抗素子R10の抵抗値は、例えば1kΩとされる。また、オペアンプOP2の反転入力端子と電流検出回路10Bの出力先(補正電圧出力点N6)との間には抵抗素子R8が直列に接続されている。抵抗素子R8の抵抗値は、例えば1kΩとされる。
オペアンプOP2は、オペアンプOP1と同様に、負電圧源12が出力する負電圧VSS(-5V)と、正電圧源13が出力する正電圧VCC(+5V)と、を入力電源として動作する。オペアンプOP2は、非反転入力端子に入力される駆動信号と、反転入力端子に入力される補正電圧Vcompとの電位差を増幅して出力する。
なお、オペアンプOP2の出力先(ゲート電圧出力点N9)とオペアンプOP2の反転入力端子の入力元(オペアンプ入力点N8)との間には抵抗素子R9及び容量素子C2が並列に接続されている。ここで、抵抗素子R9の抵抗値は、例えば50kΩとされ、また、容量素子C2の容量値は、例えば10pFとされる。オペアンプOP2の増幅率は、抵抗素子R8の抵抗値と抵抗素子R9の抵抗値との関係により決定される。本実施形態に係るオペアンプOP2の増幅率は、上記態様により、例えば50倍程度とされる。
また、オペアンプOP2の出力先(ゲート電圧出力点N9)と補償対象トランジスタ2のゲート端子Gとの間には抵抗素子R11が接続される。抵抗素子R11は、例えば10Ωとされる。
(作用、効果)
図5~図7は、それぞれ、第2の実施形態に係る補償回路の作用、効果を説明する第1の図~第3の図である。
図5は、補償対象トランジスタ2の閾値電圧Vthと、補償対象トランジスタ2のリーク電流との関係を示すグラフである。図5において、横軸が閾値電圧Vthを示し、縦軸がリーク電流を示している。
また、図6は、補償対象トランジスタ2の閾値電圧Vthと、補償対象トランジスタ2のゲート端子Gに印加される電圧(ゲート電圧)との関係を示すグラフである。図6において、横軸が閾値電圧Vthを示し、縦軸がゲート電圧を示している。
また、図7は、補償対象トランジスタ2の閾値電圧Vthと、電流検出回路10Bから出力される補正電圧Vcompとの関係を示すグラフである。図7において、横軸が閾値電圧Vthを示し、縦軸が補正電圧Vcompを示している。
図5~図7の各々に示すリーク電流、ゲート電圧及び補正電圧Vcompは、いずれも、信号出力源4から出力される駆動電圧がLow電位(0V)の場合に生じるリーク電流、ゲート電圧及び補正電圧Vcompである。これらの特性は、いずれも図4に示す補償回路1についての回路シミュレーションにより得られたものである。
本実施形態に係る電流検出回路10Bが出力する補正電圧Vcompは、シャント抵抗Rsに生じる降下電圧を10倍に増幅した正の電圧(Vcomp>0)である。ここで、シャント抵抗Rsに生じる降下電圧は、補償対象トランジスタ2のリーク電流に比例する。したがって、電流検出回路10Bは、補償対象トランジスタ2における閾値電圧Vthが負方向へ変動するに連れて増加するリーク電流を検出する閾値変動検出部として機能する。
図7に示すグラフによれば、補正電圧Vcompは、補償対象トランジスタ2の閾値電圧Vthが低下するにつれ(特に、0.4Vを下回ったあたりから)、徐々に増加していることが確認される。
本実施形態に係るゲート電圧調整部11Bによれば、信号出力源4からの駆動信号がLow電位(0V)であった場合、オペアンプOP2は、駆動信号のLow電位(0V)と、補償対象トランジスタ2のリーク電流に応じた補正電圧Vcomp(>0)との電位差を増幅して出力する。ここで、オペアンプOP2の非反転入力端子に入力される電圧(Low電位(0V))よりも反転入力端子に入力される電圧(補正電圧Vcomp)の方が高いので、オペアンプOP2の出力電圧は負電位となる。つまり、補正電圧Vcomp(>0)が大きいほど、オペアンプOP2の出力電圧(補償対象トランジスタ2のゲート電圧)は低減(負方向に増加)する。
図6に示すグラフによれば、ゲート電圧は、閾値電圧Vthが低下するにつれ(特に、0.4Vを下回ったあたりから)、徐々に低下(負方向に増加)していることが確認される。
このように、補償対象トランジスタ2の閾値電圧Vthが負方向に変動するにつれてゲート電圧が0V以下に低減されることで、補償対象トランジスタ2のリーク電流は抑制される。本実施形態に係る補償回路1によれば、図5に示すように、補償対象トランジスタ2の閾値電圧Vthが0Vに至った場合であっても、補償対象トランジスタ2のリーク電流を25μA未満に抑えることができる。
また、第2の実施形態において、信号出力源4がHigh電位(+5V)を出力する場合、補償対象トランジスタ2はオン状態となって負荷回路3に電流(オフ時に流れるリーク電流よりも大きい電流)が流れる。そうすると、電流検出回路10Bが出力する補正電圧Vcompも、当該負荷回路3に流れる電流に応じて大きくなる。しかしながら、本実施形態に係る電流検出回路10Bは、補償対象トランジスタ2がオン状態となった場合に出力される補正電圧Vcompが、信号出力源4が出力するHigh電位(+5V)を常に下回るように設計されている。例えば、第2の実施形態に係る電流検出回路10Bによれば、負荷回路3に1Aの電流が流れた場合であっても、電流検出回路10Bが出力する補正電圧Vcompは1V程度となる。したがって、信号出力源4がHigh電位(+5V)を出力する場合は、オペアンプOP2における当該High電位(+5V)と補正電圧Vcomp(+1V)との比較の結果、ゲート電圧調整部11Bから、High電位に相当する電位が出力される。
以上、第1、第2の実施形態に係る補償回路1について詳細に説明したが、補償回路1の具体的な態様は、上述のものに限定されることはなく、要旨を逸脱しない範囲内において種々の設計変更等を加えることは可能である。
例えば、第1の実施形態に係る参照トランジスタ10Aは、補償対象トランジスタ2と同一の構造を有するものとして説明したが、他の実施形態においては必ずしもこの態様に限定されない。即ち、他の実施形態に係る参照トランジスタ10Aは、補償対象トランジスタ2と構造的緒元が異なる構造であってもよい。このようにしても、補償対象トランジスタ2と共に照射される放射線に応じて閾値電圧Vthが負方向に変動する特性さえ有していれば、第1の実施形態と同様の効果を奏することができる。
また、第1、第2の実施形態に係る補償対象トランジスタ2及び補償回路1は、原子炉の近傍に設置されるものとして説明したが、他の実施形態においてはこの態様に限定されない。即ち、他の実施形態においては、補償対象トランジスタ2及び補償回路1は、原子炉の他、例えば宇宙空間等、放射線発生の多い場所で使用されるものであってもよい。
また、上述の第1、第2の実施形態の説明に用いた「電界効果型トランジスタ」との文言は、一般によく知られているMOS-FETのみならず、絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)等、電圧駆動型のトランジスタ全般を含むものとする。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものとする。
1 補償回路
10A 参照トランジスタ(閾値変動検出部)
10B 電流検出回路(閾値変動検出部)
11A、11B ゲート電圧調整部
12 負電圧源
2 補償対象トランジスタ
3 負荷回路
4 信号出力源
R1~R11 抵抗素子
Rs シャント抵抗
C1、C2 容量素子

Claims (2)

  1. 電界効果型トランジスタである補償対象トランジスタについての補償回路であって、
    外部から照射される放射線に起因して生じる前記補償対象トランジスタにおける閾値電圧の負方向への変動の度合いを検出する閾値変動検出部と、
    検出された前記閾値電圧の負方向への変動の度合いに応じて、前記補償対象トランジスタのオフ動作時に、当該補償対象トランジスタのゲート端子に入力される信号の電圧レベルを低下させるゲート電圧調整部と、
    を備え、
    前記閾値変動検出部は、前記補償対象トランジスタの閾値電圧が負方向へ変動するに連れて増加するリーク電流を検出する電流検出回路であって、当該電流検出回路は、前記リーク電流に比例する補正電圧を出力し、
    前記ゲート電圧調整部は、非反転入力端子に入力される信号であって前記補償対象トランジスタを動作させるための駆動信号と、反転入力端子に入力される前記補正電圧との電位差に応じた信号を、前記補償対象トランジスタのゲート端子に出力するオペアンプを備える
    補償回路。
  2. 電界効果型トランジスタである補償対象トランジスタについての補償回路の製造方法であって、
    外部から照射される放射線に起因して生じる前記補償対象トランジスタにおける閾値電圧の負方向への変動の度合いを検出する閾値変動検出部を作製する工程と、
    検出された前記閾値電圧の負方向への変動の度合いに応じて、前記補償対象トランジスタのオフ動作時に、当該補償対象トランジスタのゲート端子に入力される信号の電圧レベルを低下させるゲート電圧調整部を作製する工程と、
    を有し、
    前記閾値変動検出部は、前記補償対象トランジスタの閾値電圧が負方向へ変動するに連れて増加するリーク電流を検出する電流検出回路であって、当該電流検出回路は、前記リーク電流に比例する補正電圧を出力し、
    前記ゲート電圧調整部は、非反転入力端子に入力される信号であって前記補償対象トランジスタを動作させるための駆動信号と、反転入力端子に入力される前記補正電圧との電位差に応じた信号を、前記補償対象トランジスタのゲート端子に出力するオペアンプを備える、
    補償回路の製造方法。
JP2020121574A 2020-07-15 2020-07-15 補償回路及び補償回路の製造方法 Active JP7051945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020121574A JP7051945B2 (ja) 2020-07-15 2020-07-15 補償回路及び補償回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020121574A JP7051945B2 (ja) 2020-07-15 2020-07-15 補償回路及び補償回路の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016073574A Division JP6757166B2 (ja) 2016-03-31 2016-03-31 補償回路及び補償回路の製造方法

Publications (2)

Publication Number Publication Date
JP2020191644A JP2020191644A (ja) 2020-11-26
JP7051945B2 true JP7051945B2 (ja) 2022-04-11

Family

ID=73454802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020121574A Active JP7051945B2 (ja) 2020-07-15 2020-07-15 補償回路及び補償回路の製造方法

Country Status (1)

Country Link
JP (1) JP7051945B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228360A (ja) * 1990-02-02 1991-10-09 Hitachi Ltd 半導体集積回路
JP3052887B2 (ja) * 1997-04-30 2000-06-19 日本電気株式会社 放射線補正方法および回路
JP5577961B2 (ja) * 2010-08-30 2014-08-27 富士通株式会社 スイッチング素子補償回路

Also Published As

Publication number Publication date
JP2020191644A (ja) 2020-11-26

Similar Documents

Publication Publication Date Title
US11196386B2 (en) Operation amplification circuit and over-current protection method therefor
JP5930252B2 (ja) 擬似抵抗回路及び電荷検出回路
TW201942698A (zh) 電壓調整器
CN112701663A (zh) 用于功率mos管的过流检测和保护电路、以及功率mos管组件
KR20160124672A (ko) 전류 검출 회로
US11334102B2 (en) Power supply circuitry
JP5535608B2 (ja) 電圧変化検知装置
JP6757166B2 (ja) 補償回路及び補償回路の製造方法
JP6270002B2 (ja) 擬似抵抗回路及び電荷検出回路
US10366979B2 (en) Electrostatic discharge protection circuit and method for electrostatic discharge protection
US20120249227A1 (en) Voltage level generator circuit
JP7051945B2 (ja) 補償回路及び補償回路の製造方法
US10884441B2 (en) Voltage regulator
US20120193518A1 (en) Photoreceptor circuit and photocoupler
CN113341192B (zh) 电流检测电路
JP6332601B2 (ja) 半導体集積回路装置
RU2520426C1 (ru) Способ и схема уменьшения утечек и стабилизации пороговых напряжений моп транзисторов в ис
JP2018102023A (ja) 過電流検出回路、半導体装置、及び、電源装置
JP6672067B2 (ja) 安定化電源回路
CN110798156A (zh) 阻抗电路及偏压电路
CN111258364B (zh) 过热保护电路以及具备该过热保护电路的半导体装置
JP7361675B2 (ja) 半導体装置
CN108073214B (zh) 恒定电压发生装置及测定装置
CN107643785B (zh) 输入装置
EP3758223A1 (en) A preamplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220330

R150 Certificate of patent or registration of utility model

Ref document number: 7051945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150