KR100525274B1 - 피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치 - Google Patents

피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치 Download PDF

Info

Publication number
KR100525274B1
KR100525274B1 KR10-2000-7002486A KR20007002486A KR100525274B1 KR 100525274 B1 KR100525274 B1 KR 100525274B1 KR 20007002486 A KR20007002486 A KR 20007002486A KR 100525274 B1 KR100525274 B1 KR 100525274B1
Authority
KR
South Korea
Prior art keywords
upstream
conveying
path
downstream
processing
Prior art date
Application number
KR10-2000-7002486A
Other languages
English (en)
Other versions
KR20010023812A (ko
Inventor
히로아키 사에키
시게루 이시자와
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20010023812A publication Critical patent/KR20010023812A/ko
Application granted granted Critical
Publication of KR100525274B1 publication Critical patent/KR100525274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)
  • Control Of Conveyors (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

웨이퍼를 그 종류에 의거하여 종류마다 한 종류씩 순서대로 처리하도록 하고 있었기 때문에, 웨이퍼의 종류에 따라서는 처리실에 여유가 생겨, 처리실 전체를 효율적으로 사용할 수 없는 것이 많았다. 더구나, 근년과 같이 반도체제품이 다종다양화되어 가면, 웨이퍼를 그 종류마다 순서대로 처리했었다고 한다면 처리실에 여유가 생기는 경우가 많아, 전체의 처리실의 이용효율이 저하하고, 나아가서는 스루풋이 현저히 저하한다는 과제가 있었다. 데드로크가 발생하는 것을 회피하는 방법은 2종류의 반송경로(a),(b)를 각각 설정하는 공정과, 각각의 설정된 반송경로(a),(b)상에 위치하는 각각의 처리실(11)-(14)이, 상기 다른 반송경로를 포함하는 전체의 반송경로에 있어서, 다른 처리실에 대하여 서로 상류위치에 있는지 하류위치에 있는지를 판정하는 공정과, 각각의 처리실이 다른 처리실에 대하여 서로 상류위치에 있는지 하류위치에 있는지를 판정한 결과에 근거하여, 각각의 처리실의 다른 처리실에 대한 상류/하류관계를 나타내는 상류/하류테이블을 작성하는 공정과, 상기의 상류/하류테이블의 작성하는 과정에서 상기 동일처리실이 상류위치 및 하류위치의 쌍방에 해당한다고 판정되었을 때에, 상기 피처리체가 데드로크한다고 판정하는 공정을 구비하는 것을 특징으로 한다.

Description

피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치 {METHOD FOR DETERMINING AND AVOIDING DEADLOCK OF OBJECT TO BE PROCESSED AND PROCESSOR}
본 발명은 피처리체의 데드로크회피방법 및 처리장치에 관한 것이다.
근년, 텔레비전, 스테레오 등의 가전제품이나, 퍼스널 컴퓨터 등 정보기기 등의 전기제품이 다종다양화하여, 각각의 전기제품은 다품종소량생산의 시대에 들어가 있다. 이것에 따라, 이들 전기제품에 사용되는 반도체제품은 고기능품으로부터 저기능품까지 다방면에 걸쳐, 다종다양화하고 있다.
그런데, 반도체제품의 제조공정에는 예컨대 반도체웨이퍼(이하, 단지「웨이퍼」이라고 칭한다.)의 처리공정, 검사공정 및 조립공정도 등의 다수의 공정이 있다. 예컨대, 웨이퍼의 처리공정의 경우에는, 웨이퍼표면에의 도전막이나 절연막 등의 박막을 형성하는 성막공정이나, 각각의 박막을 소정형상에 의거하여 개구하는 에칭공정이나, 개구부의 매립 공정 등의 여러 가지 처리공정이 있다. 그리고, 이들 처리에는 예컨대 멀티챔버처리장치(이하, 단지「처리장치」라고 칭한다.)가 널리 사용되고 있다. 이 처리장치는 처리내용을 달리하는 복수의 처리실을 구비하고, 1대의 장치로 예컨대 성막처리나 에칭처리 등의 복수의 처리를 연속적으로 행하도록 한 것이다.
그런데, 반도체제품은 점점 소형화하여 그 집적도가 비약적으로 높아지고, 배선구조가 미세화 및 다층화하여, 웨이퍼에 대한 처리공정이 많아지고 있다. 그 때문에, 처리의 스루풋을 어떻게 높일 수 있는지가 지극히 중요하다. 이 점, 상기 처리장치는 1대의 장치로 복수의 처리를 높은 스루풋으로 행할 수 있고, 범용되고 있다. 더구나, 처리장치는 처리수의 증가에 따라 가능한 한 처리실의 수도 많게 하고 있다. 그렇지만, 반도체제품의 중에는 처리수가 많은 것으로부터 적은 것까지 여러가지이다. 따라서, 반도체제품의 종류에 의해서 처리장치의 모든 처리실을 사용하는 일이 있기도 하고, 처리실의 일부를 사용하지 않는 것도 있으며, 또한, 동일한 처리실을 중복사용하는 일도 있다.
그렇지만, 종래의 처리장치의 경우에는, 웨이퍼를 그 종류에 의거하여 종류마다 한 종류씩 순서대로 처리하도록 하고 있었기 때문에, 웨이퍼의 종류에 따라서는 처리실에 여유가 생겨, 처리실 전체를 효율적으로 사용할 수 없는 것이 많았다. 더구나, 근년과 같이 반도체제품이 다종다양화되어 가면, 웨이퍼를 그 종류마다 순서대로 처리했었다고 한다면 처리실에 여유가 생기는 경우가 많아, 전체의 처리실의 이용효율이 저하하고, 나아가서는 스루풋이 현저히 저하한다는 과제가 있었다.
한편, 전체의 처리실의 이용효율을 올리기 위해서 처리내용을 달리하는 여러 종류의 피처리체를 병행하여 처리하고자 하는 경우에, 종류를 달리하는 피처리체가 각각의 반송경로상에 있는 동일처리실에서 데드로크가 발생할 우려가 있는 것으로, 처리내용을 달리하는 여러 종류의 피처리체를 무원칙적으로 병행하고 처리할 수 없다.
도 1은 본 발명의 처리장치의 한 실시형태를 나타내는 평면도,
도 2는 도 1에 나타내는 제어장치의 구성을 나타내는 블록도,
도 3은 도 2에 나타내는 제어장치를 사용한 본 발명의 피처리체의 데드로크회피방법의 한 실시형태를 나타내는 플로우챠트,
도 4의(a),(b)는 각각 도 1에 나타내는 처리장치에 있어서의 2종류의 웨이퍼의 반송경로를 나타낸 도면,
도 5는 도 4의(a),(b)에 나타내는 반송경로를 처리장치의 처리실의 배치와 같이 나타낸 반송경로설명도,
도 6은 본 발명의 피처리체의 데드로크회피방법을 적용하는 다른 반송경로를 나타낸 도 4의 상당도,
도 7은 도 6에 나타내는 반송경로를 처리장치의 처리실의 배치와 같이 나타낸 도 5의 상당도,
도 8은 본 발명의 피처리체의 데드로크회피방법을 적용하는 또 다른 반송경로를 나타낸 도 4 상당도이다.
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 처리내용을 달리하는 여러 종류의 피처리체를 극력 병행하여 처리하여, 복수의 처리실을 최대한에 사용하여 스루풋을 높일 수 있는, 다품종소량생산에 알맞은 피처리체의 데드로크회피방법 및 처리장치를 제공하는 것을 목적으로 하고 있다.
따라서, 본 발명은 처리내용을 달리하는 여러 종류의 피처리체를 병행하여 처리하고자 하는 경우에, 처리내용을 달리하는 그것들의 여러 종류의 피처리체가 서로 데드로크를 발생시키는 관계에 있는지 아닌지를 간단히 판정할 수 있게 된다.
처리내용을 달리하는 그들 여러 종류의 피처리체가 서로 데드로크를 발생시키지 않는 관계에 있다고 판정된 경우에는, 그들의 여러 종류의 피처리체를 병행하여 처리하는 것이 가능하게 되어, 종류마다 한 종류씩 순서대로 처리할 필요가 없어지며, 처리실 전체를 효율적으로 사용하는 것이 가능하게 된다.
처리내용을 달리하는 그 여러 종류의 피처리체가 서로 데드로크를 발생시키는 관계에 있다고 판정된 경우에는, 그 여러 종류의 피처리체를 병행하여 처리할 수 없기 때문에, 종류마다 한 종류씩 순서대로 처리한다.
단지, 처리내용을 달리하는 그 여러 종류의 피처리체가 서로 데드로크를 발생시키는 관계에 있다고 판정된 경우에 있어서도, 다음과 같이, 일부에 있어서는 병행하여 처리하는 것이다. 즉, 처리내용을 달리하는 그 여러 종류의 피처리체가 서로 데드로크를 발생시키는 관계에 있다고 하는 판정결과에 따라서 종류마다 한 종류씩 순서대로 처리하는 것을 진행시켜 간다. 이 경우, 앞 순서로 처리를 진행할 수 있는 피처리체군 중의 마지막 피처리체와 나중 순서로 처리를 진행할 수 있는 피처리체군 중의 처음 피처리체와는, 서로 데드로크를 발생시키지 않은 관계가 될 수 있기 때문에, 앞 순서로 처리를 진행시킨 피처리체군 중의 마지막 피처리체와 나중 순서로 처리를 진행시키는 피처리체군 중의 처음 피처리체를 병행하여 처리함에 의해 처리속도의 향상을 도모하는 것이다.
본 발명에 기재된 피처리체의 데드로크회피방법은, 복수의 처리실을 구비하는 처리장치내에서 처리내용을 달리하는 여러 종류의 피처리체를 동일처리실을 공통으로 포함하는 서로 다른 반송경로에 따라서 반송하고, 각각의 반송경로상에 있는 복수의 처리실에서 각각의 피처리체에 소정의 처리를 실시할 때에, 종류를 달리하는 피처리체가 각각의 반송경로상에 있는 상기 동일처리실에서 데드로크가 발생하는 것을 회피하는 방법으로서, 상기 처리장치내에 상기 여러 종류의 반송경로를 각각 설정하는 공정과, 각각의 설정된 반송경로상에 위치하는 각각의 처리실이, 상기 다른 반송경로를 포함하는 전체의 반송경로에 있어서, 다른 처리실에 대하여 서로 상류위치에 있는지 하류위치에 있는지를 판정하는 공정과, 각각의 처리실이 다른 처리실에 대하여 서로 상류위치에 있는지 하류위치에 있는지를 판정한 결과에 근거하여, 각각의 처리실의 다른 처리실에 대한 상류/하류관계를 나타내는 상류/하류테이블을 작성하는 공정과, 상기의 상류/하류테이블의 작성하는 과정에서 상기 동일처리실이 상류위치 및 하류위치의 쌍방에 해당한다고 판정되었을 때에, 상기 피처리체가 데드로크한다고 판정하는 공정을 구비하는 것을 특징으로 한다.
또한, 상기의 상류/하류테이블에 의해 상기 피처리체가 상기 동일처리실에서 데드로크하지 않는다고 판정된 경우에, 종류를 달리하는 피처리체를 각각의 반송경로에 따라서, 서로 병행하여 반송하여 처리하는 것을 특징으로 한다.
또한, 상기의 상류/하류테이블에 의해 상기 피처리체가 상기 동일처리실에서 데드로크한다고 판정된 경우에, 데드로크하는 종류를 달리하는 피처리체의 한쪽의 피처리체를 반송하여 처리하고, 서로 데드로크를 생기지 않게 되는 시점에서 다른 쪽의 피처리체를 상기 한쪽의 피처리체에 대하여 병행하여 반송하여 처리하는 것을 특징으로 한다.
또한, 피처리체의 처리의 진척상황에 따라서 상기 상류/하류테이블을 갱신할 것을 특징으로 한다.
또한, 상기 상류/하류테이블은 설정된 각각의 처리실을 매트릭스형상으로 행과 열을 배열하고, 소정의 행으로 배열된 처리실에서 소정의 열에 배열된 처리실이 상류위치에 있는지 하류위치에 있는지를 판정하고, 또는, 소정의 열로 배열된 처리실에서 소정의 행으로 배열된 처리실이 상류위치에 있는지 하류위치에 있는지를 판정하여, 그 판정결과를 소정행 소정열로 표시하여 형성되는 것을 특징으로 한다.
본 발명의 처리장치는 복수의 처리실을 구비하여, 종류를 달리하는 피처리체가 각각의 반송경로상에 있는 동일처리실에서 데드로크가 발생하는 것을 회피가능한 처리장치로서, 지지체로 지지된 여러 종류의 피처리체를 한 장씩 반송하는 반송수단과, 이 반송수단을 통해 반송되는 상기 피처리체에 대하여 순차 소정의 처리를 실시하는 복수의 처리실과, 상기 반송수단과 상기의 복수의 처리실을 제어하는 제어수단을 구비하며, 상기 제어수단은, 데드로크회피프로그램을 기억하는 프로그램기억수단과, 상기 데드로크회피프로그램에 따라서, 각각의 설정된 반송경로상에 위치한 각각의 처리실이, 상기의 다른 반송경로를 포함하는 전체의 반송경로에 있어서, 다른 처리실에 대하여 서로 상류위치에 있는지 하류위치에 있는지를 판정하고, 판정결과에 근거하여 각각의 처리실의 다른 처리실에 대한 상류/하류관계를 나타내는 상류/하류테이블을 작성하는 테이블작성수단과, 상기 테이블작성수단에 의해서 상기의 상류/하류테이블을 작성하는 과정에서 상기 동일처리실이 상류위치 및 하류위치의 쌍방에 해당한다고 판정되었을 때에, 상기 피처리체가 데드로크한다고 판정하는 데드로크판정수단과, 상기 테이블작성수단에 의한 상류/하류테이블을 작성하는 과정에서 상기 동일처리실이 상류위치 및 하류위치의 쌍방에 해당할 때에 데드로크라고 판정하는 데드로크판정수단을 가지며, 이것에 의해서, 처리내용을 달리하는 여러 종류의 피처리체를 서로 다른 반송경로에 따라서 반송하고, 각각의 반송경로상에 있는 복수의 처리실에서 각각의 피처리체에 소정의 처리를 실시할 때에, 종류를 달리 하는 피처리체가 각각의 반송경로상에 있는 상기 동일처리실에서 데드로크가 발생하는 것을 회피하는 것을 특징으로 한다.
또한, 상기 제어수단은 상류/하류테이블을 순차 갱신할 테이블갱신수단을 갖는 것을 특징으로 한다.
이하, 도 1∼도 8에 나타내는 실시형태에 따라서 본 발명을 설명한다.
우선, 본 실시형태의 멀티챔버처리장치(이하, 단지「처리장치」라고 칭한다.)는 예컨대 도 1에 나타낸 바와 같이, 성막처리나 에칭처리 등의 4종류의 처리를 연속적으로 행하는 처리실(10)과, 이들 처리실(10)에 대하여 게이트밸브(도시하지 않음)를 통해 연통, 차단 가능하게 각각 연결된 육각형 형상의 반송실(20)과, 이 반송실(20)에 대하여 게이트밸브(도시하지 않음)를 통해 연통, 차단 가능하게 연결되며, 또한 처리내용을 달리하는 2종류의 웨이퍼(W)를 수납하는 좌우의 웨이퍼 수납실(30)을 구비하고, 이들은 제어장치(40)의 제어하에서 구동하도록 하고 있다. 한편, 이하에서는, 4실의 처리실(10) 및 좌우의 웨이퍼 수납실(30)은 필요에 따라서 제1∼제4처리실(11∼14) 및 제1, 제2 웨이퍼 수납실(31,32)로 칭하며, 각 처리실(10) 및 웨이퍼 수납실(30)을 구별하여 설명한다.
또한, 제1∼제4처리실(11∼14)내에는 각각 웨이퍼(W)를 얹어 놓은 서셉터(11A∼14A)가 배치되고, 각 서셉터(11A∼14A)상에서 소정의 처리를 실시하도록 하고 있다.
또한, 반송실(20)내에는 웨이퍼반송장치(21) 및 위치 맞춤 장치(22)가 배치되고, 웨이퍼반송장치(21)의 단일의 핸들링아암을 사용하여 제1, 제2 웨이퍼 수납실(31,32)로부터 웨이퍼(W)를 한 장씩 반송하고, 반송도중에서 위치 맞춤 장치(22)에 있어서 웨이퍼(W)의 중심위치를 보정함과 동시에 그 방향을 소정의 방향에 맞춘 후, 웨이퍼(W)를 각 처리실(10)로 반송하도록 해두었다. 웨이퍼반송장치(21)는 그 단일의 핸들링아암을 사용하여, 웨이퍼(W)의 반송경로에 따라서 각 처리실(10)에 웨이퍼(W)를 순차 반송하고, 최종처리를 끝낸 웨이퍼(W)를 그 처리실(10)로부터 원래의 웨이퍼수납실(30)내의 원래의 위치에 반송하도록 해두었다.
또한, 본 실시형태의 처리장치는 도 2에 나타내는 제어장치(40)의 제어하에서, 도 3에 나타내는 플로우챠트에 따라서 구동하고, 예컨대 처리내용을 달리하는 2종류의 웨이퍼(W)를 서로 다른 2종류의 반송경로(예컨대 도 4참조)에 따라서 반송하여, 각각의 반송경로상에 있는 4실의 처리실(10)에서 각각의 웨이퍼(W)에 소정의 처리를 실시할 때에, 2종류의 웨이퍼(W)가 각각의 반송경로상에 있는 동일처리실(10)에 있어서 데드로크가 발생하는 것을 회피하도록 해두었다.
본 발명에 있어서 데드로크란, 서로 반송경로를 달리하는 여러 종류(본 실시형태에서는 2종류)의 웨이퍼(W)를 동시에 병행처리한 경우에 각 반송경로에 따라서 반송되는 웨이퍼(W)가 동일한 처리실(10)에서 부딪히고, 각각의 웨이퍼(W)의 처리를 할 수 없게 되는 상태를 말한다.
또, 본 발명에 있어서, 데드로크가 발생하는 것을 회피한다는 것은, 서로 반송경로를 달리하는 여러 종류의 웨이퍼(W)를 동시에 병행처리하려고 한 경우에, 실제로 데드로크가 발생한 것을 검출하여 그 데드로크를 회피하기 위한 어떠한 대처를 하는 것이 아니라, 데드로크가 발생하는지 아닌지를 판정하여 발생하는 경우에는 미리 병행처리를 회피하여 데드로크를 회피하는 것을 말한다.
본 실시형태의 제어장치(40)에는 예컨대 도 2에 나타낸 바와 같이 웨이퍼(W)의 반송경로를 입력하는, 예컨대 키보드, 표시장치의 표시패널에 표시된 조작패널 등으로 이루어지는 반송경로입력장치(50)가 접속되고, 이 반송경로입력장치(50)에 의해 입력된 데이터를 제어장치(40)에 있어서 가공하며, 처리시에 웨이퍼(W)가 데드로크를 발생시키는지 아닌지를 사전에 판정하도록 하고 있다. 한편, 도 4에 있어서, C는 웨이퍼수납실(30), ORT은 위치 맞춤 장치(22), P1은 제1처리실, P2는 제2처리실, P3은 제3처리실, P4는 제4처리실이다.
본 실시형태의 제어장치(40)는 도 2에 나타낸 바와 같이, 연산처리장치(41)와 기억장치(42)를 가지며, 반송경로입력장치(50)로부터 입력된 예컨대 2종류의 반송경로에 따라서 웨이퍼반송장치(21)를 구동시켜 2종류의 웨이퍼(W)를 각각의 반송경로에 따라서 반송하도록 해두었다.
연산처리장치(41)는 후술하는 데드로크회피프로그램에 따라서 2종류의 웨이퍼(W)의 반송경로상에 있어 데드로크할지 어떨지를 판정하도록 해두었다. 또한, 기억장치(42)는 웨이퍼(W)의 데드로크회피프로그램을 기억하는 프로그램메모리(42A)와, 반송경로입력장치(50)로부터 입력된 2종류의 웨이퍼(W)의 반송경로를 기억하는 반송경로메모리(42B)와, 후술하는 상류/하류테이블을 기억하는 상류/하류테이블메모리(42C)와, 2종류의 반송경로사이에서 웨이퍼(W)가 데드로크를 발생시키는 경우에는 데드로크를 발생시키는 웨이퍼(W)의 반송경로를 반송보류경로로서 기억하는 반송보류경로메모리(42D)를 가지며, 2종류의 반송경로가 입력되면, 데드로크의 유무와는 관계없이 각 반송경로를 연산처리장치(41)를 통해 반송경로메모리(42B)에 설정등록하도록 해두었다.
상기 연산처리장치(41)는 도 2에 나타낸 바와 같이, 데드로크회피프로그램에 따라서 2종류의 반송경로상에 위치하는 각 처리실(10)이 서로 상류위치에 있는지 하류위치에 있는지를 판정하고 또한 전 반송경로에 있어서의 각 처리실의 상류, 하류관계를 예컨대 표1에 나타내는 상류/하류테이블로서 작성하는 테이블작성·갱신수단(41A)과, 이 테이블작성·갱신수단(41A)에 의한 상류/하류테이블의 작성과정에서 동일처리실(10)이 상류위치 및 하류위치의 쌍방에 해당하는 시에 데드로크라고 판정하는 데드로크판정수단(41B)을 갖는다.
여기서, 표1은 상류/하류테이블의 일 예이며, 예컨대 A행의 처리실(표1에 있어서 P3)에 있어서 예컨대 B열의 처리실(표1에 있어서 P1)은 상류에 해당하는지 하류에 해당하는지를, A행 B열의 항 C에 표시(표1에 있어서는, 상류)한 것이다.
테이블작성·갱신수단(41A)은, 2종류의 반송경로상에 위치하는 각 처리실(10)이 서로 상류위치에 있는지 하류위치에 있는지를 판정하고 또한 전 반송경로에 있어서의 각 처리실의 상류, 하류관계를 예컨대 표2에 나타낸 바와 같이 상류/하류테이블로서 작성한다. 표2에 있어서는 예컨대, 후술하도록 A행 B열에서 혹은 C행 D열에서, 동일처리실(10)이 상류위치 및 하류위치의 쌍방에 해당하는 것이 명시되어 있다.
데드로크판정수단(41B)은 테이블작성·갱신수단(41A)에 의한 상류/하류테이블의 작성과정에서 데드로크의 유무를 다음과 같이 하고 판정한다.
즉, 데드로크판정수단(41B)은 예컨대, 표2의 작성과정에서, A행 B열에 표시되고 있도록, A행의 처리실(표2에 있어서 P3)에 있어서 B열의 처리실(표2에 있어서 P1)은 도 4에 나타내는 (a)의 처리공정에서는 "상류"에 해당하여 도 4에 나타내는 (b)의 처리공정에서는 "하류"에 해당하는 것이므로, 즉, 한쪽이 다른 쪽에 있어서 하류에 해당하는 경우와 상류에 해당하는 경우가 있으니까, 도 4에 나타내는 (a)의 처리공정과 도 4에 나타내는 (b)의 처리공정을 병행하여 행한 경우에 데드로크가 발생할 수 있는 것이고, 이러한 경우에, 데드로크판정수단(41B)은 동일처리실(10)이 상류위치 및 하류위치의 쌍방에 해당하는 것으로서 데드로크가 발생한다고 판정한다.
데드로크판정수단(41B)에 의한 판정결과에 의해 데드로크를 발생시키지 않는다고 판정된 경우에는 테이블작성·갱신수단(41A)에서 상류/하류테이블을 작성하여 그 테이블을 테이블작성·갱신수단(41A)을 통해 상류/하류테이블메모리(42C)에 설정등록한다. 이 경우, 병행한 처리가 가능하게 된다.
또한, 데드로크판정수단(41B)에 의한 판정결과에 의해 데드로크를 생긴다고 판정된 경우에는 상류/하류테이블을 작성하지 않고도, 데드로크를 발생시키는 반송경로를 반송보류경로메모리(42D)에 설정등록하도록 해두었다. 이 경우, 데드로크를 발생시킨다고 해서 반송보류경로메모리(42D)에 설정등록된 반송경로에 관한 피처리체군은 이곳은 병행한 처리가 되지 않고 대기하고 있고, 다른 쪽의 반송경로에 관한 피처리체군의 최종의 피처리체가 처리되는 단계에서 처음으로 처리가 되기 시작한다.
또한, 상기 연산처리장치(41)는 반송개시수단(41C)을 가지며, 반송개시지시수단(41C)이 데드로크판정수단(41B)에서 수신한 데드로크를 발생시키지 않은 취지의 신호에 따라서 반송개시지시신호를 웨이퍼반송장치(21)로 송신하고, 웨이퍼(W)를 반송하도록 해두었다.
또한, 상기 연산처리장치(41)는 도 2에 나타낸 바와 같이, 반송보류경로등록수단(41D), 웨이퍼반송상황감시수단(41E) 및 반송보류경로확인수단(41F) 및 반송보류경로갱신수단(41G)을 갖고 있다.
그리고, 데드로크를 발생시키는 경우에는, 반송보류경로등록수단(41D)은 데드로크판정수단(41B)으로부터의 데드로크신호에 따라서 데드로크를 발생시키는 반송경로를 반송보류경로메모리(42D)에 설정등록한다. 웨이퍼반송상황감시수단(41E)은 반송보류경로등록수단(41D)으로부터의 신호에 따라서 장치내에서의 웨이퍼(W)의 반송상황을 순차적으로 감시하고, 상류/하류테이블작성·갱신수단(41A)을 통해 상류/하류테이블메모리(42C)의 내용을 순차적으로 갱신하도록 해두었다. 이와 병행하여 반송보류경로확인수단(41F)은 웨이퍼반송상황감시수단(41E)으로부터의 신호에 따라서 반송보류경로메모리(42D)의 내용을 확인하여, 그 결과를 상류/하류테이블작성·갱신수단(41A)에 송신하도록 해두었다. 그리고, 상류/하류테이블작성·갱신수단(41A) 및 데드로크판정수단(41B)은 반송보류경로확인수단(41F)으로부터의 신호에 따라서 반송보류경로에 있어서의 웨이퍼와 반송중의 웨이퍼가 데드로크를 발생시키는지의 여부를 항상 감시하도록 해두었다.
전술한 바와 같이, 데드로크를 발생시킨다고 해서 반송보류경로메모리(42D)에 설정등록된 반송경로에 관한 피처리체군은, 현재실행중의 반송경로에 관한 피처리체군의 최종의 피처리체가 처리되는 단계까지 병행처리가 되지 않고 대기하고 있다. 그리고, 현재실행중의 반송경로에 관한 피처리체군의 최종의 피처리체와의 사이에서 데드로크가 생기지 않게 되는 시점을, 상류/하류테이블작성·갱신수단(41A) 및 데드로크판정수단(41B)에 따라서 구한다.
데드로크판정수단(41B)에 있어서 반송보류경로의 웨이퍼와 현재반송중의 웨이퍼와의 사이에서 데드로크를 발생시키지 않게 된다고 판정한 시점에서, 상류/하류테이블작성·갱신수단(41A)은 현재실행중의 반송경로와 반송보류경로를 합친 상류/하류테이블을 작성하고, 상류/하류테이블메모리(42C)의 내용을 갱신한다.
또한, 반송보류경로갱신수단(41G)은 데드로크판정수단(41B)의 판정에 따라서, 반송보류경로메모리(42D)에서의 데드로크를 발생시키지 않게 된 반송경로를 삭제하고 그 내용을 갱신함과 동시에 반송개시지시수단(41C)을 통해 웨이퍼반송장치 (21)로 반송개시지시신호를 송신하고, 보류로 되어 있는 반송경로의 웨이퍼(W)의 반송을 시작하도록 해두었다.
이에 따라서, 데드로크를 발생시킨다고 해서 반송보류경로메모리(42D)에 설정등록된 반송경로에 관한 피처리체군은 현재실행중의 반송경로에 관한 피처리체군중의 최종의 피처리체와 병행하여 처리하는 것이 가능하게 된다.
다음에, 본 실시형태의 처리장치를 사용한 본 발명의 데드로크회피방법의 한 실시양태를 도 3의 플로우챠트 및 도 4의 반송경로를 참조하면서 설명한다. 한편, 도 4의 (a)는 반송경로(a)를, (b)은 반송경로(b)를 나타내고 있다.
우선, 장치의 기동시에 제어장치(40)의 연산처리장치(41)는 상류/하류테이블메모리(42C) 및 반송보류경로메모리(42D)를 초기화한다(S1).
다음에, 웨이퍼의 반송경로의 입력이 있는지 없는지를 확인하고(S2), 입력해야 할 반송경로가 있는 경우에는 예컨대 카세트마다 웨이퍼(W)의 반송경로(a)를 반송경로입력장치(50)를 사용하여 입력한다(S3). 반송경로(a)를 입력하면 제어장치(40)의 연산처리장치(41)를 통해 반송경로(a)를 반송경로메모리(42B)에 설정등록하고(S4), 여기서 그 반송경로(a)를 기억한다.
이어서, 상류/하류테이블작성·갱신수단(41A)에서 반송경로(a)에 관해서 상류/하류관계를 비교, 판정한 뒤(S5), 이 반송경로(a)에 있어서 데드로크가 있는지 없는지를 데드로크판정수단(41B)에서 판정한다(S6). 그러나, 이 단계에서는 하나의 반송경로(a)만이 입력되어 있고, 장치내에서는 웨이퍼(W)가 흐르고 있지 않기 때문에, 하나의 반송경로(a)에서는 데드로크를 발생시키는 일은 없다. 따라서, 상류/하류테이블작성·갱신수단(41A)을 통해 반송경로(a)의 상류/하류테이블을 표1에 나타낸 바와 같이 작성하여, 그 테이블을 상류/하류테이블메모리(42C)에 등록한 뒤(S7), 데드로크판정수단(41B)으로부터의 신호에 따라서 반송개시지시수단(41C)에서 웨이퍼반송장치(21)로 반송개시지시신호를 송신하여, 반송경로(a)의 웨이퍼(W)의 반송을 시작한다(S8). 이 시점에서는 복수의 반송경로가 입력되어 있는 경우에는, 입력된 전 반송경로에 관해서의 데드로크의 유무의 확인을 하고(S9), 전 반송경로에 관해서의 데드로크의 유무의 확인이 종료되어 있지 않으면 스텝S5로 되돌아가, 스텝S5로부터 스텝S9까지를 되풀이하여 전 반송경로사이에서의 데드로크의 유무를 순차 확인한다.
[표1]
입력된 전 반송경로에 관해서 데드로크의 유무의 확인이 종료한 경우에는, 다음에 입력해야 할 반송경로가 있는 경우에는, 반송경로입력수단(50)을 사용하여 예컨대 반송경로(b)를 입력한다. 이 경우에는, 스텝S2로부터 스텝S9까지를 되풀이한다.
즉, 도 4에 나타내는 예에 있어서 반송경로(b)를 반송경로(a)의 경우와 같은 순서로 입력하고(S3), 연산처리장치(41)를 통해 반송경로(b)를 반송경로메모리 (42B)에 설정등록하고(S4), 여기서 그 반송경로(b)를 기억한다. 이어서, 각 반송경로(a), (b)에 있어서의 각 처리실의 상류/하류관계를 비교, 판정하고(S5), 데드로크를 발생시키는지 아닌지에 관해서 판정한다(S6). 이 때, 가령 양 반송경로(a), (b)를 합친 상류/하류테이블을 작성하면 표2에 나타내는 바와 같이 되지만, 스텝S6에서의 비교, 판정의 결과, 표2중*(A행 B열, C행 D열)에서 나타낸 바와 같이 반송경로(a)에서는 P1은 P3의 하류이었음에도 불구하고, 반송경로(b)에서는 상류가 되기 때문에, 양 반송경로(a), (b)사이에서 데드로크가 일어날 수 있다고 판정한다(S6). 이 경우, 표2에 있어서 A행 B열 혹은 C행 D열의 항을 작성한 단계에서 데드로크가 생길 수 있다고 판명된다. 따라서, 이러한 경우에는, 양 반송경로(a), (b)를 합친 상류/하류테이블을 표2에 나타낸 것처럼은 완성시킬 필요가 없어진다. 그래서, 표2를 완성시키는 것을 그만둔다. 그리고, 데드로크판정수단(41B)으로부터의 신호에 따라서 반송보류경로등록수단(41D)이 작동하여 반송보류경로메모리(42D)에 반송경로(b)를 설정등록하고(S10),그 웨이퍼의 반송을 보류한다. 이 단계에서는 상류/하류테이블은 표1에 나타낸 바와 같다.
상술한 바와 같이, 데드로크를 발생시킨다고 해서 반송보류경로메모리(42D)에 설정등록된 반송경로(b)에 관한 카세트의 웨이퍼는 현재실행중의 반송경로(a)에 관한 카세트의 최종의 웨이퍼가 처리되는 단계까지 병행처리가 되지 않고 대기하고 있다. 그리고, 현재실행중의 반송경로(a)에 관한 카세트의 웨이퍼와의 사이에서 데드로크가 생기지 않게 되는 시점을, 상류/하류테이블작성·갱신수단(41A) 및 데드로크판정수단(41B)에 따라서 구하게 된다.
[표2]
스텝S2에 있어서, 모든 반송경로를 입력하여, 다음에 입력해야 할 반송경로가 없는 것을 확인하면, 웨이퍼반송상황감시수단(41E)에 의해 장치내에서는 웨이퍼반송 중에 있는지 없는지를 확인하고(S11), 웨이퍼의 반송을 확인하면, 그 웨이퍼의 반송상황을 웨이퍼반송상황감시수단(41E)에 의해 감시한다(S12).
그리고, 반송경로(a)의 웨이퍼가 순차적으로 반송, 처리되어, 마지막 웨이퍼가 처리실 P1로부터 반출되었는지의 여부를 웨이퍼반송상황감시수단(41E)에 의해 확인하고(S13), 마지막 웨이퍼가 처리실 P1로부터 반출된 것을 확인하면, 반송보류경로확인수단(41F)은 반송보류경로메모리(42D)의 내용을 확인한다. 그리고, 상류/하류테이블작성·갱신수단(41A)을 통해 반송경로(b)를 넣은 표3에 나타내는 상류/하류테이블을 작성하고, 상류/하류테이블메모리(42C)의 내용을 갱신한다(S14).
표3은 현재실행중의 반송경로(a)에 관한 카세트의 마지막 웨이퍼가 처리되는 단계를 나타낸다. 표2중*(A행 B열 또는 C행 D열)에서 데드로크가 발생된다고 판정되었기 때문에, A행 B열 또는 C행 D열에서 나타내는 처리실에 달할 때까지는 반송경로(a)에 관한 카세트의 최종의 웨이퍼는 단독으로 처리될 필요가 있다. A행 B열 또는 C행 D열에 나타내는 처리실의 다음 처리실(표3에 있어서의 A행 F열 또는 E행 D열에서 나타내는 처리실)에서는, 반송경로(b)에 관한 카세트의 웨이퍼와 반송경로(a)에 관한 카세트의 최종의 웨이퍼와의 사이에서는 이제는 데드로크가 생기지 않게 된다.
[표3]
반송경로(a)의 마지막 웨이퍼가 처리실 P1로부터 반출되면, 반송보류경로확인수단(41F)을 통해 반송보류경로메모리(42D)에서 기억되어 있던 반송경로(b)를 불러내어, 상류/하류테이블작성·갱신수단(41A)을 통해 표3에 나타내는 반송경로(a)의 마지막 웨이퍼와 반송경로(b)의 웨이퍼와의 상류, 하류관계를 비교, 판정하고(S15), 이 비교, 판정의 결과에 따라서 양 반송경로(a),(b)의 웨이퍼사이에서 데드로크를 발생시키는지의 여부를 판정하고(S16), 판정의 결과, 데드로크를 발생시키지 않는다고 판정되면, 반송보류경로갱신수단(42B)을 통해 반송보류경로메모리(42D)에서 반송경로(b)를 삭제하고(S17), 반송보류경로메모리(42D)의 내용을 갱신함과 동시에, 상류/하류테이블작성·갱신수단(41A)을 통해 표3에 나타내는 상류/하류테이블로부터 표4에 나타내는 상류/하류테이블로 갱신하고, 상류/하류테이블메모리(42C)로 등록한다(S18).
그 후, 반송경로(a)의 마지막 웨이퍼와 반송경로(b)의 웨이퍼를 병행반송을 시작하고(S19), 웨이퍼의 병행처리를 한다.
또한, 반송보류경로메모리(42D)에 반송보류경로가 남아 있는 경우에는 그 반송보류경로에 관한 데드로크의 유무를 확인하고, 데드로크의 확인을 하지 않으면 스텝15로 되돌아가고, 스텝15로부터 스텝19까지의 처리를 되풀이한다. 데드로크의 확인이 종료하면, 스텝S2로 되돌아가고, 스텝S2에 있어서 다음에 입력해야 할 반송경로의 유무를 확인한다.
[표4]
이상 설명한 바와 같이 본 실시형태에 의하면, 상류/하류테이블작성·갱신수단(41A)에서 각 반송경로(a), (b)상에 위치하는 각 처리실이 전체의 반송경로, 즉 반송경로(a)와 반송경로(b)와의 합의 반송로상에서 서로 상류위치에 있는지 하류위치에 있는지를 판정함과 동시에 전 반송경로, 즉 반송경로(a)와 반송경로(b)와의 합의 반송로에 있어서의 각 처리실의 상류/하류관계를 상류/하류테이블로서 작성하여, 이들 상류/하류테이블의 작성과정에서 데드로크판정수단(41B)에서 동일처리실 P1, P3이 상류위치 및 하류위치의 쌍방에 해당한다(표3의 *표시)고 판정하였을 때에, 데드로크판정수단(41B)에서는 각각의 반송경로(a), (b)의 웨이퍼(W)가 데드로크한다고 판정한다. 이와 같이, 전 반송경로에 있어서의 각 처리실의 상류/하류관계를 상류/하류테이블로서 나타냄으로써, 반송경로(a)와 반송경로(b)와의 사이에서 데드로크가 발생할지 어떨지를 간편하고 신속히 확실하게 판정할 수가 있다. 이 결과, 병행처리에 의한 처리실 P1, P3에서의 데드로크를 미연에 방지하고, 각 반송경로(a), (b)의 웨이퍼를 개별적으로 연속하여 처리함으로써 2종류의 웨이퍼를 원활히 처리하여 스루풋을 높일 수 있다.
더욱 상술한 바와 같이, 데드로크판정수단(41B)에서 데드로크를 발생시킨다고 판정하였을 때에는, 웨이퍼반송상황감시수단(41E), 반송보류경로확인수단(41F)의 신호에 따라서 상류/하류테이블작성·갱신수단(41A) 및 데드로크판정수단(41B)이 데드로크하는 종류를 달리하는 각 웨이퍼가 서로 데드로크를 발생시키지 않게 되는 시점에서 각 반송경로(a), (b)의 각 웨이퍼를 각각 병행하여 반송하도록 하였기 때문에, 반송경로(a)의 마지막 웨이퍼와 반송경로(b)의 웨이퍼를 병행처리할 수가 있고, 반송경로(b)의 웨이퍼를 처리할 때의 기다리는 시간을 삭감할 수 있음과 동시에 복수의 처리실(10)을 최대한 낭비없이 사용하고, 스루풋을 높일 수 있다.
또한, 도 6은 다른 2종류의 웨이퍼(W)를 처리할 때의 각 반송경로를 통합한 반송경로를 나타내고 있다.
이 경우에는, 예컨대 제1 웨이퍼수납실(31)에 2종류의 웨이퍼(W)가 나눠 수납되어 있는 것으로 가정한다. 한쪽의 웨이퍼(W)는 제1, 제2, 제3처리실(11,12,13)의 순서로 처리된 후 제1 웨이퍼수납실(31)에 되돌아가고, 다른 쪽의 웨이퍼(W)는 제1, 제4, 제8처리실(11,14,13)의 순서대로 처리된 후 제1 웨이퍼수납실(31)에 되돌아가도록 해두었다.
따라서, 이들 웨이퍼(W)의 각 반송경로에 있어서의 상류/하류테이블을 작성하는 경우에 관해서 설명한다. 한편, 도 6에서는 웨이퍼수납실 및 위치 맞춤 장치는 생략해두었다. 또한, 상류/하류테이블의 작성은 도 3의 플로우챠트에 따라서 상기 실시형태와 같은 순서로 실시된다.
본 실시형태의 경우에는, 제1처리실(11)과 제2처리실(12)의 상류, 하류관계를 비교하여, 제1처리실(11)에 대하여 제2처리실(12)은 하류측에 위치함과 동시에 제2처리실(12)에 대하여 제1처리실(11)은 상류측에 위치하고, 상류/하류테이블작성·갱신수단(41A)을 통해 표5에 나타내는 상류/하류테이블의 제1행 제2열에 「하류」라고 기입함과 동시에 제2행 제1열에 「상류」라고 기입한다.
또한, 제1처리실(11) 및 제2처리실(12)과 제3처리실(13)을 비교하고, 제1처리실(11) 및 제2처리실(12)에 대하여 제3처리실(13)은 하류측에 위치함과 동시에 제3처리실(13)에 대하여 제1처리실(11) 및 제2처리실(12)은 각각 상류측에 위치하고, 상류/하류테이블작성·갱신수단(41A)을 통해 표5에 나타내는 상류/하류테이블의 제1행 제3열 및 제2행 제3열 각각에 「하류」라고 기입함과 동시에 제3행 제1열 및 제3행 제2열 각각에 「상류」라고 기입한다. 이하, 통합한 반송경로상의 모든 처리실에 관해서 순차 상류, 하류관계를 비교, 판정하여 테이블을 서서히 작성하여 간다.
그런데, 이 경우에는, 표5에 나타낸 바와 같이, 상류/하류테이블의 각 처리실의 상류, 하류관계를 모두 상류 또는 하류로서 기입할 수 있으므로, 그 상류/하류테이블을 도중에서 작성을 단념하지 말고 최후까지 작성하여 완성시킨다. 그리고, 그 상류/하류테이블을 상류/하류테이블메모리(42C)에 등록한 뒤(S7), 데드로크판정수단(41B)이 반송개시지시수단(41C)으로 신호를 송신하고, 반송개시지시수단 (41C)을 통해 웨이퍼반송장치(21)로 반송개시지령신호를 송신하며, 예컨대 2종류의 웨이퍼(W)의 병행반송처리를 시작한다(S8). 이에 따라 웨이퍼반송장치(21)의 단일의 핸들링아암이 예컨대 제1 웨이퍼수납실(31)에 수납된 2종류의 웨이퍼(W)를 교대로 한 장씩 반송하고, 2종류의 웨이퍼(W)를 모두 처리하여, 웨이퍼반송상황감시수단(41E) 및 반송보류경로확인수단(42F)을 통해 웨이퍼의 반송상황을 항상 상류/하류테이블작성·갱신수단(41A)으로 송신한다. 그리고, 모든 웨이퍼(W)의 처리가 종료하면, 상류/하류테이블작성·갱신수단(41A)을 통해 상류/하류테이블을 삭제하여, 다음 처리를 기다린다.
[표 5]
2종류의 웨이퍼(W)를 도 6에 나타내는 반송경로에 따라서 병행하여 반송하면, 도 7에 나타낸 바와 같이 된다. 한편, 도 7에 있어서 2종류의 반송경로는 실선과 파선으로 나타내어 두었다. 도 7에 나타내는 반송경로로부터 명백하듯이, 2종류의 웨이퍼를 병행하여 처리하더라도, 예컨대 제1처리실(12)은 제3처리실(13)의 상류측에만 해당하기 때문에, 제1처리실(11)로부터 제3처리실(13)예로 웨이퍼(W)를 동시에 반출하거나, 반출과 동시에 반입되는 것은 없고, 따라서 제3처리실(13)은 제1처리실(11)측으로부터 웨이퍼(W)가 동시에 반입되거나, 반입과 동시에 반출하는 일은 없고, 각 처리실(11,13)의 어느 것에 있어서도 데드로크를 발생하는 것은 없다.
따라서, 본 실시형태에 의하면, 도 6에 나타내는 반송경로에 있어서의 각 처리실(10)의 상류, 하류관계를 구하여, 동일한 처리실(10)에서 상류 또는 하류에만 해당한다고 판정하였을 때에는 처리직전에 웨이퍼의 데드로크가 없는 것을 판정할 수가 있었기 때문에, 이 판정결과에 근거하여, 데드로크의 유무를 걱정할 필요가 없어지고, 2종류의 웨이퍼의 병행하여 반송하는 것이 가능하게 되어, 각 처리실(10)을 효율적으로 사용하여 스루풋을 높일 수 있다.
또한, 도 8은 6실의 처리실을 구비한 처리장치를 사용하여 여러 종류(6종류의 처리를 할 수 있다)의 웨이퍼를 처리하는 경우의 반송경로를 나타낸 도면이다.
이 처리장치에 있어서의 제1∼제6처리실(11∼16) 각각의 상류, 하류관계를 비교하고, 상류/하류테이블을 작성함으로써 데드로크를 발생할지 어떨지를 판정할 수가 있다.
따라서, 상기 각 실시예의 경우와 같이 제1∼제6처리실(11∼16) 각각의 상류, 하류관계를 비교함과 동시에 데드로크를 판정하면서 상류/하류테이블에 기입하면, 최종적으로 표6에 나타내는 상류/하류테이블을 작성할 수가 있고, 데드로크를 발생하지 않은 것을 알 수 있다.
따라서, 최대한 6종류의 웨이퍼를 제1∼제6처리실(11∼16)을 최대한 이용하여 반송개시처리할 수가 있고, 종래와 비교하여 스루풋을 각별히 높일 수 있다.
[표 6]
한편, 상기 각 실시형태에서는 제1, 제2 웨이퍼수납실에 각각 처리내용을 달리하는 웨이퍼를 수납하고, 각 웨이퍼를 처리하는 경우와, 제1 웨이퍼수납실에 처리내용을 달리하는 웨이퍼를 수납하고, 각 웨이퍼를 처리하는 경우에 관해서 설명하였지만, 또한, 상기 실시형태에서는 웨이퍼에 대하여 성막처리나 에칭처리 등의 처리를 하는 처리장치를 예로 들어 설명하였지만, 본 발명은 상기 각 실시형태에 아무런 제한이 없고, 본 발명은 여러 종류의 피처리체를 병행처리하는 여러가지의 반도체제조장치나 검사장치 등에 관해서도 적용할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 처리내용을 달리하는 여러 종류의 피처리체를 병행하여 처리하고, 복수의 처리실을 최대한으로 사용하여 스루풋을 높일 수 있는, 다품종소량생산에 알맞은 피처리체의 데드로크회피방법 및 처리장치를 제공할 수가 있다.

Claims (8)

  1. 처리내용을 달리하는 여러 종류의 피처리체를 서로 다른 반송경로를 따라서 반송하고, 각각의 반송경로 상에 있는 복수의 처리실에서 각각의 피처리체에 소정의 처리를 실시할 때에, 종류를 달리하는 피처리체가 각각의 반송경로 상에 있는 상기 동일처리실에서 데드로크가 발생하는 것을 판정하는 방법으로서,
    상기 여러 종류의 반송경로를 각각 설정한 후,
    각각의 반송경로 상에 위치하는 각 처리실이 그 반송경로 상에서 다른 처리실에 대하여 상류위치에 있는지 하류위치에 있는지를 상기 여러 종류의 반송경로에 대하여 판정하고,
    상기 여러 종류의 반송경로 상에 있는 동일처리실이 다른 처리실에 대하여 상류위치 및 하류위치의 쌍방에 해당하는 때에, 상기 피처리체가 데드로크한다고 판정하는 것을 특징으로 하는 피처리체의 데드로크판정방법.
  2. 처리내용을 달리하는 여러 종류의 피처리체를 서로 다른 반송경로를 따라서 반송하고, 각각의 반송경로 상에 있는 복수의 처리실에서 각각의 피처리체에 소정의 처리를 실시할 때에, 종류를 달리하는 피처리체가 각각의 반송경로 상에 있는 상기 동일처리실에서 데드로크가 발생하는 것을 회피하는 방법으로서,
    상기 여러 종류의 반송경로를 각각 설정한 후,
    각각의 반송경로 상에 위치하는 각 처리실이 그 반송경로 상에서 다른 처리실에 대하여 상류위치에 있는지 하류위치에 있는지를 상기 여러 종류의 반송경로에 대하여 판정하고,
    상기 여러 종류의 반송경로 상에 있는 동일처리실이 다른 처리실에 대하여 상류위치 및 하류위치의 쌍방에 해당한다고 판정하는 때에, 상기 피처리체가 데드로크한다고 판정하고,
    상기 여러 종류의 반송경로에서 데드로크가 발생한다고 판정한 경우에는 데드로크를 발생시키는 반송경로의 피처리체의 반송을 보류하여 데드로크를 회피하는 것을 특징으로 하는 피처리체의 데드로크회피방법.
  3. 제 2 항에 있어서, 상기 여러 종류의 반송경로에서 데드로크가 발생하지 않는다고 판정한 때에는, 반송경로를 달리하는 피처리체를 각각 병행하여 반송하는 것을 특징으로 하는 피처리체의 데드로크회피방법.
  4. 처리내용을 달리하는 여러 종류의 피처리체를 서로 다른 반송경로를 따라서 반송하고, 각각의 반송경로 상에 있는 복수의 처리실에서 각각의 피처리체에 소정의 처리를 실시할 때에, 종류를 달리하는 피처리체가 각각의 반송경로 상에 있는 동일처리실에서 데드로크가 발생하는 것을 회피하는 방법으로서,
    상기 여러 종류의 반송경로에 대하여, 각각의 반송경로 상에 위치하는 상기 각 처리실이 그 반송경로상에서 다른 처리실에 대하여 상류위치에 있는지 하류위치에 있는지를 나타내는 상류/하류테이블이 등록되는 상류/하류테이블메모리를 초기화하는 공정과,
    상기 반송경로의 입력의 유무를 확인하는 공정과,
    상기 반송경로의 입력이 있는 때에 실행하는 제 1 처리공정과, 상기 반송경로의 입력이 없는 때에 실행하는 제 2 처리공정을 구비하며,
    제 1 처리공정은,
    상기 입력된 반송경로의 각각의 반송경로 상에 위치하는 각 처리실이 그 반송경로 상에서 다른 처리실에 대하여 상류위치에 있는지 하류위치에 있는지를 상기 쌍방의 반송경로에 대하여 판정하는 공정과,
    상기 쌍방의 반송경로 상에 위치하는 동일처리실이 다른 처리실에 대하여 상류위치 및 하류위치의 쌍방에 해당하는 때에 상기 피처리체가 데드로크한다고 판정하는 공정과,
    상기 쌍방의 반송경로 상에 있어서 데드로크가 발생하지 않는다고 판정한 경우에는 상기 입력된 반송경로에 대하여 상기 상류/하류테이블을 작성하여 상기 상류/하류테이블메모리에 등록하는 공정과,
    상기 쌍방의 반송경로 상에 있어서 데드로크가 발생한다고 판정한 경우에는 상기 입력된 반송경로를 반송보류경로메모리에 등록하여 데드로크를 회피하는 공정을 구비하며,
    제 2 처리공정은,
    상기 반송보류경로메모리에 등록된 반송경로로 피처리기판을 반송하는 공정을 구비하는 것을 특징으로 하는 피처리체의 데드로크회피방법.
  5. 제 4 항에 있어서, 상기 제 2 처리공정은,
    상기 상류/하류테이블메모리에 등록되어 있는 반송경로의 상류/하류테이블을 피처리체의 반송의 진보상황에 따라서 갱신하는 공정과,
    상기 반송보류경로메모리에 등록되어 있는 반송경로의 피처리체와 상기 상류/하류테이블메모리에 갱신등록된 반송경로의 피처리체가 데드로크를 발생시키는지 아닌지를 판정하는 공정과,
    상기 쌍방의 반송경로 상에 있어서 데드로크가 발생하지 않는다고 판정한 경우에는 상기 반송경로보류메모리에 등록되어 있는 반송경로를 상기 반송경로보류메모리로부터 삭제함과 동시에 삭제한 반송경로에 대하여 상기 상류/하류테이블을 작성하여 상기 상류/하류테이블을 갱신하는 공정을 구비하는 것을 특징으로 하는 피처리체의 데드로크회피방법.
  6. 여러 종류의 피처리체를 한 장씩 반송하는 반송수단과, 이 반송수단을 통해 반송되는 상기 피처리체에 대하여 순차로 소정의 처리를 실시하는 복수의 처리실과, 상기 여러 종류의 피처리체의 반송경로를 각각 입력하는 반송경로입력수단과, 이 반송경로입력수단을 통하여 입력된 반송경로에 기초하여 상기 반송수단을 제어하는 제어수단을 구비하며, 처리내용을 달리하는 여러 종류의 피처리체를 서로 다른 반송경로를 따라서 반송하고, 각각의 반송경로 상에 있는 복수의 처리실에서 각각의 피처리체에 소정의 처리를 실시할 때에, 상기 반송수단을 통하여 종류를 달리하는 피처리체가 각각의 반송경로 상에 있는 동일처리실에서 데드로크가 발생하는 것을 판정하는 수단을 구비한 처리장치로서,
    상기 제어수단은,
    데드로크의 발생을 판정하는 프로그램을 기억하는 프로그램메모리와,
    상기 입력된 반송경로 상에 위치하는 각 처리실이 그 반송경로 상에서 다른 처리실에 대하여 상류위치에 있는지 하류위치에 있는지를 판정하면서 상류/하류테이블을 작성하는 테이블작성수단과,
    상기 프로그램에 따라서, 상기 상류/하류테이블을 기초로 상기 여러 종류의 반송경로 상에 위치하는 각 처리실이 그 반송경로 상에서 다른 처리실에 대하여 상류위치에 있는지 하류위치에 있는지를 상기 여러 종류의 반송경로에 대하여 판정하고, 또한 상기 여러 종류의 반송경로 상에 있는 동일 처리실이 다른 처리실에 대하여 상류위치 및 하류위치의 쌍방에 해당하는 때에 상기 피처리체가 데드로크한다고 판정하는 데드로크 판정수단을 가지는 것을 특징으로 하는 처리장치.
  7. 삭제
  8. 삭제
KR10-2000-7002486A 1997-09-10 1998-09-10 피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치 KR100525274B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26267897A JP3319993B2 (ja) 1997-09-10 1997-09-10 被処理体のデッドロック判定方法、被処理体のデッドロック回避方法及び処理装置
JP262678 1997-09-10
PCT/JP1998/004083 WO1999013503A1 (fr) 1997-09-10 1998-09-10 Procede permettant d'eviter le blocage d'un objet a traiter et unite de traitement correspondante

Publications (2)

Publication Number Publication Date
KR20010023812A KR20010023812A (ko) 2001-03-26
KR100525274B1 true KR100525274B1 (ko) 2005-11-02

Family

ID=17379080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7002486A KR100525274B1 (ko) 1997-09-10 1998-09-10 피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치

Country Status (5)

Country Link
US (1) US6466835B1 (ko)
JP (1) JP3319993B2 (ko)
KR (1) KR100525274B1 (ko)
TW (1) TW408350B (ko)
WO (1) WO1999013503A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3319993B2 (ja) * 1997-09-10 2002-09-03 東京エレクトロン株式会社 被処理体のデッドロック判定方法、被処理体のデッドロック回避方法及び処理装置
JP2001093791A (ja) * 1999-09-20 2001-04-06 Hitachi Ltd 真空処理装置の運転方法及びウエハの処理方法
JP4490124B2 (ja) * 2004-01-23 2010-06-23 セイコーエプソン株式会社 搬送状況提示システムおよび方法、プログラム並びに情報記憶媒体
JP5192122B2 (ja) * 2005-01-19 2013-05-08 東京エレクトロン株式会社 基板処理装置の検査方法及び検査プログラム
US9053072B2 (en) * 2007-01-25 2015-06-09 Hewlett-Packard Development Company, L.P. End node transactions at threshold-partial fullness of storage space
JP5458633B2 (ja) * 2008-06-20 2014-04-02 株式会社Ｉｈｉ 処理設備及び搬送制御方法
JP5476337B2 (ja) * 2011-05-26 2014-04-23 株式会社日立ハイテクノロジーズ 真空処理装置及びプログラム
JP6939644B2 (ja) * 2018-02-26 2021-09-22 オムロン株式会社 工程制御装置、製造装置、工程制御方法、制御プログラム、及び記録媒体
CN111354654B (zh) * 2018-12-20 2022-10-21 北京北方华创微电子装备有限公司 死锁判断方法及半导体设备
US11177048B2 (en) * 2019-11-20 2021-11-16 Applied Materials Israel Ltd. Method and system for evaluating objects
CN111933517B (zh) * 2020-08-14 2024-06-21 北京北方华创微电子装备有限公司 一种半导体工艺设备中工艺任务的启动方法、装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719177B2 (ja) * 1988-09-13 1995-03-06 株式会社椿本チエイン 移動体の運行管理方法
DE69029193D1 (de) 1989-08-10 1997-01-02 Fujitsu Ltd Steuerungssystem für herstellungsverfahren
US5093794A (en) * 1989-08-22 1992-03-03 United Technologies Corporation Job scheduling system
JPH0469139A (ja) * 1990-07-10 1992-03-04 Fujitsu Ltd 分散生産拠点利用生産供給方式
US5280425A (en) * 1990-07-26 1994-01-18 Texas Instruments Incorporated Apparatus and method for production planning
JP3447286B2 (ja) * 1990-11-28 2003-09-16 株式会社日立製作所 生産計画作成システムおよび生産計画作成方法
US5934856A (en) * 1994-05-23 1999-08-10 Tokyo Electron Limited Multi-chamber treatment system
JP3486462B2 (ja) * 1994-06-07 2004-01-13 東京エレクトロン株式会社 減圧・常圧処理装置
JPH0816662A (ja) * 1994-07-01 1996-01-19 Sumitomo Metal Ind Ltd 生産管理装置
JPH0836410A (ja) 1994-07-21 1996-02-06 Nissan Motor Co Ltd ロボットの干渉防止方法およびその装置
JP3811204B2 (ja) * 1995-10-27 2006-08-16 大日本スクリーン製造株式会社 基板処理装置の制御方法
US5928389A (en) * 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
US5914879A (en) * 1997-03-04 1999-06-22 Advanced Micro Devices System and method for calculating cluster tool performance metrics using a weighted configuration matrix
JP3319993B2 (ja) * 1997-09-10 2002-09-03 東京エレクトロン株式会社 被処理体のデッドロック判定方法、被処理体のデッドロック回避方法及び処理装置
US6122566A (en) * 1998-03-03 2000-09-19 Applied Materials Inc. Method and apparatus for sequencing wafers in a multiple chamber, semiconductor wafer processing system
US6078982A (en) * 1998-03-24 2000-06-20 Hewlett-Packard Company Pre-locking scheme for allowing consistent and concurrent workflow process execution in a workflow management system
US6336204B1 (en) * 1998-05-07 2002-01-01 Applied Materials, Inc. Method and apparatus for handling deadlocks in multiple chamber cluster tools

Also Published As

Publication number Publication date
TW408350B (en) 2000-10-11
JP3319993B2 (ja) 2002-09-03
US6466835B1 (en) 2002-10-15
WO1999013503A1 (fr) 1999-03-18
JPH1187466A (ja) 1999-03-30
KR20010023812A (ko) 2001-03-26

Similar Documents

Publication Publication Date Title
KR100525274B1 (ko) 피처리체의 데드로크판정방법, 피처리체의 데드로크회피방법 및 처리장치
JP2008251851A (ja) 基板処理装置
US20020189758A1 (en) Substrate processing apparatus, substrate inspection method and substrate procesing system
JPH04190840A (ja) 真空処理装置
CN104078382B (zh) 真空处理装置的运转方法
JP2853677B2 (ja) 半導体装置製造ライン
JP2009026916A (ja) 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP2007287909A (ja) 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP3454034B2 (ja) 真空処理装置
JPH03244121A (ja) 縦型半導体製造装置
JP4886669B2 (ja) 基板処理装置
JP2022052165A (ja) 半導体製造装置、基板搬送方法及びプログラム
JPH05308042A (ja) マルチリアクタタイプのプロセス設備制御装置
US11982705B2 (en) Substrate analysis apparatus and substrate analysis method
JPH09213764A (ja) 真空処理装置
JP2000091398A (ja) 基板処理装置
JP2850018B2 (ja) 半導体基板の連続処理システム
JP2834970B2 (ja) 基板収納装置
JPH04364752A (ja) 半導体基板処理システム
US20050288817A1 (en) Chamber based dispatch method
KR101929872B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP2005101320A (ja) 基板処理装置
JP2022173120A (ja) 基板処理装置、基板搬送方法
JPS63202514A (ja) 被処理物の処理装置への割り込み方式
KR20230125752A (ko) 기판 처리 시스템, 기판 처리 방법 및 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee