KR100505402B1 - 몸체 접촉 에스오아이 소자의 제조방법 - Google Patents
몸체 접촉 에스오아이 소자의 제조방법 Download PDFInfo
- Publication number
- KR100505402B1 KR100505402B1 KR10-1999-0023403A KR19990023403A KR100505402B1 KR 100505402 B1 KR100505402 B1 KR 100505402B1 KR 19990023403 A KR19990023403 A KR 19990023403A KR 100505402 B1 KR100505402 B1 KR 100505402B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- semiconductor layer
- region
- field
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000009825 accumulation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 13
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- 238000002955 isolation Methods 0.000 abstract description 8
- 239000012212 insulator Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 에스오아이(SOI : Silicon On Insulator) 소자에 관한 것으로, 특히, 필드산화막이 매몰산화막과 콘택되지 않는 구조의 몸체 접촉 에스오아이 소자에서 이웃하는 소자들간의 소자분리 특성을 향상시키기 위한 몸체 접촉 에스오아이 소자의 제조방법에 관한 것이다. 본 발명의 몸체 접촉 에스오아이 소자의 제조방법은, 베이스 기판과 상기 베이스 기판 상에 배치된 매몰산화막 및 상기 매몰산화막 상에 배치된 반도체층의 적층 구조로된 에스오아이 기판을 제공하는 단계; 상기 반도체층의 필드영역 내에 상기 매몰산화막과 접하는 채널 스탑 영역을 형성하는 단계; 상기 반도체층의 필드영역의 표면에 상기 채널 스탑 영역과 접하는 두께로 필드산화막을 형성하는 단계; 상기 필드산화막에 의해 한정된 상기 반도체층의 활성영역에 N채널 트랜지스터를 형성하는 단계; 상기 베이스 기판의 후면에 금속층을 형성하는 단계; 및 상기 금속층에 네가티브 전압을 인가하여 상기 반도체층과 매몰산화막의 계면에 불순물의 축적층을 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 에스오아이(SOI : Silicon On Insulator) 소자에 관한 것으로, 특히, 필드산화막이 매몰산화막과 콘택되지 않는 구조의 몸체 접촉 에스오아이 소자에서 이웃하는 소자들간의 소자분리 특성을 향상시키기 위한 방법에 관한 것이다.
반도체 소자의 고집적화, 고속화 및 저전력화가 진행됨에 따라, 벌크 실리콘으로 이루어진 실리콘 기판을 대신하여 SOI 기판을 이용한 반도체 소자(이하, SOI 소자라 칭함)가 주목되고 있다. 이것은, SOI 기판에 형성된 소자가 단결정 실리콘 기판에 형성된 소자와 비교해서 작은 접합 용량(Junction Capacitance)에 의한 고속화, 낮은 문턱 전압에 의한 저전압화, 및 완전한 소자분리에 의한 래치-업(latch-up)의 제거 등의 장점들을 갖고 있기 때문이다.
여기서, SOI 기판은 지지 수단인 베이스 기판과 매몰산화막 및 소자가 형성될 반도체층의 적층 구조이며, 이러한 SOI 기판에 형성된 SOI 소자는 매몰산화막에 의해 완전한 소자 분리를 이룰 수 있고, 특히, 접합 캐패시턴스를 감소시킬 수 있기 때문에 저전력화 및 고속화의 잇점이 있다.
도 1은 SOI 기판에 트랜지스터가 형성되어져 있는 종래 기술에 따른 SOI 소자를 보여주는 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
우선, 베이스 기판(1)과 매몰산화막(2) 및 반도체층(3)의 적층 구조로 이루어진 SOI 기판(10)이 제공되고, 상기 반도체층(2)의 표면에 활성영역을 한정하는 필드산화막들(4)이 매몰산화막과 콘택되는 두께로 형성된다. 그 다음, 필드산화막들(4)에 의해 한정된 반도체층(3)의 활성영역 상에 공지된 방법으로 게이트 산화막(5)을 갖는 게이트 전극(6)이 형성되고, 상기 게이트 전극(6) 양측의 반도체층(3) 부분에 소오스/드레인 영역과 같은 접합 영역(7)이 형성된다. 이때, 접합 영역(7)은 필드산화막(4)과 마찬가지로 매몰산화막(2)과 콘택하도록 형성된다.
이러한 구조의 SOI 소자는 접합 영역이 매몰산화막에 콘택되어 있기 때문에 실리콘 기판에 형성된 반도체 소자와 비교해서 접합 캐패시턴스가 감소되고, 이에 따라, 고속 동작이 가능하게 된다.
그러나, 상기한 구조의 SOI 소자는 고속 소자에 적합한 특성을 얻을 수는 있지만, 반면에, 부동 몸체 효과(Floating Body Effect)에 의해 동작 특성이 저하되는 문제점이 있다. 즉, 벌크 실리콘으로 이루어진 실리콘 기판에 형성된 트랜지스터의 경우, 그 동작시에는, 통상, 실리콘 기판에 몸체 바이어스를 인가하여 게이트 전극 하부의 채널 영역에 전하가 축적되는 방지함으로써, 소자 동작 특성의 안정화를 도모한다. 그런데, 상기한 구조의 SOI 소자는 트랜지스터가 형성된 반도체층의 활성영역이 필드산화막과 매몰산화막에 의해 플로팅되어 있기 때문에 별도의 수단을 구비시키지 않는 한, 활성영역에 몸체 바이어스를 인가할 수 없으며, 이 결과, SOI 소자는 채널영역에 축적된 전하에 의해 그 동작 특성이 불안정해지게 된다.
따라서, 고속 소자에 적용 가능한 잇점을 가지면서도 부동 몸체 효과가 방지되도록 하기 위해서, 필드산화막이 매몰산화막과 콘택하지 않는 구조의 몸체 접촉(Body Contacted)-SOI 소자(이하, BC-SOI 소자라 칭함)가 제안되었다.
도 2는 종래 기술에 따른 BC-SOI 소자를 보여주는 단면도이다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 표시하고, 아울러, 중복되는 부분의 설명은 생략하도록 한다.
도시된 바와 같이, BC-SOI 소자는 도 1에 도시된 SOI 소자와 그 구조는 유사하지만, 필드산화막들(4a)은 매몰산화막(2)과 콘택하지 않는 깊이로 형성되고, 상기 필드산화막(4a)과 매몰산화막(2) 사이의 반도체층(3) 부분에는 불순물 영역, 즉, 채널 스탑(Channel Stop) 영역(8)이 형성된다. 여기서, 채널 스탑 영역(8)은 이웃하는 소자들간의 전기적 분리를 위하여 형성되는 것이며, 통상, 이온주입 공정에 의해 형성된다.
그러나, 상기한 바와 같은 BC-SOI 소자는 채널 스탑 영역의 불순물 분포가 균일하지 못한 것에 기인하여, 이웃하는 소자들간의 전기적 분리가 제대로 이루어지지 못하는 문제점이 있다.
자세하게, BC-SOI 소자에서 이웃하는 소자들간의 양호한 전기적 분리를 위해서는, 채널 스탑 영역에서의 불순물 농도 분포가 균일해야 한다. 그러나, 전술한 바와 같이, 채널 스탑 영역은 이온주입 공정에 의해 형성되는데, 이러한 이온주입 공정으로는 불순물 농도의 분포를 균일하게 조절할 수 없다. 또한, 불순물이 보론인 경우, 보론은 후속에서 수행되는 열 공정시에 산화막으로 분리(Segregation)되기 쉽다. 게다가, SOI 소자는 실리콘 기판 상에 형성되는 일반적인 반도체 소자와는 달리, 매몰산화막에 기인하여 또 하나의 계면이 존재하기 때문에, 채널 스탑 영역에서의 불순물 분포를 균일하게 유지하기란 매우 어렵다.
그러므로, 채널 스탑 영역의 불순물 농도를 균일하게 유지하는 것이 매우 어려운 것에 기인하여, 도 2에서 A 및 B의 경로를 따라 누설 전류가 발생하게 되고, 이는, 펀치-스루(Punch Through)를 야기시키기 때문에, 결과적으로, BC-SOI 소자에서 이웃하는 소자들간의 전기적 분리는 제대로 이루어지지 못하게 된다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 이웃하는 소자들간의 소자분리 특성을 향상시킬 수 있는 BC-SOI 소자의 제조방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 BC-SOI 소자의 제조방법은, 베이스 기판과 상기 베이스 기판 상에 배치된 매몰산화막 및 상기 매몰산화막 상에 배치된 반도체층의 적층 구조로된 SOI 기판을 제공하는 단계; 상기 반도체층의 필드영역 내에 상기 매몰산화막과 접하는 채널 스탑 영역을 형성하는 단계; 상기 반도체층의 필드영역의 표면에 상기 채널 스탑 영역과 접하는 두께로 필드산화막을 형성하는 단계; 상기 필드산화막에 의해 한정된 상기 반도체층의 활성영역에 N채널 트랜지스터를 형성하는 단계; 상기 베이스 기판의 후면에 금속층을 형성하는 단계; 및 상기 금속층에 네가티브 전압을 인가하여 상기 반도체층과 매몰산화막의 계면에 불순물의 축적층을 형성하는 단계를 포함하여 이루어진다.
본 발명에 따르면, 베이스 기판의 후면에 금속층을 형성하고, 이러한 금속층에 네카티브 전압을 인가하여 반도체층과 매몰산화막의 계면에 불순물의 축적층이 형성되도록 함으로써, 이러한 축적층에 의해 BC-SOI 소자에서 이웃하는 소자들간의 소자분리 특성을 향상시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3은 본 발명의 실시예에 따른 BC-SOI 소자를 도시한 단면도로서, 이를 참조하여 그 제조방법을 설명하면 다음과 같다.
우선, 전체를 지지하는 베이스 기판(11)과, 상기 베이스 기판(11) 상에 배치되는 매몰산화막(12) 및 상기 매몰산화막(12) 상에 배치되고, 그리고, 소자가 형성되는 반도체층(13)의 적층 구조인 SOI 기판(20)을 마련한다. 이때, 반도체층(13)은 200㎚ 이상, 바람직하게는, 200 내지 300㎚ 두께를 갖도록 한다. 또한, 반도체층(13)은 N형 불순물로 도핑되거나, 또는, 그 표면에 N형의 웰이 형성된다.
다음으로, 반도체층(13)의 필드영역에 소정 불순물을 이온주입하여 채널 스탑 영역(21)을 형성하고, 이어서, 공지된 LOCOS 공정 또는 트렌치 공정을 이용해서, 상기 반도체층(13)의 필드영역 표면에 상기 채널 스탑 영역(21)과 접하는 두께로 필드산화막(22)을 형성한다.
그 다음, 필드산화막(22)에 의해 한정된 반도체층(13)의 활성영역에 공지된 방법으로 게이트 산화막(23), 게이트 전극(24) 및 소오스/드레인 영역(25)을 포함하는 트랜지스터(30)를 형성한다.
그리고나서, 베이스 기판(11)의 후면에 저저항 금속, 예를들어, 알루미늄, 텅스텐, 티타늄 또는 백금 중에서 선택되는 하나의 금속으로된 금속층(31)을 증발법(Evaporation), 스퍼터링법(Sputtering) 또는 도금법(Plating)으로 형성하고, 이러한 금속층(31)에 네가티브(Negative) 전압을 인가하여, 도시된 바와 같이, 반도체층(13)과 매몰산화막(12)의 계면에 비교적 얇은 정공 축적층(Accumulation layer : 32)를 형성한다.
상기와 같은 공정을 통해 제작된 본 발명에 따른 BC-SOI 소자는 반도체층(13)과 매몰산화막(14)의 계면에 정공 축적층(32)이 형성되고, 이러한 정공 축적층(32)에 의해, 도 2에 도시된 누설 전류의 경로중, B 경로가 제거되기 때문에, 결과적으로, 펀치-스루 특성의 향상에 기인하여, BC-SOI 소자에서 이웃하는 소자들간의 소자분리 특성은 향상된다.
도 4는 본 발명의 실시예에 따라 정공 축적층이 형성된 BC-SOI 소자에서 드레인에 인가된 전압에 대하여, 소오스측에서 모니터링한 소오스 전류 및 드레인 전류의 결과를 보여주는 그래프이다. 도면에서, A는 소오스 전류를 나타내고, B는 드레인 전류를 나타낸다. 또한, X축은 드레인에 인가된 전압이다.
도시된 바와 같이, 백게이트 전압, 즉, 금속층에 인가되는 전압이 증가됨에 따라, 소오스 전류를 감소된다. 즉, 금속층에 인가된 전압에 의해 발생된 정공 축적층에 의해, 누설 전류의 경로가 감소되고, 이 결과에 의해, 소오스 측에서의 전류는 감소된다.
이상에서와 같이, 본 발명은 반도체층과 매몰산화막의 계면에 불순물의 축적층을 형성시킴으로써, 이러한 축적층에 의해 BC-SOI 소자에서 펀치-스루 특성을 향상시킨다. 따라서, BC-SOI 소자에서 이웃하는 소자들간의 소자분리 특성을 향상시킬 수 있기 때문에, 본 발명의 제조방법을 이용할 경우, 고성능 소자의 제조가 가능하다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래 기술에 따른 에스오아이 소자를 도시한 단면도.
도 2는 종래 기술에 따른 몸체 접촉 에스오아이 소자를 도시한 단면도.
도 3은 본 발명의 실시예에 따른 몸체 접촉 에스오아이 소자의 제조방법을 설명하기 위한 단면도.
도 4는 본 발명의 실시예에 따라 정공 축적층이 형성된 BC-SOI 소자에서, 드레인에 인가된 전압에 대하여 소오스측에서 모니터링한 소오스 전류 및 드레인 전류의 결과를 보여주는 그래프.
(도면의 주요 부분에 대한 부호의 설명)
11 : 반도체 기판 12 : 매몰산화막
13 : 반도체층 20 : 에스오아이 기판
21 : 채널 스탑 영역 22 : 필드산화막
23 : 게이트 산화막 24 : 게이트 전극
25 : 소오스/드레인 영역 30 : 트랜지스터
31 : 금속층 32 : 정공 축적층
Claims (4)
- 베이스 기판과 상기 베이스 기판 상에 배치된 매몰산화막 및 상기 매몰산화막 상에 배치된 반도체층의 적층 구조로된 에스오아이 기판을 제공하는 단계;상기 반도체층의 필드영역 내에 상기 매몰산화막과 접하는 채널 스탑 영역을 형성하는 단계;상기 반도체층의 필드영역의 표면에 상기 채널 스탑 영역과 접하는 두께로 필드산화막을 형성하는 단계;상기 필드산화막에 의해 한정된 상기 반도체층의 활성영역에 N채널 트랜지스터를 형성하는 단계;상기 베이스 기판의 후면에 금속층을 형성하는 단계; 및상기 금속층에 네가티브 전압을 인가하여 상기 반도체층과 매몰산화막의 계면에 불순물의 축적층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 몸체 접촉 에스오아이 소자의 제조방법.
- 제 1 항에 있어서, 상기 반도체층은 200 내지 300㎚ 두께인 것을 특징으로 하는 몸체 접촉 에스오아이 소자의 제조방법.
- 제 1 항에 있어서, 상기 금속층은 알루미늄, 텅스텐, 티타늄 또는 백금 중에서 선택되는 하나의 금속층인 것을 특징으로 하는 몸체 접촉 에스오아이 소자의 제조방법.
- 제 1 항 또는 제 3 항에 있어서, 상기 금속층은 증발법(Evaporation), 스퍼터링법(Sputtering) 또는 도금법(Plating)으로 형성하는 것을 특징으로 하는 몸체 접촉 에스오아이 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0023403A KR100505402B1 (ko) | 1999-06-22 | 1999-06-22 | 몸체 접촉 에스오아이 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0023403A KR100505402B1 (ko) | 1999-06-22 | 1999-06-22 | 몸체 접촉 에스오아이 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003198A KR20010003198A (ko) | 2001-01-15 |
| KR100505402B1 true KR100505402B1 (ko) | 2005-08-04 |
Family
ID=19594071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0023403A KR100505402B1 (ko) | 1999-06-22 | 1999-06-22 | 몸체 접촉 에스오아이 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100505402B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101063737B1 (ko) | 2004-07-09 | 2011-09-08 | 주성엔지니어링(주) | 기판 제조장비의 샤워헤드 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590394A (ja) * | 1991-09-26 | 1993-04-09 | Fujitsu Ltd | 半導体装置 |
| KR19980033885A (ko) * | 1996-11-02 | 1998-08-05 | 김영환 | Soi 모스 트랜지스터 제조방법 |
| KR19990036629A (ko) * | 1997-10-03 | 1999-05-25 | 포만 제프리 엘 | 기판상에서 격리 링을 이용해 반도체 장치들을 격리시키는 방법 |
| KR20000027359A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 몸체접촉 실리콘 이중막 소자 제조방법 |
-
1999
- 1999-06-22 KR KR10-1999-0023403A patent/KR100505402B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590394A (ja) * | 1991-09-26 | 1993-04-09 | Fujitsu Ltd | 半導体装置 |
| KR19980033885A (ko) * | 1996-11-02 | 1998-08-05 | 김영환 | Soi 모스 트랜지스터 제조방법 |
| KR19990036629A (ko) * | 1997-10-03 | 1999-05-25 | 포만 제프리 엘 | 기판상에서 격리 링을 이용해 반도체 장치들을 격리시키는 방법 |
| KR20000027359A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 몸체접촉 실리콘 이중막 소자 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003198A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5489792A (en) | Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility | |
| KR100418643B1 (ko) | Ｓｏｉ 구조의 반도체장치 | |
| US6049110A (en) | Body driven SOI-MOS field effect transistor | |
| KR100281110B1 (ko) | 반도체소자및그제조방법 | |
| JPH11330454A (ja) | 半導体デバイス及びその製造方法 | |
| JPH05160396A (ja) | Ｍｏｓ形電界効果トランジスタ | |
| KR950021643A (ko) | 디램셀 제조방법 | |
| US5264721A (en) | Insulated-gate FET on an SOI-structure | |
| JPH06268215A (ja) | Ｍｉｓ型半導体装置 | |
| US6541821B1 (en) | SOI device with source/drain extensions and adjacent shallow pockets | |
| KR100505402B1 (ko) | 몸체 접촉 에스오아이 소자의 제조방법 | |
| JPH0571190B2 (ko) | ||
| US6596568B1 (en) | Thin film transistor and fabricating method thereof | |
| US6727149B1 (en) | Method of making a hybrid SOI device that suppresses floating body effects | |
| JP3454752B2 (ja) | Ｓｏｉ半導体装置の安定化方法及びｓｏｉ半導体装置 | |
| JP2695843B2 (ja) | 半導体装置 | |
| KR100505403B1 (ko) | 몸체 접촉 에스오아이 소자의 제조방법 | |
| JP3487220B2 (ja) | 電界効果型トランジスタ及び半導体装置 | |
| KR100451152B1 (ko) | 다결정실리콘박막트랜지스터및그제조방법 | |
| KR0186187B1 (ko) | 반도체소자 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100223916B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR100233269B1 (ko) | 측면 전도가 없는 트랜지스터를 갖는 반도체 장치 및 그 제조 방법 | |
| JPS63131584A (ja) | 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法 | |
| KR100223994B1 (ko) | 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |