KR100493881B1 - 반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물 - Google Patents

반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물 Download PDF

Info

Publication number
KR100493881B1
KR100493881B1 KR10-1999-7000984A KR19997000984A KR100493881B1 KR 100493881 B1 KR100493881 B1 KR 100493881B1 KR 19997000984 A KR19997000984 A KR 19997000984A KR 100493881 B1 KR100493881 B1 KR 100493881B1
Authority
KR
South Korea
Prior art keywords
perovskite
tio
plane
substrate
oxide
Prior art date
Application number
KR10-1999-7000984A
Other languages
English (en)
Other versions
KR20000029832A (ko
Inventor
로드니 앨런 미키
프레드릭 조셉 워커
Original Assignee
록히드 마틴 에너지 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 록히드 마틴 에너지 리서치 코포레이션 filed Critical 록히드 마틴 에너지 리서치 코포레이션
Publication of KR20000029832A publication Critical patent/KR20000029832A/ko
Application granted granted Critical
Publication of KR100493881B1 publication Critical patent/KR100493881B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

본 발명은 반도체 기재 기판의 물질 표면 상에 위치하고, 물질 표면과 크기가 동일한 막을 포함하는 구조물 및 이러한 구조물을 구성시키기 위한 관련된 방법에 관한 것으로서, 상기 방법은 물질 표면과 목적하는 페로브스카이트 막 사이의 페로브스카이트의 계면 주형 막의 축적을 포함한다. 주형의 페로브스카이트의 배향은 하부에 위치한 물질 표면의 배향에 대해 45°회전되어, 페로브스카이트 막과 하부에 위치한 물질 표면 사이의 크기가 동일한 주기성을 유지시키면서, 격자 구조에서, fcc(반도체 기재 물질의)로부터 페로브스카이트의 간단한 입방체 격자 구조로의 전이를 달성시킨다. 본 발명의 막 성장 기법은 페로브스카이트 막(84)이 반도체 기재 물질(72)상에 축적되고, 상기 부품을 사용하는 동안, 페로브스카이트 막이 강유전, 압전기, 초전기, 전기 광학 또는 거대 유전체 특성을 나타내기에 적합한 고체 상태의 전기 부품을 제조하는데 사용될 수 있다. 이러한 방법은 반도체 기판(72), 트랜지스터(70), 공급원 및 드레인(78, 80), 게이트 전극(83), 및 게이트 유전체(83)를 갖는 FFET를 형성하는데 이용될 수 있다. 페로브스카이트(84)는 게이트 전극의 일부이다.

Description

반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물{CaTiO3 INTERFACIAL TEMPLATE STRUCTURE ON SEMICONDUCTOR-BASED MATERIAL}
본 발명은 일반적으로 반도체에 사용되는 구조물 및 이러한 구조물의 제작 방법에 관한 것이며, 더욱 구체적으로는, 일 예로서 실리콘 또는 실리콘-게르마늄 얼로이(alloy)(이에 제한되지 않음)과 같은 Ⅲ-Ⅴ족, Ⅳ 및 Ⅱ-Ⅵ 족 계열 중의 반도체 기재 물질상의 에피텍셜 박막(epitaxial thin films)의 성장에 관한 것이다.
전기세라믹 박막 및 특히, 강유전 산화물은 비휘발성 메모리 장치, 광학 도파관, 및 랜덤 액세스 메모리(RAM), 동적 랜덤 액세스 메모리(DRAM), 전기적으로 프로그램 가능한 판독 전용 메모리(EPROM) 등의 커패시터(capacitor) 물질과 같은 넓은 범위의 적용에 유용한 것으로 여겨진다. 예를 들어, 층의 결정 배향이 순차적인 에피텍셜하게 성장된 강유전 산화물 층에 있어서, 강유전 쌍극자 모멘트의 배향은 비휘발성 메모리 장치에서 논리 상태 보유에 기초가 된다. 따라서, 강유전 산화물 층을 예를 들어, 실리콘 또는 실리콘-게르마늄으로 구성된 반도체 기재 기판에 혼입시켜, 반도체 및 강유전체 특성 둘 모두를 갖는 모놀리식(monolithic) 결정 구조를 제공하는 것이 바람직하다.
반도체 물질 및 일반식 ABO3를 갖는 페로브스카이트(perovskite)와 같은 강유전체 물질이 혼입된 불활성 게이트 트랜지스터 또는 강유전 전계 효과 트랜지스터(FFET) 및 커패시터와 같은 종래의 고체 전기 장치에 있어서, 이들 장치는 강유전 물질의 상당히 이로운 강유전성 및/또는 유전성을 갖지 못한다. 예를 들어, 지금까지 구성된 FFET는 수행에 있어서 불만족스러웠으며, 지금까지 구성된 커패시터 및 불활성 게이트 트랜지스터는 너무 누설되기 쉬워, 장기간 동안 전하를 유지시킬 수 없었다. 따라서, 전기 장치에 혼입되는 강유전 물질의 상당히 이로운 강유전성 및/또는 유전성을 갖는 이러한 종류의 고체 전기 장치를 제공하는 것이 바람직하다.
따라서, 본 발명의 목적은 결정질 전기세라믹 박막 및 반도체 기재 기판으로 구성된 신규하고 개선된 구조물 및 기판 상에 박막을 성장시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 일 예로서 페로브스카이트(이에 제한되지 않음), 특히, 예를 들어, 성장된 페로브스카이트가 그 위에서 성장되는 하부 물질과 크기가 완전히 동일한 에피텍셜한 실리콘 또는 실리콘-게르마늄 기재(이에 제한되지 않음)를 포함하는 Ⅲ-Ⅴ족, Ⅳ 또는 Ⅱ-Ⅵ족 계열 물질로부터 선택된 물질 상에 성장된 BaTiO3 류의 페로브스카이트와 같은 물질인 ABO3를 포함하는 구조를 제공하는 것이다.
본 발명의 또 다른 목적은 기판을 형성하는 Ⅲ-Ⅴ족, Ⅳ 또는 Ⅱ-Ⅵ족 물질의 표면과, 기판 상에서 목적하는 ABO3 물질의 완전히 동일한 크기의 성장을 촉진시키기 위한 페로브스카이트와 같은 ABO3 물질 사이에 위치된 주형 구조물을 이용하는 구조물을 제공하는 것이다.
본 발명의 또 다른 목적은 전기 부품을 사용하는 동안 강유전성, 압전기성, 초전기성, 전기 광학 또는 큰 유전성을 나타내기에 적합한 물질을 포함하는 신규하고 개선된 고체 전기 부품을 제공하는 것이다.
발명의 요약
본 발명은 모놀리식 결정 구조물, 및 예를 들어, 실리콘 또는 실리콘-게르마늄의 구조와 같은 면심 입방(fcc) 격자 구조(이것으로 제한되는 것은 아님)인 Ⅲ-Ⅴ, Ⅳ 또는 Ⅱ-Ⅵ족 반도체 기재 물질의 표면 상에 페로브스카이트와 같은 ABO3 물질 막을 성장시키는 방법에 관한 것이다.
ABO3 물질은 입방체상 입방체 반도체 표면에 일치되거나, 반도체 표면의 격자 상수를 2.0 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 가지며, 추가로 각각 AO 및 BO2로 구성된 두 금속 산화물 평면 성분으로 구성된 결정형을 갖는다. ABO3 물질의 결정형의 금속 원소 A와 B를 서로 비교하면, 원소 A는 ABO3 물질의 결정구조에서 큰 양이온을 제공하며, 원소 B는 ABO3 물질의 결정구조에서 작은 양이온을 제공한다.
예를 들어, 원소 B가 금속 티타늄(Ti)(따라서, BO2 성분 평면은 TiO2임)인 ABO3에 있어서, TiO2 평면의 Ti 금속은 ABO3의 결정구조에서 작은 양이온을 제공하며, 금속 산화물 평면 AO 성분의 금속 산화물은 ABO3 물질의 결정구조에서 큰 양이온을 제공하는 금속 원소 A를 포함한다. ABO3 물질의 축적 동안 완전히 동일한 크기의 주기성을 확보하기 위해, 큰 양이온을 제공하는 금속 산화물(예를 들어, AO)로 구성된 단일 평면 층의 형성 직후 바로 금속 산화물 평면 AO 성분보다는 금속 산화물 평면 BO2 성분으로 구성된 단일 평면 층의 증착이 일어난다.
또한, 에픽텍셜 막의 ABO3 물질은 반도체 표면상에 배열되어, 산화물 성분 AO로 구성된 제 1 단일 평면이 기판의 표면과 완전히 동일한 크기를 가지며 에피텍셜하고, ABO3 물질의 결정구조의 두 금속 산화물 평면중 다른 하나(즉, BO2의 산화물 평면)로 구성된 제 2 단일 평면은 AO의 제 1 단일 평면과 완전히 동일한 크기를 가지며, ABO3 물질 막의 배향은 기판의 격자 구조를 갖는 입방체상 입방체와 일치되거나, 기판의 물질 표면의 배향에 대해 45°회전된다.
본 발명의 공정은 실리콘 또는 실리콘-게르마늄의 구조와 같은 면심 입방(fcc) 격자 구조에 의해 제공된 표면을 갖는 반도체 기판을 제공하는 단계 및 초고진공 설비에서 산소 부재 환경하에 기판을 위치시키는 단계를 포함한다. 그 후, 반도체 기재 기판의 물질 표면의 격자 상수에 거의 근접한 격자 상수를 갖는 알칼리 토류 산화물을 선택한 후, 알칼리 토류 산화물의 막을, 알칼리 토류 산화물 막이 두께가 1 셀 유닛(cell unit) 이상인 물질 표면상에서 성장시킨다. 그 후, 반도체 표면의 격자 상수에 거의 근접한 격자 상수를 갖거나, 반도체 표면의 격자 상수를 2.0 제곱근으로 나눈 몫을 갖는 페로브스카이트와 같은 ABO3 물질을 선택한다. ABO3 물질은 두 금속 산화물 평면으로 구성된 격자 형태를 가지며, 두 금속 산화물 평면중 하나의 금속 산화물은 BO2로 구성되어 있어서, BO2의 성분 B는 ABO3 물질의 결정 구조에 작은 양이온을 제공하며, 두 금속 산화물 평면중 다른 하나의 금속 산화물은 ABO3 물질의 결정 구조에 큰 양이온을 제공하는 또 다른 금속을 포함한다. AO의 단일 평면은 단일 평면의 AO가 반도체 기판과 크기가 완전히 동일하고 에피텍셜한 알칼리 토류 산화물 막상에서 성장된 후, ABO3 물질의 페로브스카이트 결정 구조의 두 금속 산화물 평면중 다른 하나(즉, 산화물 BO2)로 구성된 단일 평면은 AO 평면상에 성장하여, 두 금속 산화물 평면중 다른 하나의 상기 금속 산화물은 AO 평면과 크기가 완전히 동일하며 에피텍셜하다. 여기에서, 성장된 ABO3 물질의 배향은 기판의 표면에 대한 입방체상 입방체로 배향되거나, 기판의 표면에 대해 45°회전되어, (001)페로브스카이트가 (001)반도체 표면과 평행하고, [100]페로브스카이트가 [110]반도체 표면과 평행하게 된다.
본 발명의 한 양태에서, 본 발명의 구조물은 본 발명의 방법에 의해 형성되며, 본 발명의 또 다른 양태에 있어서, 구조물은 실리콘 기재 기판, 드레인(drain) 전극, 게이트 전극, 및 실리콘과 게이트 전극 사이에 위치한 게이트 유전체를 포함하는 강유전 전계 효과(FFET) 트랜지스터의 형태이다. FFET에 있어서, 개선점은 FFET는 게이트 유전체가 실리콘과 나머지 게이트 유전체 사이에 위치한 페로브스카이트 산화물의 에피텍셜 박막 층을 포함하는 것을 특징으로 한다. FFET를 축적하는데 사용되는 구성 공정은 실리콘과 게이트 유전체의 경계면에서 형성되는 실리콘 이산화물(SiO2)에 대한 바람직하지 못한 성향을 피할 수 있게 한다.
도면의 간단한 설명
도 1은 페로브스카이트 BaTiO3의 단결정 막이 본 발명의 방법에 따라 실리콘 웨이퍼상에서 성장할 수 있는, 실리콘 웨이퍼의 투시도이다.
도 2는 페로브스카이트 막이 실리콘 기판 상에서 성장하는 구조물의 분해 투시도이며, 이러한 구조를 포함하는 연속되는 층을 개략적으로 도시하고 있다.
도 3은 본 발명의 공정 단계가 수행될 수 있는 초고진공 장치 단편의 개략적인 투시도이다. 도 4는 도 2 구조물의 인접한 성분 층의 격자 구조물의 배향을 개략적으로 나타낸 평면도이다.
삭제
도 5는 게이트 유전체로서 페로브스카이트 박막을 이용하는 강유전 전계 효과 트랜지스터(FFET)의 개략적인 횡단면도이다.
도 6은 실리콘 층과 병치되는 페로브스카이트 층을 이용하는 커패시터 단편의 횡단면이다.
도 7은 본 발명의 구조물의 구체예에 따른 BaTiO3/CaTiO3/BaSrO/Si의 TEM 사진이다.
도 8은 본 발명에 따른 구조물의 구체예에 대해 수행된 시험에 있어서, 게이트 전압에 대한 정전 용량(capacitance)을 좌표로 나타낸 그래프이다.
도 9는 도 8에서 시험된 구조물 구체예에 대해 수행된 시험에 있어서, 게이트 전압에 대한 누설 전류를 좌표로 나타낸 그래프이다.
도 10은 본 발명에 따른 구조물의 구체예의 정전 용량 전압 특성의 분극 유도된 이동(polarization-induced shift)을 포함하는 시험 결과를 나타낸 그래프이다.
본 발명은 모놀리식 구조물로서의 실리콘 상의 강유전 물질의 박막의 성장을 허용하는 안정적인 페로브스카이트 구조를 갖는 실리콘을 절단한다. 이는 (AO)n(A'BO)m으로서 표시되는 일반적인 일련의 동일한 크기의 구조물 중 하나이며, 여기에서, n 및 m은 산화물 층과 크기가 동일한 단일 평면의 반복 정도를 나타내는 정수이다. 만약 n=1이면, 페로브스카이트는 AO 평면에서 시작하여 실리콘의 실리키드 절단부로부터 ABO3로서 곧바로 성장하게 된다. 만약 n>1이면, 면심 NaCl형 구조가 경계면에서 성장한 후, BO2 평면으로 절단되어 페로브스카이트 구조로 전이된다.
도 1을 참조로 하면, 표면(22)을 갖는 웨이퍼 또는 기판(20)이 설명되어 있으며, 상기 표면 상의 페로브스카이트(예를 들어, BaTiO3)와 같은 일반식 ABO3를 갖는 물질의 단결정 막이 성장하여, 본 발명의 구조물의 특징을 구체화하는 모놀리식 구조물을 생성시킬 수 있다. 기판(20)은 바람직하게는 실리콘 또는 실리콘-게르마늄 얼로이와 같은 반도체 기재 물질이지만, Ⅳ, Ⅲ-Ⅴ 및 Ⅱ-Ⅵ족 반도체로 구성된 군으로부터 선택될 수 있다.
ABO3 물질의 결정형은 일반식 AO를 갖는 제 1 단일 성분 산화물 평면 및 일반식 BO2를 갖는 제 2 성분 산화물 평면을 포함한다. 일반식 ABO3의 원소 O가 산소로 인지될 경우, 원소 A는 원소 주기표의 ⅠA, ⅡA 또는 ⅣB족에서 발견된 물질일 수 있으며, 원소 B는 원소 주기표의 Ⅲ, ⅣA 또는 ⅤA족에서 발견될 수 있다. ABO3 물질의 결정형의 금속 원소 A 및 B를 서로 비교하면 보면, 원소 A는 ABO3 물질의 결정 구조에서 큰 양이온을 제공하며, 원소 B는 ABO3 물질의 결정 구조에서 작은 양이온을 제공한다.
간단히, 목적하는 ABO3를 기판 표면(22)상에 축적시키는 동안, 알칼리 토류 산화물(일반식 AO 및 염화나트륨형 결정 격자 구조)의, 크기가 완전히 동일한 제 1 에피텍셜막이 기판 표면(22)상에서 성장하고, 제 2 막(목적하는 A'BO3 물질의)은 제 1 막 상에서 성장하고, 제 3 막(목적하는 A'BO3 물질의)은 제 2 막 상에서 성장한다. A'BO3(여기에서, AO는 단일 원자 층임) 물질의 요소 A'는 염화나트륨형 격자 구조를 갖는 알칼리 토류 산화물 AO의 원소 A와 동일할 수 있으며, 다른 예로는, 원소 A 이외의 원소일 수 있다. 따라서, 적합하게는 일반식 A'BO3는 A'BO3가 구별되도록 지정되며, AO의 단일 원자 층의 경우, 알칼리 토류 산화물 AO의 원소 A는 A'BO3 물질의 A'O 구성요소의 원소 A'와 상이하다. 따라서, 본 발명에 있어서, 일반식 A'BO3 물질의 원소 A'는 알칼리 토류 산화물 AO의 원소 A로 구성될 수 있으나, 이것으로 제한되는 것은 아니다.
상기 설명된 구조물이 성장함에 따라, 성장한 제 2 막의 결정형의 배향은 입방체상 입방체 성장하거나, 제 1 (알칼리 토류 산화물) 막의 배향[예를 들어, (001)절단]에 대해 45°회전하여, 제 2 막상의 제 3 막이 에피텍셜하고 크기가 완전히 동일하도록 축적되는 것을 촉진한다. 따라서, 본원에서 분명한 바와 같이, 제 1 막(알칼리 토류 산화물)은 제 2 막(A'BO3 물질의)이 성장하는 주형으로서 제공되며, 제 2 막은 목적하는 제 3 막(A'BO3 물질의)이 성장하는 주형으로서 제공된다.
실례로서(이것으로 제한하고자 하는 것은 아님), 본원에 설명된 특정 모놀리식 구조물은 실리콘으로 구성된 반도체 기재 물질의 기판(20), Ba0.725Sr0.275O로 구성된 알칼리 토류 산화물(AO) 막, 및 페로브스카이트 CaTiO3 또는, 더욱 상세하게는, CaTiO3 류의 페로브스카이트로 구성된 A'BO3 물질을 포함한다. 일반적으로, 기판(20)의 물질이 실리콘 및 실리콘-게르마늄 얼로이와 같은 면심 입방(fcc) 격자 구조를 특징으로 하는 반면, 알칼리 토류 산화물(AO) 물질은 염화나트륨형 격자 구조를 포함하며, CaTiO3 류의 페로브스카이트는 일반적으로 단순 입방 격자 구조를 특징으로 한다. 그러나, 본 발명의 원리는 실리콘-게르마늄 얼로이와 같은 또 다른 반도체 기재 물질의 기판상에 다른 A'BO3 물질의 박막을 축적시키는데 사용될 수 있다는 것을 이해할 것이다.
생성된 목적하는 모놀리식 구조물을 구성하기 하기 위해 본원에 설명된 기술은 분자빔 에피텍시(molecular beam epitaxy: MBE)법이다. 그러나, 설명된 MBE 기술은 단지 설명하기 위한 것이며, 이것으로 제한하려는 것은 아닌 것으로 이해될 것이다. 예를 들어, 화학 기상 증착법(CVD) 및 금속 유기 화학 기상 증착법(MOCVD)과 같은 대안적인 방법이 이용될 수 있다. 따라서, 본 발명의 원리는 다양하게 적용될 수 있다.
본 발명의 방법의 한 구체예에 따라 및 도 2를 참조로 하여 본원에 설명되는 바와 같이, 표면(22)을 Ba0.725Sr0.275O의 알칼리 토류 산화물 박막(24)으로 덮어 씌운 후, 막(24)을 Ca0.64Sr0.36TiO3의 페로브스카이트(주형) 박막(26)으로 덮어 씌우고, 막(26)을 BaTiO3 류의 페로브스카이트중 목적하는 페로브스카이트(다층)로 덮어 씌어서, 생성된 구조물(32)을 제공하는 단계가 수행된다. 각각의 알칼리 토류 산화물 막(24)과 주형 막(26) 및 페로브스카이트 막(28)의 감지 가능한 부분은 본원에 기술 단일 평면 층-단일 평면층 형태로 구성되어, 각각의 막의 축적을 통한 동일한 크기의 주기성을 확실하게 하며, 이때, 층 구성 공정은 막이 구성되고자 하는 물질의 결정형이 고려된다. 게다가, 본원에 설명된 막 성장 공정은 구조물(32)의 근접한 막의 경계면에 존재하는 격자에 일치된다는 이점이 있다. 이를 위해, 근접한 막의 경계면의 격자 구조는 일치되는 상수를 가져서, 막/막 경계면에서 감지 가능한 격자 스트레인의 가능성을 현저히 감소시킨다. 또한, 본원에 설명된 성장 공정은 실리카(SiO2)에 대해 어떠한 성향도 회피하여, 경계면 주형 구조의 비정질 성분으로서 형성된다.
반도체 기재 기판(22)의 면심 입방(fcc) 결정 격자 구조와 달리, 페로브스카이트의 결정 격자 형태는 단순 입방 구조이며, 이것의 결정(즉, 입방체) 형태는 ⅣA족 원소 산화물 즉, TiO2, ZrO2 및 HfO2로 구성된 군의 산화물의 평면 및 상이한 금속 산화물의 다른 평면을 포함한다. 예를 들어, 본원에 참고 문헌으로 인용된 본 발명인의 미국 특허 제5,450,812 호에 기술된 바와 같이, 페로브스카이트 BaTiO3의 결정 격자 구조는 TiO2의 평면 및 BaO2의 평면을 포함한다. 이와 유사하게, 페로브스카이트 SrTiO3의 결정형은 TiO2의 평면 및 SrO의 평면을 포함한다.
본 발명의 방법에 따라 수행된 공정의 초기에, 실리콘 기판(20)의 표면(22)을 다른 원자가 존재하지 않도록 세정하여, 단지 실리콘 원자만이 표면(22)에 존재하게 한다. 이를 위해, 표면(22)을 통상 변형된 RCA 기법으로 언급되는 방법으로 세정하였다. 변형된 RCA 기법은 실리콘 표면에 있는 산화물의 화학적 생성물을 제거한 후, 고진공 환경하에서 표면을 방치하고, 표면의 온도를 높여서 산화물이 표면으로부터 떨어지도록 승화시킨다. (기판(20)이 실리콘-게르마늄 얼로이로 구성되는 경우 이러한 동일한 표면 세정 공정이 이어서 수행된다.)
목적하는 구조물(32)의 층은 MBE 장치를 사용하여 분자빔 에피텍시법(MBE), 전자빔 증발법에 의해 축적된다. MBE 장치는 초고진공(UHV) 성장/특징화 장치, 즉, 도 3에 40으로 표시된 부품을 포함한다. 상기 장치(40)는 내부 챔버를 갖는 콘테이너(42)를 포함하며, 내부 챔버내에서 기판(20)은 기판의 표면(22)이 아래로 향하도록 위치하고, 다수의 캐니스터(canister)(44, 46, 48 및 50)가 구조물(32)의 형성 동안 기판 표면(22)에 부가되기에 바람직한 금속의 증기 공급원을 제공하기 위해 콘테이너(42)의 바닥에 제공된다. 이와 관련하여, 각각의 캐니스터(44, 46, 48 및 50)는 목적하는 금속을 함유하는 도가니를 고정하도록 개조된다. 개구가 각각의 캐니스터의 상단부에 제공되며, 개폐기가 캐니스터 개구에 결합되어, 콘테이너의 내부가 폐쇄되어, 기판 표면(22)으로부터 분리되는 폐쇄 상태와, 콘테이너의 내용물, 즉, 금속 증기가 기판 표면(22)에 노출되는 개방 상태 사이를 변동할 수 있다.
설명된 장치(40)에 있어서, 금속 바륨(Ba)의 양은 캐니스터(44)에 배치되고, 스트론튬(Sr)은 캐니스터(46)에 배치되고, 칼슘(Ca)은 캐니스터(48)에 배치되고, 티타늄(Ti)은 캐니스터(50)에 배치된다. 또한, 산소 공급원(52)은 챔버와 연결되어, 공급원(52)에 결합된 밸브를 개폐시킴으로써 산소를 챔버로 이동시키거나 차단시킬 수 있다. 각각의 캐니스터 개폐기 및 산소 공급원 밸브의 개폐는 컴퓨터 조정기(미도시)에 의해 정확히 조정된다.
상기 장치(40)의 또 다른 특징은 장치 챔버의 내압이 공급원(52)으로부터의 산소로 인해 증가되는 동안, 필요에 따라 기판 표면(22)을 캐니스터로부터의 금속 증기 또는 산소 공급원(52)으로부터의 산소에 노출시키지 않기 위해, 폐쇄 가능한 기판 개폐기가 기판 표면(22)의 아래로 향하는 바로 아래에 배치되어 있다는 것이다. 기판 개폐기는 본원에 설명된 바와 같이 본 공정의 어느 한 단계 동안 폐쇄된다.
기판(20)상의 변형된 RCA 세정 기법을 완료하기 위해, UHV 장치(40)에 취해진 진공은 약 10-9 내지 10-10 토르이며, 기판(20)은 기판 온도가 표면(22)으로부터 산화물을 제거하기에 충분한 온도까지 상승하도록 가열된다. 실제로, 이러한 온도는 약 850 내지 1050℃이며, 목적하는 표면 세정은 기판이 반사 고에너지 전자 회절법(RHEED)에 의한 기판 가열 작업 동안, 원위치에서 확실하게 될 수 있다. 본 목적을 위해서, 실리콘 기판(20)은 RHEED 분석에 의해 입증되는 바와 같이 표면(22)에서 2 X 1 Si(100)의 현상시에 원자 청결도(atomic cleanliess)에 도달한다.
목적하는 원자 청결도에 도달하자 마자, 알칼리 토류 산화물의 제 1 막(24)의 성장을 개시시키기 위해, 소정의 바륨(Ba) 금속과 소정의 스트론튬(Sr) 금속의 혼합물을 기판 표면(22) 상에 증착시켜, 혼합물 단층의 분획, 예를 들어, 약 4 분의 1이 기판 표면(22)을 덮게 한다. 즉, Ba와 Sr 금속 혼합물을, Si의 4개의 원자 자리 모두에 대해 혼합물의 약 하나의 원자가 실리콘 표면(22) 위를 덮을 때까지, 기판 표면(22) 상에 증착시킨다. 이를 위해, Ba 증기와 Sr 증기를 상응하는 캐니스터에서 생성시키고, 상응하는 캐니스터 개폐기를 개방하여, 깨끗한 기판 표면(22)을 Ba와 Sr 혼합물에 노출시킨다.
Ba/Sr 증기 혼합물에서 Ba 대 Sr의 비는 기판 표면(22)의 실리콘 구조(또는 대안적으로, 실리콘-게르마늄 구조)의 격자 상수와 관련하여 선택된다. 특히, 실리콘 구조의 격자 상수는 0.543nm로 공지되 있으며, BaxSr1-xO 화합물(본원에 설명된 방식으로 기판 표면(22)상에 형성됨)의 구조의 격자 상수는 실리콘 구조의 격자 상수와 거의 일치되도록 선택되어, 실리콘 표면(22)을 에피텍셜하게 덮을 경우, Si/BaxSr1-xO 경계면에 감지될 정도의 스트레인은 존재하지 않는다. 이와 관련하여, Sr 대 Ba의 비가 이러한 화합물에서 0.0%에서 100%로 증가함에 따라, BaxSr1-xO의 격자 상수가 사실상 직선적으로 변한다는 것이 또한 공지되어 있다. 따라서, 이러한 화합물중의 변수 "x"는 1.0이며, 화합물의 격자 상수는 0.554nm(순수한 BaO의 격자 상수와 대응됨)이며, 화합물 중의 변수 "x"가 0.0일 경우, 화합물의 격자 상수는 0.514nm(순수한 SrO의 격자 상수와 대응됨)이다.
설명된 실례에서, BaxSr1-xO 화합물 중의 Ba 대 Sr의 비는 실리콘의 격자 상수와 정확하게 일치되는 BaxSr1-xO 화합물의 격자 변수를 제공하도록 선택되거나, 즉, BaxSr1-xO 화합물에 0.543nm의 격자 상수를 제공하도록 선택된다. 이를 위해, 이러한 화합물중의 변수 "x"는 0.725이어서, 기판 표면(22)상에 결과적으로 형성된 산화물 화합물중의 BaO 대 SrO의 비는 0.725 내지 0.275이다.
기판(22)이 실리콘-게르마늄(SiyGe1-y)으로 구성된 대안적인 실례에서, BaxSr1-xO 화합물중의 Ba 대 Sr의 비는 SiyGe1-y의 격자 상수와 정확히 일치되는 BaxSr1-xO 화합물의 격자 상수가 제공되도록 선택된다. 만약, 예를 들어, 기판(22)이 격자 상수가 0.548nm인 Si0.80Ge0.20로 구성된다면, 상기 언급된 BaxSr1-xO 화합물의 변수 "x"는 0.85가 되도록 선택되어, 기판 표면(22)상에 결과적으로 형성된 산화물 화합물중의 BaO 대 SrO의 비가 0.85 내지 0.15이 되어, 격자 상수가 0.548nm인 BaxSr1-xO 화합물을 제공한다.
막의 에피텍셜 레이업(layup)의 막/막 경계면에서 격자 스트레인을 감소시키기 위해 근접한 막사이의 격자 일치에 대한 더욱 상세한 설명은 본원에 참고문헌으로 인용된 본 발명자의 미국 특허 제5,482,003호에 기재되어 있다.
따라서, 순수한 실리콘으로 구성된 전형적인 기판(22)에 있어서, Ba 및 Sr 금속이 실리콘의 기판상에 증착되어 기판 상에 하위 단층을 형성하는 본원에 설명된 공정 단계는 혼합물중의 Ba 대 Sr의 비가 0.725 내지 0.275인 Ba와 Sr 증기의 혼합물에 기판 표면(22)을 노출시키는 것을 포함한다. 이러한 노출은 다음 두가지 방법 중 하나에 의해 장치(40)로 달성될 수 있다. 이중 한 방법은 각각 Ba 및 Sr을 함유하는 캐니스터(44 및 46)로부터 Ba의 유동 증기 및 Sr의 유동 증기 생성을 포함하여, 캐니스터로부터 방출된 조합된 유동 증기가 Ba/Sr 증기 혼합물중의 목적하는, 즉, 목표로 하는 Ba 대 Sr 비를 제공하게 한다. Ba 및 Sr 함유 캐니스터의 개폐기를 개방하여, 적합한 양의 Ba 및 Sr 증기를 상응하는 캐니스터로부터 방출시키고, 장치(40)에서 혼합시키는 또 다른 방법은 시간의 조정을 포함한다. 어느 상황에서도, 증기 혼합물이 어느 한 금속 증기 대 또 다른 금속 증기의 목적하는 비를 함유하는 장치(40)에서 금속 증기의 혼합물을 생성하는데 사용되는 기술은 MBE로 공지된 일반적인 방법을 포함하여, Ba 및 Sr 증기의 혼합물에서 목적하는 Ba 대 Sr의 비가 아주 높은 정확도로 장치에서 달성될 수 있다.
기판 표면(22)상의 Ba 및 Sr 원자 단층의 목적하는 분획의 증착이 완료되면, 기판(20)에 대해 고진공 환경을 유지시키면서 기판(20)을 약 실온 내지 150℃로 냉각시키고, Ba 및 Sr의 어느 하나의 나머지 단층을 기판 표면상에 증착시킨다. 이를 위해, Ba 및 Sr의 캐니스터의 개폐기는 Ba 및 Sr 증기의 목적하는 혼합물(여기에서, 증기 혼합물중의 Ba 대 Sr의 비는 0.725 내지 0.275임)을 기판에 노출시키기에 충분한 적합한 시간 동안 개방될 수 있다. 기판(20)을 저온, 즉, 약 실온 내지 150℃에서 냉각시킴으로써, 기판 표면으로의 Ba 및 Sr 원자의 부착을 증진시키는데, 그 이유는 첨가된 Ba 및 Sr 원자가 금속성 상태로 존재하며, 상기 온도 또는 더 낮은 온도에서 규화물(silicide)을 형성하지 않기 때문이다.
본원에 참고문헌으로 인용된 본 발명자의 선행 미국 특허 제 5,225,031 호에 설명된 바와 같이, Ba/Sr 경계면에서 Ba 및 Sr 원자의 단층을 전개시키기 위한 목적은 안정적인 주형 표면이 형성된 후, 상기 표면상에 Ba0.725Sr0.275O의 에피텍셜 층을 성장시키는 것이다. 따라서, Si 표면상에 형성된 Ba0.725Sr0.275O의 안정적인 단층에 있어서, Ba0.725Sr0.275O는 비정질 실리카의 형성을 피하는 방식으로 실리콘상에 에피텍셜하게 성장할 수 있다. 이를 위해, 기판 개폐기를 폐쇄하여, 기판 표면(20)이 장치 챔버 내용물에 노출되는 것을 방지하고, Ba 대 Sr의 소정의 비 또는 요망에 따라 목적하는 비로 기판 표면상에 Ba 및 Sr 금속을 증착시키는데 필요한 Ba 및 Sr 증기 공급원 작동을 유지시키면서, 챔버의 압력은 산소의 약 1 내지 5 x 10-6 토르로 증가시킨다. 목표로 하는 산소 압력, 예를 들어, 1 x 10-6 토르에 도달하면, 기판 개폐기를 개방시켜, 기판의 Ba 및 Sr 피복된 표면에 산소 및 추가의 Ba 및 Sr 원자를 노출시킨다. 이렇게 노출시키면, Ba0.725Sr0.275O가 Ba 및 Sr 피복된 표면상에 에피텍셜하게 성장하기 시작한다.
기판 표면을 Ba 및 Sr 금속 및 산소에 주기적으로 노출시킴으로써, Ba 및 Sr 금속 및 산소로의 기판 표면의 노출을 적절하게 개폐함으로써, Ba0.725Sr0.275O을 동시에 기판 표면 한 원자 층상에 성장시킨다. 이러한 성장 패턴을 Ba0.725Sr0.275O가 충분히 안정적으로 전개되어, 비정질 실리케이트의 형성을 방지할 때까지 계속한다. 이러한 안정성은 약 1.0nm(약 2 셀 유닛 높이와 동일) 두께의 Ba0.725Sr0.275O 형성에 의해 달성되며, 2 셀 유닛의 두께에서 막(24)의 성장이 멈추고, 다음 막(26)의 성장이 시작된다.
즉, 기판 표면(22)상의 Ba0.725Sr0.275O의 안정적인 막(24)(두께에 있어서, 2 셀 유닛의)이 형성되면, 막(24)상의 Ca0.64Sr0.36TiO3의 목적하는 주형 막(26)을 형성하는 단계가 수행된다. BaxSr1-xO의 막중의 Ba 대 Sr의 비는 이들의 격자가 표면(22)상의 하부에 위치한 실리콘의 격자와 일치되도록 선택된 반면, CaxSr1-xTi3O의 막(26)중의 Ca 대 Sr의 비는 이들의 격자가 Ba0.725Sr0.275O의 하부에 위치한 막(24)의 격자와 일치되도록 선택된다. 그러나, 막(24)이 실리콘 표면(22)상에서 에피텍셜하게 성장되고, 실리콘 표면(22)과 완전히 동일한 크기여서, 이들의 격자 배향이 실리콘 표면(22)의 격자 배향과 일치되는 반면, Ca0.64Sr0.36TiO3 막(26)(하부에 위치한 막(24)에 에픽텍셜하고, 완전히 동일한 크기임)의 결정형은 하부에 위치한 Ba0.725Sr0.275O 막(24)의 결정형의 배향에 대해 45°로 회전된 배향을 갖는다. 본원에 명백히 제시된 바와 같이, 페로브스카이트 축적은 하부에 위치한 반도체 기재 물질과 크기가 완전히 동일하며, 막(24)상의 막(26)의 축적은 구성물의 격자 구조에서 fcc(즉, 하부에 위치한 반도체 기재 물질의)로부터 페로브스카이트(즉, Ca0.64Sr0.36TiO3)의 단순 입방체 격자 구조로의 변화를 달성시키며, 이러한 축적 공정은 이러한 관점에서 유익하다.
이와 관련하여, CaTiO3 및 SrTiO3는 서로 상호간 용해되며, 이들 각각은 CaTiO3에 대해 0.380nm에서부터 SrTiO3에 대해 0.391nm로 계속해서 변할 수 있는 격자 상수를 갖는 입방체 상을 갖는다. 이것을 염두해 두고, x=0.64인 화합물 CaxSr1-xTiO3의 결정 구조는 0.384nm의 격자 상수를 산출하고, 이러한 격자 상수는 45°회전하면 실리콘의 [110] 공간 (0.384nm)과 일치된다. Ba0.725Sr0.275O 격자 구조의 꼭대기의 Ca0.64Sr0.36TiO3 격자 구조의 이러한 일치는 도 4의 평면도에 묘사되어 있으며, 여기에서, Ba0.725Sr0.275O 격자 구조(0.543nm의 격자 상수를 가짐)는 도 4에 직선으로 나타내었으며, Ca0.64Sr0.36TiO3 격자 구조(0.384nm의 격자 상수를 가짐)는 도 4에서 점선으로 나타내었다. CaxSr1-xTiO3 결정의 목적하는 격자 상수(0.384nm)는 하부에 위치한 Ba0.725Sr0.275O 결정의 격자 상수(0.543nm)를 2.0(즉, 약 1.414)의 제곱근으로 나눈 몫이다.
다른 격자 구조의 꼭대기에 성장된 격자 구조의 배향의 상기에 언급된 45°회전은 다음의 성장 순서로 BaSrO/Sr상에서 샘플 CaxSr1-xTiO3의 성장에 의해 입증되었다: TiO2/CaSrO/TiO2/CaSrO/…. CaTiO3의 (001) 표면과 비교하여 초기 Si의 (001) 표면으로부터의 반사 고에너지 전자 회절(RHEED)은 에피텍시가 추정된 45°회전으로 전개되어, (001) CaTiO3가 (001) 실리콘과 평행하고, [001] CaTiO3가 [110] 실리콘과 평행하다는 것을 보여준다. 얼로이되고 격자 일치된 CaxSr1-xTiO3 박막은 3개의 유닛 셀(1.2nm 미만)과 같이 얇게 성장한 후에 안정적이다.
막(26)상에 Ca0.64Sr0.36TiO3의 목적하는 주형 페로브스카이트 막(28)을 성장시키기 위해, 앞서 언급된 미국 특허 제 5,450,812 호에 언급된 단계와 상응하는 단계가 수행한다. 간단하게, 페로브스카이트 구조 Ca0.64Sr0.36TiO3의 결정형이 TiO2의 평면 및 Ca0.64Sr0.36O의 평면을 포함하는 것을 염두해 두면서, TiO2 및 Ca0.64Sr0.36O의 단일 평면은 목적하는 두께의 막(26)이 얻어질 때까지 Ba0.725Sr0.275O 막(24)상의 교대 형태(TiO2의 단일 평면으로 시작)로 성장된다.
막(26)의 초기 TiO2 평면의 성장의 제조에 있어서, UHV 챔버내의 압력은 약 2 x 10-7 내지 5 x 10-7 토르로 조절된다(또는, 유지된다). 그 후, TiO2의 목적하는 평면은 장치(40)의 내압이 약 2 x 10-7 내지 5 x 10-7 토르로 유지되는 동안, 통상적인 MBE법에 의해 MgO 표면상에 축적된다. 예를 들어, Ti 금속 증기는 Ba0.725Sr0.275O 표면상에서 초기에 증착된 후, 공급원(40)으로부터 산소가 표면 위로 방출되어, 목적하는 TiO2의 층이 Ba0.725Sr0.275O 표면상에 형성될 수 있다. 대안적으로, Ba0.725Sr0.275O 표면은 동시에 조절되는 양으로 Ti 증기 및 산소에 노출되어, TiO2를 형성하고, Ba0.725Sr0.275O 표면상에 축적될 수 있다.
TiO2 층을 포함하는 상기에 언급된 증착 공정의 어느 단계 동안에도, MBE 작업이 신중하게 지속적으로 조정되어, 단지 TiO2의 단일 평면층, 즉, 한 평면이 Ba0.725Sr0.275O 표면상에 증착되게 한다. 이러한 단계로 형성된 순차적인 표면 구조에 의해 특징되는, 화합물 TiO2의 벌크 형태는 비균형 구조를 갖으며, 자연적으로 발견되지 않으며, Ba0.725Sr0.275O 표면이 TiO2의 단일 평면을 구성하는데 요구되는 양보다 많은 양의 TiO2에 노출되는 경우에, 형성된 TiO2가 클러스터내에 축적되는 성향이 있다. 이러한 클러스터가 전개되는 경우, TiO2 층이 이들의 순서를 잃게되며, TiO2 층상의 순차적인 층을 성장시키는 능력이 파괴됨은 물론이다. 따라서, 신중한 조정이 Ti 증기의 증착 및 공급원(40)으로부터의 산소의 방출에 대해 유지되어, TiO2의 단일 평면 및 오로지 단일 평면이 Ba0.725Sr0.275O 표면상에 순차적인 부위에서 축적되어야 한다(즉, Ba0.725Sr0.275O 표면에 직접적으로 접촉하고, 이와 크기가 완전히 동일함).
Ba0.725Sr0.275O 표면상의 TiO2의 목적하는 초기 층(단일 평면)의 전개에 이어서, 페로브스카이트 Ca0.64Sr0.36O의 다른 평면을 포함하는 Ca0.64Sr0.36O의 (단일 평면)층은 TiO2 층상에서 성장된다. 이를 위해, 통상적인 MBE법이 형성된 TiO2 층과 크기가 완전히 동일하고 에피텍셜한 목적하는 Ca0.64Sr0.36O 층을 성장시키는데 이용된다. 예를 들어, 금속 증기 Ca 및 Sr은 처음에 목적하는 비, 즉, 0.64 대 0.36의 비로 TiO2 표면상에 증착된 후에, Ca0.64Sr0.36O이 TiO2 표면상에 형성되도록 산소가 챔버로 방출될 수 있다. 대안적으로, TiO2 층을 동시에 Ca 및 Sr 증기에 노출시켜, TiO2 층상에 Ca0.64Sr0.36O을 축적시킬 수 있다. 어느 경우에도, Ca0.64Sr0.36O의 목적하는 층의 한 평면 및 오직 한 평면이 TiO2 층상의 이러한 스테이지에서 전개되도록 신중한 조정이 증착 작업에 걸쳐 지속되어야 한다.
Ca0.64Sr0.36O의 목적하는 평면이 형성되면, Ba0.725Sr0.275O 표면 상에 TiO2를 성장시키는데 사용된 상기에 언급된 방법에 따라 TiO2의 제 2 평면을 Ca0.64Sr0.36O 평면상에서 성장시킨다. 그 후, TiO2의 목적하는 제 2 평면이 형성되면, Ca0.64Sr0.36O의 제 2 평면을 TiO2의 제 2 평면상에서 성장시킨다.
그 후, 목적하는 CaSrTiO3 페로브스카이트의 3 이상의 셀 유닛이 Ba0.725Sr0.275O 표면상에서 성장될 때까지, TiO2의 단일 평면층 및 Ca0.64Sr0.36O을 교대 형식으로 형성시킨다. 얼로이되고 격자 일치된 Ca0.64Sr0.36TiO3 막이 약 3개의 유닛 셀(1.2nm)이 얻어질 정도로 얇게 성장한 후에 안정하다는 것이 밝혀졌다. 따라서, 막(26)의 성장은 3개의 유닛 셀의 막(26)의 소정의 두께를 얻자마자 정지된다.
일단 Ca0.64Sr0.36TiO3의 목적하는 주형 막(26)이 얻어지면, 막(26) 상에 목적하는 페로브스카이트 막(28)을 성장시키는 단계를 수행한다. 앞서 언급된 바와 같은 본원에 설명된 방법의 구체예에 있어서, 막(28)의 페로브스카이트가 BaTiO3이고, 막(26)상에서 BaTiO3를 직접적으로 성장시키는 단계를 수행할 수 있지만, 본원에 설명되는 바와 같이, BaTiO3의 막이 최종적으로 얻어지는 대안적인 방법이 있다.
주형 막(26)상에 직접적으로 BaTiO3를 성장시키기 위해, 임계 셀 유닛 높이가 달성될 때까지, 즉, 격자 스트레인이 평면의 레이업 표면에서 나타나지 않을 때까지, 단일 평면-층-단일평면-층, 즉, 구성 평면-구성 평면 형태로 BaTiO3를 성장시키는 단계가 수행된다. 이와 관련하여, BaTiO3의 입방체 결정이 TiO2의 평면 및 금속 산화물 BaO의 평면으로 구성된다는 것을 염두해 두면서, TiO2의 단일 평면으로 구성된 초기 막 층을 Ca0.64Sr0.36TiO3 막(26)의 표면상에서 에피텍셜하게 성장시킨다. 막(24)의 TiO2 평면의 성장과 관련하여 상기에 언급된 바와 같이, 장치(40)의 내압을 약 2 x 10-7 내지 5 x 10-7 토르로 유지시키면서, Ti 금속 증기는 초기에 Ca0.64Sr0.36TiO3 표면상에 증착된 후, 공급원(40)으로부터의 산소를 표면 위로 방출시켜, 그 위에 목적하는 TiO2의 층을 형성시킨다. 대안적으로, Ca0.64Sr0.36TiO3 표면이 조절된 양의 Ti 증기 및 산소에 동시에 노출되어, TiO2를 형성시키고, 이를 Ca0.64Sr0.36TiO3 표면 상에 축적시킬 수 있다. TiO2의 단일 평면-층을 포함하는 상기에 언급된 증착 공정과 관련하여 설명된 바와 같이, MBE 작업을 신중하게 지속적으로 조정하여, TiO2의 한 평면이 Ca0.64Sr0.36TiO3 표면 상에 직접 증착되도록 한다.
Ca0.64Sr0.36TiO3 표면상의 TiO2의 목적하는 층이 전개된 후에, 페로브스카이트 BaTiO3의 결정 구조의 다른 평면을 포함하는 BaO의 (단일 평면)층이 초기 TiO2 평면상에 성장된다. 막(26)의 금속 산화물 Ca0.64Sr0.36O2의 평면이 형성되는 경우와 같이, 금속 산화물 BaO는 통상적인 MBE법에 의해 TiO2 평면상에서 직접적으로 성장될 수 있다. 예를 들어, 금속 증기 Ba는 초기에 TiO2 표면상에 증착된 후, 산소가 챔버로 방출되어, 금속 산화물 BaO를 TiO2 표면상에 형성시킬 수 있다. 대안적으로, TiO2 층을 동시에 금속 증기 및 산소에 노출시켜, 금속 산화물 BaO를 TiO2 층상에 축적시킬 수 있다. 다시, 증착 공정에 걸쳐 신중히 지속적으로 조정하여, 목적하는 금속 산화물 BaO의 어느 한 평면 및 오로지 한 평면이 TiO2 층의 이러한 스테이지에서 전개되어, TiO2 층상에 증착된 금속 산화물의 패턴이 TiO2 층의 TiO2와 크기가 완전히 동일하고 에피텍셜하다.
금속 산화물 BaO의 목적하는 평면이 형성된 후, 막(24)의 Ca0.64Sr0.36TiO3 표면상에 TiO2를 성장시키는데 사용된 상기에 언급된 방법에 따라 TiO2의 또 다른 평면을 금속 산화물 평면 상에서 성장시킨다. TiO2의 목적하는 또 다른 평면이 형성되면, 금속 산화물 BaO의 또 다른 평면이 TiO2의 제 2 평면상에서 성장한다.
그 후, 예를 들어, 약 12 이상의 셀 유닛의 셀 유닛 높이에 상응하는 목적하는 페로브스카이트 BaTiO3의 임계 두께로 막(24) 상에서 성장할 때까지, TiO2 및 BaO의 단일 평면 층이 교대 형식으로 형성된다. 즉, 형성된 층 내에 전개될 수 있는 전위가 최초 약 12의 셀 유닛내에 내부적 스트레인을 경감시키도록 응집하여, 격자 스트레인이 평면의 레이업 표면에 나타나지 않는다. 따라서, 12번째 셀 유닛에 의해 정해지는 표면은 순차적인 것이며, 스트레인이 거의 없다.
페로브스카이트의 스트레인이 없는 표면이 형성되면, 셀 유닛의 축적위에 페로브스카이트 BaTiO3의 추가의 층을 성장시키는 단계를 수행한다. 이와 관련하여, 이러한 스트레인이 없는 벌크 형태 상에 페로브스카이트의 성장은 헤테로에피텍셜하다기 보다는 호모에피텍셜하여, TiO2의 근접한 층과 금속 산화물 BaO 사이의 경계면의 특징이 성장 동안 문제를 나타내지 않는다. 따라서, 페로브스카이트는 페로브스카이트의 최초 12 셀 유닛이 형성된 후, 높이에 있어서 각각 1 셀 유닛인 층에서 페로브스카이트 상에 축적될 수 있다. 이를 위해, 페로브스카이트 BaTiO3이 통상적인 MBE법에 의해 스트레인이 없는 표면 상에 단일 셀-층-단일셀-층으로 성장되어, 이러한 스테이지 동안 성장된 각각의 층이 하나의 셀 유닛 높이가 되도록 한다. 예를 들어, 페로브스카이트의 스트레인이 없는 표면을 처음에 Ti 및 금속 Ba 증기에 노출시킨 후, 산소에 노출시켜, 페로브스카이트를 스트레인이 없는 표면상에서 형성시킬 수 있다. 대안적으로, 스트레인이 없는 표면은 동시에 Ti 및 Ba 증기 및 산소에 노출시켜, 페로브스카이트를 형성시키고, 스트레인이 없는 표면상에 증착시킨다. 또한, 공지된 공동 증착법(co-deposition)(예를 들어, MBE 공정 이외의 방법)을 이용하여, 성장 공정의 이러한 스테이지에서 페로브스카이트를 성장시킬 수 있다. 어느 경우에서도, 증착 공정을 신중히 지속적으로 조정하여, 페로브스카이트의 연속층의 축적이 에피텍셜하게 수행되어야 한다.
Ca0.64Sr0.36TiO3의 막(26)상에서의 직접적인 BaTiO3 성장에 대안적인 것으로서, BaxSr1-xTiO3의 중간 페로브스카이트는 막(26)상에서 성장할 수 있으며, 여기에서, 조성물 중의 변수 "x"는 페로브스카이트 결정 구조의 격자 상수가 BaTiO3(0.4nm)보다 하부에 위치한 Ca0.64Sr0.36TiO3 페로브스카이트 막의 파라미터, 즉, 0.384nm에 근접하도록 선택된다. 이를 위해, BaxSr1-xTiO3 화합물에서 변수 "x"는 0.725로 선택된다.
막(26)상의 Ba0.725Sr0.275TiO3를 성장시키기 위해, 이러한 페로브스카이트의 결정 구조가 TiO2의 단일 평면 및 Ba0.725Sr0.275O의 단일 평면을 포함한다는 것을 염두해 두고, TiO2의 단일 평면을 포함하는 초기 막 층은 Ba0.725Sr0.275TiO3 막(26)의 표면상에 에피텍셜하게 성장시킨다. 상기에 언급된 통상적인 MBE법은 TiO2의 초기 막 층을 성장시키는데 이용될 수 있다. 물론, 이미 설명되었던 Ca0.64Sr0.36TiO3 및 TiO2의 축적과 관련하여, TiO2의 이러한 초기 단일 평면-층의 축적 동안 MBE 작업을 신중하게 지속적으로 조정하여, TiO2의 어느 한 평면 및 오로지 한 평면만이 Ca0.64Sr0.36TiO3 표면상에서 성장한다.
초기 TiO2 평면의 축적 후, 페로브스카이트 Ba0.725Sr0.275O의 다른 평면을 포함하는 Ba0.725Sr0.275O가 TiO2의 단일 평면 층상에 형성된다. 이를 위해, 통상적인 MBE법을 형성된 TiO2 층상에 목적하는 Ba0.725Sr0.275O 층을 성장시키는데 이용하였다. 예를 들어, 금속 증기 Ba 및 Sr은 초기에 0.725 대 0.275의 적합한 비로 TiO2 표면상에 증착된 후, 산소를 챔버내로 방출시켜, 목적하는 Ba0.725Sr0.275O를 TiO2 표면상에 형성시킨다. 대안적으로, TiO2 층을 동시에 적합한 양의 Ba 및 Sr 증기 및 산소에 노출시켜, 목적하는 Ba0.725Sr0.275O를 TiO2 층상에 축적시킨다. 다시, 증착 작업에 걸쳐 신중한 조정이 지속되어, 목적하는 층의 Ba0.725Sr0.275O의 단지 하나의 평면이 TiO2 층상의 상기 스테이지에서 전개시키고, TiO2 층상에 증착된 Ba0.725Sr0.275O의 패턴이 이미 성장한 초기의 TiO2 평면의 TiO2와 에피텍셜하고, 크기가 완전히 동일하ㄷ록 한다. 그 후, TiO2의 목적하는 추가적 평면이 형성되면, Ba0.725Sr0.275O의 추가적 평면이 TiO2의 추가적 평면상에 성장한다. 즉, Ba0.725Sr0.275O/Ca0.64Sr0.36TiO3 경계면에 존재할 수 있는 임의의 격자 스트레인이 TiO2 및 Ba0.725Sr0.275O의 후에 형성된 층의 표면이 나타나지 않을 정도는 아니다. 이러한 라인을 따라, Ba0.64Sr0.36TiO3 막(26)상의 Ba0.725Sr0.275TiO3 페로브스카이트 구조의 약 4 셀 유닛의 축적 이후에 이러한 스트레인이 나타나지 않을 것으로 여겨진다.
Ba0.725Sr0.275TiO3 페로브스카이트 구조의 성장 이후, BaTiO3는 통상적인 MBE법에 의해 동시에 Ba0.725Sr0.275TiO3 표면 1 셀 유닛상에서 성장하여, 축적 공정의 스테이지에서 구성된 각각의 층은 1 셀 유닛 높이이다. 예를 들어, Ba0.725Sr0.275TiO3 표면은 Ti 및 Ba 증기에 초기에 노출된 후, 산소에 노출되어, BaTiO3 페로브스카이트가 스트레인이 없는 표면상에 형성될 수 있다. 어느 경우에서도, MBE 공정이 신중하게 지속적으로 조정되어, 페로브스카이트의 연속적인 층의 축적이 에피텍셜하게 달성되어야 한다. BaTiO3의 성장은 목적하는 두께의 BaTiO3가 얻어질 때까지 계속된다.
목적하는 Ba0.725Sr0.275O의 평면이 형성된 후, TiO2의 또 다른 평면이 TiO2를 Ba0.725Sr0.275O 표면 상에 성장시키기 위해 사용되는 상기 언급된 기술에 따라 Ba0.725Sr0.275O 평면 상에서 성장된다. 이후, 목적하는 TiO2의 또 다른 평면이 형성된 후, Ba0.725Sr0.275O의 추가의 평면이 TiO2의 추가의 평면 상에서 성장된다. 이후, 셀 높이가 Ba0.725Sr0.275O의 마지막으로 성장된 층, 또는 평면에 격자 스트레인 전혀 나타나지 않게 되는 높이에 이르게 될 때까지, TiO2 및 Ba0.725Sr0.275O의 단일 평면 층이 서로의 꼭대기에 교대 형태로 성장된다. 즉, Ba0.725Sr0.275O/Ca0.64Sr0.36TiO3 경계면에 존재할 수 있는 어떠한 격자 스트레인도 TiO2 및 Ba0.725Sr0.275O의 차후 형성된 층의 표면처럼 분명하지 않을 정도는 아니다. 이러한 라인을 따라, Ca0.64Sr0.36TiO3 막(26) 의 Ba0.725Sr0.275TiO3 페로브스카이트 구조의 약 4 셀 유닛이 축적된 후, 이러한 스트레인은 나타나지 않을 것으로 여겨진다. 페로브스카이트 구조의 성장 후, BaTiO3는 통상적인 MBE법에 의해 Ba0.725Sr0.275TiO3 표면 1 셀 유닛 층상에서 단번에 성장하여, 축적 공정의 스테이지에서 구성된 각각의 층이 1 셀 유닛 높이가 되도록 한다. 예를 들어, Ba0.725Sr0.275TiO3 표면은 초기에 Ti 및 Ba에 노출된 후, 산소에 노출되어, BaTiO3 페로브스카이트를 스트레인이 없는 표면상에서 형성할 수 있다. 대안적으로, Ba0.725Sr0.275TiO3 표면은 동시에 Ti 및 Ba 증기, 및 산소에 노출되어, BaTiO3 페로브스카이트를 형성한 후, Ba0.725Sr0.275TiO3 표면상에 축적될 수 있다. 어느 경우에도, MBE 공정의 신중한 조정이 지속되어, 페로브스카이트의 연속 층의 축적이 에피텍셜하게 달성된다. BaTiO3의 성장은 목적하는 두께의 BaTiO3가 얻어질 때까지 계속된다.
상기에 설명된 공정에 의해 달성될 수 있는 목적하는 특징을 부여하는 다층 구조의 순차적인 배열을 설명하기 위해, 본 발명의 구조의 한 구체예에 따른 BaTiO3/CaTiO3/BaSrO/Sr 구조의 횡단면에 대한 TEM(transmission electron micrograph)이 도 7에 도시되어 있다. 실리콘 하부에 위치한 기판과 직접 접촉하고 크기가 완전히 동일한 BaSrO의 층은 4 원자 두께이며, 실리콘과 BaSrO 경계면은비정질 실리카가 상기 경계면 사이에 존재한다는 증거를 가지지 않으면서 원자적으로(atomically) 뚜렷하다. 비교해 보면, BaSrO의 하부에 위치한 층과 직접 접촉하고, 크기가 완전히 동일한 CaTiO3의 층은 8 원자 두께이다. 페로브스카이트 BaTiO3의 층은 CaTiO3의 하부에 위치한 층과 직접 접촉하고, 크기가 완전히 동일하다. 다양한 층의 원자가 아주 순차적이고 일정하며, 도 7 구조의 다양한 층을 포함하는 평면이 사실상 결함이 없다는 것을 도 7의 TEM에서 알 수 있다.
상기에 언급된 구조가 반도체 기재 구조상의 BaTiO3상의 축적을 포함하는 것으로서 설명되었지만, 다른 페로브스카이트가 본 발명의 더욱 광범위한 양태에 따라 구성될 수 있음을 알 수 있을 것이다. 이러한 페로브스카이트로는 CaTiO3, PbTiO3, PbLaTiO3, Pb(Zr Ti)O3, (PbLa)(ZrTi)O3, SrTiO3, KNbO3, KTaO3, NaNbO3, NaTaO3, LiNbO3, LiTaO3, CaTiO3, LaAlO3, NaTaO3 및 YBCO와 같은 BaTiO3 류의 페로브스카이트를 포함한다.
구조물(32)의 축적이 x=0.64인 CaxSr1-xTiO3의 중간 주형 층(26)의 사용을 포함하는 것으로 설명되었지만, 연속적인 축적된 단일 평면 층사이의 목적하는 동일 크기의 주기성을 달성하기 위해서는, CaxSr1-xO의 단일 평면 층내의 Ca 대 Sr의 비가 비교적 넓은 범위(예를 들어, "x"는 0.5 내지 0.8일 수 있음)내에 있음이 실험에 의해 (즉, RHEED 분석을 통해 입증) 밝혀졌다. 따라서, "x"가 0.64인 상기 설명된 구조의 CaxSr1-xTiO3의 층(26)내에 있는 것으로 기재되는 경우, "x"가 반드시 이와 같이 한정될 필요는 없다.
강유전체 연구
페로브스카이트와 같은 강유전 물질은, 물질의 강유전 및/또는 유전 특성의 상당한 이점을 취하는 방식으로 고체 상태 전기 성분에 혼합되는 경우에 유리하게 사용될 수 있다. 예를 들어, 도 5를 참조로 하면, Si의 기부 또는 기판(72) 및 페로브스카이트 BaTiO3의 상층(74)을 포함하는 70으로 나타낸 강유전 전계 효과 트랜지스터(FFET)가 도시되어 있다. 트랜지스터(70)는 또한, 공급원 전극(78), 드레인 전극(84), 게이트 전극(82) 및 게이트 강유전체(83)에 제공된다. BaTiO3 박막(74)(게이트 강유전체(83)의 일부를 포함)은 에피텍셜층(76)에 근접하게 위치할 정도로 게이트 강유전체(83)의 에피텍셜층(76)과 나머지 게이트 강유전체(83) 사이에 끼게 된다. 강유전 물질이 유전계에 의해 역전될 수 있는 영구적 자발 전기 분극(입방 센티미터당 전기 이중극 모멘트)을 갖기 때문에, 강유전 이중극이 전환되거나 플립핑(flipped)될 수 있고, 전하 농도 및 채널 전류가 조정될 수 있다. 따라서, 트랜지스터(70)는 강유전 분극에 의해 ON 또는 OFF될 수 있으며, 메모리 장치로서 사용되는 경우, 트랜지스터(70)는 스위칭 또는 재세팅(resetting) 하지 않고 저장된 정보(+ 또는 -, 또는 "1" 또는 "0")를 판독하는데 사용될 수 있다(따라서, 피로 없음).
이와 유사하게, 포개진 관계에 있으며, 게이트(96)와 접지 말단부(98) 사이에 끼인 실리콘 층(92) 및 산화물(강유전) 층(94)을 포함하는 동적 등속호출 메모리 장치(DRAM)용 커패시터(90)가 도 6에 도시되어 있다. 사용시, 정보 제공 시그널이 방전 사이클 동안 커패시터(90)의 전류를 측정함으로써 커패시터(90)로부터 모아진다. 따라서, 유전 상수가 산화물 층(94)에 의해 더 크게 나타날 수록, 커패시터(90)의 전하 저장 능력이 더욱 커진다. 페로브스카이트와 같은 강유전 물질이 비교적 큰 유전 상수(예를 들어, 1000 이상)를 나타낼 수 있는 것으로 공지되어 있기 때문에, 페로브스카이트의 바람직한 유전 특성의 상당한 이점을 취하는 페로브스카이트 함유 커패시터가 유리할 수 있다.
그러나, 지금까지의 페로브스카이트와 같은 강유전 물질이 혼입된 강유전 전계 효과 트랜지스터 및 커패시터 또는 불활성 게이트 트랜지스터의 각각의 경우에는, 상기 장치는 강유전 물질의 강유전 및/또는 유전 특성의 상당한 이점을 취할 수 없다. 지금까지 구성된 FFET는 성능이 불만족스러웠으며, 지금까지 구성된 축적기 및 불활성 게이트 트랜지스터는 너무 누설이 심해서, 오랜 시간 동안 전하를 보유할 수 없었다. FFET 또는 강유전 물질 포함 커패시터 또는 불활성 게이트 트랜지스터의 불만족스러운 성능의 원인이 되는 인자는 장치내의 전류 흐름을 방해하는 강유전 물질과 하부에 위치한 실리콘 사이의 경계면 또는 물질의 결정 구조의 불순성(예를 들어, 비정질 성질)을 포함한다. 예를 들어, FFET에 사용된 일부 물질의 경계면은 전하를 스크리닝하고 이로써 전하를 트랩핑(trap)할 수 있고, 이는 그렇지 않은 경우에는 장치의 전류 수반 채널의 고갈 상태 또는 축적 상태에 기열할 것이다.
본 발명의 상기에 언급된 공정은 구성 요소를 사용하는 동안 구성 요소가 강유전 물질의 강유전 및/또는 유전 특성을 갖게 할 수 있는 구성 요소의 구성 동안, RAM 또는 DRAM 회로용 FFET 및 커패시터와 같은 고체 상태 전기 구성 요소에 강유전 물질, 즉, 페로브스카이트를 혼입시키는데 사용될 수 있다. 즉, 상기에 설명된 바와 같은 주형 구조를 사용하여 실리콘 상에 직접적으로 목적하는 페로브스카이트를 축적시킴으로써, 생성된 페로브스카이트의 결정 특성이 우수하고, 페로브스카이트와 실리콘사이의 경계면이 안정하다. 이러한 라인에 따라, 페로브스카이트가 주형 구조상에 구성되는 주형 구조를 제공하는 비페로브스카이트 경계면 물질의 몇 층은 1.0 x 104 부위 분획 오차(site fraction error)와 같은 크기로 구성되어 모놀리식 경계면 구조를 달성한다. 따라서, cm2 당 1011 미만의 경계면 트랩 밀도가 달성된다.
다시 도 5를 살펴보면, 상기에 언급한 것을 FFET 구성체에 적용시킬 경우, 페로브스카이트 BaTiO3의 상층(84)은 본 발명의 공정에 따라 Si의 기판(72)상에서 성장하여, FFET(70)에 높은 결정성의 상층(84) 및 안정적인 페로브스카이트/실리콘 경계면을 제공한다. 이와 유사하게, 도 6을 참조로 하여, 상기에 언급한 것을 커패시터 구성체에 적용시킬 경우, 커패시터(90)의 산화물 층(94)은 본 발명의 공정에 따라 실리콘 층(92)상에 성장된 페로브스카이트 BaTiO3에 의해 제공되어, 커패시터에 고도의 결정성의 산화물 층(94) 및 안정적인 산화물/실리콘 경계면 구조를 제공할 수 있다. 상기에 언급된 바와 같이 적합하게 변형될 경우, 이러한 구성체는 또한 실리콘-게르마늄 기재 장치에 적용될 수 있다.
게다가, 과다성장 산화물의 격자 상수와 실리콘의 격자 상수를 정확하게 일치시킴으로써, BaTiO3와 같은 페로브스카이트 구조를 갖는 헤테로에피텍시가 계면 스트레인을 피하면서 달성되어, 실리콘/강유전체 박막 구조의 결맞음(coherence) 및 결정성을 증가시킬 수 있다. 게다가, 실리콘상의 단일 결정 BaTiO3 박막의 긴 범위의 구조적 결맞음은 메모리 장치의 유전 특성을 개선시키고, 현재 사용되는 다결정 물질에서의 선 및 평면 결함의 형성 및 상호작용에 의한 일반적으로 제한되는 통상적인 메모리 회로의 판독-기록-저장 사이클에서 이들의 피로 수명을 현저하게 개선시킨다. 또한, 내부 결정 경계(internal grain boundaries), 스트레인 및 내부 결정 경계와 일반적으로 관련된 정전계 효과(electrostatic field effect)의 부재는 박막 강유전 메모리 구조의 수명을 유용하게 상당히 연장시킬 것이다.
본 발명의 구조의 한 구체예가 실제로 상기에 언급된 바람직한 특성을 갖는다는 것을 입증하기 위해, 본 발명의 방법의 구체예에 따른 실리콘 기판 상부에 구성된 BaTiO3의 층으로 구성된 샘플로부터 모아진 데이타의 그래프를 도 8 내지 10에 제시하였다. 도 8은 실리콘상에 구성된 BaTiO3(0.280nm의 두께)의 층의 측정된 정전 용량 대 게이트 볼트를 나타낸 그래프이다. 점으로 그려진 곡선은 커패시터(예를 들어, MOS 커패시터)로서 사용하기에 적합한 물질에 대한 것을 특징으로 한다. 동일한 라인을 따라, 상기 물질의 누설 전류 대 게이트 볼트를 나타내는 도 9의 좌표는 낮은 누설 전류(즉, 3.0볼트에서 cm2당 10-9 amp 미만) 즉, 상기 물질(커패시터로서)이 적합한 시간 동안 전하를 보유하는 것을 지시하는 정도를 나타낸다. 또한, 도 10에 나타낸 곡선은 강유전 게이트 산화물에서 분극 역전의 결과로서의 임계 전압 변동을 입증한다. 따라서, 구조가 FFET(도 5의 FFET와 같은)와 함께 사용될 경우, 분극 역전은 실리콘을 변환시키므로써, 장치를 ON 또는 OFF로 변환시킨다.
또한, 실리콘 구조상에 성장한 CaTiO3의 계면 박막(0.40nm의 두께) 상에 성장한 BaTiO3 박막(0.280nm의 두께)를 포함하는 샘플 커패시터 구성체(본 발명의 방법에 따라 구성됨)는 하기 MOS 커패시터 특징을 갖는 것으로 밝혀졌다: 플랫 밴드(flat band) 전압은 -1.027 볼트이고, 임계 전압은 -0.29이고, Al/Si 작용 함수(전압)는 -0.95 볼트이고, 계면 전하(coul/㎠)는 6.04 x 10-8 coul/㎠ 이고, 트랩 밀도(1/㎠)는 3.77 x 1011인 것으로 측정되었다. 또한, 저항-전압은 1013ohm-cm이고, 누설 전류는 3볼트에서 1 x 10-9 amps/㎠ 미만인 것으로 관찰되었다. 상기 측정값은 160 ㎛ 패드, p-도핑된(doped) 1016/㎠의 알루미늄 전극으로 측정하였다.
통상적인 FET 구조를 개선시킨, FFET 및 통상적인 FFET를 구성하는 방법이 하기에 설명될 것이다. 특히, 페로브스카이트의 단결정이 실리콘 상에서 성장되는 경우, 실리콘과 BaTiO3와 같은 페로브스카이트 사이의 격자 불일치를 조정하는 모놀리식 구조물 및 공정이 설명되었다. 초기에 성장한 알칼리 토류 산화물 막의 두께를 2개의 유닛 셀(예를 들어, 2 x 0.543 nm 또는 1.068nm)로 제한한 후, 특이적인 전이가 Sr과 얼로이되어 페로브스카이트 구조, 즉, CaTiO3(0.380nm의 입방체 격자 상수를 가짐)가 실리콘과 정확히 격자 일치되도록 한다. CaTiO3 및 SrTiO3가 서로 상호간 용해되고, CaTiO3에 대해 0.380nm 내지 SrTiO3에 대해 0.391nm로 연속적으로 변할 수 있는 격자 상수를 갖는 입방체 상을 갖기 때문에, 그것의 배향에 대해 45°회전하면 x=0.64인 조성물 CaxSr1-xTiO3은 실리콘(0.384nm)의 [110] 공간과 격자 일치되는 결정 구조를 갖는다. BaTiO3 또는 SrTiO3는 단순 입방 페로브스카이트이며, 실리콘 상에서 전개된 복합 강유전 구조의 활성 성분으로서의 BaSrO/Sr에서 CaxSr1-xTiO3 상에서 에피텍셜하게 성장할 경우에는, 박막 메모리의 중심 원소가 된다.
이와 유사하게, 통상적인 커패시터 또는 불활성 게이트 트랜지스터를 개선시킨 강유전 물질 함유 커패시터 또는 불활성 게이트 트랜지스터, 및 장치를 구성하는 방법이 설명되어 있다. FFET에 있어서, 그 안에 혼입된 강유전 물질은 강(ferro)-게이트화된 트랜지스터로서의 강유전 상태에 사용되는 반면에, DRAM 회로 또는 불활성 게이트 트랜지스터에 사용되는 커패시터와 같은 적용에 있어서, 강유전 물질은 비강유전 상태로 불활성 게이트 트랜지스터 또는 커패시터용 고유전 상수 구조체로서 사용된다.
본 발명으로부터 벗어나지 않으면서 상기에 언급된 구체예에 대해 많은 변형 및 대체가 있을 수 있는 것으로 이해해야 할 것이다. 예를 들어, 상기에 언급된 사항은 반도체 기재 물질상에 구성된 페로브스카이트의 강유전성에 초점을 맞춘 반면, 당업자는 많은 비교 가능한 장치가 다른 목적하는 특성을 갖는 본 발명의 원리에 따라 구성될 수 있는 것으로 이해해야 할 것이다. 예를 들어, 본래 압전기이거나, 본래 초전기적이거나 본래 전기 광학적인 비교 가능한 장치가 구성될 수 있다. 따라서, 상기 언급된 구체예는 본 발명을 설명하기 위한 것이지 제한하려는 것은 아니다.

Claims (33)

  1. 표면을 갖는 반도체 기판; 및 기판 표면 상의 막을 포함하는 모놀리식(monolithic) 결정 구조물로서,
    막은 하나 이상의 AO 성분 평면 및 하나 이상의 BO2 성분 평면을 갖는 ABO3 물질로 구성되며, ABO3 물질은 기판의 표면과 입방체 상 입방체(cubic-on-cubic) 관계로 배열되거나, 기판 표면의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 가지며;
    막이, ABO3 물질의 AO 성분의 단일 원자 층으로 구성된 제 1 단일 평면이 기판 표면위에 위치하며, 기판 표면과 크기가 동일하고(commensurate) ABO3 물질의 BO2 성분의 단일 원자 층으로 구성된 제 2 평면이 AO의 제 1 단일 평면 위에 위치하며, 제 1 단일 평면과 크기가 동일하도록 기판의 표면상에 배열됨을 특징으로 하는 모놀리식 결정 구조물.
  2. 표면을 갖는 반도체 기재 물질의 표면 상에 막을 성장시키는 방법으로서;
    a) 표면을 갖는 반도체 기재 물질의 원자적으로(atomically) 깨끗한 기판을 제공하는 단계;
    b) 기판을 산소 부재 환경에 배치시키는 단계;
    c) 반도체 기재 기판 물질의 격자 상수와 거의 일치하는 격자 상수를 갖는 알칼리 토류 산화물 막을 선택하는 단계;
    d) 기판의 표면상에 반도체 기재 기판의 표면과 크기가 동일한 알칼리 토류 산화물 막을 성장시키는 단계;
    e) 기판 물질의 격자 상수, 또는 기판 물질의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 갖는 ABO3 물질로서, 두 금속 산화물 평면으로 구성된 결정형을 가지며, 두 금속 산화물 평면중 하나의 금속 산화물은 BO2로 구성되어서, BO2 평면의 금속 원소 B가 ABO3 물질의 결정구조에서 작은 양이온을 제공하고, 두 금속 산화물 평면중 다른 하나의 금속 산화물은 AO로 구성되어, 금속 원소 A가 ABO3 물질의 결정구조에서 큰 양이온을 제공하는 ABO3 물질을 선택하는 단계;
    f) 알칼리 토류 산화물 막상에, 알칼리 토류 산화물 막의 알칼리 토류 산화물과 크기가 동일하고 에피텍셜한 BO2의 단일 평면을 성장시키는 단계;
    g) BO2 평면 상에서 AO의 단일 평면을 성장시켜, 금속 산화물 AO가 이미 성장한 BO2 평면의 BO2와 크기가 동일하게 하는 단계를 포함하고,
    성장한 ABO3 물질의 배향은 기판 표면과 입방체 상의 입방체 관계를 갖게 하거나, 기판 표면에 대해 45°회전하여, (001) ABO3가 (001) 기판 표면과 평행하고, [100] ABO3가 [110] 기판 표면과 평행하게 되도록 하는 방법.
  3. 실리콘 또는 실리콘-게르마늄의 격자 구조와 같은 면심 입방 격자 구조에 의해 제공된 물질 표면을 갖는 반도체 기판; 및 기판 물질의 표면 상에 에피텍셜 막을 포함하는 모놀리식 결정 구조물로서,
    에피텍셜 막은 기판 물질 표면의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 갖는 페로브스카이트를 포함하며, 페로브스카이트는 두 성분의 금속 산화물 평면으로 구성된 결정형을 가지며, 두 성분의 금속 산화물 평면중 하나의 금속 산화물은 TiO2로 구성되어, TiO2 평면의 Ti 금속은 페로브스카이트 결정구조에 작은 양이온을 제공하고, 두 성분의 금속 산화물 평면중 다른 하나의 금속 산화물은 페로브스카이트 결정구조에 큰 양이온을 제공하는 다른 금속을 포함하며;
    에피텍셜 막의 페로브스카이트는 페로브스카이트 성분 TiO2로 구성된 제 1 단일 평면이 기판 물질의 표면과 크기가 동일하고 에피텍셜하며, 페로브스카이트 결정구조의 두 성분의 금속 산화물 평면중 다른 하나로 구성된 제 2 단일 평면이 TiO2의 제 1 단일 평면과 크기가 동일하도록 기판 물질 표면상에 배치되며, 에피텍셜 막의 페로브스카이트의 배향은 기판 물질 표면 배향에 대해 45°회전됨을 특징으로 하는 모놀리식 결정 구조물.
  4. 제 3 항에 있어서, 에피텍셜 막이 TiO2로 구성된 다수의 단일 평면 및 페로브스카이트 결정구조의 두 성분의 금속 산화물 평면중 다른 하나로 구성된 다수의 단일 평면으로 구성된 페로브스카이트의 레이업(layup)을 포함하며, 페로브스카이트 결정구조의 두 성분의 금속 산화물 평면중 TiO2의 단일 평면과 다른 금속 산화물의 단일 평면이 서로 교대되어, 하나의 경로가 기판 물질의 표면으로부터 레이업을 통해 형성되게 하며, 각각의 단일 평면은 이들이 놓여 있는 상응하는 표면과 크기가 동일함을 특징으로 하는 모놀리식 결정 구조물.
  5. 제 4 항에 있어서, 페로브스카이트의 레이업의 두께가 기판 물질의 표면을 통해 측정하여 약 12 셀 유닛 이상임을 특징으로 하는 모놀리식 결정 구조물.
  6. 제 3 항에 있어서, 막의 페로브스카이트가 BaTiO3 류의 페로브스카이트임을 특징으로 하는 모놀리식 결정 구조물.
  7. 제 3 항에 있어서, 막의 페로브스카이트가 제 1 페로브스카이트이며, 구조물이 제 1 페로브스카이트와 직접 접촉하고, 크기가 동일한 제 2 페로브스카이트를 추가로 포함함을 특징으로 하는 모놀리식 결정 구조물.
  8. 제 7 항에 있어서, 제 1 페로브스카이트의 페로브스카이트가 CaTiO3이며, 제 2 페로브스카이트의 페로브스카이트가 BaTiO3임을 특징으로 하는 모놀리식 결정 구조물.
  9. 제 3 항에 있어서, 염화나트륨형 격자 구조를 갖는 중간 물질의 박막이 기판 물질의 표면과 페로브스카이트의 막 사이에 위치하며, 중간 물질은 기판 물질의 표면과 직접적으로 접촉하고, 기판 물질의 표면과 크기가 동일하며, 페로브스카이트 성분 TiO2의 제 1 단일 평면은 알칼리 토류 산화물과 직접적으로 접촉하고, 알칼리 토류 산화물과 크기가 동일하며, 페로브스카이트 결정구조물의 두 성분의 금속 산화물 평면중 다른 산화물로 구성된 제 2 단일 평면은 TiO2의 제 1 단일 평면과 크기가 동일하며, 제 2 단일 평면의 배향은 중간 물질의 배향에 대해 45°회전됨을 특징으로 하는 모놀리식 결정 구조물.
  10. 반도체 기재 물질(semiconductor-based material)의 표면이 실리콘 또는 실리콘-게르마늄의 격자 구조와 같은 면심 입방(fcc) 격자 구조에 의해 제공되는 반도체 기재 물질의 표면상에 페로브스카이트 막을 성장시키는 방법으로서,
    a) 실리콘 또는 실리콘-게르마늄의 격자 구조와 같은 면심 입방(fcc) 격자 구조에 의해 제공되는 물질의 표면을 갖는 반도체 기재 물질의 원자적으로 깨끗한 기판을 제공하는 단계;
    b) 기판을 산소 부재 환경에 위치시키는 단계;
    c) 반도체 기재 기판 물질의 표면의 격자 상수와 거의 일치하는 격자 상수를 갖는 알칼리 토류 산화물을 선택하는 단계;
    d) 물질의 표면상에, 반도체 기재 기판 물질의 표면과 크기가 동일하고 에피텍셜한 알칼리 토류 산화물을 성장시키는 단계;
    e) 물질 표면의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 갖는 페로브스카이트로서, 두 금속 산화물 평면으로 구성된 결정형을 가지며, 두 금속 산화물 평면중 하나의 금속 산화물은 TiO2로 구성되어서, TiO2 평면의 Ti 금속이 페로브스카이트 결정구조에서 작은 양이온을 제공하고, 두 금속 산화물 평면중 다른 하나의 금속 산화물은 페로브스카이트 결정구조에서 큰 양이온을 제공하는 또 다른 금속을 포함하는 페로브스카이트를 선택하는 단계;
    f) 알칼리 토류 산화물 막상에, 알칼리 토류 산화물 막의 알칼리 토류 산화물과 크기가 동일하고 에피텍셜한 TiO2의 단일 평면을 성장시키는 단계;
    g) TiO2 평면상의 페로브스카이트 결정구조물의 두 금속 산화물 평면중 다른 하나로 구성된 단일 평면을 성장시켜, 두 금속 산화물 평면중 다른 하나의 금속 산화물이 이미 성장한 TiO2 평면의 TiO2와 크기가 동일하고 에피텍셜하도록 하는 단계를 포함하며,
    성장한 페로브스카이트의 배향은 기판 물질의 표면에 대해 45°회전하여, (001) 페로브스카이트가 (001) 물질 표면과 평행하고, [100] 페로브스카이트가 [110] 물질 표면과 평행하게 되도록 하는 방법.
  11. 제 10 항에 있어서, TiO2의 크기가 동일한 단일 평면을 성장시키는 단계 및 페로브스카이트 결정 구조물의 두 금속 산화물중 다른 하나의 크기가 동일한 단일 평면을 성장시키는 단계를 포함하는 단계들을 연속적으로 반복하여, 두 금속 산화물 평면중 TiO2 및 다른 하나의 금속 산화물의 교대층으로 구성된 페로브스카이트의 레이업을 페로브스카이트의 임계 두께 이상의 두께를 갖는 페로브스카이트의 레이업이 얻어질 때까지, 같은 크기의 주기성을 갖도록 물질 표면상에서 성장시킴을 특징으로 하는 방법.
  12. 제 11 항에 있어서, 페로브스카이트의 레이업의 성장 후, 레이업상의 벌크(bulk) 페로브스카이트로 구성된, 크기가 동일한 에피텍셜 막을 성장시키는 단계를 수행함을 특징으로 하는 방법.
  13. 제 10 항에 있어서, 알칼리 토류 산화물 상에 성장한 페로브스카이트가 BaTiO3 류의 페로브스카이트임을 특징으로 하는 방법.
  14. 제 13 항에 있어서, 알칼리 토류 산화물 상에 성장한 페로브스카이트가 Ba0.75Sr0.25TiO3임을 특징으로 하는 방법.
  15. 실리콘 또는 실리콘-게르마늄의 격자 구조와 같은 면심 입방 (fcc) 격자 구조에 의해 제공되는 물질의 표면을 갖는 반도체 기재 물질의 기판; 및 상기 반도체 기재 물질의 표면 상에 제 10항의 방법에 의해 형성된 막을 포함하는 모놀리식 결정 구조물.
  16. 반도체 기재 물질의 기판, 및 직접적으로 기판의 물질과 접촉하고, 기판의 물질과 크기가 동일한 알칼리 토류 산화물 막을 포함하는 구조물상에 페로브스카이트의 에피텍셜 막을 성장시키는 방법으로서,
    a) 반도체 기재 물질의 기판, 및 상기 기판의 물질과 직접적으로 접촉하고, 크기가 동일한 알칼리 토류 산화물 막을 포함하는 구조물을 제공하는 단계;
    b) 기판을 산소 부재 환경에 위치시키는 단계;
    c) 알칼리 토류 산화물의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 갖는 제 1 페로브스카이트로서, 두 금속 산화물 평면으로 구성된 결정형을 가지며, 두 금속 산화물 평면중 하나의 금속 산화물이 TiO2로 구성되어, TiO2 평면의 Ti 금속이 페로브스카이트 결정구조에서 작은 양이온을 제공하고, 두 금속 산화물 평면중 다른 하나의 금속 산화물이 페로브스카이트 결정구조에서 큰 양이온을 제공하는 또 다른 금속을 포함하는 제 1 페로브스카이트를 선택하는 단계;
    d) 알칼리 토류 산화물 막의 표면상에, 알칼리 토류 산화물과 크기가 동일하고 에피텍셜한 TiO2의 단일 평면을 성장시키는 단계;
    e) TiO2 평면상에 페로브스카이트 결정구조의 두 금속 산화물 평면중 다른 하나로 구성된 단일 평면을 성장시켜서, 두 금속 산화물 평면중 다른 하나의 금속 산화물이 이미 형성된 TiO2 평면의 TiO2와 크기가 동일하며 에피텍셜하도록 하는 단계를 포함하며, 성장한 단일 평면의 배향은, 단계 d)의 TiO2 평면이 성장한 알칼리 토류 산화물에 대해 45°회전되어, 제 1 페로브스카이트의 (001) 평면은 알칼리 토류 산화물의 (001) 평면에 평행하고, 제 1 페로브스카이트의 [100] 방향은 알칼리 토류 산화물의 [110] 방향과 평행하게 되도록 하는 방법.
  17. 제 16 항에 있어서, 단계 e) 후에, 단계 d) 내지 e)를 연속적으로 반복하여, 두께가 약 3 셀 유닛의 제 1 페로브스카이트의 크기가 동일한 레이업이 얻어질 때까지, TiO2 및 두 금속 산화물 평면의 다른 하나의 금속 산화물의 교대층으로 구성된 제 1 페로브스카이트의 레이업을 알칼리 토류 산화물 표면상에서 성장시키는 단계 f)를 수행함을 특징으로 하는 방법.
  18. 제 17 항에 있어서, 단계 f) 후에,
    g) 제 1 페로브스카이트의 격자 상수와 거의 일치하는 격자 상수를 갖는 제 2 페로브스카이트로서, 두 금속 산화물 평면으로 구성된 결정형을 가지며, 제 2 페로브스카이트의 결정형의 두 금속 산화물 평면중 하나의 금속 산화물이 TiO2로 구성되어, TiO2 평면의 Ti 금속이 제 2 페로브스카이트의 결정구조에서 작은 양이온을 제공하며, 제 2 페로브스카이트의 결정형의 두 금속 산화물 평면중 다른 하나의 금속 산화물이 제 2 페로브스카이트의 결정구조에서 큰 양이온을 제공하는 또 다른 금속을 포함하는 제 2 페로브스카이트를 선택하는 단계;
    h) 이미 성장한 제 1 페로브스카이트의 두 금속 산화물 평면중의 다른 하나의 산화물상에, 상기 금속 산화물과 크기가 동일하고 에피텍셜한 TiO2의 단일 평면을 성장시키는 단계; 및
    i) 단계 h)에서 성장한 TiO2 평면 상에 제 2 페로브스카이트의 결정형의 두 금속 산화물 평면중 다른 하나로 구성된 단일 평면을 성장시켜서, 제 2 페로브스카이트의 결정형의 두 금속 산화물 평면중 다른 금속 산화물이 단계 h)에서 성장한 TiO2 평면의 TiO2와 크기가 동일하고 에피텍셜하도록 하는 단계를 수행함을 특징으로 하는 방법.
  19. 제 18 항에 있어서, 단계 i)후에, 연속적으로 단계 h) 및 단계 i)를 반복하여, 두 금속 산화물 평면중 TiO2와 다른 금속 산화물의 교대층으로 구성된 제 2 페로브스카이트의 레이업을 이미 적층된 제 1 페로브스카이트의 레이업상에 성장시키는 단계로서, 두께가 약 12 셀 유닛 이상의 제 2 페로브스카이트의 레이업이 얻어질 때까지 성장시키는 단계 (j)를 수행함을 특징으로 하는 방법.
  20. 제 18 항에 있어서, 제 1 페로브스카이트가 성장하는 알칼리 토류 산화물의 조성이 Ba0.725Sr0.275O이며, 제 1 페로브스카이트의 조성이 Ca0.64Sr0.36TiO3이며, 제 2 페로브스카이트의 조성이 BaTiO3 류임을 특징으로 하는 방법.
  21. 제 20 항에 있어서, 제 2 페로브스카이트의 조성이 Ba0.75Sr0.25TiO3임을 특징으로 하는 방법.
  22. 반도체 기재 물질의 기판 및 기판의 물질과 직접적으로 접촉하고 크기가 동일한 알칼리 토류 산화물 막을 포함하는 구조물, 및 상기 구조물 상에 제 16항의 방법에 의해 형성된 페로브스카이트의 에피텍셜 막을 포함하는 모놀리식 결정 구조물.
  23. 면심 입방 격자(fcc) 구조에 의해 제공된 물질 표면을 제공하는 반도체 기재 물질의 기판; 및 상기 반도체 물질 표면을 덮고 있는 하나의 페로브스카이트 산화물의 레이업을 포함하는 고체 상태의 전기 부품으로서, 상기 하나의 페로브스카이트 산화물이 두 금속 산화물 평면으로 구성된 결정형이고, 결정형의 두 금속 산화물 평면중의 하나의 금속 산화물이 TiO2로 구성되어, TiO2 평면의 Ti금속이 상기 페로브스카이트 산화물의 결정구조에서 작은 양이온을 제공하며, 결정형의 두 금속 산화물 평면중의 다른 금속 산화물이 상기 페로브스카이트 산화물의 결정구조에서 큰 양이온을 포함하며,
    페로브스카이트 산화물의 레이업에서의 페로브스카이트 산화물이 각각 TiO2만으로 구성된 다수의 제 1평면 및 각각 페로브스카이트 구조의 결정구조의 큰 양이온을 포함하는 금속의 금속 산화물만으로 구성된 다수의 제 2평면으로 구성되며, 레이업의 페로브스카이트 산화물의 제 1 평면 및 제 2 평면이 서로 교대되어 하나의 경로(path)가 물질 표면으로부터 평면을 통해 형성되게 하며;
    또 다른 페로브스카이트의 크기가 동일한 에피텍셜 중간 계면 막이 물질 표면과 페로브스카이트 산화물의 레이업 사이에 위치되고, 상기 계면막의 페로브스카이트가 물질 표면의 격자 상수를 2.0의 제곱근으로 나눈 몫에 근접한 격자 상수를 지님을 특징으로 하는 고체 상태의 전기 부품.
  24. 제 23 항에 있어서, 계면 막의 페로브스카이트가 두 금속 산화물 평면으로 구성된 결정형이며, 두 금속 산화물 평면중의 한 금속 산화물이 TiO2로 구성되어, TiO2 평면의 Ti 금속이 페로브스카이트 결정구조에서 작은 양이온을 제공하고, 두 금속 산화물 평면중의 다른 금속 산화물이 페로브스카이트 결정구조에서 큰 양이온을 제공하는 또 다른 금속을 포함하며,
    계면 막의 페로브스카이트가 각각 TiO2만으로 구성된 다수의 제 1단일 평면 및 각각 페로브스카이트 구조의 결정구조의 큰 양이온을 포함하는 금속의 금속 산화물만으로 구성된 다수의 제 2 단일 평면으로 구성되며, 계면 막의 페로브스카이트의 제 1 단일 평면 및 제 2 단일 평면이 서로 교대되어, 하나의 경로가 물질 표면으로부터 평면을 통해 형성되며;
    계면 막의 페로브스카이트의 배향이 물질 표면에 대해 45°회전하여, 계면 막의 페로브스카이트의 (100) 평면이 물질 표면의 (001) 평면과 평행하고, 계면 막의 페로브스카이트의 [100] 방향이 물질 표면의 [110] 방향과 평행함을 특징으로 하는 고체 상태의 전기 부품.
  25. 제 24 항에 있어서, 물질 표면과 계면 막 사이에 위치되는 알칼리 토류 산화물 막을 추가로 포함하며, 알칼리 토류 산화물 막이 물질 표면과 크기가 동일하고 에피텍셜함을 특징으로 하는 고체 상태의 전기 부품.
  26. 제 25 항에 있어서, 반도체 기재 물질이 실리콘 또는 실리콘-게르마늄 얼로이(alloy)로 구성됨을 특징으로 하는 고체 상태의 전기 부품.
  27. 제 23 항에 있어서, 레이업의 페로브스카이트 산화물이 부품의 사용 동안에 강유전성, 압전성, 초전성, 전기광학적 특성 또는 큰 유전성을 나타내기에 적합함을 특징으로 하는 고체 상태의 전기 부품.
  28. 제 27 항에 있어서, 레이업의 페로브스카이트 산화물이 부품의 사용 동안에 높은 유전상수를 나타내기에 적합하고, 그 유전상수가 실리카의 유전상수보다 10 배 이상 큼을 특징으로 하는 고체 상태의 전기 부품.
  29. 제 23 항에 있어서, 부품이 실리콘 기판, 전원전극 및 배출전극, 게이트 전극 및 게이트 유전체를 포함하는 강유전 전계 효과 트랜지스터이며, 게이트 유전체가 레이업의 페로브스카이트 산화물을 포함하고, 페로브스카이트 산화물이 실리콘과 나머지 게이트 유전체 사이에 위치하며, 계면 막이 페로브스카이트 산화물 레이업과 실리콘 사이에 위치함을 특징으로 하는 고체 상태의 전기 부품.
  30. 실리콘 기판, 전원 전극, 배출전극, 게이트 전극, 및 게이트 유전체를 포함하는 강유전 전계 효과 트랜지스터에 있어서,
    게이트 유전체가, 실리콘을 덮고 있고 이와 크기가 동일한 하나의 페로브스카이트 산화물의 크기가 동일한 에피텍셜 주형막, 및 상기 하나의 페로브스카이트 산화물 막과 직접 접촉하고 이와 크기가 동일한 또 다른 페로브스카이트 산화물의 크기가 동일한 에피텍셜 박막을 포함하며,
    상기 주형막의 하나의 페로브스카이트 산화물이 실리콘 기판 표면의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 갖음을 특징으로 하는 강유전 전계 효과 트랜지스터.
  31. 제 30 항에 있어서, 실리콘의 표면과 하나의 페로브스카이트 산화물 막 사이에 위치되는 알칼리 토류 산화물 박막을 추가로 포함함을 특징으로 하는 강유전 전계 효과 트랜지스터.
  32. 제 30 항에 있어서, 또 다른 페로브스카이트 산화물이 BaTiO3류의 산화물임을 특징으로 하는 강유전 전계 효과 트랜지스터.
  33. 표면이 있는 반도체 기판; 및 기판의 표면을 덮고 있는 크기가 동일한 다층 막을 포함하는 모놀리식 결정 구조물에 있어서, 막이 염화나트륨형 결정구조를 지니는 알칼리 토류 산화물(AO)의 단일 평면층의 크기가 동일한 제 1층 및 산화물 물질(A'BO3)의 단일 평면층의 크기가 동일한 제 2 층으로 구성되어, 기판 표면상에 배열된 다층 막이 (AO)n(A'BO3)m(여기에서, n 및 m은 크기가 동일한 단일 평면 산화물 층의 반복 정도를 나타내는 정수이고, n은 수증기에 의한 AO층의 수화를 방지하도록 선택됨) 으로 표시될 수 있으며; A'BO3 물질이 기판 표면의 격자 상수를 2.0의 제곱근으로 나눈 몫에 거의 근접한 격자 상수를 갖음을 특징으로 하는 모놀리식 결정 구조물.
KR10-1999-7000984A 1996-08-05 1997-07-31 반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물 KR100493881B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/692,343 1996-08-05
US08/692,343 1996-08-05
US08/692,343 US5830270A (en) 1996-08-05 1996-08-05 CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class

Publications (2)

Publication Number Publication Date
KR20000029832A KR20000029832A (ko) 2000-05-25
KR100493881B1 true KR100493881B1 (ko) 2005-06-10

Family

ID=24780189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7000984A KR100493881B1 (ko) 1996-08-05 1997-07-31 반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물

Country Status (7)

Country Link
US (1) US5830270A (ko)
EP (1) EP0950132A4 (ko)
JP (1) JP2000517280A (ko)
KR (1) KR100493881B1 (ko)
AU (1) AU3903497A (ko)
CA (1) CA2261769C (ko)
WO (1) WO1998005807A1 (ko)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993541A (en) * 1996-07-31 1999-11-30 Geo Centers Inc Process for nucleation of ceramics and product thereof
US6080235A (en) * 1997-06-03 2000-06-27 Ut-Battelle, Llc Geometric shape control of thin film ferroelectrics and resulting structures
US6093242A (en) * 1996-08-05 2000-07-25 Ut-Battelle, Llc Anisotropy-based crystalline oxide-on-semiconductor material
FR2753567B1 (fr) * 1996-09-19 1998-11-13 Alsthom Cge Alcatel Procede de depot d'un film ferromagnetique sur un guide d'onde, et un composant magneto-optique comprenant un film mince ferromagnetique depose selon le procede
US6069368A (en) * 1997-12-15 2000-05-30 Texas Instruments Incorporated Method for growing high-quality crystalline Si quantum wells for RTD structures
US6262462B1 (en) * 1998-06-22 2001-07-17 Motorola, Inc. Enhanced dielectric constant gate insulator
US6103008A (en) * 1998-07-30 2000-08-15 Ut-Battelle, Llc Silicon-integrated thin-film structure for electro-optic applications
KR20010079590A (ko) * 1998-07-30 2001-08-22 추후제출 반도체를 기재로 하는 기판상의 회티탄석 산화물용 결정질비등방체의 제어
US6248459B1 (en) 1999-03-22 2001-06-19 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6241821B1 (en) 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6143072A (en) * 1999-04-06 2000-11-07 Ut-Battelle, Llc Generic process for preparing a crystalline oxide upon a group IV semiconductor substrate
US6652989B2 (en) 1999-04-06 2003-11-25 Ut-Battelle, Llc Structure and method for controlling band offset and alignment at a crystalline oxide-on-semiconductor interface
US6605151B1 (en) 1999-11-29 2003-08-12 Northwestern University Oxide thin films and composites and related methods of deposition
US6479173B1 (en) 1999-12-17 2002-11-12 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
US6291319B1 (en) 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6680126B1 (en) * 2000-04-27 2004-01-20 Applied Thin Films, Inc. Highly anisotropic ceramic thermal barrier coating materials and related composites
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
WO2002001648A1 (en) * 2000-06-28 2002-01-03 Motorola, Inc. Semiconductor structure, device, circuit, and process
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
WO2002009159A2 (en) * 2000-07-24 2002-01-31 Motorola, Inc. Thin-film metallic oxide structure and process for fabricating same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
KR100370504B1 (ko) * 2000-08-03 2003-01-30 한국화학연구원 입방형 탄화규소 완충막을 이용하여 규소 (100) 기질 위에양질의 산화마그네슘 막을 적층 성장시키는 방법
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6224669B1 (en) 2000-09-14 2001-05-01 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
AU2002228719A1 (en) * 2000-11-16 2002-05-27 Motorola, Inc. Single crystalline oxide on a semiconductor substrate
US20030001207A1 (en) * 2000-11-22 2003-01-02 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant subtrate for materials used to form the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US20020140013A1 (en) * 2001-04-02 2002-10-03 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing a stable template
US20020153524A1 (en) * 2001-04-19 2002-10-24 Motorola Inc. Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20020167005A1 (en) * 2001-05-11 2002-11-14 Motorola, Inc Semiconductor structure including low-leakage, high crystalline dielectric materials and methods of forming same
US20020195057A1 (en) * 2001-06-21 2002-12-26 Motorola, Inc. Apparatus for fabricating semiconductor structures and method of forming the same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6933566B2 (en) * 2001-07-05 2005-08-23 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6852575B2 (en) * 2001-07-05 2005-02-08 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6992321B2 (en) * 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
WO2003038878A2 (en) * 2001-10-26 2003-05-08 Motorola Inc. Method for fabricating semiconductor structures
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6875271B2 (en) 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US6869838B2 (en) 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US7005302B2 (en) * 2004-04-07 2006-02-28 Advanced Micro Devices, Inc. Semiconductor on insulator substrate and devices formed therefrom
US20060288928A1 (en) * 2005-06-10 2006-12-28 Chang-Beom Eom Perovskite-based thin film structures on miscut semiconductor substrates
US7364989B2 (en) * 2005-07-01 2008-04-29 Sharp Laboratories Of America, Inc. Strain control of epitaxial oxide films using virtual substrates
US7718516B2 (en) * 2006-03-23 2010-05-18 The University Of Hong Kong Method for epitaxial growth of (110)-oriented SrTiO3 thin films on silicon without template
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
CN101651150B (zh) * 2008-08-12 2012-04-18 中国科学院物理研究所 一种全氧化物异质结场效应管
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
DE102015108865A1 (de) * 2015-06-03 2016-12-08 Universität Rostock Formkörper enthaltend piezoaktives Calciumtitanoxid, ein Verfahren zu deren Herstellung und Anregung und Verwendung piezoaktiven Calciumtitanoxids als piezoelektrischer Formkörper oder Bestandteil piezoelektrischer Formkörper
US20180151301A1 (en) * 2016-11-25 2018-05-31 The Boeing Company Epitaxial perovskite materials for optoelectronics

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3854828T2 (de) * 1987-08-24 1996-08-22 Sumitomo Electric Industries Verfahren zur Herstellung einer dünnen Schicht aus zusammengesetztem supraleitendem Oxyd
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
EP0523275B1 (en) * 1991-07-19 1996-02-28 International Business Machines Corporation Enhanced superconducting field-effect transistor with inverted MISFET structure and method for making the same
JP3026869B2 (ja) * 1991-10-31 2000-03-27 ローム株式会社 半導体不揮発性記憶装置の製造方法
JP3130353B2 (ja) * 1991-12-20 2001-01-31 ローム株式会社 強誘電体膜を用いた装置の製造方法
JP3251625B2 (ja) * 1992-02-24 2002-01-28 ローム株式会社 電界効果トランジスタ
US5432015A (en) * 1992-05-08 1995-07-11 Westaim Technologies, Inc. Electroluminescent laminate with thick film dielectric
JPH06151872A (ja) * 1992-11-09 1994-05-31 Mitsubishi Kasei Corp Ｆｅｔ素子
US5323023A (en) * 1992-12-02 1994-06-21 Xerox Corporation Epitaxial magnesium oxide as a buffer layer on (111) tetrahedral semiconductors
FI92897C (fi) * 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit

Also Published As

Publication number Publication date
EP0950132A1 (en) 1999-10-20
CA2261769A1 (en) 1998-02-12
CA2261769C (en) 2005-09-06
JP2000517280A (ja) 2000-12-26
WO1998005807A1 (en) 1998-02-12
AU3903497A (en) 1998-02-25
WO1998005807A8 (en) 2001-06-21
US5830270A (en) 1998-11-03
EP0950132A4 (en) 2002-03-20
KR20000029832A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
KR100493881B1 (ko) 반도체 기재 물질 상의 삼산화티탄칼슘 계면 주형 구조물
Mazet et al. A review of molecular beam epitaxy of ferroelectric BaTiO3 films on Si, Ge and GaAs substrates and their applications
US6143072A (en) Generic process for preparing a crystalline oxide upon a group IV semiconductor substrate
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
JP2819067B2 (ja) シリコン上にエピタキシャル的に成長する立方金属酸化薄膜
KR100228038B1 (ko) 박막캐패시터
KR100676213B1 (ko) 실리콘에 대해 안정적인 결정질의 경계면을 구비하는반도체 구조를 제작하기 위한 방법
US5527567A (en) Metalorganic chemical vapor deposition of layered structure oxides
US7364989B2 (en) Strain control of epitaxial oxide films using virtual substrates
EP1043427A1 (en) Semiconductor structure having a crystalline alkaline earth metal oxide interface between silicon and a single crystal oxide layer
KR20010062134A (ko) 실리콘에 대해 결정질의 알카리성 토금속 실리콘질화물/산화물로 이루어진 경계면을 구비하는 반도체 구조
US20020006733A1 (en) Multilayer thin film and its fabrication process as well as electron device
KR100371299B1 (ko) 에피택셜 성장된 납 게르마네이트 막 및 퇴적 방법
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
Niu et al. Epitaxial systems combining oxides and semiconductors
JPH0927601A (ja) 記憶装置および強誘電体記憶装置の製造方法
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
WO2002009159A2 (en) Thin-film metallic oxide structure and process for fabricating same
JP3994468B2 (ja) 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
Kawakubo et al. Novel ferroelectric epitaxial (Ba, Sr) TiO/sub 3/capacitor for deep sub-micron memory applications
US6764864B1 (en) BST on low-loss substrates for frequency agile applications
WO2002009191A2 (en) Non-volatile memory element
US6652989B2 (en) Structure and method for controlling band offset and alignment at a crystalline oxide-on-semiconductor interface
McKee et al. CaTiO 3 interfacial template structure on semiconductor-based material and the growth of electro ceramic thin-films in the perovskite class
JPH07509689A (ja) シリコン上にエピタキシャル的に成長する立方金属酸化薄膜

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee