JP2000517280A - 超伝導体上のＣａＴｉＯ▲下３▼界面テンプレート構造 - Google Patents

超伝導体上のＣａＴｉＯ▲下３▼界面テンプレート構造

Info

Publication number
JP2000517280A
JP2000517280A JP10508069A JP50806998A JP2000517280A JP 2000517280 A JP2000517280 A JP 2000517280A JP 10508069 A JP10508069 A JP 10508069A JP 50806998 A JP50806998 A JP 50806998A JP 2000517280 A JP2000517280 A JP 2000517280A
Authority
JP
Japan
Prior art keywords
perovskite
metal oxide
tio
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP10508069A
Other languages
English (en)
Inventor
マッキイ，ロドニイ・アレン
ウォーカー，フレデリック・ジョセフ
Original Assignee
ロッキード・マーティン・エナジイ・リサーチ・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロッキード・マーティン・エナジイ・リサーチ・コーポレーション filed Critical ロッキード・マーティン・エナジイ・リサーチ・コーポレーション
Publication of JP2000517280A publication Critical patent/JP2000517280A/ja
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/32—Titanates; Germanates; Molybdates; Tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 半導体ベースの基板の材料表面に重なり、その材料表面と完全に同等である所望のペロブスカイトの膜を含む構造と、この構造を製作するためのそれに付随する方法が、材料表面と所望のペロブスカイト膜との間のペロブスカイトの界面テンプレート膜の形成を含む。テンプレートのペロブスカイトの配向は、下層の材料表面の配向に対して４５度回転され、それによって、ペロブスカイト・テンプレート膜と下層の材料表面との間に完全に同等の周期性を維持しながら、格子構造における（半導体ベース材料の）ｆｃｃからペロブスカイトの単純な立方格子構造への移行が行われる。本発明の膜成長技法を使用して、固体電気構成要素を製作することがでぎ、半導体ベースの材料（７２）上にペロブスカイト膜（８４）が形成され、このペロブスカイト膜は、この構成要素の使用中に強誘電特性、圧電特性、焦電特性、電気光学特性、または大誘電特性を示す。この方法を使用して、半導体基板（７２）と、トランジスタ（７０）と、ソースおよびドレイン電極（７８、８０）と、ゲート電極（８２）と、ゲート誘電層（８３）とを備えたＦＦＥＴを形成することができる。ペロブスカイト（８４）はゲート電極の一部である。

Description

【発明の詳細な説明】 超伝導体上のＣａＴｉＯ3界面テンプレート構造発明の背景 本発明は一般には、半導体および関連応用分野における使用のための構造およ び前記構造の製作に関し、より詳細には、それだけには限らないが、III−Ｖ、I V、およびII−Ｉ族のたとえばシリコンやシリコン−ゲルマニウム合金などのク ラスにおける半導体ベースの材料上のエピタキシャル薄膜の成長に関する。 エレクトロセラミック薄膜、特に強誘電酸化物は、強誘電性現象を支援するこ とが知られており、不揮発性メモリ、光導波管、およびランダム・アクセス・メ モリ（ＲＡＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、電 気的プログラム可能読取り専用メモリ（ＥＰＲＯＭ）、および同様のものにおけ るキャパシタ材料などの広範囲な応用分野において有用であると考えられている 。たとえば、層の結晶配向が規則づけられるエピタキシ成長強誘電酸化物層では 、強誘電双極子モーメントの配向が不揮発性メモリの論理状態保持の基礎になっ ている。したがって、たとえばシリコンまたはシリコン−ゲルマニウムから成る 半導体ベースの構造に強誘電酸化物を組み込んで、半導体と強誘電体の両方の特 性を有するモノリシック構造にすることが望ましいであろう。 一般式ＡＢＯ3を有するペロブスカイトなどの強誘電体材料および半導体材料 を組み込んだ強誘電電界効果トランジスタ（ＦＦＥＴ）およびキャパシタまたは 非能動ゲート・トランジスタなどの従来技術の固体電気デバイスでは、デバイス は強誘電体材料の強誘電特性および／または誘電特性を認めうるほど利用するこ とができない。たとえば、これまで製作されているＦＦＥＴの性能は不満足なも のであり、これまで製作されているキャパシタおよび非能動ゲート・トランジス タは、漏れやすく、したがって電荷を長時間保持することができなかった。した がって、組み込まれた強誘電材料の強誘電特性および／または誘電特性を認めう るほどに利用するこのクラスの固体電気デバイスを提供することが望ましいであ ろう。 したがって、本発明の目的は、結晶強誘電薄膜と半導体ベースの基板とから成 る新規で改良された構造と、前記基板上に前記薄膜を成長させる方法とを提供す ることである。 本発明の他の目的は、たとえばシリコンまたはシリコン−ゲルマニウム基板な どを含むがこれらには限定されないIII−Ｖ、IV、またはII−VI族クラスの材料 から選択された材料上に成長させた、たとえばペロブスカイト、より詳細にはＢ ａＴｉＯ3クラスにおけるペロブスカイトなどであるがこれらには限定されない 、ＡＢＯ3材料を含む構造であって、成長させるペロブスカイトが、それをその 上に成長させる下層材料に対してエピタキシャルであり、下層材料と完全に同等 な（commensurate）構造を提供することである。 本発明の他の目的は、基板上の所望のＡＢＯ3材料の完全同等成長を促すため に、基板を形成するIII−Ｖ、IV、またはII−VI族の材料の材料表面と、ペロブ スカイトなどの所望のＡＢＯ3材料との間に挿入されたテンプレート構造を使用 する構造を提供するごとである。 本発明の他の目的は、構成要素の使用中に、強誘電特性、圧電特性、焦電特性 、電気光学特性、または大誘電特性を示すように調整された材料を含む新規で改 良された固体電気構成要素を提供することである。発明の概要 本発明は、モノリシック結晶構造と、III、IV、またはII−VI族の半導体ベー ス材料の表面上にペロブスカイトなどのＡＢＯ3材料膜を成長させる方法である 。形成される材料の表面が、たとえばシリコンまたはシリコン−ゲルマニウムの 格子構造のような面心立方（ｆｃｃ）格子構造であるがこれには限定されない。 ＡＢＯ3材料は、半導体表面と立方対立方で整合するか、または、半導体表面 の格子定数を２．０の平方根で割った商にきわめて近い格子定数を有し、それぞ れＡＯおよびＢＯ2から成る２つの成分金属酸化物面から成る結晶形態をさらに 有する。ＡＢＯ3材料の結晶形態の金属元素ＡおよびＢを互いに比較した場合、 元素ＡはＡＢＯ3材料の結晶構造内で大きな陽イオンを生じさせ、元素ＢはＡＢ Ｏ3材料の結晶構造内で小さい陽イオンを生じさせる。 たとえば、元素Ｂが金属チタン（Ｔｉ）である（その結果、ＢＯ2成分面がＴ ｉＯ2である）ＡＢＯ3材料では、ＴｉＯ2面のＴｉ金属がＡＢＯ3材料の結晶構造 内で小さな陽イオンを生じさせ、成分金属酸化物面ＡＯの金属酸化物が、ＡＢＯ3 材料の結晶構造内で大きな陽イオンを生じさせる金属元素Ａを含む。ＡＢＯ3の 形成中に同等の周期性を保証するために、大きな陽イオンを備えた金属酸化物（ たとえばＡＯなど）から成る単一面層の形成の直後に、成分金属酸化物面ＡＯで はなく成分金属酸化物面ＢＯ2から成る単一面層を堆積させる。 さらに、酸化物成分ＡＯから成る第１の単一面が基板の表面に対して完全エピ タキシであり、基板の表面と完全に同等であり、ＡＢＯ3材料の結晶構造の２つ の成分金属酸化物面のうちの他方の面（すなわちＢＯ2の酸化物面）から成る第 ２の単一面がＡＯの第１の単一面と完全に同等になるように、エピタキシ膜のＡ ＢＯ3材料を半導体表面上に配置し、その際、膜のＡＢＯ3材料の配向が、基板の 格子構造と立方対立方で一致させられるか、または基板の材料表面の配向に対し て４５度回転させられる。 本発明の方法は、シリコンまたはシリコン−ゲルマニウムの格子構造のような ｆｃｃ格子構造によって形成された表面を有する半導体ベース材料の基板を用意 するステップと、前記基板を超高真空設備内の無酸素環境内に配置するステップ とを含む。次に、半導体ベースの基板の材料表面の格子定数にきわめて近い格子 定数を有するアルカリ土類酸化物を選択し、次いで、アルカリ土類酸化膜の厚さ が少なくとも１セル単位である、アルカリ土類酸化物の膜を前記材料表面上に成 長させる。その後で、半導体表面の格子定数にきわめて近い格子定数、または半 導体表面の格子定数を２．０の平方根で割った商にきわめて近い格子定数を有す る、ペロブスカイトなどのＡＢＯ3材料を選択する。ＡＢＯ3材料は、２つの金属 酸化物面から成る結晶形態を有し、２つの金属酸化物面の一方の金属酸化物面の 金属酸化物がＢＯ2から成り、それによってＢＯ2の元素ＢがＡＢＯ3材料の結晶 構造内で小さな陽イオンを生じさせ、２つの金属酸化物面のうちの他方の面の金 属酸化物が、ＡＢＯ3の結晶構造内に大きな陽イオンを生じさせる他の金属を含 む。単一面のＡＯが半導体基板とエピタキシャルであり、半導体基板と完全に同 等の、ＡＯの単一面をアルカリ土類酸化膜上に成長させ、次に、ＡＢＯ3材 料のペロブスカイト結晶構造の２つの金属酸化物面のうちの他方の面（すなわち 酸化物ＢＯ2）から成る単一面を、ＡＯ面上に成長させ、それによって、２つの 金属酸化物面のうちの他方の面の金属酸化物がＡＯ面とエピタキシャルであり、 ＡＯ面と完全に同等になるようにし、ＡＢＯ3材料の配向が基板の表面を基準に して立方対立方に配向されるか、または基板の表面を基準にして４５度回転させ 、それによって（００１）ペロブスカイトが（００１）半導体表面と平行になり 、［１００］ペロブスカイトが［１１０］半導体表面と平行になるようにする。 本発明の一態様では、構造は本発明の方法によって形成され、本発明の他の態 様では、構造はシリコンのベース基板と、ソース電極と、ドレイン電極と、ゲー ト電極と、シリコンとゲート電極との間に挿入されたゲート誘電体とを含む強誘 電電界効果（ＦＦＥＴ）トランジスタの形態をとる。ＦＦＥＴでは、改良点は、 ゲート誘電体が、シリコンとゲート誘電体の残りの部分との間に挿入されたペロ ブスカイト酸化物のエピタキシャル薄膜層を含むことを特徴とする。ＦＦＥＴを 形成するために使用される製作方法は、シリコンとゲート誘電体との界面に望ま しくない二酸化シリコン（ＳｉＯ2）が形成される傾向を回避する。図面の簡単な説明 第１図は、本発明の方法により、その上にペロブスカイトＢａＴｉＯ3の単結 晶膜を成長させるごとができるシリコン・ウエハを示す透視図である。 第２図は、その中においてシリコン基板上にペロブスカイト膜を成長させる構 造体の分解透視図であり、構造を含む構成要素の連続した層を示す略図である。 第３図は、本発明のプロセスのステップを実行することができる超高真空装置 の一部を示す略透視図である。 第４図は、第２図の構造の隣接する構成層の格子構造の配向を示す略平面図で ある。 第５図は、ゲート誘電体としてペロブスカイト薄膜を使用した強誘電電界効果 トランジスタ（ＦＦＥＴ）の一部を示す略断面図である。 第６図は、シリコンの層と並置されたペロブスカイト層を使用したキャパシタ の一部を示す略断面図である。 第７図は、本発明の構造の一実施形態による、ＢａＴｉＯ3／ＣａＴｉＯ3／Ｂ ａＳｒＯ／Ｓｉ構造の透過型電子顕微鏡写真である。 第８図は、本発明による構造の一実施形態に対して行われた試験におけるゲー ト電圧に対するキャパシタンスをプロットしたグラフである。 第９図は、第８図において試験された構造実施形態に対して行われた試験にお けるゲート電圧に対する漏れ電流をプロットしたグラフである。 第１０図は、本発明による構造の一実施形態のキャパシタンス電圧特性の分極 誘発シフトを伴う試験結果を示すグラフである。例示実施形態の詳細な説明 本発明は、シリコン上にモノリシック構造として薄膜強誘電材料を成長させる ことができるようにする安定したペロブスカイト構造にシリコンを切り出す。こ れは、（ＡＯ）n（Ａ’ＢＯ）mとして表される（ただし、ｎおよびｍは単一面同 等酸化物層の整数回の反復である）、一般的な一連の同等構造の一要素である。 ｎ＝１の場合、ペロブスカイトは、ＡＯ面から始まるシリコンのシリサイド切り 出し体からＡＢＯ3として直接成長させられる。ｎ＞１の場合、界面に面心Ｎａ Ｃｌ型構造が成長させられ、その後、ペロブスカイト構造への移行のためにＢＯ2 面で切り出される。 第１図を参照すると、一般式ＡＢＯ3を有するペロブスカイト（たとえばＢａ ＴｉＯ3）などの材料の単結晶膜をその上に成長させて、本発明の構造の特徴を 実施するモノリシック構造を形成することができる表面２２を有するウエハまた は基板２０が図示されている。基板２０は、シリコンまたはシリコン−ゲルマニ ウム合金などの半導体ベースの材料であることが好ましいが、基板はIV、III− Ｖ、およびII−VI族の半導体から成るグループから選択することができる。 結晶形態のＡＢＯ3材料は、一般式ＡＯを有する第１の単一成分酸化物面と、 一般式ＢＯ2を有する第２の成分酸化物面とを含む。式ＡＢＯ3の元素Ｏは酸素で あると理解されるが、元素Ａは元素の周期律表のＩＡ、IIＡ、またはIVＢ族に入 る材料とすることができ、元素Ｂは周期律表のIII、IVＡ、またはＶＡ族に入る 材料とすることができる。結晶形態のＡＢＯ3材料の金属元素ＡおよびＢを互い に比較した場合、元素ＡはＡＢＯ3材料の結晶構造内で大きな陽イオンを生じさ せ、元素ＢはＡＢＯ3材料の結品構造内で小さな陽イオンを生じさせる。 簡単に言えば、基板表面２２上に所望のＡＢＯ3を形成する間に、（一般式Ａ Ｏおよび塩化ナトリウム型結晶格子構造を有する）アルカリ土類酸化物の第１の エピタキシャルで完全に同等の膜を基板表面２２上に成長させ、（所望のＡ’Ｂ Ｏ3材料の）第２の膜を第１の膜上に成長させ、（所望のＡ’ＢＯ3材料の）第３ の膜を第２の膜上に成長させる。Ａ’ＢＯ3材料の元素Ａ’は、ＡＯが単一原子 層の場合、塩化ナトリウム型格子構造を有するアルカリ土類酸化物ＡＯの同じ元 素Ａとすることができるが、他の場合には、元素Ａとは異なる元素とすることも できる。したがって、式Ａ’ＢＯ3は適切にＡ’ＢＯ3と表して、ＡＯの単一原子 層の場合、アルカリ土類酸化物ＡＯの元素ＡがＡ’ＢＯ3材料の成分酸化物Ａ’ Ｏの元素Ａ’とは異なる場合が区別される。したがって、本発明では、式Ａ’Ｂ Ｏ3材料の元素Ａ’はアルカリ土類酸化物ＡＯの元素Ａから成ることができるが 、これには限定されないものと理解される。 上述の構造を成長させるとき、成長させる第２の膜の結晶形態の配向は立方対 立方に成長させるか、または第１の（アルカリ土類酸化物）膜の配向［たとえば （００１）切り出し］を基準にして４５度回転させ、第２の膜上への第３の膜の エピタキシャルおよび完全同等形成を促す。したがって、本明細書から明らかに なるように、第１の（アルカリ土類酸化物）膜は、その上に（Ａ’ＢＯ3材料の ）第２の膜を成長させるテンプレートの役割を果たし、第２の膜はその上に所望 の（Ａ’ＢＯ3材料の）第３の膜を成長させるテンプレートの役割を果たす。 限定的なものではなく例示として、本明細書に記載の特定のモノリシック構造 は、シリコンから成る半導体ベース材料の基板２０と、Ｂａ0.725Ｓｒ0.275Ｏか ら成るアルカリ土類酸化物（ＡＯ）膜と、ペロブスカイトＣａＴｉＯ3またはよ り具体的にはＣａＴｉＯ3クラスのペロブスカイトから成るＡ’ＢＯ3材料とを含 む。基板２０の材料は、一般には、シリコンおよびシリコン−ゲルマニウム合金 など面心立方（ｆｃｃ）格子構造を特徴とし、アルカリ土類酸化物（ＡＯ）材料 は塩化ナトリウム型格子構造を含み、ＣａＴｉＯ3クラスのペロブスカイトは一 般には単純な立方格子構造を特徴とする。しかし、本発明の原理は、シリコン −ゲルマニウム合金などの他の半導体ベース材料の基板上に他のＡ’ＢＯ3材料 の薄膜を形成するためにも使用することができる。 所望の結果のモノリシック構造を作成するための本明細書に記載の技法は、分 子線エピタキシ（ＭＢＥ）技法である。しかし、本明細書に記載のＭＢＥ技法は 例示のために過ぎず、限定的なものではないことを理解されたい。たとえば、気 相成長法（ＣＶＤ）および有機金属気相成長法（ＭＯＣＶＤ）などの代替法法も 使用可能である。したがって、本発明の原理は様々に適用可能である。 本明細書に記載のように、本発明のプロセスの一実施形態により、第２図を参 照すると、表面２２をＢａ0.725Ｓｒ0.275Ｏの薄いアルカリ土類酸化膜２４で被 うステップを行い、次に膜２４をＣａ0.64Ｓｒ0.36ＴｉＯ3の薄いペロブスカイ ト（テンプレート）膜２６で被い、次に膜２６をＢａＴｉＯ3クラスのペロブス カイトの所望の（多層）ペロブスカイト膜２８で被うステップを行い、その結果 の構造３２を形成する。各膜の形成を通して同等の周期性を保証するように、ア ルカリ土類酸化膜２４およびテンプレート膜２６の各膜と、ペロブスカイト膜２ ８の認めうる部分は、本明細書に記載のようにある程度単一面層ごとに製作され 、その際、この層製作プロセスは膜を形成したい材料の結晶形態を考慮に入れる 。さらに、本明細書に記載の膜成長プロセスは、構造３２の隣接する膜の界面に 存在する格子整合を利用する。この目的のために、隣接する膜の界面における格 子構造は一致するパラメータを有し、それによって膜／膜界面における認めうる 格子ひずみが大幅に低減される。さらに、本明細書に記載の成長プロセスは、界 面テンプレート構造のアモルファス構成要素としてシリカ（ＳｉＯ2）が形成さ れる傾向を回避する。 半導体ベース基板２２の面心立方（ｆｃｃ）結晶格子構造とは異なり、ペロブ スカイトの結晶格子形態は単純な立方構造であり、その結晶（すなわち立方）形 態は、IVＡ族元素酸化物、すなわちＴｉＯ2、ＺｒＯ2、およびＨｆＯ2から成る グループの酸化物の面と、それとは異なる金属酸化物のもう一つの面とを含む。 たとえば、本出願と同じ発明人を有し、その開示が参照により本明細書に組み込 まれる米国特許５４５０８１２号に記載のように、ペロブスカイトＢａＴｉＯ3 の結晶格子構造はＴｉＯ2の面とＢａＯの面を含む。同様に、ペロブスカイトＳ ｒＴｉＯ2の結晶形態は、ＴｉＯ2の面とＳｒＯの面を含む。 本発明の方法により行われるプロセスの最初に、シリコン基板２０の表面２２ を原子清浄度まで洗浄し、それによって表面２２にシリコン原子のみが存在する ようにする。このために、表面２２を一般にモディファイドＲＣＡ技法と呼ばれ るプロセスによって洗浄する。モディファイドＲＣＡ技法は、洗浄するシリコン 表面における酸化物の化学生成を行い、その後で表面を高真空環境に置き、表面 から酸化物を昇華させるまで表面の温度を上昇させる周知のプロセスである。（ 基板２０がシリコン−ゲルマニウム合金から成る場合も、これと同じ表面洗浄手 順に従う。） この例では、分子線エピタキシ（ＭＢＥ）、電子ビーム蒸着技法、およびＭＢ Ｅ装置によって所望の構造３２の層を形成する。ＭＢＥ装置は、超高真空（ＵＨ Ｖ）成長／特性化機構を含み、その一部を第３図の４０に示す。この機構４０は 、基板２０を表面２２が下向きになるように入れる内部チャンバを有する容器４ ２を含み、容器４２の底部内には、構造３２の形成中に基板表面２２に付加した い金属の上記発生源を設けるための複数のキャニスタ４４、４６、４８、および ５０を備える。なお、各キャニスタ４４、４６、４８、および５０は、所望の金 属が入ったるつぼを保持するように適応化され、その金属を気化させる加熱要素 を含む。各キャニスタの上部には開口部が設けられ、キャニスタ開口部には、容 器内部が閉止され、それによって基板表面２２から分離される閉止状態と、容器 の内容物すなわち金属蒸気が基板表面２２に曝される開放状態との間を移動する シャッタが付随している。 図の機構４０では、キャニスタ４４内にある量の金属バリウム（Ｂａ）が入れ られ、キャニスタ４６内にある量のストロンチウム（Ｓｒ）が入れられ、キャニ スタ４８内にある量のカルシウム（Ｃａ）が入れられ、キャニスタ５０にある量 のチタニウム（Ｔｉ）が入れられている。さらに、酸素発生源５２に付随するバ ルブを開閉することによって酸素をチャンバに供給したりチャンバから遮断した りすることができるように、酸素発生源５２がチャンバに接続されている。各キ ャニスタ・シャッタおよび酸素発生源バルブの開閉は、コンピュータ制御装置（ 図示せず）によって正確に制御される。 機構４０の他の特徴は、基板表面２２の下向きの面のすぐ下に、閉止可能基板 シャッタが配置され、酸素発生源５２からの酸素によって機構チャンバの内部圧 力が上昇している間、所望の場合に基板表面２２をキャニスタからの金属蒸気ま たは酸素発生源５２からの酸素にさらされないように分離することである。基板 シャッタは、本明細書で明らかになるようにこのプロセスの１ステップ中に閉じ られる。 モディファイドＲＣＡ洗浄技法を行うためにＵＨＶ機構４０内に引き入れられ る真空は約１０-9〜１０-10ｔｏｒｒであり、基板２０を加熱して基板温度を基 板表面２２から酸素が追い出されるのに十分な温度まで上昇させる。実際には、 このような温度は、約８５０〜１０５０℃であり、所望の表面清浄度は、基板加 熱操作中にその場で反射高速電子線回折（ＲＨＥＥＤ）技法によって確認するこ とができる。この例では、シリコン基板２０は、ＲＨＥＥＤ解析によって明らか になる表面２２における２×１ Ｓｉ（１００）の発現時に原子清浄度に達する 。 所望の原子清浄度に達した時、アルカリ土類酸化物の第１の膜２４の成長を開 始するために、所定量のバリウム（Ｂａ）金属と所定量のストロンチウム（Ｓｒ ）金属との混合物を、混合物の単分子層の何分の１か、たとえば約４分の１が、 基板表面２２を被うように基板表面２２上に堆積させる。言い換えると、Ｓｉの ４原子サイトごとに混合物の約１個の原子がシリコン表面２２上に重なるまで、 ＢａとＳｒの金属混合物を基板表面２２上に堆積させる。このために、Ｂａ蒸気 とＳｒ蒸気を対応するキャニスタ内で生成し、対応するキャニスタ・シャッタを 開いて清浄な基板表面２２をＢａとＳｒの混合物にさらす。 Ｂａ／Ｓｒ混合蒸気中のＢａとＳｒの比は、基板表面２２のシリコン構造（ま たは代替態様では、シリコン−ゲルマニウム構造）の格子定数を考慮して選定す る。具体的には、シリコン構造の格子定数は、０．５４３ｎｍであることが知ら れており、（本明細書に記載の基板表面２２上に形成される）ＢａxＳｒ1-xＯ化 合物の構造の格子定数は、シリコン構造の格子定数ときわめて近くなるように選 定し、それによってシリコン表面２２をエピタキシャルに被った場合に、Ｓｉ／ ＢａxＳｒ1-xＯ界面に認めうるひずみが存在しないようにする。なお、ＢａxＳ ｒ1-xＯの格子定数は、この化合物中のＳｒとＢａとの比が０．０％から１ ００％に上昇するにつれてほぼ線形に変化することも知られている。したがって 、この化合物中の変数「ｘ」が１．０の場合、化合物の格子定数は０．５５４ｎ ｍ（純粋なＢａＯの格子定数と一致する）に等しく、化合物中の変数「ｘ」が０ ．０の場合、化合物の格子定数は０．５１４ｎｍ（純粋なＳｒＯの格子定数と一 致する）に等しい。 図の例では、ＢａxＳｒ1-x化合物中のＢａとＳｒとの比は、シリコンの格子定 数に正確に一致するＢａxＳｒ1-xＯ化合物の格子定数が得られるように選定され る。言い換えると、０．５４３ｎｍの格子定数を有するＢａxＳｒ1-xＯ化合物が 得られるように選定される。このために、基板表面２２上に最終的に形成される 酸化化合物中のＢａＯとＳｒＯとの比が０．７２５対０．２７５になるように、 この化合物中の変数「ｘ」は０．７２５に等しい。 基板２２がシリコン−ゲルマニウム（ＳｉyＧｅ1-y）の化合物である代替例で は、ＢａxＳｒ1-xＯ化合物中のＢａとＳｒとの比は、ＳｉyＧｅ1-yの格子定数と 正確に一致するＢａxＳｒ1-xＯ化合物の格子定数が得られるように選定される。 たとえば、基板２２が、０．５４８ｎｍの格子定数を有するＳｉ0.80Ｇｅ0.20か ら成っているとすれば、上記のＢａxＳｒ1-xＯ化合物中の変数「ｘ」は、基板表 面２２上に最終的に形成される酸化化合物中のＢａＯとＳｒＯとの比が０．８５ 対０．１５になり、格子定数０．５４８ｎｍのＢａxＳｒ1-x化合物が形成される ように、０．８５に等しく選定される。 膜から成るエピタキシャル・レイアップの膜／膜界面における格子ひずみを少 なくするための隣接し合う膜間の格子整合についての詳細な説明は、本出願と同 じ発明人を有し、その開示が参照により本明細書に組み込まれる米国特許第５４ ８２００３号を参照されたい。 したがって、純粋なシリコンから成る例示の基板２２について再び検討すると 、サブ単分子層をその上に形成するようにＢａ金属とＳｒ金属をシリコンの基板 上に堆積させる本明細書に記載のプロセス・ステップにおいて、混合物中のＢａ とＳｒとの比が０．７２５対０．２７５であるＢａ蒸気とＳｒ蒸気の混合物に基 板表面２２をさらす必要がある。このような暴露は、機構４０を使用して２つの 方法のいずれかによって行うことができる。１つの方法では、キャニスタから放 出 された結合蒸気フラックスがＢａ／Ｓｒ蒸気混合物中の所望の、すなわち目的の ＢａとＳｒとの比になるように、ＢａおよびＳｒがそれぞれ入ったキャニスタ４ ４および４６からのＢａのフラックス蒸気およびＳｒのフラックス蒸気の生成を 行う。他方の方法では、Ｂａが入ったキャニスタとＳｒが入ったキャニスタのシ ャットが開いている時間の長さを制御し、それによって、対応するキャニスタか ら適切な量のＢａ蒸気とＳｒ蒸気が放出され、機構４０中で混合されるようにす る。いずれの場合も、蒸気混合物が一方の金属蒸気と他方の金属蒸気とを所望の 比で含む、機構４０内で金属蒸気の混合物を生成するために使用される技法では 、機構内でＢａ蒸気とＳｒ蒸気の混合物中の所望のＢａとＳｒの比が高い確度で 得られるように、ＭＢＥに共通の周知の技法を使用する。 基板表面２２上にＢａ原子とＳｒ原子から成る単分子層の所望の整数分の１の 堆積が完成したら、基板２０の周囲に高真空環境を維持しながら基板２０をほぼ 室温から１５０℃の間になるまで冷却し、その後でＢａとＳｒから成る１つの単 分子層の残りの分を基板表面上に堆積させる。このために、Ｂａ蒸気とＳｒ蒸気 の所望の混合物（蒸気混合物中のＢａとＳｒとの比は０．７２５対０．２７５で ある）が基板にさらされるのに十分な適切な時間だけ、ＢａおよびＳｒのキャニ スタのシャッタを開けることができる。基板２０をより低い温度、すなわちほぼ 室温と１５０℃との間の温度に冷却することによって、基板表面へのＢａ原子と Ｓｒ原子の付着が促進される。これは、付加されたＢａ原子とＳｒ原子が金属状 態を維持し、このようなより低い温度以下ではシリサイドを形成しないためであ る。 本出願と同じ発明人を有し、その開示が参照により本明細書に組み込まれる、 先の米国特許第５２２５０３１号に記載のように、Ｂａ／Ｓｒ界面にＢａ原子と Ｓｒ原子から成る単分子層を形成する目的は、後続のＢａ0.725Ｓｒ0.275Ｏのエ ピタキシャル層をその上に成長させる安定したテンプレート層を形成することで ある。したがって、Ｓｉ表面上に形成されたＢａ0.725Ｓｒ0.275Ｏの安定した単 分子層によって、アモルファス・シリコンの形成を防ぐようにしてＢａ0.725Ｓ ｒ0.275Ｏをシリコン上にエピタキシャル成長させることができる。このために 、基板シャットを閉じて基板表面２０が機構チャンバの内容物にさらされるのを 防ぎ、 基板表面上にＢａ金属とＳｒ金属を堆積させるのに必要なＢａおよびＳｒの蒸気 発生源の操作を所定の率と、所望の、すなわち目標のＢａとＳｒとの比に維持し ながら、チャンバの酸素圧力を約１〜５×１０-6ｔｏｒｒまで上昇させる。目標 酸素圧力、たとえば１×１０-6ｔｏｒｒに達したら、基板シャッタを開いてＢａ とＳｒで被覆された基板表面を酸素および追加のＢａおよびＳｒ原子にさらす。 この暴露時に、ＢａおよびＳｒ被覆基板上にＢａ0.725Ｓｒ0.275Ｏがエピタキシ ャル成長する。 Ｂａ金属およびＳｒ金属と酸素への基板表面の暴露を適切に開閉して基板表面 をＢａ金属およびＳＲ金属と酸素に循環的にさらすことによって、基板表面上に Ｂａ0.725Ｓｒ0.275Ｏが一度に１原子層ずつ成長する。Ｂａ0.725Ｓｒ0.275Ｏの 単分子層がアモルファス・シリサイドの形成を防止するのに十分な安定性を示す まで、このような成長パターンを続ける。このような安定性は、約１．０ｎｍ（ 約２セル単位の高さに相当する）の厚さのＢａ0.725Ｓｒ0.275が形成されると得 られることが判明しており、この２セル単位の厚さにおいて、膜２４の成長が停 止され、後続の膜２６が開始される。 言い換えると、基板表面２２上にＢａ0.725Ｓｒ0.27OＯの（２セル単位の厚さ の）安定した膜２４が形成されると、膜２４上にＣａ0.64Ｓｒ0.39ＴｉＯ3の所 望のテンプレート膜２６を形成するステップを行う。ＢａxＳｒ1-xＯの膜２４中 のＢａとＳｒとの比は、その格子が下層の基板２２のシリコンの格子と一致する ように選定されるのに対し、ＣａxＳｒ1-xＴｉＯ3の膜２６中のＣａとＳｒとの 比は、その格子がＢａ0.725Ｓｒ0.275Ｏの膜２４の格子と一致するように選定さ れる。しかし、膜２４はシリコン表面２２上にエピタキシ成長させ、シリコン表 面と完全に同等であり、それによってその格子配向がシリコン表面２２の配向と 一致するが、（やはり下層膜２４とエピタキシャルであり、完全に同等である） Ｃａ0.64Ｓｒ0.36ＴｉＯ3膜２６の結晶形態は下層のＢａ0.725Ｓｒ0.275Ｏ膜２ ４の結晶形態の配向に対して４５度回転した配向を有する。本明細書で明らかに なるように、膜２４上の膜２６の形成によって、構造の格子構造がｆｃｃ（すな わち下層の半導体ベース材料の）からペロブスカイト（すなわちＣａ0.64Ｓｒ0. 36 ＴｉＯ3）の単純な立方格子構造に変化するのに対し、ペロブスカイトの形成 は下層の半導体ベース材料と完全に同等であり、この形成プロセスはこの点で有 利である。 なお、ＣａＴｉＯ3とＳｒＴｉＯ3は互いに対して可溶であり、それぞれ、Ｃａ ＴｉＯ3の０．３８０ｎｍからＳｒＴｉＯ3の０．３９１ｎｍまで連続的に可変の 格子定数を持つ立方相を有する。これを念頭におくと、ｘ＝０．６４である化合 物ＣａxＳｒ1-xＴｉＯ3の結晶構造は、０．３８４ｎｍの格子定数を生じさせ、 この格子定数は、４５℃回転させるとシリコンの［１１０］間隔（０．３８４ｎ ｍ）と一致する。Ｂａ0.725Ｓｒ0.275Ｏ格子構造上にあるＣａ0.64Ｓｒ0.36Ｔｉ Ｏ3格子構造のこのような一致を第４図の平面図に図示する。第４図では、（０ ．５４３ｎｍの格子定数を有する）Ｂａ0.725Ｓｒ0.275Ｏの格子構造が実線で図 示され、（０．３８４ｎｍの格子定数を有する）Ｃａ0.64Ｓｒ0.36ＴｉＯ3の格 子構造が破線で図示されている。その結果、ＣａxＳｒ1-xＴｉＯ3結晶の所望の 格子定数は、下層のＢａ0.725Ｓｒ0.275結晶（０．５４３ｎｍ）を２．０の平方 根（すなわち約１．４１４）で割った格子定数の商であるということになる。 上述の、他の格子構造上に成長した格子構造の配向の４５度の回転は、ＢａＳ ｒＯ／Ｓｉ上にＣａxＳｒ1-xＴｉＯ3の試料を、ＴｉＯ2／ＣａＳｒＯ／ＴｉＯ2 ／ＣａＳｒＯ／．．．の成長順序で成長させることによって立証された。ＣａＴ ｉＯ3の（００１）面と比較した最初のＳｉの（００１）面からの反射高速電子 線回折（ＲＨＥＥＤ）によって、（００１）ＣａＴｉＯ3が（００１）シリコン と平行になり、［１００］ＣａＴｉＯ3が［１１０］シリコンと平行になるよう に、予測された４５度の回転でエピタキシが発現することが示された。合金され 、格子整合されたＣａxＳｒ1-xＴｉＯ3薄膜は、３単位セル（１．２ｎｍ未満） という薄さでの成長後、安定である。 Ｃａ0.64Ｓｒ0.36ＴｉＯ3の所望のテンプレート・ペロブスカイト膜２６を成 長させるために、前に参照した米国特許第５４５０８１２号に記載のステップに 対応するステップを行う。簡単に述べると、ペロブスカイト構造Ｃａ0.64Ｓｒ0. 36 ＴｉＯ3の結晶形態がＴｉＯ2の面とＣａ0.64Ｓｒ0.36Ｏの面とを含むことを念 頭におき、膜２６の所望の厚さが得られるまで、Ｂａ0.725Ｓｒ0.275Ｏ膜２４上 にＴｉＯ2の単一面とＣａ0.64Ｓｒ0.36Ｏの単一面を（ＴｉＯ2の単一面から 始まって）交互に成長させる。 膜２６の最初のＴｉＯ2面の成長の準備として、ＵＨＶチャンバ内の圧力を約 ２〜５×１０-7ｔｏｒｒに調整（または維持）する。次に、機構４０の内部圧力 を約２〜５×１０-7ｔｏｒｒに維持しながら、従来のＭＢＥ技法を使用してＴｉ Ｏ2の所望の面をＭｇＯ表面上に成長させる。たとえば、最初にＢａ0.725Ｓｒ0. 275 Ｏ表面上にＴｉ金属蒸気を堆積させ、次に酸素発生源４０からの酸素を表面 上に放出し、それによってＢａ0.725Ｓｒ0.275Ｏ表面にＴｉＯ2の所望の層が形 成されるようにする。あるいは、Ｂａ0.725Ｓｒ0.275Ｏ表面を調整された量のＴ ｉ蒸気と酸素とに同時にさらし、それによってＢａ0.725Ｓｒ0.275Ｏ表面上にＴ ｉＯ2が形成された後、堆積するようにする。 ＴｉＯ2層を含む上記の堆積プロセスのいずれかの間、ＭＢＥ操作の慎重な制 御を維持して、ＴｉＯ2の単一面層、すなわち１つの面のみがＢａ0.725Ｓｒ0.27 5 Ｏ表面上に堆積されるように保証する。このステップで形成された規則的な表 面構造によって特徴づけられる化合物ＴｉＯ2のバルク形態は、非平衡構造を有 し、自然界には見られないものであり、Ｂａ0.725Ｓｒ0.275Ｏ構造がＴｉＯ2の 単一面を含むのに必要な以上に多量のＴｉＯ2にさらされた場合、形成されたＴ ｉＯ2は堆積してクラスタ化する傾向がある。当然ながら、このようなクラスタ が現れた場合、ＴｉＯ2層はその規則性を失い、ＴｉＯ2層上に規則的な層を成長 させる能力が破壊される。したがって、Ｂａ0.725Ｓｒ0.275Ｏ表面上の規則的な サイトにＴｉＯ2の単一面だけが堆積するように（すなわちＢａ0.725Ｓｒ0.275 Ｏ表面にじかに接触し、その表面と完全に同等になるように）、Ｔｉ蒸気の堆積 と酸素発生源４０からの酸素の放出に対する慎重な制御を維持しなければならな い。 Ｂａ0.725Ｓｒ0.275Ｏ表面上のＴｉＯ2の所望の初期（単一面）層が生成され た後、ＴｉＯ2層上に、ペロブスカイトＣａ0.64Ｓｒ0.36ＴｉＯ3の他方の面を含 むＣａ0.64Ｓｒ0.36Ｏの（単一面）層を成長させる。このために、従来のＭＢＥ 技法を使用して、形成されたＴｉＯ2層上と完全に同等になるように所望のＣａ0 .64 Ｓｒ0.36Ｏ層をエピタキシャル成長させる。たとえば、最初に、ＴｉＯ2表面 上に金属蒸気ＣａおよびＳｒを所望の比率、すなわち０．６４対０．３６の 比率で堆積させ、その後でチャンバ内に酸素を放出し、それによってＴｉＯ2表 面上にＣａ0.64Ｓｒ0.36Ｏが形成されるようにする。あるいは、ＴｉＯ2層をＣ ａおよびＳｒ蒸気と酸素とに同時にさらし、それによってＴｉＯ2上にＣａ0.64 Ｓｒ0.36Ｏが堆積するようにすることもできる。いずれの場合も、この段階でＴ ｉＯ2層上にＣａ0.64Ｓｒ0.36Ｏの所望の層の単一面だけが生成されるように、 ここでの堆積操作に対して慎重な制御を維持しなければならない。 Ｃａ0.64Ｓｒ0.36Ｏの所望の面が形成されたら、Ｂａ0.725Ｓｒ0.275Ｏ表面上 にＴｉＯ2を成長させるために使用した前述の技法に従って、Ｃａ0.64Ｓｒ0.36 Ｏ面上にＴｉＯ2の第２の面を成長させる。次に、ＴｉＯ2の所望の第２の面が形 成されたら、そのＴｉＯ2の第２の面上にＣａ0.64Ｓｒ0.36Ｏの第２の面を成長 させる。 その後、Ｂａ0.725Ｓｒ0.275表面上に少なくとも約３セル単位の所望のＣａＳ ｒＴｉＯ3ペロブスカイトが成長するまで、ＴｉＯ2の単一面層とＣａ0.64Ｓｒ0. 36 Ｏの単一面層を交互に形成する。３単位セル（１．２ｎｍ）という薄さの成長 が得られた後、合金され、格子整合されたＣａ0.64Ｓｒ0.36ＴｉＯ3膜は安定で あることが判明している。したがって、膜２６の成長は、３単位セルの膜２６の 厚さが得られたら停止させる。 Ｃａ0.64Ｓｒ0.36ＴｉＯ3の所望のテンプレート膜２６が形成された後は、膜 ２６上に所望のペロブスカイト膜２８を成長させるステップを行う。前述し、こ こで説明する方法の実施形態では、膜２８のペロブスカイトはＢａＴｉＯ2であ り、ＢａＴｉＯ3を膜２６上に直接成長させるステップを行うことができるが、 本明細書で述べるように、最後にＢａＴｉＯ3の膜を形成することによる代替方 式もある。 ＢａＴｉＯ3をテンプレート膜２６上に直接成長させるには、臨界セル単位高 さに達するまで、言い換えると、面から成るレイアップの表面に格子ひずみが現 れなくなるまで、ＢａＴｉＯ3を単一面ずつ、すなわち１成分面ずつ形成する。 これに関し、ＢａＴｉＯ3の立方結晶形態がＴｉＯ2の面と金属酸化物ＢａＯの面 とから成ることを念頭において、Ｃａ0.64Ｓｒ0.36ＴｉＯ3膜２６の表面上にＴ ｉＯ2の単一面から成る最初の膜層をエピタキシャル成長させる。膜２４のＴ ｉＯ2面の成長に関して前述したように、機構４０の内部圧力を約２〜５×１０- 7 ｔｏｒｒに維持しながら、最初にＣａ0.64Ｓｒ0.36ＴｉＯ3表面上にＴｉ金属を 堆積させ、次に酸素発生源４０からの酸素を表面の上に放出し、それによってそ の上にＴｉＯ2の所望の層を形成する。あるいは、Ｃａ0.64Ｓｒ0.36ＴｉＯ3表面 を、制御された量のＴｉ蒸気と酸素とに同時にさらし、それによってＣａ0.64Ｓ ｒ0.36ＴｉＯ3表面上にＴｉＯ2が形成され、その後で蓄積されるようにする。Ｔ ｉＯ2の単一面層を含む前述の堆積プロセスに関して前述したように、ＭＢＥ操 作の慎重な制御を維持して、Ｃａ0.64Ｓｒ0.36ＴｉＯ3表面のすぐ上にＴｉＯ2の 単一面だけが堆積するように保証する。 Ｃａ0.64Ｓｒ0.36ＴｉＯ3表面上にＴｉＯ2の所望の層が形成された後、最初の ＴｉＯ2面上に、ペロブスカイトＢａＴｉＯ3の結晶構造の他方の面を含むＢａＯ の（単一面の）層を成長させる。膜２６の金属酸化物Ｃａ0.64Ｓｒ0.36Ｏ2の面 の形成の場合のように、従来のＭＢＥ技法によってＴｉＯ2の面のすぐ上に金属 酸化物ＢａＯを成長させることができる。たとえば、最初にＴｉＯ2表面上に金 属蒸気Ｂａを堆積させ、次にチャンバ内に酸素を放出し、それによってＴｉＯ2 表面上に金属酸化物ＢａＯが形成されるようにする。あるいは、ＴｉＯ2層を金 属蒸気と酸素とに同時にさらし、それによってＴｉＯ2層上に金属酸化物ＢａＯ が蓄積するようにする。この場合も、この段階でＴｉＯ2上に所望の金属酸化物 ＢａＯの１つの面だけが形成されるように、また、ＴｉＯ2層上に堆積した金属 酸化物のパターンがＴｉＯ2層のＴｉＯ2とエピタキシャルかつ完全に同等になる ように、堆積操作の慎重な制御を維持する必要がある。 金属酸化物ＢａＯの所望の面が形成されたら、膜２４のＣａ0.64Ｓｒ0.36Ｔｉ Ｏ3上にＴｉＯ2成長させるために使用した前述の技法に従って、この金属酸化物 面上にＴｉＯ2のもう一つの面を成長させる。ＴｉＯ2のこのもう一方の所望の面 が形成されたら、このＴｉＯ2の第２の面上に金属酸化物ＢａＯの他の面を成長 させる。 その後、この場合は少なくとも約１２セル単位のセル単位高さに相当する臨界 厚さの所望のペロブスカイトＢａＴｉＯ3が膜２４上に成長するまで、ＴｉＯ2の 単一面層とＢａＯの単一面層を交互に形成する。言い換えると、形成された層 内に現れる可能性がある転位が、第１の１２セル単位の周囲内に内部ひずみの解 放を生じさせるように核をなし、その結果、面のレイアップの表面には格子ひず みが現れない。したがって、１２番めのセル単位によって決められた表面は規則 的であり、実質的にひずみがない。 ペロブスカイトのひずみのない表面が形成された後は、セル単位の堆積上にペ ロブスカイトＢａＴｉＯ3の追加の層を成長させるステップを行うことができる 。なお、ペロブスカイトのひずみのないバルク形態上の後続のペロブスカイトの 成長は、ヘテロエピタキシャルではなくホモエピタキシャルであり、それによっ て、ＴｉＯ2と金属酸化物ＢａＯの隣接し合う層間の界面の特性により成長中に 問題が生じる可能性は低い。したがって、最初の１２セル単位のペロブスカイト が形成された後で各層の高さが１セル単位であるペロブスカイトをそれ自体の上 に層状に堆積させるこどができる。このために、この段階中に成長する各層が１ セル単位の高さになるように、従来のＭＢＥ技法によって、ひずみのない表面上 にペロブスカイトＢａＴｉＯ3を１セル層ずつ成長させ、たとえば、最初にペロ ブスカイトのひずみのない表面をＴｉおよび金属Ｂａ蒸気にさらし、次に酸素に さらして、ひずみのない表面上ペロブスカイトが形成されるようにする。あるい は、ひずみのない表面をＴｉおよびＢａ蒸気と酸素とに同時にさらし、それによ ってひずみのない表面上にペロブスカイトを形成した後、定着させることもでき る。さらに、（たとえばＭＢＥプロセス以外の）周知の同時堆積技法を使用して 、成長プロセスのこの段階でペロブスカイトを成長させることもできる。いずれ の場合も、ペロブスカイトの連続した層の堆積がエピタキシャルに行われるよう に堆積プロセスの慎重な制御を維持する。 ＢａＴｉＯ3Ｃａ0.64Ｓｒ0.36ＴｉＯ3の膜２６上に直接成長させる代わりに、 膜２６上にＢａxＳｒ1-xＴｉＯ3の中間ペロブスカイト膜を成長させることもで き、その場合、組成中の変数「ｘ」は、ペロブスカイト結晶構造の格子定数が、 ＢａＴｉＯ3の格子定数（０．４ｎｍ）よりも、下層のＣａ0.64Ｓｒ0.36ＴｉＯ3 ペロブスカイト膜の格子定数、すなわち０．３８４ｎｍに近くなるように選定す る。このために、ＢａxＳｒ1-xＴｉＯ3化合物中の変数「ｘ」を０．７２５にな るように選定する。 膜２６上にＢａ0.725Ｓｒ0.275ＴｉＯ3を成長させるために、このペロブスカ イトの結晶構造がＴｉＯ2の単一面とＢａ0.725Ｓｒ0.275Ｏの単一面とを含むこ とを念頭に置き、Ｃａ0.64Ｓｒ0.36ＴｉＯ3の表面上にＴｉＯ2の単一面を含む最 初の膜をエピタキシャル成長させる。ＴｉＯ2の最初の膜層を成長させるために 前述の従来のＭＢＥ技法を使用することができる。当然ながら、Ｃａ0.64Ｓｒ0. 36 ＴｉＯ3およびＢａＴｉＯ3膜の堆積に関して述べたように、このＴｉＯ2の最 初の単一面層の堆積中はＭＢＥ操作の慎重な制御を維持して、Ｃａ0.64Ｓｒ0.36 ＴｉＯ2表面上にＴｉＯ2の１つの面だけが成長するように保証する。 最初のＴｉＯ2面の堆積の後に、ペロブスカイトＢａ0.725Ｓｒ0.275ＴｉＯ3の 他方の面を含むＢａ0.725Ｓｒ0.275ＯをＴｉＯ2の単一面層上に形成する。この ために、従来のＭＢＥ技法を使用して、形成されたＴｉＯ2層上に所望のＢａ0.7 25 Ｓｒ0.275Ｏ層を成長させる。たとえば、最初に金属蒸気ＢａおよびＳｒを０ ．７２５対０．２７５の比でＴｉＯ2面上に堆積させ、次に、酸素を後でチャン バ内に放出し、それによってＴｉＯ2表面上に所望のＢａ0.725Ｓｒ0.275Ｏが形 成されるようにする。あるいは、ＴｉＯ2層を同時に適切な量のＢａおよびＳｒ 蒸気と酸素にさらし、それによってＴｉＯ2層上に所望のＢａ0.725Ｓｒ0.275Ｏ が堆積するようにする。この場合も、この段階でＴｉＯ2層上にＢａ0.725Ｓｒ0. 275 Ｏの所望の層が１面だけ堆積するように、また、ＴｉＯ2層上に堆積したＢａ0.725 Ｓｒ0.275Ｏが前に成長させた最初のＴｉＯ2面のＴｉＯ2とエピタキシャル かつ完全に同等になるように、堆積操作の慎重な制御を維持する必要がある。 Ｂａ0.725Ｓｒ0.275Ｏの所望の面が形成されたら、Ｂａ0.725Ｓｒ0.275Ｏ表面 上にＴｉＯ2を成長させるために使用した前述の技法に従って、Ｂａ0.725Ｓｒ0. 275 Ｏ面上にＴｉＯ2のもう１つの面を成長させる。次に、ＴｉＯ2のこの所望の もう一つの面が形成されたら、ＴｉＯ2のこのもう一つの面上にＢａ0.725Ｓｒ0. 275 Ｏのもう一つの面を成長させる。その後、Ｂａ0.725Ｓｒ0.275Ｏの最後に成 長させた層または面に格子ひずみが現れなくなるセル高さに達するまで、ＴｉＯ2 とＢａ0.725Ｓｒ0.275の単一面層を互いの上に交互に成長させる。言い換える と、Ｂａ0.725Ｓｒ0.275Ｏ／Ｃａ0.64Ｓｒ0.36ＴｉＯ3界面に存在する場合があ る格子ひずみは、ＴｉＯ2およびＢａ0.725Ｓｒ0.275の後続形成層の表面ほどは 明 白でない。これによって、Ｃａ0.64Ｓｒ0.36ＴｉＯ3膜２６上のＢａ0.725Ｓｒ0. 275 ＴｉＯ3ペロブスカイト構造の約４セル単位の堆積の後に、そのようなひずみ は現れないと考えられる。 Ｂａ0.725Ｓｒ0.275ＴｉＯ3ペロブスカイト構造の成長の後、従来のＭＢＥ技 法によってＢａ0.725Ｓｒ0.275ＴｉＯ3表面上にＢａＴｉＯ3を一度に１セル単位 ずつ成長させ、それによって堆積プロセスの段階で形成された各層の高さが１セ ル単位になるようにすることができる。たとえば、最初にＢａ0.725Ｓｒ0.275Ｔ ｉＯ3表面をＴｉおよびＢａ蒸気にさらし、次に酸素にさらして、それによって ひずみのない表面上にＢａＴｉＯ3ペロブスカイトが形成されるようにする。あ るいは、Ｂａ0.725Ｓｒ0.275ＴｉＯ3表面をＴｉおよびＢａ蒸気と酸素とに同時 にさらし、それによってＢａ0.725Ｓｒ0.275ＴｉＯ3表面上にＢａＴｉＯ3ペロブ スカイトが形成された後、定着させるようにすることもできる。いずれの場合も 、ペロブスカイトの連続した層の成長がエピタキシャルになるように、ＭＢＥプ ロセスの慎重な制御を維持する。ＢａＴｉＯ3の成長を、ＢａＴｉＯ3の所望の厚 さが得られるまで続ける。 上述のプロセスによって得られる望ましい特徴を実現する多重面構造の規則的 な構成を図示するため、本発明の構造の一実施形熊によるＢａＴｉＯ3／ＣａＴ ｉＯ3／ＢａＳｒＯ／Ｓｉ構造の断面の透過型電子顕微鏡写真（ＴＥＭ）を第７ 図に示す。シリコンの下層基板と直接接触し、完全に同等のＢａＳｒＯの層は４ 原子の厚さであり、シリコンとＢａＳｒＯの界面は、界面にアモルファス・シリ コンの形跡がまったくなく、原子的にシャープである。それに対して、下層のＢ ａＳｒＯの層と直接接触し、完全に同等のＣａＴｉＯ3の層は、８原子の厚さで ある。ペロブスカイトＢａＴｉＯ3は、下層のＣａＴｉＯ3の層と直接接触し、完 全に同等である。この第７図のＴＥＭで、様々な層の原子がきわめて規則的で一 様であることと、第７図の構造の様々な層を含む面が実質的に無欠陥であること がわかる。 上述の構造について、半導体ベースの基板上にＢａＴｉＯ3を形成するものと して説明したが、本発明のより広い態様により、他のペロブスカイトも形成可能 である。そのようなペロブスカイトとしては、ＣａＴｉＯ3、ＰｂＴｉＯ3、Ｐ ｂＬａＴｉＯ3、Ｐｂ（ＺｒＴｉ）Ｏ3、（ＰｂＬａ）（ＺｒＴｉ）Ｏ3、ＳｒＴ ｉＯ3、ＫＮｂＯ3、ＫＴａＯ3、ＮａＮｂＯ3、ＮａＴａＯ3、ＬＩＮｂＯ3、ＬＩ ＴａＯ3、ＣａＴｉＯ3、ＬａＡｌＯ3、ＮａＴａＯ3、およびＹＢＣＯなど、Ｂａ ＴｉＯ3クラスに含まれるものがある。 構造３２の形成について、ＣａxＳｒ1-xＴｉＯ3（ただしｘ＝０６４）の中間 テンプレート層２６を使用するものとして説明したが、発明人等は、順次形成単 一面層間に所望の同等の周期性を実現するために、ＣａxＳｒ1-xＯの単一面層内 のＣａとＳｒとの比が比較的広い範囲に入るものとすることができる（たとえば 「ｘ」が０．５から０．８の間の範囲に入るものとすることができる）ことが実 験により判明した（すなわちＲＨＥＥＤ分析によって検証された）。したがって 、上述の構造中でＣａxＳｒ1-xＴｉＯ3の層２６における「ｘ」について説明し たが、「ｘ」の値は必ずしもそのように限定されない。 強誘電に関して考慮すべき事柄 当技術分野では、ペロブスカイトなどの強誘電材料は、材料の強誘電および／ または誘電特性を認めうるほどに利用する方式で組み込めば、固体電気構成要素 において有利に使用可能であることが認められている。たとえば、第５図を参照 すると、ベース、またはＳｉの基板７２とペロブスカイトＢａＴｉＯ3の上層７ ４とを含む、７０で示された強誘電電界効果トランジスタ（ＦＦＥＴ）が図示さ れている。トランジスタ７０は、ソース電極７８と、ドレイン電極８４と、ゲー ト電極８２と、ゲート誘電層８３も備える。（ゲート誘電層８３の一部を含む） ＢａＴｉＯ3薄膜７４は、エピ層７６に隣接して配置されるように、エピ層７６ とゲート誘電層８３の残りの部分との間に挟まれている。強誘電材料は、電界に よって反転させることができる永続的自発電気分極（１立方センチメートル当た りの電気双極子モーメント）を有するため、強誘電双極子はスイッチまたはフリ ップさせることができ、電荷密度とチャンネル電流を変化させることができる。 したがって、トランジスタ７０は、強誘電分極の動作によってオンまたはオフに することができ、メモリ・デバイスとして使用した場合、トランジスタ７０を使 用して、スイッチまたはリセットなしで（すなわち疲労なしで）記憶情報（＋ま たは−、または「１」または「０」）を読み取ることができる。 同様に、第６図に、重ね合わされた位置関係にあり、ゲート９６と接地端子９ ８との間に挟まれたシリコン層９２と酸化物（誘電体）層９４とを含む、ダイナ ミック・ランダム・アクセス・メモリ（ＤＲＡＭ）回路のためのキャパシタ９０ の略図を図示する。使用中、放電サイクル中にキャパシタ９０の電流を測定する ことによって、キャパシタ９０から情報供給信号が収集される。したがって、酸 化物層９４が示す誘電率が大きいほど、キャパシタ９０の電荷蓄積容量が大きい 。ペロブスカイトなどの強誘電材料は、比較的大きな誘電率（たとえば少なくと も１０００）を示すことが可能であることが知られているため、ペロブスカイト の望ましい誘電特性を認めうるほどに利用するペロブスカイトを含むキャパシタ が有利であろう。 しかし、従来、ペロブスカイトなどの強誘電材材料を組み込んだ、強誘電電界 効果トランジスタおよびキャパシタまたは非能動ゲート・トランジスタのそれぞ れの場合において、これらのデバイスは強誘電材料の強誘電特性および／または 誘電特性を認めうるほど利用することができない。これまでに製作されたＦＦＥ Ｔはパフォーマンスが満足のゆくものではなく、これまでに製作されたキャパシ タおよび非能動ゲート・トランジスタは漏れが多く、したがって電荷を長時間保 持することができなかった。ＦＦＥＴまたは強誘電材料を含むキャパシタまたは 非能動ゲート・トランジスタの不満足なパフォーマンスの原因となる要因として は、デバイス内の電流の流れを妨害する、材料、または強誘電材料と下層シリコ ンとの間の界面の結晶構造の不純物（たとえばアモルファス性）がある。たとえ ば、ＦＦＥＴで使用されるある種の界面材料は、本来ならデバイスの電流伝搬チ ャネルの空乏状態または蓄積状態に影響を与え得る電荷を遮蔽し、それによって 電荷をトラップすることがある。 本発明の前述のプロセスを使用して、ＲＡＭまたはＤＲＡＭ回路用のＦＦＥＴ やキャパシタなどの固体電気構成要素の製作中に、強誘電材料、すなわちペロブ スカイトをそれらの構成要素に組み込むことができ、それによって、使用中に構 成要素が強誘電材料の強誘電特性および／または誘電特性を利用することができ るようにする。言い換えると、前述のテンプレート構造を使用してシリコンのす ぐ上に所望のペロブスカイトを堆積させることによって、その結果のペロブスカ イトの結晶品質が高くなり、ペロブスカイトとシリコンとの間の界面が安定する 。これにより、その上にペロブスカイトが形成されるテンプレート構造となる非 ペロブスカイト界面材料のこれらのわずかな層は、１．０×１０4未満のサイト 誤差率と等しく、それによってモノリシック界面構造が得られる。したがって、 １平方センチメートル当たり１０11未満の界面トラップ密度が達成される。 上記をＦＦＥＴ製作に適用し、第５図を参照すると、本発明のプロセスに従っ て、Ｓｉの基板７２上にペロブスカイトＢａＴｉＯ3の上層８４を成長させ、高 結晶品質の上層７２と安定したペロブスカイト／シリコン界面とを備えるＦＦＥ Ｔ７０を形成する。同様に、上記をキャパシタ製作に適用し、第６図を参照する と、本発明のプロセスによりシリコン層９２上に成長させたペロブスカイトＢａ ＴｉＯ3によってキャパシタ９０の酸化物層９４を形成し、高結晶品質と安定し た酸化物／シリコン界面構造の酸化物層９４を備えたキャパシタを形成すること ができる。この製作は、前述のように適切に変更すれば、シリコン−ガリウム・ ベースのデバイスにも適用可能である。 さらに、上に成長させる酸化物の格子定数をシリコンの格子定数と正確に一致 させることによって、ＢａＴｉＯ3のようなペロブスカイト構造を使用してヘテ ロエピタキシを実現して界面ひずみを回避することができ、それによってシリコ ン／強誘電薄膜構造の界面整合性と結晶品質を向上させることができる。さらに 、シリコン上の単結晶ＢａＴｉＯ3の長い範囲にわたる構造的一貫性によって、 薄膜メモリ・デバイスの誘電特性が向上し、通常は現在使用されている多結晶材 料における線欠陥と平面欠陥の両方の形成および相互作用によって制限される従 来のメモリ回路の読取り−書込み−リストア・サイクルにおける疲れ寿命が改善 される。さらに、粒界に一般的に付随する内部粒界、ひずみ、および静電電界効 果がないため、薄膜強誘電メモリ構造の耐用年数が大幅に延びる。 本発明の構造の実施形態が上述の望ましい品質を実際に有することを実証する ために、第８図から第１０図に、本発明の実施形態によりシリコン基板上に形成 されたＢａＴｉＯ3の層から成る試料から収集したデータのグラフを示す。具体 的には、第８図は、シリコン上に形成されたＢａＴｉＯ3の層（厚さ０．２８０ ｎｍ）の測定キャパシタンスとゲート電圧の関係を示すグラフである。プロット された点によって描かれた曲線は、キャパシタ（たとえばＭＯＳキャパシタ）と して使用するのに適した物質の特徴を示す。同様に、この材料の漏れ電流とゲー ト電圧の関係を示する第９図は、低い漏れ電流（すなわち３．０ボルトで１平方 センチメートル当たり１０-9アンペア未満）によって、かなりの時間、電荷が保 持されることを示している。さらに、第１０図に図示されている曲線は、強誘電 ゲート酸化物における分極反転の結果としての（約１．０ボルトの）しきい値電 圧シフトを示している。したがって、この構造をＦＦＥＴ（第５図のＦＦＥＴ７ ０など）と共に使用した場合、分極反転によってシリコンがスイッチし、したが ってデバイスがオンまたはオフにスイッチする。 さらに、（厚さ０．４０ｎｍの）ＣａＴｉＯ3の界面薄膜上に成長させた（厚 さ０．２８０ｎｍの）ＢａＴｉＯ3の薄膜を含む、（本発明の方法により形成さ れた）キャパシタ形成試料は、以下のようなＭＯＳキャパシタ特性を有すること が判明した。すなわち、フラット・バンド電圧は−１．０２７ボルト、しきい電 圧は−０．２９ボルト、Ａｌ／Ｓｉ仕事関数（ボルト）は−０．９５ボルト、界 面電荷（ｃｏｕｌ／ｃｍ2）は６．０４×１０-8ｃｏｕｌ／ｃｍ2、トラップ密度 （１／ｃｍ2）は３．７７×１０22であった。さらに、抵抗電圧は１０13オーム ｃｍであることが判明し、漏れ電流は３ボルトで１×１０-9ａｍｐ／ｃｍ2であ る。上記の測定は、１６０μｍパッドの、１０16／ｃｍ2にｐ形ドーピングされ たアルミニウム電極を使用して行った。 上記の結果、従来のＦＦＥＴ構造に改良を加えるＦＦＥＴおよびＦＦＥＴを製 作するプロセスについて述べたことになる。具体的には、シリコン上にペロブス カイトの単結晶を成長させる場合に、シリコンとＢａＴｉＯ3などのペロブスカ イトとの間の格子不整合に対処するモノリシック構造およびプロセスについて説 明した。最初に成長させるアルカリ土類酸化物膜の厚さを２単位セル（たとえば ２×０．５４３ｎｍすなわち１．０８６ｎｍ）に制限した後、Ｓｒと合金してシ リコンと正確に格子整合させることができるペロブスカイト構造ＣａＴｉＯ3（ ０．３８０ｎｍの立方格子定数を有する）への独特の移行が行われる。ＣａＴｉ Ｏ3とＳｒＴｉＯ3は互いに相互可溶であり、ＣａＴｉＯ3の０．３８０ｎｍ からＳｒＴｉＯ3の０．３９１ｎｍに連続的に可変の格子定数を持つ立方相を有 するため、組成ＣａxＳｒ1-xＴｉＯ3（ただしｘ＝０．６４）は、その配向の４ ５度の回転により［１１０］シリコン（０．３８４ｎｍ）と整合する結晶構造を 有する。ＢａＴｉＯ3またはＳｒＴｉＯ3は単純な立方ペロブスカイトであり、シ リコン上に形成された複合強誘電構造内の能動構成要素としてＢａＳｒＯ／Ｓｉ 上のＣａxＳｒ1-xＴｉＯ3上にエピタキシャル成長させた場合、薄膜メモリ回路 の中心要素である。 同様に、以上から、従来のキャパシタまたは非能動ゲート・トランジスタに改 良を加える、強誘電材料を含むキャパシタまたは非能動ゲート・トランジスタ、 およびデバイス製作プロセスについて説明したことになる。ＦＦＥＴではその中 に組み込まれた強誘電材料がフェロゲート・トランジスタとして強誘電状態で使 用されるのに対し、ＤＲＡＭ回路または非能動ゲート・トランジスタにおいて使 用されるキャパシタなどの応用分野では、強誘電材料は非強誘電状態で使用され るが、非能動ゲート・トランジスタまたはキャパシタのための高誘電率構成とし て使用される。 本発明から逸脱することなく上述の各実施形態には多くの変更および代用を加 えることができるごとがわかるであろう。たとえば、以上の説明の多くは半導体 ベースの材料上に形成されたペロブスカイトの強誘電品質に焦点を合わせたが、 当業者なら、本発明の原理により、他の望ましい特性を有する多くの同等のデバ イスが製作可能であることがわかるであろう。たとえば、圧電性、焦電性、また は電気光学性の同等のデバイスを製作することができる。したがって、上述の実 施形態は、例示のためのものであり、限定的なものではない。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/788 29/792 (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＭ，ＡＴ，ＡＵ ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ， ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，Ｇ Ｅ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ ，ＬＫ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ， ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＲ ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 ウォーカー，フレデリック・ジョセフ アメリカ合衆国・37763・テネシー州・オ ーク リッジ・ユークリッド プレイス・ 109 【要約の続き】 成することができる。ペロブスカイト（８４）はゲート 電極の一部である。

Claims (1)

  1. 【特許請求の範囲】 １．表面を有する半導体基板と、 前記基板の前記表面を被う膜であって、少なくとも１つのＡＯ成分面と少なく とも１つのＢＯ2成分面とを有するＡＢＯ3材料から成り、前記ＡＢＯ3材料が前 記基板の前記表面に対して立方対立方の位置関係で配置されているかまたは前記 基板の前記表面の格子定数を２．０の平方根で割った商にきわめて近い格子定数 を有する膜とを含み、 前記膜が、前記ＡＢＯ3材料の前記ＡＯ成分の単一原子層から成る第１の単一 面が前記基板の前記表面に重なり、前記表面と同等であり、前記ＡＢＯ3材料の 前記ＢＯ2成分の単一原子層から成る第２の単一面がＡＯの前記第１の単一面に 重なり、前記表面と同等である、前記基板の前記表面上に配置されたモノリシッ ク結晶構造。 ２．表面を有する半導体ベースの材料の表面上に膜を成長させるプロセスであっ て、 ａ）表面を有する半導体ベースの原子的に清浄な基板を用意するステップと、 ｂ）前記基板を無酸素環境内に配置するステップと、 ｃ）前記半導体ベースの基板の材料の格子定数ときわめて近く合致する格子定 数を有するアルカリ土類酸化物を選定するステップと、 ｄ）このステップｄ）において成長させる膜のアルカリ土類酸化物が前記半導 体ベースの基板の表面と同等である、アルカリ土類酸化物の膜を前記基板の前記 表面上に成長させるステップと、 ｅ）前記基板材料の格子定数または前記基板材料の格子定数を２．０の平方根 で割った商にきわめて近い格子定数を有し、２つの金属酸化物面から成る結晶形 態を有するＡＢＯ3材料であって、前記２つの金属酸化物面のうちの一方の面の 金属酸化物がＢＯ2から成り、それによって前記ＢＯ2面の金属元素Ｂが前記ＡＢ Ｏ3材料の結晶構造中に小さな陽イオンを生じさせ、前記２つの金属酸化物面の うちの他方の面の金属酸化物がＡＯから成り、それによって前記金属元素Ｂが前 記ＡＢＯ3材料の結晶構造中に大きな陽イオンを生じさせる、ＡＢＯ3材料を 選定するステップと、 ｆ）単一面のＢＯ2が前記アルカリ土類酸化物膜のアルカリ土類酸化物とエピ タキシャルで同等である、前記アルカリ土類酸化物膜上にＢＯ2の単一面を成長 させるステップと、 ｇ）金属酸化物ＡＯが前に成長させた前記ＢＯ2面のＢＯ2と同等である前記Ｂ Ｏ2面上にＡＯの単一面を成長させるステップであって、成長させたＡＢＯ3金属 の配向が前記基板表面に対して立方対立方の位置関係にあるか、または前記基板 の前記表面を基準にして４５度回転しており、それによって（００１）ＡＢＯ3 が（００１）基板表面と平行になり、「１００］ＡＢＯ3が［１１０］基板表面 と平行になるステップとを含む方法。 ３．シリコンまたはシリコン−ゲルマニウムのもののような面心立方格子構造に よって形成された材料表面を有する半導体基板と、 前記基板の前記材料表面に重なるエピタキシャル膜であって、前記材料表面の 格子定数を２．０の平方根で割った商にきわめて近い格子定数を有するペロブス カイトを含み、前記ペロブスカイトが２つの成分金属酸化物面から成る結晶形態 を有し、前記２つの成分金属酸化物面のうちの一方の成分金属酸化物面の金属酸 化物がＴｉＯ2から成り、それによってＴｉＯ2面のＴｉ金属がペロブスカイト結 晶構造中で小さな陽イオンを生じさせ、前記２つの成分金属酸化物面のうちの他 方の成分金属酸化物面の金属酸化物が前記ペロブスカイト結晶構造中で大きな陽 イオンを生じさせる他の金属を含むエピタキシャル膜とを含み、 前記エピタキシャル膜の前記ペロブスカイトが、前記ペロブスカイト成分Ｔｉ Ｏ2から成る第１の単一面が前記基板の前記材料表面とエピタキシャルかつ同等 であり、前記ペロブスカイト結晶構造の前記２つの成分金属酸化物面の他方の成 分金属酸化物面から成る第２の単一面がＴｉＯ2の前記第１の単一面と同等であ る前記材料表面上に配置され、前記エピタキシャル膜の前記ペロブスカイトの配 向が前記基板の前記金属表面の配向に対して４５度回転された、モノリシック結 晶構造。 ４．前記エピタキシャル膜がＴｉＯ2から成る複数の単一面と、ペロブスカイト 結晶構造の２つの成分金属酸化物面のうちの他方の成分金属酸化物面から成る複 数の単一面とから成るペロブスカイトのレイアップを含み、前記基板の前記材料 表面から前記レイアップをたどると、ＴｉＯ2の前記単一面と、前記ペロブスカ イト結晶構造の前記２つの成分金属酸化物面のうちの他方の成分金属酸化物面の 前記単一面とが互いに交互になっており、各前記単一面がその単一面がその上に 重なる対応する表面と同等である請求項３に記載の構造。 ５．ペロブスカイトの前記レイアップの厚さが、前記基板の前記材料表面から測 定すると少なくとも約１２セル単位である請求項４に記載の構造。 ６．前記膜のペロブスカイトが、ＢａＴｉＯ3クラスのペロブスカイトである請 求項３に記載の構造。 ７．前記膜のペロブスカイトが、第１のペロブスカイトであり、前記構造が前記 第１のペロブスカイトと直接接触し、前記第１のペロブスカイトと符合する第２ のペロブスカイトをさらに含む請求項６に記載の構造。 ８．前記第１のペロブスカイトのペロブスカイトがＣａＴｉＯ3であり、前記第 ２のペロブスカイトのペロブスカイトがＢａＴｉＯ3である請求項７に記載の構 造。 ９．前記基板の前記材料表面とペロブスカイトの前記膜との間に挿入された塩化 ナトリウム型の格子構造を有する中間材料の薄膜をさらに含み、前記中間材料が 前記基板の前記材料表面と直接接触し、前記基板の前記材料表面と同等であり、 前記ペロブスカイト成分ＴｉＯ2の前記第１の単一面が前記アルカリ土類酸化物 と直接接触して同等であり、前記ペロブスカイト結晶構造の前記２つの成分金属 酸化物面の他方の成分金属酸化物面から成る前記第２の単一面がＴｉＯ2の前記 第１の単一面と同等であり、前記第２の単一面の配向が前記中間材料の配向に対 して４５度回転した請求項３に記載の構造。 １０．その材料表面がシリコンまたはシリコン−ゲルマニウムのもののような面 心立方（ｆｃｃ）格子構造によって形成される、半導体ベースの材料の基板上に ペロブスカイト膜を成長させる方法であって、 ａ）シリコンまたはシリコン−ゲルマニウムのもののようなｆｃｃ格子構造に よって形成された材料表面を有する半導体ベース材料の原子的に清浄な基板を設 けるステップと、 ｂ）前記基板を無酸素環境内に配置するステップと、 ｃ）前記半導体ベースの構造の材料表面の格子定数ときわめて近く合致する格 子定数を有するアルカリ土類酸化物を選定するステップと、 ｄ）このステップｄ）において成長させる膜のアルカリ土類酸化物が前記半導 体ベースの基板の前記材料表面とエピタキシャルかつ同等である、前記材料表面 上に前記アルカリ土類酸化物の膜を成長させるステップと、 ｅ）前記材料表面の格子定数を２．０の平方根で割った商にきわめて近い格子 定数を有し、２つの酸化物面から成る結晶形態を有するペロブスカイトであって 、前記２つの金属酸化物面のうちの一方の金属酸化物面の金属酸化物がＴｉＯ2 から成り、それによってＴｉＯ2面のＴｉＯ2のＴｉ金属が前記ペロブスカイト結 晶構造中で小さい陽イオンを生じさせ、前記２つの金属酸化物面の他方の金属酸 化物面が前記ペロブスカイト結晶構造中で大きい陽イオンを生じさせる他の金属 を含む、ペロブスカイトを選定するステップと、 ｆ）前記単一面のＴｉＯ2が前記アルカリ土類酸化物膜のアルカリ土類酸化物 とエピタキシャルであり、同等である、前記アルカリ土類酸化物膜上にＴｉＯ2 の単一面を成長させるステップと、 ｇ）前記２つの金属酸化物面の他方の金属酸化物面の金属酸化物が前に成長さ せた前記ＴｉＯ2面のＴｉＯ2とエピタキシャルであり、同等であるように、前記 ＴｉＯ2面上の前記ペロブスカイト結晶構造の前記２つの金属酸化物面のうちの 他方の金属酸化物面から成る単一面を成長させるステップであって、成長させた ペロブスカイトの配向が前記基板の前記材料表面を基準にして４５度回転し、そ れによって（００１）ペロブスカイトが（００１）材料表面と平行になり、［１ ００］ペロブスカイトが［１１０］材料表面と平行になるようにするステップと を含む方法。 １１．ＴｉＯ2の単一同等面を成長させるステップと前記ペロブスカイト結晶構 造の前記２つの金属酸化物面の他方の金属酸化物面の単一同等面を成長させるス テップとが順に繰り返され、それによってＴｉＯ2と前記２つの金族酸化物面の 他方の金属酸化物面の金属酸化物とが交互になった層から成るペロブスカイトと のレイアップを、少なくとも前記ペロブスカイトの臨界厚さが得られる厚さを有 するペロブスカイトのレイアップが得られるまで同等の周期性をもたせて前記材 料表面上に成長させる請求項１０に記載の方法。 １２．ペロブスカイトの前記レイアップの成長の後に、前記レイアップ上にバル ク・ペロブスカイトから成るエピタキシャルで同等の膜を成長させるステップを 含む請求項１２に記載の方法。 １３．前記アルカリ土類酸化物上に成長した前記ペロブスカイトがＢａＴｉＯ3 クラスのペロブスカイトである請求項１０に記載の方法。 １４．前記アルカリ土類酸化物上に成長した前記ペロブスカイトがＢａ0.725Ｂ ａ0.275ＴｉＯ3である請求項１３に記載の方法。 １５．請求項１０に記載の方法によって形成された構造。 １６．半導体ベースの材料の基板と、前記半導体の材料と直接接触し、同等であ るアルカリ土類酸化物の膜とを含む構造上にペロブスカイトのエピタキシャル膜 を成長させる方法であって、 ａ）半導体ベースの材料の基板と、前記基板の材料と直接接触し前記基板の材 料と同等であるアルカリ土類酸化物の膜とを含む構造を設けるステップと、 ｂ）前記構造を無酸素環境内に配置するステップと、 ｃ）前記アルカリ土類の格子定数にきわめて近い格子定数を有し、２つの金属 酸化物面から成る結晶形態を有する第１のペロブスカイトであって、前記２つの 金属酸化物面のうちの一方の金属酸化物面の金属酸化物がＴｉＯ2から成り、そ れによってＴｉＯ2面のＴｉ金属がペロブスカイト結晶構造中で小さい陽イオン を生じさせ、前記２つの金属酸化物面の他方の金属酸化物面の金属酸化物が前記 ペロブスカイト結晶構造中に大きな陽イオンを生じさせる他の金属を含む、第１ のペロブスカイトを選定するステップと、 ｄ）前記単一面のＴｉＯ2が前記アルカリ土類酸化物とエピタキシャルで同等 である、前記アルカリ土類酸化物膜の表面上にＴｉＯ2の単一面を成長させるス テップと、 ｅ）前記ペロブスカイト結晶構造の前記２つの金属酸化物面のうちの他方の金 属酸化物面から成る単一面を前記ＴｉＯ2上に成長させ、それによって前記２つ の金属酸化物面のうち前記他方の金属酸化物面の金属酸化物が前に成長させた前 記ＴｉＯ2面のＴｉＯ2とエピタキシャルで同等になり、このステップで成長させ た前記単一面の配向が、ステップｄ）のＴｉＯ2面をその上に成長させた前記ア ルカリ土類酸化物を基準にして４５度回転し、それによって前記第１のペロブス カイトの（００１）面がアルカリ土類酸化物の（００１）面と平行になり、前記 第１のペロブスカイトの［１００］方向が前記アルカリ土類酸化物の［１１０］ 方向と平行になるようにするステップとを含む方法。 １７．ステップｅ）の後に、 ｆ）ステップｄ）およびｅ）を順に繰り返し、それによって、ＴｉＯ2と前記 ２つの金属酸化物面の他方の金属酸化物面の金属酸化物とが交互になった層から 成る前記第１のペロブスカイトのレイアップを、約３セル単位の厚さの前記第１ のペロブスカイトの同等のレイアップが得られるまで、前記アルカリ土類酸化物 表面上に成長させるステップを含む請求項１６に記載の方法。 １８．ステップｆ）の後に、 ｇ）前記第１のペロブスカイトの格子定数ときわめて近く合致する格子定数を 有し、２つの金属酸化物面から成る結晶形態を有する第２のペロブスカイトであ って、前記第２のペロブスカイトの前記結晶形態の前記２つの金属酸化物面のう ちの一方の金属酸化物面の金属酸化物がＴｉＯ2を含み、それによってＴｉＯ2面 のＴｉ金属が前記第２のペロブスカイトの結晶構造中に小さい陽イオンを生じさ せ、前記第２のペロブスカイトの結晶形態の前記２つの金属酸化物面のうちの他 方の金属酸化物面の金属酸化物が、前記第２のペロブスカイトの結晶構造中に大 きな陽イオンを生じさせる他の金属を含む、第２のペロブスカイトを選定するス テップと、 ｈ）このステップで成長させる単一面のＴｉＯ2がその上に成長される前記表 面の前記金属酸化物とエピタキシャルであり、同等である、前に成長させた前記 第１のペロブスカイトの前記２つの金属酸化物面の他方の金属酸化物面上にＴｉ Ｏ2の単一面を成長させるステップと、 ｉ）ステップｈ）で成長させた前記ＴｉＯ2面の上に前記第２のペロブスカイ トの結晶形態の前記２つの金属酸化物面の他方の金属酸化物面から成る単一の面 を成長させ、それによって、前記第２のペロブスカイトの結晶形態の前記２つの 金属酸化物面の前記他方の金属面の金属酸化物がステップｈ）で成長させた前記 ＴｉＯ2面の前記ＴｉＯ2とエピタキシャルで同等になるようにするステップとが 続く請求項１７に記載の方法。 １９．ステップｉ）の後に、 ｊ）ステップｈ）とｉ）を順に繰り返し、それによって、前に成長させた前記 第１のペロブスカイトの前記レイアップ上に、ＴｉＯ2と、前記２つの金属酸化 物面の他方の金属酸化物面の前記金属酸化物とが交互になった層から成る前記第 ２のペロブスカイトのレイアップを、少なくとも約１２セル単位の厚さの第２の ペロブスカイトのレイアップが得られるまで成長させるステップを含む請求項１ ６に記載の方法。 ２０．その上に前記第１のペロブスカイトを成長させる前記アルカリ土類酸化物 の組成がＢａ0.725Ｓｒ0.275Ｏであり、前記第１のペロブスカイトの組成がＣａ0.64 Ｓｒ0.36ＴｉＯ3であり、前記第２のペロブスカイトの組成がＢａＴｉＯ3ク ラスのものである請求項１６に記載の方法。 ２１．前記第２のペロブスカイトの組成がＢａ0.75Ｓｒ0.25ＴｉＯ3である請求 項２０に記載の方法。 ２２．請求項１６に記載のプロセスによって形成された構造。 ２３．１つのペロブスカイト酸化物が２つの金属酸化物面から成る結晶形態を有 し、前記結晶形態の前記２つの金属酸化物面のうちの一方の金属酸化物面の金属 酸化物がＴｉＯ2から成り、それによって前記ＴｉＯ2面のＴｉ金属が前記１つの ペロブスカイト酸化物の結晶構造中で小さい陽イオンを生じさせ、前記結晶形態 の前記２つの金属酸化物面の他方の金属酸化物面の金属酸化物が前記１つのペロ ブスカイト酸化物の結晶構造中に大きな陽イオンを含む、面心立方（ｆｃｃ）格 子構造によって形成された金属表面を備える半導体ベース材料の基板と前記材料 表面に重なる１つのペロブスカイト酸化物のレイアップとを含む固体電気構成要 素において、 ペロブスカイト酸化物のレイアップ中の前記ペロブスカイト酸化物が、各第１ の面が完全にＴｉＯ2から成る複数の第１の面と、各第２の面が完全に金属酸化 物から成る複数の第２の面とから成り、前記金属酸化物面の金属が、前記ペロブ スカイト構造の結晶構造中に大きな陽イオンを含み、前記材料表面から経路をた どると、前記レイアップのペロブスカイト酸化物の前記第１の面と前記第２の面 とが互いに交互になっており、 前記材料表面と前記ペロブスカイト酸化物の前記レイアップとの間に他のペロ ブスカイトの、中間、エピタキシャル、同等の界面膜が配置され、前記界面膜の 前記ペロブスカイトが前記材料表面の格子定数を２．０の平方根で割った商にき わめて近い格子定数を有することを特徴とする固体電気構成要素。 ２４．前記界面膜の前記ペロブスカイトが、２つの金属酸化物面から成る結晶形 態を有し、前記２つの金属酸化物面の一方の金属酸化物面の前記金属酸化物がＴ ｉＯ2から成り、それによって前記ＴｉＯ2面のＴｉ金属が前記ペロブスカイト結 晶構造中に小さな陽イオンを生じさせ、前記２つの金属酸化物面の他方の金属酸 化物面の金属酸化物が、前記ペロブスカイト結晶構造中に大きな陽イオンを生じ させる他の金属を含み、 前記界面膜の前記ペロブスカイトが、各第１の単一面が完全にＴｉＯ2から成 る複数の第１の単一面と、各第２の単一面が完全に金属酸化物から成る複数の第 ２の単一面とから成り、前記金属酸化物面の前記金属が前記ペロブスカイト構造 の結晶構造中に大きな陽イオンを含み、前記材料表面から経路をたどると前記界 面膜の前記ペロブスカイトの前記第１の単一面と第２の単一面とが互いに交互に なっており、 前記界面膜の前記ペロブスカイトの配向が前記材料表面を基準にして４５度回 転し、それによって前記界面膜の前記ペロブスカイトの（１００）面が前記材料 表面の（００１）面と平行になり、前記界面膜の前記ペロブスカイトの［１００ ］方向が前記材料表面の［１１０］方向と平行になっている請求項２３に記載の 固体電気構成要素。 ２５．前記材料表面と前記界面膜との間に挿入されたアルカリ土類酸化物の膜を さらに含み、アルカリ土類酸化物の前記膜が前記材料表面とエピタキシャルで同 等である請求項２４に記載の固体電気構成要素。 ２６．前記半導体ベースの材料がシリコンまたはシリコン−ゲルマニウム合金か ら成る請求項２５に記載の固体電気構成要素。 ２７．前記レイアップの前記ペロブスカイト酸化物が、前記構成要素の使用中に 強誘電特性、圧電特性、焦電特性、電気光学特性、または第誘電特性を示すよう に調整されている請求項２２に記載の固体電気構成要素。 ２８．前記レイアップの前記ペロブスカイト酸化物が、前記構成要素の使用中に 高誘電率を示すように調整され、前記誘電率がシリカの誘電率よりも少なくとも １桁大きい請求項２７に記載の固体電気構成要素。 ２９．前記構成要素が、シリコンのベース基板と、ソース電極と、ドレイン電極 と、ゲート電極と、ゲート誘電体とを含む強誘電電界効果トランジスタであり、 前記ゲート誘電体が前記レイアップのペロブスカイト酸化物を含み、前記ペロブ スカイト酸化物が前記シリコンと前記ゲート誘電体の残りの部分との間に挿入さ れ、前記界面膜が前記ペロブスカイト酸化物レイアップと前記シリコンとの間に 配置された請求項２２に記載の固体電気構成要素。 ３０．シリコンのベース基板と、ソース電極と、ドレイン電極と、ゲート電極と 、ゲート誘電体とを含む強誘電電界効果トランジスタであって、 前記ゲート誘電体が、前記シリコンと重なり、前記シリコンと同等の１つのペ ロブスカイト酸化物のエピタキシャルで同等のテンプレート膜と、前記１つのペ ロブスカイト酸化物膜と直接接触し、同等である他のペロブスカイト酸化物のエ ピタキシャルで同調の薄膜とを含むことを特徴とする強誘電電界効果トランジス タ。 ３１．前記シリコンの表面と前記１つのペロブスカイト酸化物膜との間に挿入さ れたアルカリ土類酸化物の薄膜をさらに含む請求項３０に記載の強誘電電界効果 トランジスタ。 ３２．前記他のペロブスカイト酸化物がＢａＴｉＯ3クラスの酸化物である請求 項３０に記載の強誘電電界効果トランジスタ。 ３３．表面を有する半導体基板と、 前記基板の前記表面に重なる多層同等膜であって、前記膜が、塩化ナトリウム 型の格子構造を有するアルカリ土類酸化物（ＡＯ）の単一面層の第１の同等層と 、酸化金属（Ａ’ＢＯ3）の単一層の第２の同等層とを含み、それによって前記 基板表面上に配置された前記多層膜が（ＡＯ）m（Ａ’ＢＯ３）nとして表すこと ができ、ｎおよびｍが単一面同等酸化物層の整数回の反復である多層同等酸化膜 とを含み、 ｎがＡＯ層と水蒸気との水化反応を防ぐように選定されたモノリシック結晶構 造。
JP10508069A 1996-08-05 1997-07-31 超伝導体上のＣａＴｉＯ▲下３▼界面テンプレート構造 Ceased JP2000517280A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/692,343 US5830270A (en) 1996-08-05 1996-08-05 CaTiO3 Interfacial template structure on semiconductor-based material and the growth of electroceramic thin-films in the perovskite class
US08/692,343 1996-08-05
PCT/US1997/013527 WO1998005807A1 (en) 1996-08-05 1997-07-31 CaTiO3 INTERFACIAL TEMPLATE STRUCTURE ON SUPERCONDUCTOR

Publications (1)

Publication Number Publication Date
JP2000517280A true JP2000517280A (ja) 2000-12-26

Family

ID=24780189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10508069A Ceased JP2000517280A (ja) 1996-08-05 1997-07-31 超伝導体上のＣａＴｉＯ▲下３▼界面テンプレート構造

Country Status (7)

Country Link
US (1) US5830270A (ja)
EP (1) EP0950132A4 (ja)
JP (1) JP2000517280A (ja)
KR (1) KR100493881B1 (ja)
AU (1) AU3903497A (ja)
CA (1) CA2261769C (ja)
WO (1) WO1998005807A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151301A1 (en) * 2016-11-25 2018-05-31 The Boeing Company Epitaxial perovskite materials for optoelectronics

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993541A (en) * 1996-07-31 1999-11-30 Geo Centers Inc Process for nucleation of ceramics and product thereof
US6080235A (en) * 1997-06-03 2000-06-27 Ut-Battelle, Llc Geometric shape control of thin film ferroelectrics and resulting structures
US6093242A (en) * 1996-08-05 2000-07-25 Ut-Battelle, Llc Anisotropy-based crystalline oxide-on-semiconductor material
FR2753567B1 (fr) * 1996-09-19 1998-11-13 Alsthom Cge Alcatel Procede de depot d'un film ferromagnetique sur un guide d'onde, et un composant magneto-optique comprenant un film mince ferromagnetique depose selon le procede
US6069368A (en) * 1997-12-15 2000-05-30 Texas Instruments Incorporated Method for growing high-quality crystalline Si quantum wells for RTD structures
US6262462B1 (en) * 1998-06-22 2001-07-17 Motorola, Inc. Enhanced dielectric constant gate insulator
JP2002521309A (ja) * 1998-07-30 2002-07-16 ユーティバトル・エルエルシイ 半導体を主原料とした基板上でのペロブスカイト酸化物の結晶異方性の制御
US6103008A (en) * 1998-07-30 2000-08-15 Ut-Battelle, Llc Silicon-integrated thin-film structure for electro-optic applications
US6248459B1 (en) 1999-03-22 2001-06-19 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6241821B1 (en) 1999-03-22 2001-06-05 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6652989B2 (en) 1999-04-06 2003-11-25 Ut-Battelle, Llc Structure and method for controlling band offset and alignment at a crystalline oxide-on-semiconductor interface
US6143072A (en) * 1999-04-06 2000-11-07 Ut-Battelle, Llc Generic process for preparing a crystalline oxide upon a group IV semiconductor substrate
US6605151B1 (en) 1999-11-29 2003-08-12 Northwestern University Oxide thin films and composites and related methods of deposition
US6479173B1 (en) 1999-12-17 2002-11-12 Motorola, Inc. Semiconductor structure having a crystalline alkaline earth metal silicon nitride/oxide interface with silicon
US6291319B1 (en) 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6680126B1 (en) * 2000-04-27 2004-01-20 Applied Thin Films, Inc. Highly anisotropic ceramic thermal barrier coating materials and related composites
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
AU2001271293A1 (en) * 2000-06-28 2002-01-08 Motorola, Inc. Semiconductor structure, device, circuit, and process
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
CN1449458A (zh) * 2000-07-24 2003-10-15 摩托罗拉公司 薄膜金属氧化物结构及其制造方法
KR100370504B1 (ko) * 2000-08-03 2003-01-30 한국화학연구원 입방형 탄화규소 완충막을 이용하여 규소 (100) 기질 위에양질의 산화마그네슘 막을 적층 성장시키는 방법
US6518609B1 (en) * 2000-08-31 2003-02-11 University Of Maryland Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film
US6224669B1 (en) 2000-09-14 2001-05-01 Motorola, Inc. Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
AU2002228719A1 (en) * 2000-11-16 2002-05-27 Motorola, Inc. Single crystalline oxide on a semiconductor substrate
US20030001207A1 (en) * 2000-11-22 2003-01-02 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant subtrate for materials used to form the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US6825447B2 (en) 2000-12-29 2004-11-30 Applied Materials, Inc. Apparatus and method for uniform substrate heating and contaminate collection
US6765178B2 (en) 2000-12-29 2004-07-20 Applied Materials, Inc. Chamber for uniform substrate heating
US6951804B2 (en) 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6878206B2 (en) 2001-07-16 2005-04-12 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6660126B2 (en) 2001-03-02 2003-12-09 Applied Materials, Inc. Lid assembly for a processing system to facilitate sequential deposition techniques
US6734020B2 (en) 2001-03-07 2004-05-11 Applied Materials, Inc. Valve control system for atomic layer deposition chamber
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US20020140013A1 (en) * 2001-04-02 2002-10-03 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing a stable template
US20020153524A1 (en) * 2001-04-19 2002-10-24 Motorola Inc. Structure and method for fabricating semiconductor structures and devices utilizing perovskite stacks
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US20020167005A1 (en) * 2001-05-11 2002-11-14 Motorola, Inc Semiconductor structure including low-leakage, high crystalline dielectric materials and methods of forming same
US20020195057A1 (en) * 2001-06-21 2002-12-26 Motorola, Inc. Apparatus for fabricating semiconductor structures and method of forming the same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6852575B2 (en) * 2001-07-05 2005-02-08 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6933566B2 (en) * 2001-07-05 2005-08-23 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6992321B2 (en) * 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
WO2003038878A2 (en) * 2001-10-26 2003-05-08 Motorola Inc. Method for fabricating semiconductor structures
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6729824B2 (en) 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6869838B2 (en) 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US6875271B2 (en) 2002-04-09 2005-04-05 Applied Materials, Inc. Simultaneous cyclical deposition in different processing regions
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US7005302B2 (en) * 2004-04-07 2006-02-28 Advanced Micro Devices, Inc. Semiconductor on insulator substrate and devices formed therefrom
US20060288928A1 (en) * 2005-06-10 2006-12-28 Chang-Beom Eom Perovskite-based thin film structures on miscut semiconductor substrates
US7364989B2 (en) * 2005-07-01 2008-04-29 Sharp Laboratories Of America, Inc. Strain control of epitaxial oxide films using virtual substrates
US7718516B2 (en) * 2006-03-23 2010-05-18 The University Of Hong Kong Method for epitaxial growth of (110)-oriented SrTiO3 thin films on silicon without template
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
CN101651150B (zh) * 2008-08-12 2012-04-18 中国科学院物理研究所 一种全氧化物异质结场效应管
US8389300B2 (en) 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
US8778767B2 (en) 2010-11-18 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and fabrication methods thereof
DE102015108865A1 (de) 2015-06-03 2016-12-08 Universität Rostock Formkörper enthaltend piezoaktives Calciumtitanoxid, ein Verfahren zu deren Herstellung und Anregung und Verwendung piezoaktiven Calciumtitanoxids als piezoelektrischer Formkörper oder Bestandteil piezoelektrischer Formkörper

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1313335C (en) * 1987-08-24 1993-02-02 Keizo Harada Process for preparing a thin film of superconducting compound oxide
US5225031A (en) * 1991-04-10 1993-07-06 Martin Marietta Energy Systems, Inc. Process for depositing an oxide epitaxially onto a silicon substrate and structures prepared with the process
DE69117503T2 (de) * 1991-07-19 1996-09-19 Ibm Verbesserter supraleitender Feldeffekt-Transistor mit inverser MISFET-Struktur und Verfahren zu dessen Herstellung
JP3026869B2 (ja) * 1991-10-31 2000-03-27 ローム株式会社 半導体不揮発性記憶装置の製造方法
JP3130353B2 (ja) * 1991-12-20 2001-01-31 ローム株式会社 強誘電体膜を用いた装置の製造方法
JP3251625B2 (ja) * 1992-02-24 2002-01-28 ローム株式会社 電界効果トランジスタ
US5432015A (en) * 1992-05-08 1995-07-11 Westaim Technologies, Inc. Electroluminescent laminate with thick film dielectric
JPH06151872A (ja) * 1992-11-09 1994-05-31 Mitsubishi Kasei Corp Ｆｅｔ素子
US5323023A (en) * 1992-12-02 1994-06-21 Xerox Corporation Epitaxial magnesium oxide as a buffer layer on (111) tetrahedral semiconductors
FI92897C (fi) * 1993-07-20 1995-01-10 Planar International Oy Ltd Menetelmä kerrosrakenteen valmistamiseksi elektroluminenssikomponentteja varten
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180151301A1 (en) * 2016-11-25 2018-05-31 The Boeing Company Epitaxial perovskite materials for optoelectronics

Also Published As

Publication number Publication date
WO1998005807A1 (en) 1998-02-12
WO1998005807A8 (en) 2001-06-21
AU3903497A (en) 1998-02-25
CA2261769A1 (en) 1998-02-12
US5830270A (en) 1998-11-03
EP0950132A1 (en) 1999-10-20
CA2261769C (en) 2005-09-06
EP0950132A4 (en) 2002-03-20
KR100493881B1 (ko) 2005-06-10
KR20000029832A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
JP2000517280A (ja) 超伝導体上のＣａＴｉＯ▲下３▼界面テンプレート構造
US5753934A (en) Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film
US5555486A (en) Hybrid metal/metal oxide electrodes for ferroelectric capacitors
McKee et al. Crystalline oxides on silicon: the first five monolayers
US5825057A (en) Process for fabricating layered superlattice materials and making electronic devices including same
Desu et al. Novel fatigue-free layered structure ferroelectric thin films
US6709776B2 (en) Multilayer thin film and its fabrication process as well as electron device
US7364989B2 (en) Strain control of epitaxial oxide films using virtual substrates
US20010023660A1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
EP1043427A1 (en) Semiconductor structure having a crystalline alkaline earth metal oxide interface between silicon and a single crystal oxide layer
US6224669B1 (en) Method for fabricating a semiconductor structure having a crystalline alkaline earth metal oxide interface with silicon
US7095067B2 (en) Oxidation-resistant conducting perovskites
Chen et al. Structure Development Studies of SrBi 2 (Ta 1− x Nb x) 2 O 9 Thin Films
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
JPH0927601A (ja) 記憶装置および強誘電体記憶装置の製造方法
KR100515124B1 (ko) 에피택셜 복합 구조체 및 이를 포함하는 디바이스
Lo Presti et al. Metal‐organic chemical vapor deposition of oxide perovskite films: a facile route to complex functional systems
JPH1117126A (ja) 強誘電体膜の堆積方法および強誘電体キャパシタ素子
US5821199A (en) Process for growing a film epitaxially upon an oxide surface and structures formed with the process
WO2002009159A2 (en) Thin-film metallic oxide structure and process for fabricating same
US6764864B1 (en) BST on low-loss substrates for frequency agile applications
US6652989B2 (en) Structure and method for controlling band offset and alignment at a crystalline oxide-on-semiconductor interface
McKee et al. CaTiO 3 interfacial template structure on semiconductor-based material and the growth of electro ceramic thin-films in the perovskite class
JPH07509689A (ja) シリコン上にエピタキシャル的に成長する立方金属酸化薄膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A313 Final decision of rejection without a dissenting response from the applicant

Free format text: JAPANESE INTERMEDIATE CODE: A313

Effective date: 20080403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513