KR100493563B1 - 전자 부품 실장 방법 - Google Patents

전자 부품 실장 방법 Download PDF

Info

Publication number
KR100493563B1
KR100493563B1 KR10-2002-7001913A KR20027001913A KR100493563B1 KR 100493563 B1 KR100493563 B1 KR 100493563B1 KR 20027001913 A KR20027001913 A KR 20027001913A KR 100493563 B1 KR100493563 B1 KR 100493563B1
Authority
KR
South Korea
Prior art keywords
solder
surface mount
electrode
wiring board
high temperature
Prior art date
Application number
KR10-2002-7001913A
Other languages
English (en)
Other versions
KR20020020963A (ko
Inventor
모리모토료이치
히로타지츠호
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20020020963A publication Critical patent/KR20020020963A/ko
Application granted granted Critical
Publication of KR100493563B1 publication Critical patent/KR100493563B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

표면 실장 부품 및 IC들을 기판 상에 효과적이고 확실히 실장할 수 있는 전자 부품의 실장 방법은 표면 실장 부품을 실장하기 위해 전극들(2)에 뜨거운 솔더 페이스트(4)를 공급하는 단계, 전극들(4)에 표면 실장 부품(4)을 실장하여 고온 솔더 페이스트(4)로 임시로 고정하는 단계, 공융 솔더 범프(30a)를 가진 IC가 실장되어야 하는 전극(1)에 플럭스(5)를 인가하거나 공융 솔더 범프(31)에 플럭스(5)를 인가하는 단계, 전극(1)에 IC(30a)를 실장하여 플럭스(5)를 가지고 임시로 고정하는 단계, 및 표면 실장 부품들(40) 및 IC들(30a)을 솔더 리플로우하기 위해 고온 솔더 및 공융 솔더가 융해되는 고온 대기에서 배선 기판(10)을 가열하는 단계를 포함한다.

Description

전자 부품 실장 방법{Method of mounting electronic part}
본 발명은 전자 부품 실장 방법에 관한 것이고, 더욱 상세하게는 표면 실장 부품 및 IC들이 단일 배선 기판에 배치되는 표면 실장 유닛(surface-mounted unit)을 제조하는데 사용되는 전자 부품 실장 방법에 관한 것이다.
본 발명의 배경 기술의 제 1예가 아래에 설명될 것이다. 표면 실장 부품 및 IC가 단일 배선 기판에 배치되는 표면 실장 유닛(부 모듈 유닛(sub-module unit))의 제조 공정에서, 표면 실장 부품 및 IC(또한 단순히 전자 부품들로써 언급된다)는 예를 들어 다음의 방법에 의해 배선 기판에 실장된다. Pb-계열 고온 솔더(solder; 예를 들어, Pb95/Sn5, 녹는점: 315℃)으로 형성된 범프(bump)들이 제공되는 IC가 준비되고, 배선 기판에 형성된 소정의 전극에 접속되고 고정된다. 덧붙여서, 표면 실장 부품은 공융 솔더(예를 들어, Sn63/Pb37, 녹는점: 183℃)를 사용하여 배선 기판에 형성된 소정의 전극에 접속되고 고정된다.
이 방법에 따르면, IC 및 표면 실장 부품은 다음의 공정들에 의해 배선 기판에 실장된다.
(1) 먼저, IC를 형성하는 기판(IC 기판)에 플럭스(flux)가 인가된다. 그리고 나서, 범프들이 제공된 IC는 배선 기판에 배치되고 리플로우 공정(reflow process; 정점 온도: 355℃)이 실행된다.
(2) 배선 기판이 세정되고, 표면 실장 부품을 실장시키는 공융 솔더 페이스트가 디스펜서(dispenser) 등을 사용하여 표면 실장 부품을 수용하는 전극에 공급된다. 그리고 나서, 포면 실장 부품은 배선 기판에 배치되고 리플로우 공정(정점 온도: 220℃)이 실행된다.
(3) 배선 기판이 다시 세정되고, 언더필(underfill) 수지가 IC의 바닥면과 배선 기판 사이의 공간에 주입되고 경화된다.
그러므로, 표면 실장 부품 및 IC가 단일 배선 기판에 배치된 표면 실장 유닛(부 모듈 유닛)이 완성된다.
다음으로, 표면 실장 부품 및 IC를 배선 기판에 실장하는 종래의 방법의 제 2예를 아래에서 설명할 것이다. 이 방법에서, 표면 실장 부품 및 IC는 둘 다 공융 솔더(예를 들어, Sn63/Pb37, 녹는점: 183℃)를 사용하여 배선 기판에 형성된 전극들에 접속되고 고정된다.
이 방법에 따라, IC 및 표면 실장 부품은 다음의 공정들에 의해 배선 기판에 실장된다.
(1) 표면 실장 부품을 실장하는 공융 솔더 페이스트가 예를 들어, 금속 마스크(mask)를 사용한 인쇄 공정에 의해 표면 실장 부품을 수용하는 전극에 공급된다.
(2) 표면 실장 부품은 배선 기판에 형성된 전극에 배치된다.
(3) 플럭스가 공융 솔더의 범프들이 제공된 IC에 인가된다.
(4) 공융 솔더의 범프들이 제공된 IC는 IC를 수용하는 전극에 배치된다.
(5) IC 및 표면 실장 부품이 배치된 배선 기판은 리플로우 공정(정점 온도: 220℃)을 받게 한다.
(6) 배선 기판이 세정되고, 언더필 수지가 IC의 바닥면과 배선 기판 사이의 공간에 주입되어 경화된다.
그러므로, 표면 실장 부품 및 IC가 단일 배선 기판에 배치된 표면 실장 유닛(부 모듈 유닛)이 완성된다.
그러나, 위에 설명된 제 1예는 다음의 문제들을 가진다.
(a) 2개의 리플로우 공정들과 2개의 세정 공정들이 실행되므로, 긴 공정 시간이 요구된다. 덧붙여서, 다른 녹는점들을 가지는 2종류의 솔더들이 사용되므로, 2개의 리플로우 노(reflow furnace)들이 요구된다. 그러므로, 생산 효율이 낮고 설치 비용들이 높아지는 것을 초래한다.
(b) IC에서의 솔더 범프들이 Pb-계열, 고온 솔더(예를 들어, Pb95/Sn5, 녹는점: 315℃)로 형성될 때, IC는 먼저 표면 실장 부품의 열저항의 관점에서 실장되고 고정되어야 한다. 그러므로, 전형적인 인쇄 공정은 표면 실장 부품을 실장하는 솔더 페이스트를 공급하는데 사용될 수 없고, 그에 의해 효율이 감소된다.
(c) Pb-계열, 고온 솔더는 낮은 솔더 습윤성을 가지고, 리플로우 공정이 환원성 대기에서 실행되지 않거나 높은 정도의 활동성을 가지는 플럭스가 사용되지 않는다면 자체 정렬이 확보될 수 없다.
(d) IC 및 표면 실장 부품을 포함하는 표면 실장 유닛(부 모듈 유닛)이 머더보드(motherboard)에 실장될 때, 표면 실장 부품을 접속시키는 공융 솔더가 다시 융해되고 표면 실장 부품이 움직이거나 분리될 위험성이 있다. 그러므로, 신뢰성이 확보될 수 없다.
(e) 도 15를 참조하여, 예를 들어, 전극(52)은 배선 기판(51)에 형성되고, 솔더 레지스트(solder resist; 56)는 IC(53)에 형성되고 전극(52)에 접속되고 고정된 솔더 범프(54) 주변의 지역에서 전극(52)에 인가된다. 솔더 레지스트(56)가 인가된 후에 리플로우 공정이 실행되는 경우에, 에폭시(epoxy) 수지, 에폭시 아크리레이트(epoxy acrylate) 수지 등과 같은 수지 계열의 레지스트가 솔더 레지스트(56)로 일반적으로 사용된다. 그러나, 수지 계열 솔더 레지스트는 낮은 열저항을 가지고 전극(52)으로의 접착은 리플로우 공정에서 인가된 열 때문에 감소된다. 그러므로, 융해된 상태에서 솔더 범프(54)인 솔더(54a)는 레지스트(56) 아래에서 흐르고, 솔더 범프(54)의 높이는 불충분하게 된다(솔더 범프(54)가 짧아지게 된다). 결과적으로, 충분한 세정이 다음 순서의 공정에서 실행될 수 없고 언더필 수지(도시되지 않음)는 IC(53)의 바닥면과 배선 기판(51) 사이에 공간으로 용이하게 주입될 수 없다. 따라서, 접속 신뢰성이 감소하는 문제가 있다.
(f) 제 2리플로우 공정에서 발생되는 솔더 덩어리들이 세정 공정에서 완전히 제거될 수 없는 위험이 있다. 이 경우에, 솔더 덩어리들은 IC의 바닥면 아래로 나아가서 언더필 수지를 인가하는(주입되는) 공정을 방해할 수 있다.
(g) Pb-계열 고온 솔더(예를 들어, Pb95/Sn5, 녹는점: 315℃)가 사용될 때, 공해를 일으키는 Pb의 양이 증가될 수 있다. 그러므로, Pb-계열, 고온 솔더는 환경 보호 측면에서 사용되지 않는 것이 바람직하다.
덧붙여서, 상술한 제 2예와 관련하여, IC 및 표면 실장 부품을 포함하는 표면 실장 유닛(부 모듈 유닛)이 마더보드에 실장될 때, IC 및 표면 실장 부품을 접속시키는 공융 솔더가 다시 융해되고 표면 실장 부품이 움직이거나 분리될 위험성이 있다. 그러므로, 신뢰성이 확보될 수 없는 문제점이 있다. 상술한 경우에, IC는 언더필 수지에 의해 유지되므로 움직이거나 분리되지 않을 것이다.
상술한 문제들을 해결하기 위하여, 본 발명의 목적은 표면 실장 부품 및 IC가 단일 기판에 효과적이고 신뢰성 있게 실장될 수 있는 전자 부품 실장 방법을 제공하는 것이다.
도 1은 본 발명의 실시형태(제 1실시형태)에 따라서 전자 부품 실장 방법에 사용되는 배선기판을 도시하는 다이아그램;
도 2는 본 발명의 제 1실시형태에 따라서 전자 부품 실장 방법의 공정들 중의 하나에서 솔더 페이스트가 전극들에 인가되는 상태를 도시한 다이아그램;
도 3은 본 발명의 제 1실시형태에 따라서 전자 부품 실장 방법의 공정들 중의 하나에서 표면 실장 부품들이 전극들에 배치되는 상태를 도시하는 다이아그램;
도 4는 본 발명의 제 1실시형태에 따라서 전자 부품 실장 방법의 공정들 중의 하나에서 플럭스가 IC를 수용하는 전극에 형성된 공융 솔더 범프들에 인가되는 상태들 도시한 다이아그램;
도 5는 본 발명의 제 1실시형태에 따라서 전자 부품 실장 방법의 공정들 중의 하나에서 IC가 전극에 배치된 상태를 도시한 다이아그램;
도 6은 본 발명의 제 1실시형태에 따라서 전자 부품 실장 방법의 공정들 중의 하나에서 IC 및 표면 실장 부품들이 솔더 리플로우되는 상태를 도시한 다이아그램;
도 7은 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법에 의해 실장되고 공융 솔더 범프들이 제공된 IC들을 도시한 다이아그램;
도 8은 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법에 사용되는 배선 기판을 도시한 다이아그램;
도 9는 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법의 공정들 중 하나에서 솔더 페이스트가 전극들에 인가되는 상태를 도시한 다이아그램;
도 10은 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법의 공정들 중 하나에서 표면 실장 부품들이 전극들에 배치되는 상태를 도시하는 다이아그램;
도 11은 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법에 의해 실장되는 IC에 형성되는 공융 솔더 범프들에 플럭스들이 인가되는 상태를 도시한 다이아그램;
도 12는 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법의 공정들 중의 하나에서 공정 범프들이 플럭스로 공급되는 IC가 전극에 배치되는 상태를 도시한 다이아그램;
도 13은 본 발명의 제 2실시형태에 따라서 전자 부품 실장 방법의 공정들의 하나에서 IC 및 표면 실장 부품들이 솔더 리플로우된 상태를 도시한 다이아그램;
도 14는 본 발명의 제 2실시형태에 따라 IC 및 표면 실장 부품들이 전자 부품 실장 방법에 의해 실장되는 표면 실장 유닛(부 모듈 유닛)의 주요 부분의 확대도; 및
도 15는 종래의 전자 부품 실장 방법에 의해 IC 및 표면 실장 부품들이 실장된 표면 실장 유닛(부 모듈 유닛)의 주요 부분의 확대도; 이다.
상술한 목적을 달성하기 위해, 본 발명에 따르면, 표면 실장 부품 및 IC가 단일 배선 기판에 배치된 표면 실장 유닛(unit)을 제조하는 전자 부품 실장 방법은
(a) 배선 기판에 형성되고, 표면 실장 부품을 수용하는 전극에 고온 솔더 페이스트를 공급하는 단계;
(b) 고온 솔더 페이스트를 가지고 표면 실장 부품을 전극에 임시로 고정시키는 단계;
(c) 배선 기판에 형성되고 공융 솔더 범프들이 제공된 IC를 수용하는 전극에 플럭스를 인가하거나, 또는 플럭스를 공융 솔더 범프들에 인가하는 단계;
(d) 플럭스를 가지고 공융 솔더 범프들이 제공된 IC를 전극에 임시로 고정하는 단계; 및
(e) 배선 기판에 고온 솔더 및 공융 솔더 둘이 녹았던 온도로 가열하여 표면 실장 부품 및 IC를 솔더 리플로우하는 단계; 를 포함한다.
전자 부품 실장 방법은 상술한 단계 (a) ~ (e)를 포함한다. 고온 솔더 페이스트는 표면 실장 부품을 수용하는 전극에 공급되고, 표면 실장 부품은 고온 솔더 페이스트를 가지고 전극에 임시로 고정된다. 덧붙여서, 플럭스는 공융 솔더 범프들을 가지고 제공된 IC를 수용하는 전극에 인가되거나, 또는 공융 솔더 범프들에 인가되고, IC는 플럭스를 가지고 전극에 임시로 고정된다. 그리고 나서, 표면 실장 부품 및 IC가 솔더 리플로우되도록 하기 위해, 배선 기판은 고온 솔더 및 공융 솔더 이 둘이 융해된 고온으로 가열된다. 따라서, 표면 실장 부품 및 IC 이 둘은 단일 리플로우 공정에서 접속되므로, 제조 공정이 보다 단순하게 될 수 있다.
덧붙여서, 고온 페이스트가 공급된 후에 IC가 실장되기 때문에, 고온 페이스트는 종래의 인쇄 공정에 의해 표면 실장 부품을 수용하는 전극에 공급될 수 있다. 덧붙여서, 표면 실장 부품 및 IC 이 둘이 단일 리플로우 공정에서 접속되기 때문에, 표면 실장 부품의 리플로우 처리에서 발생되는 솔더 덩어리들 때문인 IC를 실장할 때의 실패가 방지될 수 있다.
덧붙여서, 공융 솔더(예를 들어, Sn63/Pb37)가 IC를 접속시키는 솔더로써 사용되므로, 솔더의 습윤성은 개선될 수 있고 접속의 신뢰성은 증가될 수 있다.
덧붙여서, 본 발명에 따르면, 표면 실장 부품을 수용하는 전극, IC를 수용하는 전극 및 IC를 수용하는 전극에 형성되는 공융 솔더 범프들이 제공되는 단일 배선 기판에 배치된 표면 실장 유닛을 제조하는 전자 부품 실장 방법은
(a) 배선 기판에 형성되어 표면 실장 부품을 수용하는 전극에 고온 솔더 페이스트를 공급하는 단계;
(b) 고온 솔더 페이스트를 가지고 표면 실장 부품을 전극에 임시로 고정시키는 단계;
(c) IC의 전극에 플럭스를 인가하거나, 또는 IC를 수용하는 전극에 형성되는 공융 솔더 범프들에 플럭스를 인가하는 단계;
(d) 플럭스를 가지고 공융 솔더 범프들이 제공된 IC를 전극에 임시로 고정하는 단계; 및
(e) 배선 기판에 고온 솔더 및 공융 솔더 둘이 녹았던 온도로 가열하여 표면 실장 부품 및 IC를 솔더 리플로우하는 단계;
를 포함한다.
상술한 전자 부품 실장 방법은 위의 단계 (a) ~ (e)를 포함한다. 먼저, 고온 솔더 페이스트는 표면 실장 부품을 수용하는 전극에 공급되고, 공융 솔더 범프들은 IC를 수용하는 전극에 형성된다(고온 솔더 페이스트를 공급하는 단계와 공융 솔더 범프들을 형성하는 단계의 순서는 제한되지 않는다). 그리고 나서, 표면 실장 부품은 고온 솔더 페이스트를 가지고 전극에 고정되고, 플럭스는 IC의 전극 또는 공융 솔더 범프들에 인가된다. 그리고 나서, IC는 전극에 배치되고 플럭스를 가지고 전극에 임시로 고정된다. 그리고 나서, 표면 실장 부품 및 IC가 동시에 솔더 리플로우되도록, 배선 기판은 고온 솔더 및 공융 솔더 이 둘이 녹았던 고온으로 가열된다. 따라서, 제조 공정이 더 단순하게 될 수 있도록, 표면 실장 부품 및 IC 이 둘은 단일 리플로우 공정에서 접속된다.
덧붙여서, 고온 페이스트는 종래의 인쇄 공정에 의해 표면 실장 부품을 수용하는 전극에 공급될 수 있다. 더욱이, 표면 실장 부품 및 IC 이 둘이 단일 리플로우 공정에서 접속되기 때문에, 표면 실장 부품의 리플로우 처리에서 발생되는 솔더 덩어리들 때문인 IC를 실장할 때의 실패가 방지될 수 있다.
덧붙여서, 공융 솔더(예를 들어, Sn63/Pb37)가 IC를 접속시키는 솔더로써 사용되므로, 솔더의 습윤성은 개선될 수 있고 접속의 신뢰성은 증가될 수 있다. 특히, 솔더를 가진 접속 영역이 표면 실장 부품보다 작은 IC에 대해서, 고 접속 신뢰성을 가지는 공융 솔더를 사용하는 것이 중요하다.
덧붙여서, 본 발명의 전자 부품 표면 실장 방법에 따르면, 배선 기판은 세라믹 재료로 형성되는 세라믹 기판이고, 솔더 레지스트가 솔더들 주위의 영역들의 전극들에 인가되는 경우에 솔더 레지스트는 고온에서 실행되는 솔더 리플로우 공정에서 저하되지 않는 열저항, 절연 재료로 형성된다.
따라서, 세라믹 기판은 배선 기판으로써 사용될 수 있고, 솔더 레지스트는 고온에서 실행되는 재처리-솔더에서 저하되지 않는 열저항, 절연 재료로 형성된다. 이 경우에서, 고온 솔더가 녹도록 하기 위해 배선 기판이 고온으로 가열될 때조차도, 배선 기판의 악화 및 변형이 수지 기판이 사용된 경우와 비교하여 억제될 수 있다. 덧붙여서, 솔더 레지스트는 열저항 재료로 형성되기 때문에, 솔더가 전극의 표면에서 레지스트 아래의 지역으로 흐르고, 그로 인해 범프의 높이를 줄이는 상황이 방지된다. 따라서, 본 발명은 보다 효과적으로 인가될 수 있다.
덧붙여서, 본 발명의 전자 부품 표면 실장 방법에 따르면, 열저항, 절연 재료로 형성된 솔더 레지스트는 세라믹 또는 유리와 같은 무기질 절연 재료를 포함한다.
세라믹 또는 유리와 같은 무기질 절연 재료는 고온에서 안정되고 고온저항을 가진다. 그러므로, 무기질 절연 재료로 형성된 솔더 레지스트가 사용되는 경우에, 솔더가 전극의 표면에서 레지스트 아래의 지역으로 흘러서, 그로 인해 범프의 높이를 줄이는 상황이 방지될 수 있다. 따라서, 본 발명은 보다 효과적으로 인가될 수 있다.
덧붙여서, 본 발명의 전자 부품 표면 실장 방법에 따르면, 솔더 리플로우 공정 후에, 언더필 수지가 IC의 바닥면과 배선 기판 사이의 공간으로 주입된다.
언더필 수지가 IC의 바닥면과 배선 기판 사이의 공간으로 주입되는 경우에, 리플로우 공정이 마더보드에 표면 실장 유닛을 실장하도록 다시 실행될 때조차도, IC는 움직이거나 분리되는 것으로부터 신뢰성 있게 방지될 수 있다.
덧붙여서, 본 발명의 전자 부품 표면 실장 방법에 따르면, 배선 기판은 외부 접속 단자가 제공된다.
배선 기판에 BGA 단자들, LGA 단자들 등과 같은 외부 단자들이 제공되는 경우, 즉, 표면 실장 유닛(부 모듈 유닛)이 사용자에 의해 마더보드에 실장되는 경우에, 본 발명은 또한 효과적으로 적용될 수 있다. 이러한 경우에서, 언더필 수지를 사용하여, 리플로우 공정이 마더보드에서 표면 실장 유닛을 실장하도록 다시 실행될 때조차도 IC가 움직이게 되는 것이 방지될 수 있다.
본 발명의 전자 부품 실장 방법에 따르면, 고온 솔더는 액상 선온도가 210 ~ 260℃의 범위인 Sn-계열, 고온 솔더이다.
액상 선온도가 210 ~ 260℃의 범위인 Sn-계열, 고온 솔더를 사용하여, 충분히 높은 녹는점을 가지고, 공해를 유발시키는 Pb를 함유하지 않은 솔더를 가지고 배선 기판에 형성된 전극에 표면 실장 부품이 신뢰성 있게 접속되고 고정될 수 있다.
본 발명은 아래의 실시형태들과 연계하여 더 심도 있게 설명될 것이다.
(제 1실시형태)
제 1실시형태에서, 솔더 범프들이 제공되지 않은 IC 및 표면 실장 부품들이 배선 기판에 실장되는 예가 설명될 것이다.
(1) 도 1에 도시된 것과 같이, IC(30; 도 5 및 도 6)를 수용하는 전극(1) 및 표면 실장 부품들(40; 도 3 ~ 도 5)을 수용하는 전극(2)이 소정의 위치에 배치된 배선 기판(세라믹 기판; 10)이 준비된다. 공융 솔더 범프들(3)이 전극(1)에 형성되고, 솔더 레지스트(6)는 솔더 범프들(3) 주위의 지역들에서 전극(1)에 인가된다. 공융 솔더 범프들(3)은 예를 들어, Sn:Pb = 63:37 및 녹는점이 183℃인 재료로 형성된다.
(2) 그리고 나서, 도 2에 도시된 것처럼, 고온 솔더 페이스트(4)는 표면 실장 부품들(40)을 수용하는 전극들(2)에 공급된다.
고온 솔더 페이스트(4)는 예를 들어, Sn-계열, 고온 솔더 페이스트(Sn-Pb, Sn-Cu 등)이고 예를 들어, 금속 마스크를 사용하는 소정의 패턴(pattern)에서 공급 (인가)된다.
(3) 그리고 나서, 도 3에 도시된 것처럼, 표면 실장 부품들(40)은 고온 솔더 페이스트(4)를 가지고 전극들(2)에 임시로 고정된다.
(4) 그리고 나서, 도 4에 도시된 것처럼, 플럭스(5)는 IC(30)를 수용하는 전극(1)에 형성된 공융 솔더 범프들(3)에 인가된다.
(5) 그리고 나서, 도 5에 도시된 것처럼, IC(30)는 플럭스(5)를 가지고 전극(1)에 임시로 고정된다.
(6) 그리고 나서, 도 6에 도시된 것처럼, IC(30) 및 표면 실장 부품(40)이 전극들(1 및 2)에 솔더 리플로우되도록 하기 위해, 배선 기판(10)은 고온 솔더 및 공융 솔더 이 둘이 녹았던 고온(정점 온도: 260℃)으로 가열된다.
(7) 그리고 나서, 배선 기판(10)은 세정되고 IC(30)의 바닥면과 배선 기판(10) 사이의 공간에 언더필 수지(7; 도 6)가 주입되고 경화된다.
그리고 나서, IC(30) 및 표면 실장 부품들(40)이 단일 배선 기판(10)에 배치되는 표면 실장 유닛(부 모듈 유닛)이 완성된다(도 6).
BGA(볼 그리드 어레이; ball grid array) 단자들, LGA(랜드 그리드 어레이; land grid array) 단자들 등을 가진 기판이 배선 기판(10)으로써 사용될 때, 외부 접속 단자들을 가지는 표면 실장 유닛(부 모듈 유닛)이 획득될 수 있다.
(제 2실시형태)
제 2실시형태에서, 도 7에 도시된 것과 같이 공융 솔더(공융 솔더 범프들)로 형성되는 솔더 범프들(31)이 제공되는 IC(30a) 및 표면 실장 부품들(40; 도 10, 도 12 및 도 13)이 배선 기판에 실장되는 예가 설명될 것이다.
(1) 도 8에 도시된 것처럼, IC(30a; 도 12 및 도 13)를 수용하는 전극(1) 및 표면 실장 부품들(40; 도 10, 도 12 및 도 13)을 수용하는 전극들(2)이 소정의 위치들에 배치되는 배선 기판(세라믹 기판; 10)이 준비된다. 솔더 레지스트(6)는 소정의 지역들에서 전극(1)에 인가된다.
본 실시형태에서, 솔더 레지스트(6)는 고온 솔더의 녹는점보다 높은 온도에서 실행되는 리플로우 공정을 견디고, 융해 상태에서 공융 솔더 범프들(31)인 솔더(도시되지 않음)가 퍼지는 것이 저지되어야 한다. 이러한 이유로, 솔더 레지스트(6)는 세라믹, 유리 등과 같이 무기물, 열 내구성, 절연 재료로 형성된다.
(2) 그리고 나서, 도 9에 도시된 것처럼, 고온 솔더 페이스트(4)는 표면 실장 부품들(40)을 수용하는 전극들(2)에 공급된다.
(3) 그리고 나서, 도 10에 도시된 것처럼, 표면 실장 부품들(4)은 고온 솔더 페이스트(4)를 가지고 전극들(2)에 임시로 고정된다.
(4) 그리고 나서, 도 11에 도시된 것처럼, 플럭스(5)는 IC(30a)에 형성된 공융 솔더 범프들(31)로 인가된다.
플럭스(5)는 또한 공융 솔더 범프들(31) 대신에 전극(1)에 인가될 수 있다.
(5) 그리고 나서, 도 12에 도시된 것처럼, 공융 솔더 범프들(31)이 솔더 레지스트(6)가 제공되지 않은 지역들에 위치되는 방식으로 IC(30a)가 전극(1)에 배치되고, 그리고, 솔더 범프들(31)이 플럭스(5)를 가지고 전극에 임시로 고정된다.
(6) 그리고 나서, 도 13에 도시된 것처럼, IC(30a) 및 표면 실장 부품들(40)이 전극들(1 및 2)에 솔더 리플로우되도록 하기 위해, 배선 기판(10)은 고온 솔더 및 공융 솔더가 녹았던 고온(정점 온도: 260℃)으로 가열된다. 그리고 나서, 배선 기판(10)은 세정되고, 언더필 수지(7; 도 13)는 IC(30a)의 바닥면 및 배선 기판(10) 사이의 공간으로 주입(인가)되고 경화된다.
그리고 나서, 도 13에 도시된 것처럼, IC(30a) 및 표면 실장 부품들(40)이 단일 배선 기판(10)에 배치된 표면 실장 유닛(부 모듈 유닛)이 완성된다.
BGA 단자들, LGA 단자들 등을 가진 기판이 배선 기판(10)으로써 사용될 때, 외부 접속 단자들을 가진 표면 실장 유닛(부 모듈 유닛)이 획득될 수 있다.
덧붙여서, 제 2실시형태에 따라, 솔더 레지스트(6)는 고온 레지스트를 가지는 무기물, 절연 재료로 형성된다. 그러므로, 융해 상태에서 공융 솔더 범프들(31)인 솔더(도시되지 않음)는 리플로우 공정 후에 솔더 레지스트(6) 아래에서 흐르지 않는다. 따라서, 도 14에 도시된 것처럼, 공융 솔더 범프(31)의 높이는 접속 공정 후에 유지될 수 있다. 결과적으로, 언더필 수지는 용이하게 주입될 수 있고 충분한 세정이 다음 순서 공정에서 실행될 수 있다.
본 발명은 상술한 실시형태로 제한되지 않고, 다양한 응용들과 변형들이 본 발명의 범위 내에서 가능하다.
상술한 것처럼, 본 발명의 전자 부품 실장 방법에 따라, 고온 솔더 페이스트는 표면 실장 부품을 수용하는 전극에 공급되고, 표면 실장 부품은 고온 솔더 페이스트를 가지고 전극에 임시로 고정된다. 덧붙여서, 플럭스는 공융 솔더 범프들로 또는 공융 솔더 범프들에 제공되는 IC를 수용하는 전극에 인가되고, IC는 플럭스를 가지고 전극에 임시로 고정된다. 그리고 나서, 표면 실장 부품 및 IC가 솔더 리플로우되도록, 배선 기판은 고온 솔더 및 공융 솔더 이 둘이 녹았던 온도로 가열된다. 따라서, 제조 공정이 간단하게 될 수 있도록, 표면 실장 부품 및 IC 이 둘은 단일 리플로우 공정에서 접속된다.
덧붙여서, IC가 고온 페이스트가 공급된 후에 실장되기 때문에, 고온 페이스트는 종래의 인쇄 공정에 의해 표면 실장 부품을 수용하는 전극에 공급될 수 있다. 덧붙여서, 표면 실장 부품 및 IC 이 둘이 단일 리플로우 공정에서 접속되기 때문에, 표면 실장 부품에 대한 리플로우 공정에서 발생되는 솔더 덩어리들 때문에 IC를 실장할 때의 실패가 방지될 수 있다.
덧붙여서, 공융 솔더가 IC를 접속시키는 솔더로써 사용되기 때문에, 솔더 습윤성이 개선될 수 있고 접속 신뢰성이 개선될 수 있다.
덧붙여서, 본 발명의 전자 부품 실장 방법에 따라서, 표면 실장 부품은 전극에 배치되어 고온 페이스트를 가지고 전극에 임시로 고정되고, 그리고 플럭스는 IC의 전극으로 또는 공융 솔더 범프들에 인가된다. 그리고 나서, IC는 전극에 배치되어 플럭스를 가지고 전극에 임시로 고정된다. 그리고 나서, 표면 실장 부품 및 IC가 동시에 솔더 리플로우되도록, 배선 기판은 고온 솔더 및 공융 솔더 이 둘이 녹았던 고온으로 가열된다. 따라서, 제조 공정이 보다 간단하게 될 수 있도록, 표면 실장 부품 및 IC 이 둘은 단일 리플로우 공정에 접속된다.
덧붙여서, 표면 실장 부품 및 IC 이 둘은 단일 리플로우 공정에서 접속되기 때문에, 고온 페이스트는 종래의 인쇄 공정에 의해 표면 실장 부품을 수용하는 전극에 공급될 수 있다. 더욱이, 표면 실장 부품에 대한 재흐름 처리에서 발생되는 솔더 덩어리들 때문에 IC를 실장할 때의 실패는 방지될 수 있다.
덧붙여서, 공융 솔더가 IC를 접속시키기 위한 솔더로써 사용되기 때문에, 솔더 습윤성은 증가될 수 있고 접속 신뢰성은 증가될 수 있다.
위에 설명한 것으로부터 명확해지는 것처럼, 본 발명에 따르면, 세라믹 기판은 배선 기판으로써 사용되고, 고온에서 실행되는 솔더 리플로우 처리에서 저하되지 않는 열저항 절연 재료가 사용된다. 이 경우에, 고온 솔더가 녹도록 하기 위해, 배선 기판이 고온으로 가열되고, 배선 기판의 악화 및 변형이 방지될 수 있다. 덧붙여서, 솔더 레지스트가 열 저항 재료로 형성되므로, 솔더가 전극의 표면에서 레지스트 아래의 지역으로 흐르는 상황 및 그로 인해 범프의 높이를 줄이는 것이 방지될 수 있다.
덧붙여서, 본 발명에 따른 전자 장치 실장 방법에서, 세라믹 또는 유리와 같은 무기질 절연 재료로 형성된 솔더 레지스트가 사용된다. 이러한 경우에, 이러한 무기질 절연 재료가 고온 하에서 안정되고 고온 저항을 가지기 때문에, 솔더가 전극의 표면에서 레지스트 아래의 지역으로 흐르는 상황 및 범프의 높이를 줄이는 것이 방지될 수 있다. 따라서, 본 발명은 더 효과적으로 적용될 수 있다.
덧붙여서, 본 발명의 전자 장치 실장 방법에서, 언더필 수지는 IC의 바닥면과 배선 기판 사이의 공간으로 주입(인가)된다. 이러한 경우에서, 리플로우 공정이 마더보드에 표면 실장 유닛을 실장하기 위하여 다시 실행될 때조차도, IC는 움직이거나 분리되는 것이 신뢰성 있게 방지될 수 있다.
덧붙여서, 본 발명은 배선 기판이 BGA 단자들, LGA 단자들 등과 같은 외부 접속 단자들로 제공되는 경우, 즉, 표면 실장 유닛(부 모듈 유닛)이 사용자에 의해 마더보드에 실장되는 경우에도 또한 인가될 수 있다.
덧붙여서, 본 발명의 전자 장치 실장 방법에서, 고온 솔더는 액상 선온도가 210 ~ 260℃의 범위인 Sn-계열, 고온 솔더이다. 이 경우에서, 표면 실장 부품은 충분히 높은 녹는점을 가지고, 공해를 발생하는 Pb를 함유하지 않는 솔더로 배선 기판에 형성된 전극에 신뢰성 있게 접속되고 고정될 수 있다.

Claims (7)

  1. (a) 배선 기판에 형성되고, 표면 실장 부품을 수용하는 전극에 고온 솔더 페이스트(paste)를 공급하는 단계;
    (b) 상기 고온 솔더 페이스트를 가지고 상기 표면 실장 부품을 상기 전극에 임시로 고정시키는 단계;
    (c) 상기 배선 기판에 형성되고 공융 솔더 범프(bump)들이 제공된 IC를 수용하는 전극에 플럭스(flux)를 인가하거나, 또는 상기 플럭스를 공융 솔더 범프들에 인가하는 단계;
    (d) 상기 플럭스를 가지고 상기 공융 솔더 범프들이 제공된 IC를 상기 전극에 임시로 고정하는 단계; 및
    (e) 상기 배선 기판에 상기 고온 솔더 및 공융 솔더 이 둘이 녹았던 고온으로 가열하여 상기 표면 실장 부품 및 IC를 솔더 리플로우(reflow-soldering)하는 단계; 를 포함하되,
    상기 배선 기판은 세라믹 재료로 형성되는 세라믹 기판이고, 솔더 레지스트(resist)가 솔더들 주위의 영역들의 상기 전극들에 인가되며, 상기 솔더 레지스트는 고온에서 실행되는 상기 솔더 리플로우 공정에서 저하되지 않는 열저항, 절연 재료로 형성되는 것을 특징으로 하는 표면 실장 부품 및 IC가 단일 배선 기판에 배치된 표면 실장 유닛(unit)을 제조하는 전자 부품 실장 방법.
  2. (a) 배선 기판에 형성되고, 표면 실장 부품을 수용하는 전극에 고온 솔더 페이스트를 공급하는 단계;
    (b) 상기 고온 솔더 페이스트를 가지고 상기 표면 실장 부품을 상기 전극에 임시로 고정시키는 단계;
    (c) 상기 IC의 전극에 플럭스를 인가하거나, 또는 상기 IC를 수용하는 전극에 형성되는 공융 솔더 범프들에 상기 플럭스를 인가하는 단계;
    (d) 상기 플럭스를 가지고 상기 IC를 상기 전극에 임시로 고정하는 단계; 및
    (e) 상기 배선 기판에 상기 고온 솔더 및 공융 솔더 둘이 모두 녹았던 고온으로 가열하여 상기 표면 실장 부품 및 IC를 솔더 리플로우하는 단계; 를 포함하되,
    상기 배선 기판은 세라믹 재료로 형성되는 세라믹 기판이고, 솔더 레지스트(resist)가 솔더들 주위의 영역들의 상기 전극들에 인가되며, 상기 솔더 레지스트는 고온에서 실행되는 상기 솔더 리플로우 공정에서 저하되지 않는 열저항, 절연 재료로 형성되는 것을 특징으로 하는 표면 실장 부품을 수용하는 전극, IC를 수용하는 전극 및 상기 IC를 수용하는 전극에 형성되는 공융 솔더 범프들이 제공되는 단일 배선 기판에 표면 실장 부품 및 IC가 배치된 표면 실장 유닛을 제조하는 전자 부품 실장 방법.
  3. 삭제
  4. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 열저항, 절연 재료로 형성된 솔더 레지스트는 세라믹 또는 유리와 같은 무기질 절연 재료를 포함하는 것을 특징으로 하는 전자 부품 실장 방법.
  5. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 솔더 리플로우 공정 후에, 언더필(underfill) 수지가 상기 IC의 바닥면과 상기 배선 기판 사이의 공간으로 주입되는 것을 특징으로 하는 전자 부품 실장 방법.
  6. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 배선 기판은 외부 접속 단자가 제공되는 것을 특징으로 하는 전자 부품 실장 방법.
  7. 제 1항 내지 제 2항 중 어느 한 항에 있어서, 상기 고온 솔더는 액상 선온도가 210 ~ 260℃의 범위인 Sn-계열, 고온 솔더인 것을 특징으로 하는 전자 부품 실장 방법.
KR10-2002-7001913A 2000-06-15 2001-06-05 전자 부품 실장 방법 KR100493563B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000180085A JP2001358452A (ja) 2000-06-15 2000-06-15 電子部品の実装方法
JPJP-P-2000-00180085 2000-06-15

Publications (2)

Publication Number Publication Date
KR20020020963A KR20020020963A (ko) 2002-03-16
KR100493563B1 true KR100493563B1 (ko) 2005-06-10

Family

ID=18681249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7001913A KR100493563B1 (ko) 2000-06-15 2001-06-05 전자 부품 실장 방법

Country Status (5)

Country Link
US (1) US6598779B2 (ko)
EP (1) EP1294217A4 (ko)
JP (1) JP2001358452A (ko)
KR (1) KR100493563B1 (ko)
WO (1) WO2001097579A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061017B2 (ja) * 1997-10-31 2000-07-10 日本電気株式会社 集積回路装置の実装構造およびその実装方法
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
JP2002141576A (ja) * 2000-11-02 2002-05-17 Fujitsu Ltd ピエゾ素子と電極との接合方法及び該接合方法を使用したピエゾマイクロアクチュエータ
DE10227658B4 (de) * 2002-06-20 2012-03-08 Curamik Electronics Gmbh Metall-Keramik-Substrat für elektrische Schaltkreise -oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat
US7405093B2 (en) 2004-08-18 2008-07-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
JP2006286909A (ja) * 2005-03-31 2006-10-19 Ricoh Microelectronics Co Ltd 電子回路基板製造方法及びそのシステム
JP5648533B2 (ja) * 2011-03-01 2015-01-07 株式会社村田製作所 電子部品実装基板およびその製造方法
JP6056490B2 (ja) * 2013-01-15 2017-01-11 株式会社ソシオネクスト 半導体装置とその製造方法
US9355927B2 (en) * 2013-11-25 2016-05-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
US10692794B2 (en) 2016-01-14 2020-06-23 Mitsubishi Electric Corporation Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
KR102409913B1 (ko) * 2017-12-06 2022-06-16 삼성전자주식회사 솔더 리플로우 장치 및 이를 이용한 전자 장치의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773947A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Formation of hybrid ic module
JPS59208800A (ja) * 1983-05-12 1984-11-27 株式会社日立製作所 自動車用電子装置
JPS6269698A (ja) * 1985-09-24 1987-03-30 昭和電線電纜株式会社 電磁遅延線の製造方法
JPH0783929B2 (ja) * 1987-05-29 1995-09-13 株式会社富士通ゼネラル ハンダ付け方法
JPH05136565A (ja) * 1991-11-15 1993-06-01 Du Pont Japan Ltd 厚膜多層セラミツクス基板
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
JPH10224027A (ja) * 1997-02-04 1998-08-21 Denso Corp 半導体装置の製造方法
JP3173410B2 (ja) * 1997-03-14 2001-06-04 松下電器産業株式会社 パッケージ基板およびその製造方法
US5968670A (en) * 1997-08-12 1999-10-19 International Business Machines Corporation Enhanced ceramic ball grid array using in-situ solder stretch with spring
US6235996B1 (en) * 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
JP2000151086A (ja) * 1998-11-11 2000-05-30 Fujitsu Ltd プリント回路ユニット及びその製造方法
JP2001358452A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 電子部品の実装方法
JP3613167B2 (ja) * 2000-10-12 2005-01-26 株式会社村田製作所 パッド電極の接続状態の検査方法
US6455941B1 (en) * 2001-01-03 2002-09-24 Advanced Semiconductor Engineering, Inc. Chip scale package

Also Published As

Publication number Publication date
US6598779B2 (en) 2003-07-29
KR20020020963A (ko) 2002-03-16
EP1294217A4 (en) 2004-10-13
JP2001358452A (ja) 2001-12-26
WO2001097579A1 (fr) 2001-12-20
EP1294217A1 (en) 2003-03-19
US20020104877A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
KR970005526B1 (ko) 납땜 도금된 회로에 납땜 범프 상호 접속부를 형성하는 방법
US5641113A (en) Method for fabricating an electronic device having solder joints
US5730932A (en) Lead-free, tin-based multi-component solder alloys
US6300578B1 (en) Pad-on-via assembly technique
US5615827A (en) Flux composition and corresponding soldering method
KR20010112057A (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US20110095423A1 (en) Semiconductor device mounted structure and its manufacturing method
KR100493563B1 (ko) 전자 부품 실장 방법
KR19990013414A (ko) 피로 내성 강화를 위한 길다란 납-인듐-주석 제어된 붕괴형 칩접속기
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
JP4356581B2 (ja) 電子部品実装方法
EP1430532B1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
KR100899251B1 (ko) 실장 구조체
KR100982183B1 (ko) 납땜 실장 구조의 제조 방법
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
KR100488222B1 (ko) 실장 구조체의 제조 방법, 실장 구조체, 및 금속 마스크
JPH11163044A (ja) プリント配線板および電子部品実装方法
US6617195B1 (en) Method of reflowing organic packages using no-clean flux
JP2001244299A (ja) 配線基板及びその製造方法
JP3417281B2 (ja) バンプ付電子部品の実装方法
JP4326105B2 (ja) フリップチップ実装方法
JP3649116B2 (ja) 半田バンプの形成方法
JP2002111191A (ja) はんだ接合方法およびこれを用いた電子回路装置
JP3940647B2 (ja) 鉛フリーハンダを用いたハンダ付け方法、および実装基板の製造方法
EP1286577B1 (en) Method of fixing electronic part

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 14