KR100486719B1 - 액정표시장치및그제조방법 - Google Patents
액정표시장치및그제조방법 Download PDFInfo
- Publication number
- KR100486719B1 KR100486719B1 KR10-1998-0054621A KR19980054621A KR100486719B1 KR 100486719 B1 KR100486719 B1 KR 100486719B1 KR 19980054621 A KR19980054621 A KR 19980054621A KR 100486719 B1 KR100486719 B1 KR 100486719B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- pad
- electrode
- data
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 263
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 20
- 239000011241 protective layer Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract 3
- 239000012535 impurity Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 42
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 239000010409 thin film Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000723353 Chrysanthemum Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 절연기판 상에 형성된 게이트전극과, 상기 게이트전극을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층과, 상기 활성층 상에 형성된 소오스전극 및 드레인전극과, 상기 드레인전극에 연결된 화소전극과, 상기 화소전극을 포함하는 기판의 노출된 전면을 덮는 보호막을 포함하는 화소부와; 상기 절연기판 상에 상기 게이트전극에 연장되어 형성된 게이트패드와, 상기 게이트패드를 덮되, 상기 게이트절연막 형성물질로 형성된 제 1 절연막과, 상기 제 1 절연막 상에 상기 게이트패드에 중첩되어 형성된 제 1 멀티층과, 상기 게이트패드를 노출시키도록 상기 제 1 멀티층과 상기 제 1 절연막에 형성된 콘택홀과, 상기 노출된 게이트패드를 덮되, 상기 화소전극 형성물질로 형성된 게이트커버층과, 상기 게이트커버층의 일부를 노출시키는 게이트패드보호막을 포함하는 게이트패드부를 포함하며, 절연막을 식각하여 보호막을 형성하는 과정에서 제 2 절연막을 식각하는 식각가스에 의하여 그 하지층인 소오스/드레인 형성용 금속층, 불순물이 도핑된 반도체층, 반도체층 및 게이트절연막이 손상되는 것을 방지할 수 있다.
Description
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 화소전극 상에 보호막이 위치하는 구조의 박막트랜지스터 액정표시장치 및 그 제조방법에 관한 것이다.
도 1은 박막트랜지스터 액정표시장치의 통상적인 평면구조의 일예로, 하나의 화소영역과, 게이트패드부와 데이터패드부를 개략적으로 나타낸 것이다.
게이트라인(11L)과 데이터라인(12L)이 교차하여 매트릭스 형상의 화소어레이를 형성한다. 게이트라인(11L)의 끝단에는 게이트패드(11P)가 연결되어 게이트패드부(30)를 이루고 있고, 데이터라인(12L)의 끝단에는 데이터패드(12P)가 연결되어 데이터패드부(20)를 이루고 있다.
게이트라인(11L)과 데이터라인(12L)이 교차하는 부분에는 박막트랜지스터(10)가 형성되어 있다. 박막트랜지스터(10)는 화소전극(17)에 연결되어 화소전극(17)에 공급되는 전기적 신호를 온/오프하는 스위칭기능을 한다. 박막트랜지스터(10)는 게이트라인(11L)에 연결된 게이트전극(11G), 데이터라인(11L)에 연결된 소오스전극(11S), 소오스전극(11S)에 대응되는 드레인전극(11D) 및 이 전극들에 적절하게 중첩된 활성층(15)으로 구성된다. 화소전극(17)은 드레인전극(12D)에 연결되어 데이터라인(12L)을 통하여 전기적 신호를 받아들인다.
도 1이 보인 액정표시장치에서는 활성층(15)을 형성하는 반도체층이 활성층(15) 이외에 소오스전극, 드레인전극, 데이터라인 및 데이터패드로 구성되는 데이터배선과 동일 패턴으로 형성되어 있다. 또한, 화소전극(17)을 형성하는 투명도전층이 화소전극(17) 이외에 데이터배선과 동일 패턴으로 형성되어 있다.
게이트패드부(20)와 데이터패드부(30)의 상부층에는 게이트패드(11P)를 덮는 게이트패드커버층(17-1)과 데이터패드(12P)를 덮는 데이터패드커버층(17-2)이 형성되어 있다.
도 2a부터 도 2f는 종래 기술에 따른 액정표시장치의 제조공정을 나타낸 것으로, 평면도의 도 1의 절단선 I-I, II-II, III-III을 따라 박막트랜지스터, 게이트패드부, 데이터패드부를 각각 나타낸 것이다.
도 2a를 참조하면, 절연기판(200) 상에 게이트배선 형성용 금속층을 증착한 후, 사진식각하여 게이트전극(21G), 게이트전극(21G)에 연결된 게이트라인(도면 미표시), 게이트라인의 끝단에 연결되는 게이트패드(21P)를 포함하는 게이트배선을 형성한다.
이어서, 노출된 기판의 전면에 게이트절연막(22ℓ), 반도체층(23ℓ), 불순물이 도핑된 반도체층(24ℓ), 소오스와 드레인배선 형성용 금속층(25ℓ)을 연속적으로 증착한다.
도 2b를 참조하면, 노출된 소오스/드레인배선 형성용 금속층(25ℓ)을 사진식각하여 분리되지 않은 소오스와 드레인(25)과 이에 연결되는 데이터라인(도면미표시)과, 게이트패드를 노출시키기 위한 홀을 형성한다.
이어서, 식각된 소오스/드레인배선 형성용 금속층을 마스크로하여 그 하단의 도핑된 반도체층(24ℓ)과 반도체층(23ℓ)과 게이트절연막(22ℓ)을 식각한다. 그 결과, 화소부에는 반도체층이 식각되어 형성된 활성층(23)이 위치하게 되고, 게이트패드부에는 게이트패드(21P)를 노출시키는 콘택홀(C1)이 형성된다. 이 때, 게이트패드부와 데이터패드부에는 게이트절연막(22ℓ), 반도체층(23ℓ), 불순물이 도핑된 반도체층(24ℓ), 소오스와 드레인배선 형성용 금속층(25ℓ)이 잔류된다.
도 2c를 참조하면, 기판의 노출된 전면에 투명도전층(26ℓ)을 증착한다.
도 2d를 참조하면, 투명도전층(26ℓ)을 사진식각하여 화소부에는 각기 분리된 상층소오스전극(26S) 및 상층드레인전극(26D)을 포함하는 상층데이터라인(도면미표시)과 상층드레인전극(26D)에 연결되는 화소전극(26T)을 형성하고, 게이트패드부에는 콘택홀을 통하여 노출된 게이트패드(21P)를 덮는 게이트커버층(26-1)을 형성하고, 데이터패드부에는 데이터커버층(26-2)을 형성한다.
이어서, 식각된 투명도전층을 마스크로하여 그 하단의 소오스/드레인배선 형성용 금속층(25ℓ)과 불순물이 도핑된 반도체층(24ℓ)을 식각한다. 그 결과 화소부에서는 소오스전극(25S)과 드레인전극(25D)이 상층소오스전극(26S)과 상층드레인전극(26D)과 동일 패턴으로 분리되고, 데이타패드부에는 데이타패드(25P)가 형성된다. 이 과정에서, 게이트패드부와 데이터패드부에서는 반도체층(23ℓ)이 각각 노출된다.
미설명 도면부호 (25-1)(25-2)는 식각된 투명도전층을 마스크로하여 식각된 소오스/드레인배선 형성용 금속층을 나타내고, (24-1)(24-2)는 식각된 불순물이 도핑된 반도체층을 나타낸다.
도 2e를 참조하면, 노출된 기판의 전면에 절연막(27ℓ)을 증착한다.
도 2f를 참조하면, 절연막을 사진식각하여 화소부 전면을 덮는 보호막(27)을 형성하고, 게이트패드부와 데이터패드부에서의 절연막은 게이트커버층(26-1)과 데이터커버층(26-2)과 반도체층(23ℓ)이 모두 노출되도록 제거한다.
이어서, 게이트커버층(26-1)과 데이터커버층(26-2)을 마스크로하여 노출된 반도체층(23ℓ)을 식각한다. 이 때, 화소부는 보호막(27)에 의하여 식각작업에 대하여 블로킹된다.
게이트커버층(26-1)과 데이터커버층(26-2)을 마스크로하여 노출된 반도체층(23ℓ)을 식각한다. 도면부호 (23-1)(23-2)는 식각된 반도체층을 나타낸다.
게이트패드부는 절연기판(200) 상에 게이트패드(21P), 게이트절연막(22ℓ), 패턴식각된 반도체층(23-1), 불순물이 도핑된 반도체층(24-1) 및 소오스/드레인배선 형성용 금속층(25-1)으로 구성되는 제 1 멀티층(M1), 게이트패드(21P)에 연결된 게이트커버층(26-1)이 순차적으로 쌓인 층구조를 보여 준다.
데이타패드부는 절연기판(200) 상에 게이트절연막(22ℓ), 패턴식각된 반도체층(23-2)과 불순물이 도핑된 반도체층(24-2)으로 구성되는 제 2 멀티층(M2), 데이터패드(25P), 데이타커버층(26-2)이 순차적으로 쌓인 층구조를 보여 준다.
상기와 같은 종래 기술에서 보호막(27)을 형성하기 위한 절연막(27ℓ)을 식각하는 식각가스가 게이트패드부와 데이타패드부가 형성하는 층구조에 손상을 주는 문제가 발생한다.
도 3을 참조하면, 보호막(27)을 형성하기 위한 절연막(27ℓ)을 식각하는 식각가스가 게이트패드부에서는 게이트커버층(26-1)의 하단에 위치하는 제 1 멀티층(M1)인 소오스 및 드레인 배선 형성용 금속층(25-1), 불순물이 도핑된 반도체층(24-1) 및 반도체층(23-1)에 침투하여 각각의 층의 일부분을 식각하는 현상이 발생한다. 그 결과로, 제 1 멀티층(M1)의 에지부분에 숄더(shoulder) 형상이 나타나게 된다.
도 4를 참조하면, 보호막(27)을 형성하기 위한 절연막(27ℓ)을 식각하는 식각가스가 게이트패드부에서는 데이타커버층(26-2)의 하단에 위치하는 데이터패드(25P)와 제 2 멀티층(M2)인 불순물이 도핑된 반도체층(24-2)과 반도체층(23-2)에 침투하여 각각의 층의 일부분을 식각하는 현상이 발생한다. 그 결과로 데이터패드(25P)와 제 2 멀티층(M2)의 에지부분에 숄더(shoulder) 형상이 나타나게 된다. 이는 게이트패드부에서 나타나는 현상과 동일하다. 이와 같은 게이트패드부와 데이터패드부의 에지부분에서 형성되는 숄더(shoulder) 형상은 후속공정을 진행하는 동안에, 제작 중인 기판 상으로 떨어져 나가게 되어 작동이 불가능한 불량 액정표시장치를 생산하게 되는 문제점을 만든다.
본 발명은 상기 종래 기술에 따른 문제점을 해결하는 액정표시장치 및 그 제조방법을 제공하고자 한다.
본 발명은 보호막을 식각하는 과정에서 보호막 에천트에 의하여 게이트패드패턴 및 데이터패드패턴의 가장자리의 소오스/드레인 형성용 금속층, 불순물이 도핑된 반도체층, 반도체층 및 게이트절연막이 식각되는 것을 방지하기 위하여 게이트패드패턴 및 데이터패드패턴의 가장자리를 감싸는 게이트패드보호막 및 데이터패드보호막을 가지는 액정표시장치 및 그 제조방법을 제공하고자 한다.
이를 위한 본 발명은 절연기판 상에 형성된 게이트전극과, 상기 게이트전극을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층과, 상기 활성층 상에 형성된 소오스전극 및 드레인전극과, 상기 드레인전극에 연결된 화소전극과, 상기 화소전극을 포함하는 기판의 노출된 전면을 덮는 보호막을 포함하는 화소부와; 상기 절연기판 상에 상기 게이트전극에 연장되어 형성된 게이트패드와, 상기 게이트패드상 형성된 제 1 멀티층 패턴과, 상기 제 1 멀티층 패턴에 형성되어 상기 게이트패드를 노출시키는 콘택홀과, 상기 컨택홀을 통해 게이트패드와 연결되면서 제 1 멀티층 패턴의 상부와 접촉하는 게이트커버층과, 상기 컨택홀상의 게이트커버층을 노출시키면서 상기 제 1 멀티층 패턴과 게이트커버층이 이루는 패턴의 가장자리를 감싸는 게이트패드보호막을 포함하는 게이트패드부와, 상기 절연기판 상에 형성된 제 2 멀티층 패턴과, 상기 제 2 멀티층 패턴 상에 형성된 데이터커버층과, 상기 데이터커버층의 일부를 노출시키고 상기 제 2 멀티층 패턴 및 데이터커버층이 이루는 패턴의 가장자리를 감싸는 데이터패드보호막을 포함하는 데이터패드부를 포함하는 액정표시장치이다.
또한, 본 발명은 절연기판 상에 화소부, 게이트패드부 및 데이터패드부를 정의하는 단계와, 상기 절연기판 상에 게이트전극을 구비하는 게이트라인 및 상기 게이트라인의 일단과 연결되는 게이트패드를 형성하는 단계와, 상기 게이트라인 및 게이트패드를 포함한 기판의 노출된 전면을 덮는 게이트절연막, 반도체층, 도전층을 연속적으로 증착하는 단계와, 상기 도전층을 사진식각하여 활성층 영역과, 상기 게이트패드의 상부에 형성되는 컨택홀 영역을 정의하는 도전층패턴을 형성하는 단계와, 상기 도전층패턴을 마스크로하여 상기 활성층과 상기 게이트패드부를 노출시키는 컨택홀을 형성하는 단계와, 상기 활성층과 게이트패드를 노출시키는 컨택홀을 구비하는 기판의 전면에 투명도전층을 증착하는 단계와, 상기 투명도전층을 사진식각하여 상층소오스전극 및 상층드레인전극, 상기 상층드레인전극에 일체로 연결된 화소전극, 상기 노출된 게이트패드를 덮는 게이트커버층 및 데이터커버층을 형성하는 단계와, 상기 식각된 투명도전층을 마스크로하여 채널영역상부의 도전층을 재식각하여 소오스와 드레인전극을 형성하고, 상기 데이터커버층 하단에 데이터패드를 형성하는 단계와, 상기 노출된 기판의 전면에 제 2 절연막을 증착하는 단계와, 상기 제 2 절연막을 사진식각하여 활성층의 가장자리를 감싸고 상기 게이트커버층의 일부를 노출시키는 게이트패드보호막과 상기 데이터패드의 가장자리를 감싸고 데이터커버층의 일부를 노출시키는 데이터패드보호막을 형성하는 단계를 포함하는 액정표시장치 제조방법이다.
이하, 하기 실시예와 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
도 5a부터 도 5f는 본 발명의 실시예에 따른 박막트랜지스터 액정표시장치의 제조공정을 나타낸 것으로, 앞에서 보인 액정표시장치의 일반적인 평면도인 도 1의 절단선 I-I, II-II, III-III을 따라 박막트랜지스터, 게이트패드부, 데이터패드부를 각각 나타낸 것이다.
도 5a를 참조하면, 절연기판(500) 상에 게이트배선 형성용 제 1 도전층을 1500∼2500Å정도로 증착한 다음, 사진식각하여 게이트전극(51G), 게이트전극(51G)에 연결된 게이트라인(도면 미표시), 게이트라인의 끝단에 연결되는 게이트패드(51P)를 포함하는 게이트배선을 형성한다.
제 1 도전층은 Al, AlNd, Mo과 같은 통상의 금속도전층을 사용하여 형성할 수 있다.
이어서, 노출된 기판의 전면에 게이트절연막 형성용 제 1 절연막(52ℓ), 활성층 형성용 반도체층(53ℓ), 불순물이 도핑된 반도체층(54ℓ), 소오스/드레인 배선 형성용 제 2 도전층(55ℓ)을 연속적으로 증착한다.
제 1 절연막(52ℓ)은 실리콘 질화막 혹은, 실리콘 산화막을 3000∼4000Å정도로 증착하고, 반도체층(53ℓ)은 비정질 실리콘 혹은 다결정 실리콘을 1000∼2000Å정도로 증착하고, 제 2 도전층(55ℓ)은 1000∼1500Å정도로 증착하여 형성할 수 있다.
도 5b를 참조하면, 노출된 제 2 도전층(55ℓ)을 사진식각하여 분리되지 않은 소오스와 드레인전극(55) 및 이에 연결되는 데이터라인(도면미표시)과, 게이트패드(51P) 상부의 제 2 도전층(55ℓ) 부분을 제거한다. 이 과정에서 데이터패드부에 위치하는 제 2 도전층(55ℓ)을 잔류시킨다. 제 2 도전층(55ℓ)의 식각은 습식법으로 진행시킬 수 있다.
이어서, 사진식각된 제 2 도전층을 마스크로하여 그 하단에 위치하는 불순물이 도핑된 반도체층(54ℓ), 반도체층(53ℓ) 및 게이트절연막(52ℓ)을 적절한 식각가스를 사용하여 순차적으로 식각한다. 그 결과, 화소부에는 불순물이 도핑된 반도체층(54ℓ), 반도체층(53ℓ) 및 게이트절연막(52ℓ)이 소오스와 드레인전극(55) 및 이에 연결되는 데이터라인과 동일 형상으로 형성되고, 게이트패드부에는 게이트패드(51P)가 노출시키는 콘택홀(C1)이 형성된다. 게이트패드부에서는 게이트패드(51P) 상부에 위치하는 불순물이 도핑된 반도체층(54ℓ) 부분, 반도체층(53ℓ) 부분 및 게이트절연막(52ℓ) 부분이 순차적으로 제거되면서 게이트패드(51P)가 노출된다.
도 5c를 참조하면, 기판의 노출된 전면에 투명도전층(56ℓ)을 500∼1000Å정도로 증착한다. 투명도전층(56ℓ)은 ITO(Indium Tin Oxide), SnO
X 등과 같은 투명도전물질로 형성할 수 있다.
도 5d를 참조하면, 투명도전층(56ℓ)을 사진식각하여 화소부에는 투명도전물질로 이루어지되 각각 분리되는 상층소오스전극(56S)과 상층드레인전극(56D)을 포함하는 상층데이터라인(도면미표시)과 상층드레인전극(56D)에 일체로 연결되는 화소전극(56T)을 형성하고, 게이트패드부에는 노출된 게이트패드(51P)를 덮는 게이트커버층(56-1)을 형성하고, 데이터패드부에는 데이터커버층(56-2)을 형성한다. 이 때, 투명도전층(56ℓ)의 식각은 건식법으로 진행시킬 수 있다.
이어서, 사진식각된 투명도전층을 마스크로하여 그 하단의 분리되지 않은 소오스 및 드레인 전극(55)과 불순물이 도핑된 반도체층(56)을 순차적으로 식각한다. 그 결과, 소오스전극(55S)과 드레인전극(55D)이 분리되어 형성되고, 소오스전극(55S)과 드레인전극(55D)의 하단에에는 오믹콘택층(54S)(54S)이 형성된다.
또한, 게이트패드부와 데이터패드부에서는 소오스와 드레인 형성용 도전층(55ℓ -1)과 불순물이 도핑된 반도체층(54ℓ -1)이 상기 게이트커버층(56-1) 및 데이터커버층(56-2)과 동일형상으로 패터닝된다. 이 때, 게이트패드부와 데이터패드부에서는 반도체층(53ℓ)이 노출된다.
도면부호 (55-1)는 게이트패드부에서 패턴식각된 소오스와 드레인 형성용 도전층을 나타내고, 55P는 데이타패드부에 위치하는 데이타패드를 나타낸다. 또한, 도면부호 (54-1)(54-2)는 게이트패드부와 데이타패드부에 각각 위치하는 불순물이 도핑된 반도체층을 나타낸다.
도 5e를 참조하면, 노출된 기판의 전면에 보호막 형성용 제 2 절연막(57ℓ)을 2000∼3000Å정도로 증착한다. 제 2 절연막(57ℓ)은 실리콘 질화막 혹은, 실리콘 산화막＼실리콘 질화막의 이중층으로 형성할 수 있다.
도 5f를 참조하면, 적절한 식각가스를 사용하여 제 2 절연막(57ℓ)을 사진식각하여 화소부에는 화소부 전면을 덮는 보호막(57)을 형성하고, 게이트패드부에는 상기 불순물 반도체층, 도전층 및 게이트커버층의 적층으로 구성되는 게이트패드패턴의 가장자리를 감싸고, 게이트커버층(56-1)의 일부,특히 게이트패드 상방을 노출시키는 게이트패드보호막(57-1)과, 데이터패드부에는 상기 불순물 반도체층과, 도전층과 데이터커버층의 적층으로 구성되는 데이터패드 패턴의 가장자리를 감싸고 데이터패드의 일부를 노출시키는 데이타패드보호막(57-2)을 각각 형성한다.
상술한 공정에 의하여 마련되는 구조는 각각의 패드보호막(57-1)(57-2)이 게이트커버층(56-1)과 데이터패드층(56-2)의 하단에 위치하는 소오스/드레인 배선 형성용 도전층(55-1)(55-2) 및 불순물이 도핑된 반도체층(54-1)(54-2)을 덮고 있다. 따라서, 제 2 절연막(57ℓ)을 사진식각하는 과정에서 제 2 절연막(52ℓ)을 식각하는 식각가스가 게이트커버층(56-1)과 데이터커버층(56-2)의 하단에 위치하는 각층들에 침투하는 것을 근본적으로 막을 수 있어서, 종래 기술에서와 같은 에지부분에서의 숄더형상의 형성을 막을 수 있다. 특히, 상기 게이트패드 패턴 및 데이터패드 패턴의 측벽의 도전층, 반도체층 등이 제 2 절연막의 식각가스에 노출되어 데미지를 받게 되는데, 본 발명의 패드보호막에 의해 상기 데이지를 방지하여 숄더형상을 방지할 수 있다.
그 다음, 각각의 패드보호막(57-1)(57-2)을 마스크로하여 그 하단의 반도체층(53ℓ)의 노출된 부분을 식각하여 도면에 보인 바와 같이, 게이트패드부 및 데이터패드부의 단면구조를 마련한다.
도면부호 (53-1)(53-2)는 게이트패드부와 데이타패드부에 각각 위치하는 패턴식각된 반도체층을 나타낸다.
미설명 도면부호(M1)는 게이트커버층(56-1)의 하단에 위치하는 소오스 및 드레인 배선 형성용 도전층(55-1), 불순물이 도핑된 반도체층(54-1) 및 반도체층(53-1)으로 구성되는 제 1 멀티층을 나타내며, 미설명 도면부호(M2)는 데이타패드(55P)의 하단에 위치하는 불순물이 도핑된 반도체층(54-2) 및 반도체층(53-2)으로 구성되는 제 2 멀티층을 나타낸다.
상술한 바와 같이, 본 발명은 절연막을 식각하여 보호막을 형성하는 과정에서 제 2 절연막을 식각하는 식각가스에 의하여 그 하지층인 소오스/드레인 형성용 금속층, 불순물이 도핑된 반도체층, 반도체층 및 게이트절연막이 손상되는 것을 방지할 수 있다. 특히, 게이트 패드 패턴 및 데이터패드 패턴의 측면에 노출되는 반도체층 및 금속층의 식각을 방지하여 숄더 형성을 제거할 수 있다. 따라서, 액정표시장치의 불량 제작율을 낮출수 있어서, 생산수율을 향상시킬 수 있다.
도 1은 액정표시장치의 개략적인 평면도
도 2a부터 도 2f는 종래 기술에 의한 액정표시장치의 제조공정도
도 3은 종래 기술에 의하여 제조된 액정표시장치에서의 게이트 패드부의 단면
도 4는 종래 기술에 의하여 제조된 액정표시장치에서의 데이터 패드부의 단면
도 5a부터 도 5f는 본 발명의 실시예에 따른 액정표시장치의 제조공정도
Claims (8)
- 절연기판 상에 형성된 게이트전극과, 상기 게이트전극을 덮는 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층과, 상기 활성층 상에 형성된 소오스전극 및 드레인전극과, 상기 드레인전극에 연결된 화소전극과, 상기 화소전극을 포함하는 기판의 노출된 전면을 덮는 보호막을 포함하는 화소부와;상기 절연기판 상에 상기 게이트전극에서 연장되어 형성된 게이트패드와, 상기 게이트패드상에 형성된 제 1 멀티층 패턴과, 상기 제 1 멀티층 패턴에 형성되어 상기 게이트패드를 노출시키는 콘택홀과, 상기 컨택홀을 통해 게이트패드와 연결되면서 제 1 멀티층 패턴의 상부와 접촉하는 게이트커버층과, 상기 컨택홀상의 게이트커버층을 노출시키면서 상기 제 1 멀티층 패턴과 게이트커버층이 이루는 패턴의 가장자리를 감싸는 게이트패드보호막을 포함하는 게이트패드부와;상기 절연기판 상에 형성된 제 2 멀티층 패턴과, 상기 제 2 멀티층 패턴 상에 형성된 데이터커버층과, 상기 데이터커버층의 일부를 노출시키고 상기 제 2 멀티층 패턴 및 데이터커버층이 이루는 패턴의 가장자리를 감싸는 데이터패드보호막을 포함하는 데이터패드부를 포함하는 액정표시장치.
- 청구항 1에 있어서,상기 제 1 멀티층패턴은 상기 게이트절연막과 상기 활성층을 구성하는 반도체층과 상기 소스 및 드레인 전극을 형성하는 도전층을 포함하는 복층이며, 상기 제 2 멀티층 패턴은 상기 게이트절연층과 상기 활성층을 구성하는 반도체층과 상기 소스 및 드레인전극을 형성하는 도전층으로 형성되는 데이터패드를 포함하는 복층인 것을 특징으로 하는 액정표시장치.
- 청구항 1에 있어서,상기 소오스전극과 드레인전극은 이중층으로 형성되되, 제 2 층은 투명도전층으로 형성되고, 상기 화소전극이 상기 드레인전극의 제 2 층에 일체로 연결되는 액정표시장치.
- 청구항 2에 있어서,상기 제 1 멀티층과 상기 제 2 멀티층은 동일 층구조를 가지되, 상기 반도체층은 진성반도체층과 불순물반도체층으로 구성되며 상기 도전층과 데이터패드는 동일물질인 것을 특징으로 하는 액정표시장치.
- 청구항 2에 있어서,상기 게이트커버층은 상기 도전층과 연결되며 상기 데이터커버층은 상기 데이터패드와 연결되는 것을 특징으로 하는 액정표시장치.
- 절연기판 상에 화소부, 게이트패드부 및 데이터패드부를 정의하는 단계와,상기 절연기판 상에 게이트전극을 구비하는 게이트라인 및 상기 게이트라인의 일단과 연결되는 게이트패드를 형성하는 단계와,상기 게이트라인 및 게이트패드를 포함한 기판의 노출된 전면을 덮는 게이트절연막, 반도체층, 도전층을 연속적으로 증착하는 단계와,상기 도전층을 사진식각하여 활성층영역과 상기 게이트패드의 상부에 형성되는 컨택홀 영역을 정의하는 도전층패턴을 형성하는 단계와,상기 도전층패턴을 마스크로하여 상기 활성층과 상기 게이트패드부 노출시키는 컨택홀을 형성하는 단계와,상기 활성층과 게이트패드를 노출시키는 컨택홀을 구비하는 기판의 전면에 투명도전층을 증착하는 단계와,상기 투명도전층을 사진식각하여 상층소오스전극 및 상층드레인전극, 상기 상층드레인전극에 일체로 연결된 화소전극, 상기 노출된 게이트패드를 덮는 게이트커버층 및 데이터커버층을 형성하는 단계와,상기 식각된 투명도전층을 마스크로하여 채널영역상부의 도전층을 재식각하여 소오스와 드레인전극을 형성하고, 상기 데이터커버층 하단에 데이터패드를 형성하는 단계와,상기 노출된 기판의 전면에 제 2 절연막을 증착하는 단계와,상기 제 2 절연막을 사진식각하여 게이트패드패턴의 가장자리를 감싸고 상기 게이트커버층의 일부를 노출시키는 게이트패드보호막과 상기 데이터패드의 가장자리를 감싸고 데이터커버층의 일부를 노출시키는 데이터패드보호막을 형성하는 단계를 포함하는 액정표시장치 제조방법.
- 청구항 6에 있어서,상기 반도체층을 형성하는 단계는 진성반도체층을 형성하는 단계와 불순물이 도핑된 반도체층을 증착하는 단계를 포함하며,상기 도전층패턴을 활성층과 컨택홀을 형성하는 단계는 상기 도전층패턴을 마스트로 하여 상기 반도체층을 식각하는 단계와, 상기 제 1 절연층을 식각하는 단계를 포함하는 액정표시장치 제조방법.
- 청구항 7에 있어서,상기 게이트패드보호막 및 상기 데이터패드보호막 형성단계는 상기 액티브영역의 가장자리 단차를 감싸고 게이트패드 및 데이터패드를 노출시키도록 상기 제 2 절연층을 식각하는 단계, 상기 제 2 절연층의 아래의 진성반도체층을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0054621A KR100486719B1 (ko) | 1998-12-12 | 1998-12-12 | 액정표시장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0054621A KR100486719B1 (ko) | 1998-12-12 | 1998-12-12 | 액정표시장치및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039313A KR20000039313A (ko) | 2000-07-05 |
| KR100486719B1 true KR100486719B1 (ko) | 2005-08-17 |
Family
ID=19562534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0054621A KR100486719B1 (ko) | 1998-12-12 | 1998-12-12 | 액정표시장치및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100486719B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100769161B1 (ko) * | 2001-03-05 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100799464B1 (ko) * | 2001-03-21 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100897487B1 (ko) * | 2001-06-05 | 2009-05-14 | 엘지디스플레이 주식회사 | 액정표시소자의 어레이 기판 및 그 제조방법 |
| KR100900403B1 (ko) * | 2002-12-27 | 2009-06-02 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| US6897099B2 (en) | 2002-07-23 | 2005-05-24 | Lg. Philips Lcd Co., Ltd. | Method for fabricating liquid crystal display panel |
| KR100705620B1 (ko) * | 2003-08-02 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
| KR101232062B1 (ko) * | 2007-01-12 | 2013-02-12 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960024610A (ko) * | 1994-12-30 | 1996-07-20 | 구자홍 | 액정표시장치의 제조방법 |
| KR970030921A (ko) * | 1995-11-20 | 1997-06-26 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR980005632A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 액정표시소자용 박막 트랜지스터의 제조방법 |
| JPH1096937A (ja) * | 1996-09-24 | 1998-04-14 | Canon Inc | 液晶素子及びその製造方法 |
| KR19980075921A (ko) * | 1997-04-03 | 1998-11-16 | 구자홍 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR20000001758A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
-
1998
- 1998-12-12 KR KR10-1998-0054621A patent/KR100486719B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960024610A (ko) * | 1994-12-30 | 1996-07-20 | 구자홍 | 액정표시장치의 제조방법 |
| KR970030921A (ko) * | 1995-11-20 | 1997-06-26 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| KR980005632A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 액정표시소자용 박막 트랜지스터의 제조방법 |
| JPH1096937A (ja) * | 1996-09-24 | 1998-04-14 | Canon Inc | 液晶素子及びその製造方法 |
| KR19980075921A (ko) * | 1997-04-03 | 1998-11-16 | 구자홍 | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| KR20000001758A (ko) * | 1998-06-13 | 2000-01-15 | 구본준, 론 위라하디락사 | 액정표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000039313A (ko) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204071B1 (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
| US7355206B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR100908557B1 (ko) | 산화 아연을 포함하는 채널을 갖는 박막 트랜지스터와 그제조 방법 | |
| KR100690517B1 (ko) | 액정 표시 장치의 제조 방법 | |
| US6956626B2 (en) | Thin film transistor liquid crystal display structure | |
| JP4368016B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| KR100269521B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPH1062819A (ja) | 液晶表示装置及びその製造方法 | |
| KR20140074479A (ko) | 표시 기판의 제조 방법 | |
| CN101206361A (zh) | 液晶显示器件及其制造方法 | |
| KR100486719B1 (ko) | 액정표시장치및그제조방법 | |
| US5990999A (en) | Liquid crystal display with a protection layer formed by the layer used to form the pixel electrode | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| KR101458897B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR19990075407A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101998124B1 (ko) | 어레이 기판 및 그 제조방법 | |
| KR100209622B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20060120300A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20090009697A (ko) | 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법 | |
| KR20160100035A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100686236B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100870019B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20090129824A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070069388A (ko) | 액정표시장치용 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 13 |
|
| EXPY | Expiration of term |