KR100705620B1 - 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 - Google Patents
어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR100705620B1 KR100705620B1 KR1020030053618A KR20030053618A KR100705620B1 KR 100705620 B1 KR100705620 B1 KR 100705620B1 KR 1020030053618 A KR1020030053618 A KR 1020030053618A KR 20030053618 A KR20030053618 A KR 20030053618A KR 100705620 B1 KR100705620 B1 KR 100705620B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- gate wiring
- display area
- screen display
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법을 개시하며, 개시된 본 발명의 어레이 패널 보호용 박막트랜지스터 제조방법은, 화면표시영역과 외곽부를 포함하는 액정표시장치의 외곽부에 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 형성되어 공정시 발생되는 정전기를 어레이 패널 전체로 빠르게 퍼뜨려 등전위가 되도록 해서 배선들이 단락되는 것을 방지하고 공정 후에 화면표시영역의 배선과 전기적으로 분리하는 어레이 패널 보호용 박막트랜지스터 제조방법에 있어서, 투명성 절연기판 상의 상기 화면표시영역에 제 1 게이트 배선을 형성할 때 상기 외곽부에 제 2 게이트 배선을 형성하는 단계; 상기 투명성 절연기판 상의 상기 외곽부에 형성된 제 2 게이트 배선의 일부분을 쉐도우마스크로 차단한후 노출된 제 2 게이트 배선 부분을 포함하여 투명성 절연기판 상에 게이트절연막과 활성층을 순차적으로 형성하는 단계; 및 상기 쉐도우마스크를 제거하고 상기 활성층 상의 상기 제 1 게이트 배선과 대응하는 부분에 제 1 소오스 및 드레인 금속층을 형성함과 동시에 상기 활성층 상의 상기 제 2 게이트 배선과 대응하는 부분 양측에 일정 간격 이격되며 일측이 상기 제 2 게이트 배선의 노출된 부분과 접촉되어 전기적으로 연결되는 제 2 소오스 및 드레인 금속층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
Description
도 1은 종래기술의 일실시예에 따른 액정표시장치에 있어서, PDI 테스트 배선도를 나타낸 도면,
도 2는 종래기술에 따른 다른 실시예에 따른 액정표시장치에 있어서, 정전기 로부터 어레이 패널 보호를 위한 PDI 테스트 배선도,
도 3은 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조에 있어서, 도 2의 "A"지역의 단방향 TFT의 단면도,
도 4a 내지 도 4d는 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 제조 방법을 설명하기 위한 공정단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
31 : 투명성 절연기판 33 : 게이트 배선
35 : 쉐도우마스크 37 : 게이트 절연막
39 : 활성층 41a : 소오스
41b : 드레인
본 발명은 액정표시장치의 박막트랜지스터 제조방법에 관한 것으로서, 보다 상세하게는 종래의 TFT와 달리 소오스/드레인 공정 후 단방향 TFT가 완성되므로 인해 소오스/드레인 공정 이후 정전기 발생시 정전기가 어레이 패널전체에 퍼져 정전기로부터 어레이 패널을 효과적으로 보호할 수 있는 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법에 관한 것이다.
종래기술에 따른 액정표시장치는, 도 1에 도시된 바와 같이, TFT 어레이의 배선을 테스트하기 위한 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)에 게이트 배선의 홀수 번째 라인(11a)과, 게이트 배선의 짝수 번째 라인(13a), 데이터배선의 홀수 번째 라인(15a), 데이터라인의 짝수 번째 라인(17a), 공통라인(common line)(19a)이 각각 연결되어 배선되어 있다. 상기에서 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)는 액정표시장치의 화면표시영역의 외곽부에 형성되고, 이 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)의 각각에 연결된 라인(11a), (13a), (15a), (17a) 및 (19a)은 화면표시영역 내에 형성된다.
여기서, PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)에 특정한 신호를 인가하게 되면 이 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)의 각각에 연결된 라인(11a), (13a), (15a), (17a) 및 (19a)이 단선 되어 있는 상태이므로 신호를 인가하지 않은 배선에서의 신호는 검출되지 않는다.
그러나, 공정 중에 발생되는 여러 가지 이유로 라인이 단락(short)되면 신호를 인가하지 않은 배선에서 신호가 검출되고 어레이기판의 불량을 감지할 수 있다.
또한, 공정 중에 발생되는 정전기로부터 어레이 패널을 보호하는 가장 이상적인 방법은 기판 상의 배선 전체를 전기적으로 연결하여 수백 전압(V)의 정전기가 발생되면 전기적으로 연결된 배선을 통해 어레이 패널 전체로 빠르게 퍼져 어레이 패널 전체를 등전위(모든 패널의 전압이 같은 상태)가 되도록 하는 것이다. 그리고, PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)를 통한 테스트가 완료되면 기판 상의 배선 전체를 전기적으로 분리한다.
종래기술에 따른 액정표시장치는, 도 1에 도시된 바와 같이, TFT 어레이의 배선을 테스트하기 위한 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)에 게이트 배선의 홀수 번째 라인(11a)과, 게이트 배선의 짝수 번째 라인(13a), 데이터배선의 홀수 번째 라인(15a), 데이터라인의 짝수 번째 라인(17a), 공통라인(common line)(19a)이 각각 연결되어 배선되어 있다. 상기에서 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)는 액정표시장치의 화면표시영역의 외곽부에 형성되고, 이 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)의 각각에 연결된 라인(11a), (13a), (15a), (17a) 및 (19a)은 화면표시영역 내에 형성된다.
여기서, PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)에 특정한 신호를 인가하게 되면 이 PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)의 각각에 연결된 라인(11a), (13a), (15a), (17a) 및 (19a)이 단선 되어 있는 상태이므로 신호를 인가하지 않은 배선에서의 신호는 검출되지 않는다.
그러나, 공정 중에 발생되는 여러 가지 이유로 라인이 단락(short)되면 신호를 인가하지 않은 배선에서 신호가 검출되고 어레이기판의 불량을 감지할 수 있다.
또한, 공정 중에 발생되는 정전기로부터 어레이 패널을 보호하는 가장 이상적인 방법은 기판 상의 배선 전체를 전기적으로 연결하여 수백 전압(V)의 정전기가 발생되면 전기적으로 연결된 배선을 통해 어레이 패널 전체로 빠르게 퍼져 어레이 패널 전체를 등전위(모든 패널의 전압이 같은 상태)가 되도록 하는 것이다. 그리고, PDI 테스트 패드(test pad)(11), (13), (15), (17) 및 (19)를 통한 테스트가 완료되면 기판 상의 배선 전체를 전기적으로 분리한다.
삭제
삭제
삭제
삭제
도 1에서 살펴 보면, 공정 중 발생될 수 있는 수백 전압(V)의 정전기가 각각의 단선된 배선으로만 퍼져 나가게 된다.
이러한 도 1에서의 보완책으로, 도 2에서와 같이, 각각 단선되어 있는 5개의 라인을 TFT로 묶어 준다.
도 2에 도시된 바와 같이, TFT는 전체 배선을 전기적으로 연결하면서 테스트시에 고저항(수 MΩ)의 역할을 한다. 상기에서 고저항을 갖는 TFT는 정전기 발생시 스위치 역할을 하여 발생된 정전기가 모든 패널에 등전위를 이루면서 퍼지게 할 뿐 아니라 V=IR(V는 전압, I는 전류, R은 저항)에 의해 흐르는 전류(I)의 양을 감소시켜 쇼트의 위험을 감소시킨다.
그러나, 도 2에서의 문제점을 살펴 보면, 고저항과 스위치의 역할을 하는 TFT의 동작은 5마스크 공정이 끝난 후 작동이 되므로 5마스크 이전 공정에서 발생되는 정전기 역시 각각의 라인 즉, 게이트 배선의 홀수 번째 라인(11a), 게이트 배선의 짝수 번째 라인(13a), 데이터배선의 홀수 번째 라인(15a), 데이터라인의 짝수 번째 라인(17a) 및 공통라인(19)으로 퍼져 나가게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 종래의 TFT와 달리 소오스/드레인 공정 후 단방향 TFT가 완성되므로 인해 소오스/드레인 공정 이후 정전기 발생시 정전기가 어레이 패널 전체에 퍼져 정전기로부터 어레이 패널을 효과적으로 보호할 수 있는 어레이 패널 보호용 박막 트랜지스터 구조 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 화면표시영역과 외곽부를 포함하는 액정표시장치의 외곽부에, 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 형성되어 공정시 발생되는 정전기를 어레이 패널 전체로 빠르게 퍼뜨려 등전위가 되도록 해서 배선들이 단락되는 것을 방지하고 공정 후에 화면표시영역의 배선과 전기적으로 분리하는 어레이 패널 보호용 박막트랜지스터 구조에 있어서, 상기 화면표시영역과 외곽부를 포함하는 투명성 절연기판; 상기 투명성 절연기판 상의 상기 외곽부에 상기 화면표시영역의 제 1 게이트 배선과 연결되게 형성된 제 2 게이트 배선; 상기 제 2 게이트 배선의 일부분이 노출되도록 상기 투명성 절연기판 상에 형성된 게이트 절연막과 활성층; 상기 제 2 게이트 배선과 대응하는 활성층 상에 일정 간격 이격되게 형성되는 소오스 및 드레인을 포함하되, 상기 드레인이 제 2 게이트 배선의 노출된 부분과 접촉되어 전기적으로 연결되게 형성되어 정전기에 의한 전압이 상기 드레인과 제 2 게이트 배선에 동시에 인가되는 것을 특징으로 하는 어레이 패널 보호용 박막트랜지스터 구조를 제공한다.
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 화면표시영역과 외곽부를 포함하는 액정표시장치의 외곽부에 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 형성되어 공정시 발생되는 정전기를 어레이 패널 전체로 빠르게 퍼뜨려 등전위가 되도록 해서 배선들이 단락되는 것을 방지하고 공정 후에 화면표시영역의 배선과 전기적으로 분리하는 어레이 패널 보호용 박막트랜지스터 제조방법에 있어서, 투명성 절연기판 상의 상기 화면표시영역에 제 1 게이트 배선을 형성할 때 상기 외곽부에 제 2 게이트 배선을 형성하는 단계; 상기 투명성 절연기판 상의 상기 외곽부에 형성된 제 2 게이트 배선의 일부분을 쉐도우마스크로 차단한후 노출된 제 2 게이트 배선 부분을 포함하여 투명성 절연기판 상에 게이트절연막과 활성층을 순차적으로 형성하는 단계; 및 상기 쉐도우마스크를 제거하고 상기 활성층 상의 상기 제 1 게이트 배선과 대응하는 부분에 제 1 소오스 및 드레인 금속층을 형성함과 동시에 상기 활성층 상의 상기 제 2 게이트 배선과 대응하는 부분 양측에 일정 간격 이격되며 일측이 상기 제 2 게이트 배선의 노출된 부분과 접촉되어 전기적으로 연결되는 제 2 소오스 및 드레인 금속층을 형성하는 단계;를 포함하는 것을 특징으로 하는 어레이 패널 보호용 박막 트랜지스터 제조방법을 제공한다.
(실시예)
또한, 상기와 같은 목적을 달성하기 위하여, 본 발명은, 화면표시영역과 외곽부를 포함하는 액정표시장치의 외곽부에 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 형성되어 공정시 발생되는 정전기를 어레이 패널 전체로 빠르게 퍼뜨려 등전위가 되도록 해서 배선들이 단락되는 것을 방지하고 공정 후에 화면표시영역의 배선과 전기적으로 분리하는 어레이 패널 보호용 박막트랜지스터 제조방법에 있어서, 투명성 절연기판 상의 상기 화면표시영역에 제 1 게이트 배선을 형성할 때 상기 외곽부에 제 2 게이트 배선을 형성하는 단계; 상기 투명성 절연기판 상의 상기 외곽부에 형성된 제 2 게이트 배선의 일부분을 쉐도우마스크로 차단한후 노출된 제 2 게이트 배선 부분을 포함하여 투명성 절연기판 상에 게이트절연막과 활성층을 순차적으로 형성하는 단계; 및 상기 쉐도우마스크를 제거하고 상기 활성층 상의 상기 제 1 게이트 배선과 대응하는 부분에 제 1 소오스 및 드레인 금속층을 형성함과 동시에 상기 활성층 상의 상기 제 2 게이트 배선과 대응하는 부분 양측에 일정 간격 이격되며 일측이 상기 제 2 게이트 배선의 노출된 부분과 접촉되어 전기적으로 연결되는 제 2 소오스 및 드레인 금속층을 형성하는 단계;를 포함하는 것을 특징으로 하는 어레이 패널 보호용 박막 트랜지스터 제조방법을 제공한다.
(실시예)
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조에 있어서, 도 2의 "A"지역의 단방향 TFT의 단면도이다.
본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조는, 도 3에 도시된 바와 같이, 화면표시영역과 외곽부를 갖는 투명성 절연기판(31)의 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 상기 외곽부 상에 형성된다. 상기에서 어레이 패널 보호용 박막트랜지스터는 절연기판(31) 상에 게이트 배선(33)이 형성되어 있고, 상기 게이트 배선(33)의 일부분을 포함한 투명성 절연기판(31)상에 게이트 절연막(37)과 활성층(39)이 형성되어 있다.
또한, 상기 게이트 절연막(37)과 활성층(39)을 포함한 전체 구조의 상면에 소오스/드레인(41a)(41b)이 형성되어 있다. 여기서, 상기 드레인(41b)은 상기 게이트 배선(33)과 전기적으로 연결되어 있다.
따라서, 어레이 패널 보호용 박막트랜지스터는 게이트 배선(33)이 드레인(41b)과 전기적으로 연결되어 있으므로 정전기에 의한 전압이 드레인(41b)에 인가되면 이 전압이 게이트 배선(33)에도 인가된다. 이에, 게이트 배선(33), 즉, 게이트는 '온(ON)' 상태가 되어 드레인(41b)에 인가되는 전압이 소오스로 전달된다.
도 3은 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조에 있어서, 도 2의 "A"지역의 단방향 TFT의 단면도이다.
본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조는, 도 3에 도시된 바와 같이, 화면표시영역과 외곽부를 갖는 투명성 절연기판(31)의 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 상기 외곽부 상에 형성된다. 상기에서 어레이 패널 보호용 박막트랜지스터는 절연기판(31) 상에 게이트 배선(33)이 형성되어 있고, 상기 게이트 배선(33)의 일부분을 포함한 투명성 절연기판(31)상에 게이트 절연막(37)과 활성층(39)이 형성되어 있다.
또한, 상기 게이트 절연막(37)과 활성층(39)을 포함한 전체 구조의 상면에 소오스/드레인(41a)(41b)이 형성되어 있다. 여기서, 상기 드레인(41b)은 상기 게이트 배선(33)과 전기적으로 연결되어 있다.
따라서, 어레이 패널 보호용 박막트랜지스터는 게이트 배선(33)이 드레인(41b)과 전기적으로 연결되어 있으므로 정전기에 의한 전압이 드레인(41b)에 인가되면 이 전압이 게이트 배선(33)에도 인가된다. 이에, 게이트 배선(33), 즉, 게이트는 '온(ON)' 상태가 되어 드레인(41b)에 인가되는 전압이 소오스로 전달된다.
삭제
삭제
삭제
이러한 구조로 이루어진 어레이 패널 보호용 박막트랜지스터 구조의 제조방법에 대해 도 4a 내지 도 4f를 참조하여 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 제조 방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 어레이 패널 보호용 박막트랜지스터는 화면표시영역과 외곽부를 포함하는 투명성 절연기판(31)상의 화면표시영역의 액정층을 스위칭하는 박막트랜지스터와 동시에 형성한다.
도 4a에 도시된 바와 같이, 투명성 절연기판(31)상 게이트금속층(미도시)을 증착한 후 게이트 마스크(미도시)를 이용하여 상기 게이트금속층(미도시)를 선택적으로 패터닝하여 게이트 배선(33)을 형성한다.
그 다음, 도 4b에 도시된 바와 같이, 상기 게이트 마스크(미도시)를 제거한 후 쉐도우마스크(shadow mask; 35)를, 도 2의 "A" 지역에서 다층이 증착되지 않도록, 상기 게이트 배선(33)의 일정 부분을 가려 준다. 또한, 이 과정은 새로운 마스크 공정 을 추가시키는 것이 아니라 다층이 증착 공정에서 "A"지역을 가려준 것이다.
이어서, 도 4c에 도시된 바와 같이, 상기 쉐도우마스크(35)가 있는 상태에서 다층 증착공정에 의해 게이트 절연막(37)과 활성층(39)을 순차적으로 증착한다. 이때, 상기 쉐도우마스크(35)에 의해 차단된 부분상에는 증착되지 않게 된다.
그 다음, 도 4d에 도시된 바와 같이, 상기 쉐도우마스크(35)을 제거한 상태에서 상기 활성층(39)과 게이트 절연막(37)을 포함한 전체 구조의 상면에 소오스/드레인용 금속층(미도시)을 형성한 후, 이를 소오스/드레인용 마스크(미도시)를 이용하여 선택적으로 패터닝하여 소오스(41a)/드레인(41b)을 형성한다. 이때, 상기 드레인(41b)은 상기 게이트 배선(33)과 전기적으로 접촉하게 된다. 또한, 도 2에서의 "A" 지역은 절연막의 역할을 하는 공정이 생략되어진 것이므로, 도 3에서와 같이, 게이트 배선(33)과 드레인(41b)가 직접 접속되어 있다.
이러한 과정을 통해 소오스/드레인 공정 이후에 저항과 스위치 역할을 하는 단방향 TFT를 완성할 수 있다.
도 4a 내지 도 4d는 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 제조 방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 어레이 패널 보호용 박막트랜지스터는 화면표시영역과 외곽부를 포함하는 투명성 절연기판(31)상의 화면표시영역의 액정층을 스위칭하는 박막트랜지스터와 동시에 형성한다.
도 4a에 도시된 바와 같이, 투명성 절연기판(31)상 게이트금속층(미도시)을 증착한 후 게이트 마스크(미도시)를 이용하여 상기 게이트금속층(미도시)를 선택적으로 패터닝하여 게이트 배선(33)을 형성한다.
그 다음, 도 4b에 도시된 바와 같이, 상기 게이트 마스크(미도시)를 제거한 후 쉐도우마스크(shadow mask; 35)를, 도 2의 "A" 지역에서 다층이 증착되지 않도록, 상기 게이트 배선(33)의 일정 부분을 가려 준다. 또한, 이 과정은 새로운 마스크 공정 을 추가시키는 것이 아니라 다층이 증착 공정에서 "A"지역을 가려준 것이다.
이어서, 도 4c에 도시된 바와 같이, 상기 쉐도우마스크(35)가 있는 상태에서 다층 증착공정에 의해 게이트 절연막(37)과 활성층(39)을 순차적으로 증착한다. 이때, 상기 쉐도우마스크(35)에 의해 차단된 부분상에는 증착되지 않게 된다.
그 다음, 도 4d에 도시된 바와 같이, 상기 쉐도우마스크(35)을 제거한 상태에서 상기 활성층(39)과 게이트 절연막(37)을 포함한 전체 구조의 상면에 소오스/드레인용 금속층(미도시)을 형성한 후, 이를 소오스/드레인용 마스크(미도시)를 이용하여 선택적으로 패터닝하여 소오스(41a)/드레인(41b)을 형성한다. 이때, 상기 드레인(41b)은 상기 게이트 배선(33)과 전기적으로 접촉하게 된다. 또한, 도 2에서의 "A" 지역은 절연막의 역할을 하는 공정이 생략되어진 것이므로, 도 3에서와 같이, 게이트 배선(33)과 드레인(41b)가 직접 접속되어 있다.
이러한 과정을 통해 소오스/드레인 공정 이후에 저항과 스위치 역할을 하는 단방향 TFT를 완성할 수 있다.
삭제
삭제
삭제
삭제
삭제
삭제
상기에서 설명한 바와 같이, 본 발명에 따른 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법에 의하면, 단방향 TFT 완성을 위해 "A" 지역만 다층이 증착되지 않으므로 어레이 패널의 다른 부분에서의 다층은 어레이 패널에서 게이트금속과 소오스/드레인 금속을 분리해 주는 절연막의 역할을 하게 된다.
따라서, 이러한 과정을 통해 도 3에서와 같은 단방향 TFT가 완성되고, 일반 5마스크 공정에서 완성된 단방향 TFT와는 달리 소오스/드레인 공정 후, 단방향 TFT가 완성되므로 소오스/드레인 공정 이후 정전기 발생시 정전기가 패널 전체로 퍼지므로 정전기로부터 어레이 패널을 효과적으로 보호할 수 있다.
따라서, 이러한 과정을 통해 도 3에서와 같은 단방향 TFT가 완성되고, 일반 5마스크 공정에서 완성된 단방향 TFT와는 달리 소오스/드레인 공정 후, 단방향 TFT가 완성되므로 소오스/드레인 공정 이후 정전기 발생시 정전기가 패널 전체로 퍼지므로 정전기로부터 어레이 패널을 효과적으로 보호할 수 있다.
삭제
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (2)
- 화면표시영역과 외곽부를 포함하는 액정표시장치의 외곽부에, 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 형성되어 공정시 발생되는 정전기를 어레이 패널 전체로 빠르게 퍼뜨려 등전위가 되도록 해서 배선들이 단락되는 것을 방지하고 공정 후에 화면표시영역의 배선과 전기적으로 분리하는 어레이 패널 보호용 박막트랜지스터 구조에 있어서,상기 화면표시영역과 외곽부를 포함하는 투명성 절연기판;상기 투명성 절연기판 상의 상기 외곽부에 상기 화면표시영역의 제 1 게이트 배선과 연결되게 형성된 제 2 게이트 배선;상기 제 2 게이트 배선의 일부분이 노출되도록 상기 투명성 절연기판 상에 형성된 게이트 절연막과 활성층;상기 제 2 게이트 배선과 대응하는 활성층 상에 일정 간격 이격되게 형성되는 소오스 및 드레인을 포함하되, 상기 드레인이 제 2 게이트 배선의 노출된 부분과 접촉되어 전기적으로 연결되게 형성되어 정전기에 의한 전압이 상기 드레인과 제 2 게이트 배선에 동시에 인가되는 것을 특징으로 하는 어레이 패널 보호용 박막트랜지스터 구조.
- 화면표시영역과 외곽부를 포함하는 액정표시장치의 외곽부에 상기 화면표시영역에 액정층을 스위칭하는 스위칭 박막트랜지스터와 함께 형성되어 공정시 발생되는 정전기를 어레이 패널 전체로 빠르게 퍼뜨려 등전위가 되도록 해서 배선들이 단락되는 것을 방지하고 공정 후에 화면표시영역의 배선과 전기적으로 분리하는 어레이 패널 보호용 박막트랜지스터 제조방법에 있어서,투명성 절연기판 상의 상기 화면표시영역에 제 1 게이트 배선을 형성할 때 상기 외곽부에 제 2 게이트 배선을 형성하는 단계;상기 투명성 절연기판 상의 상기 외곽부에 형성된 제 2 게이트 배선의 일부분을 쉐도우마스크로 차단한후 노출된 제 2 게이트 배선 부분을 포함하여 투명성 절연기판 상에 게이트절연막과 활성층을 순차적으로 형성하는 단계; 및상기 쉐도우마스크를 제거하고 상기 활성층 상의 상기 제 1 게이트 배선과 대응하는 부분에 제 1 소오스 및 드레인 금속층을 형성함과 동시에 상기 활성층 상의 상기 제 2 게이트 배선과 대응하는 부분 양측에 일정 간격 이격되며 일측이 상기 제 2 게이트 배선의 노출된 부분과 접촉되어 전기적으로 연결되는 제 2 소오스 및 드레인 금속층을 형성하는 단계;를 포함하는 것을 특징으로 하는 어레이 패널 보호용 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053618A KR100705620B1 (ko) | 2003-08-02 | 2003-08-02 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053618A KR100705620B1 (ko) | 2003-08-02 | 2003-08-02 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050015104A KR20050015104A (ko) | 2005-02-21 |
| KR100705620B1 true KR100705620B1 (ko) | 2007-04-11 |
Family
ID=37225940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030053618A KR100705620B1 (ko) | 2003-08-02 | 2003-08-02 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100705620B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280428B (zh) * | 2012-03-31 | 2016-05-04 | 成都天马微电子有限公司 | Tft-lcd阵列面板结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039313A (ko) * | 1998-12-12 | 2000-07-05 | 구본준 | 액정표시장치 및 그 제조방법 |
| KR100333248B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
-
2003
- 2003-08-02 KR KR1020030053618A patent/KR100705620B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000039313A (ko) * | 1998-12-12 | 2000-07-05 | 구본준 | 액정표시장치 및 그 제조방법 |
| KR100333248B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
Non-Patent Citations (2)
| Title |
|---|
| 1003332480000 * |
| 1020000039313 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050015104A (ko) | 2005-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338480B1 (ko) | 액정표시장치및그제조방법 | |
| US6400425B1 (en) | TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same | |
| KR100679518B1 (ko) | 액정표장치용 어레이기판과 그 제조방법 | |
| US6646694B2 (en) | Method of repairing LCD data lines | |
| KR20020004253A (ko) | 액정표시소자 및 배열 기판 형성 방법 | |
| JPH11326952A (ja) | 薄膜トランジスタアレイ | |
| US6436743B1 (en) | Method of preventing electrical shorts | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| KR19990037226A (ko) | 액티브 매트릭스 액정 표시 장치 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| CN101621038B (zh) | 有源元件阵列基板的制造方法 | |
| KR100705620B1 (ko) | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 | |
| JPH07318980A (ja) | 液晶表示パネル | |
| KR100318541B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| WO2012039317A1 (ja) | 半導体装置およびその製造方法 | |
| JPH1115017A (ja) | 液晶表示装置及びその製造方法 | |
| JP3162526B2 (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| KR20010058156A (ko) | 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법 | |
| KR100690312B1 (ko) | 액정표시장치용 어레이기판 | |
| JPH11174970A (ja) | 薄膜デバイス | |
| KR100436008B1 (ko) | 정전기방지형액정표시장치및그제조방법 | |
| KR100543021B1 (ko) | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 | |
| JP2002131783A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160323 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170321 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 13 |