KR20050015104A - 어레이패널 보호용 박막트랜지스터 구조 및 그 제조방법 - Google Patents
어레이패널 보호용 박막트랜지스터 구조 및 그 제조방법Info
- Publication number
- KR20050015104A KR20050015104A KR1020030053618A KR20030053618A KR20050015104A KR 20050015104 A KR20050015104 A KR 20050015104A KR 1020030053618 A KR1020030053618 A KR 1020030053618A KR 20030053618 A KR20030053618 A KR 20030053618A KR 20050015104 A KR20050015104 A KR 20050015104A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- gate
- array panel
- source
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
본 발명은 어레이패널 보호용 TFT 구조 및 그 제조방법에 관한 것으로, 본 발명은 정전기로부터의 어레이패널를 보호해 주는 액정표시장치의 박막트랜지스터 제조방법에 있어서, 투명성 절연기판상에 게이트배선을 형성하는 단계; 쉐도우마스크를 상기 게이트배선의 일부분을 차단시킨후 상기 게이트배선의 일부를 포함한 투명성 절연기판상에 게이트절연막과 활성층을 순차적으로 형성하는 단계; 상기 쉐도우마스크를 제거한후 외부로 드러난 게이트배선의 일부분을 포함한 활성층 및 게이트절연막상에 소오스/드레인 금속층을 형성하는 단계; 및 상기 소오스/드레인 금속층을 선택적으로 제거하여 일정간격을 두고 상기 활성층과 게이트절연막상에 형성되고 상기 게이트배선과 전기적으로 접속된 소오스/드레인을 형성하는 단계를 포함하여 구성되어, 기존의 TFT와 달리 소오스/드레인공정후 단방향 TFT가 완성되므로 인해 소오스/드레인 공정이후 정전기 발생시 정전기가 어레이패널전체에 퍼져 정전기로부터 어레이패널을 효과적으로 보호할 수 있는 것이다.
Description
본 발명은 액정표시장치의 박막트랜지스터 제조방법에 관한 것으로서, 보다 상세하게는 기존의 TFT와 달리 소오스/드레인공정후 단방향 TFT가 완성되므로 인해 소오스/드레인 공정이후 정전기 발생시 정전기가 어레이패널전체에 퍼져 정전기로부터 어레이패널을 효과적으로 보호할 수 있는 어레이패널 보호용 박막트랜지스터 구조 및 그 제조방법에 관한 것이다.
종래기술에 따른 액정표시장치에 있어서, TFT 어레이의 배선을 테스트하기 위한 PDI 테스트 패드(test pad)가, 도 1에 도시된 바와같이, 게이트배선의 홀수번째 라인(11a)과, 게이트배선의 짝수번째 라인(13a), 데이터배선의 홀수번째 라인(15a), 데이터라인의 짝수번째 라인(17a), 공통라인(common line)(19)으로 각각 배선되어 있다.
여기서, 각각의 배선에 특정한 신호를 인가하게 되면, 각각의 배선은 단선 되어 있는 상태이므로 신호를 인가하지 않은 배선에서의 신호는 검출되지 않는다.
그러나, 공정중에 발생되는 여러 가지 이유로 라인이 단락(short)되면 신호를 인가하지 않은 배선에서 신호가 검출되고 어레이기판의 불량을 감지할 수 있다.
또한, 정전기로부터 어레이패널을 보호하는 가장 이상적인 방법은 수백 전압 (V)의 정전기가 빠르게 어레이패널 전체에 퍼져 어레이패널이 등전위(모든 패널의 전압이 같은 상태)를 이루게 하는 것이다.
도 1에서 살펴 보면, 공정중 발생될 수 있는 수백 전압(V)의 정전기가 각각의 단선된 배선으로만 퍼져 나가게 된다.
이러한 도 1에서의 보완책으로, 도 2에서와 같이, 각각 단선되어 있는 45개의 라인을 TFT로 묶어 준다.
도 2에 도시된 바와같이, 모든 라인을 TFT로 묶어 줌으로써 테스트시에는 고저항(수 MΩ)의 역할을 하므로 각각의 분리된 배선에 독립된 신호인가가 가능하고 정전기 발생시에는 스위치 역할을 하므로써 정전기가 모든 패널에 등전위를 이루면서 퍼지게 된다.
그러나, 도 2에서의 문제점을 살펴 보면, 고저항과 스위치의 역할을 하는 TFT의 동작은 5 마스크공정이 끝난후 작동이 되므로 5 마스크 이전공정에서 발생되는 정전기 역시 각각의 라인 즉, 게이트배선의 홀수번째 라인(11a), 게이트배선의 짝수번째 라인(13a), 데이터배선의 홀수번째 라인(15a), 데이터라인의 짝수번째 라인(17a) 및 공통라인(19)으로 퍼져 나가게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 기존의 TFT와 달리 소오스/드레인공정후 단방향 TFT가 완성되므로 인해 소오스/드레인 공정이후 정전기 발생시 정전기가 어레이패널전체에 퍼져 정전기로부터 어레이패널을 효과적으로 보호할 수 있는 어레이패널 보호용 박막 트랜지스터구조 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 어레이패널 보호용 박막트랜지스터구조는, 정전기로부터의 어레이패널를 보호해 주는 액정표시장치의 박막트랜지스터 구조에 있어서,
투명성 절연기판;
상기 투명성 절연기판상에 형성된 게이트배선;
상기 게이트배선의 일부분과 투명성 절연기판상에 형성된 게이트절연막과 활성층; 및
일정 간격을 두고 상기 활성층과 게이트절연막상에 형성되고 상기 게이트배선과 전기적으로 접속된 소오스/드레인을 포함하여 구성되는 것을 특징으로한다.
또한, 본 발명에 따른 어레이패널 보호용 박막트랜지스터 제조방법은, 정전기로부터의 어레이패널를 보호해 주는 액정표시장치의 박막트랜지스터 제조방법에 있어서,
투명성 절연기판상에 게이트배선을 형성하는 단계;
쉐도우마스크를 상기 게이트배선의 일부분을 차단시킨후 상기 게이트배선의 일부를 포함한 투명성 절연기판상에 게이트절연막과 활성층을 순차적으로 형성하는 단계;
상기 쉐도우마스크를 제거한후 외부로 드러난 게이트배선의 일부분을 포함한 활성층 및 게이트절연막상에 소오스/드레인 금속층을 형성하는 단계; 및
상기 소오스/드레인 금속층을 선택적으로 제거하여 일정간격을 두고 상기 활성층과 게이트절연막상에 형성되고 상기 게이트배선과 전기적으로 접속된 소오스/드레인을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 어레이패널 보호용 박막트랜지스터구조 및 그 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 어레이패널 보호용 박막트랜지스터 구조에 있어서, 도 2의 "A"지역의 단방향 TFT의 단면도이다.
본 발명에 따른 어레이패널 보호용 박막트랜지스터구조는, 도 3에 도시된 바와같이, 투명성절연기판(31)상에 게이트배선(33)이 형성되어 있고, 상기 게이트 배선(33)의 일부분을 포함한 투명성절연기판(31)상에 게이트절연막(37)과 활성층(39) 이 형성되어 있다.
또한, 상기 게이트절연막(37)과 활성층(39)을 포함한 전체 구조의 상면에 소오스/드레인(41a)(41b)이 형성되어 있다. 여기서, 상기 소오스/드레인(41b)은 상기 게이트배선(33)과 전기적으로 연결되어 있다.
이러한 구조로 이루어진 어레이패널 보호용 박막트랜지스터구조의 제조방법 에 대해 도 4a 내지 도 4f를 참조하여 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명에 따른 어레이패널 보호용 박막트랜지스터 제조 방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 어레이패널 보호용 박막트랜지스터 제조방법은, 도 4a에 도시된 바와같이, 투명성절연기판(31)상에 게이트금속층(미도시)을 증착한후 게이트마스크(미도시)를 이용하여 상기 게이트금속층(미도시)를 선택적으로 패터닝하여 게이트배선(33)을 형성한다.
그다음, 도 4b에 도시된 바와같이, 상기 게이트마스크(미도시)를 제거한후 쉐도우마스크(shadow mask)(35)를, 도 2의 "A"지역에서 다층이 증착되지 않도록, 상기 게이트배선(33)의 일정부분을 가려 준다. 또한, 이 과정은 새로운 마스크공정 을 추가시키는 것이 아니라 다층이 증착공정에서 "A"지역을 가려준 것이다.
이어서, 도 4c에 도시된 바와같이, 상기 쉐도우마스크(35)가 있는 상태에서 다층 증착공정에 의해 게이트절연막(37)과 활성층(39)을 순차적으로 증착한다. 이때, 상기 쉐도우마스크(35)에 의해 차단된 부분상에는 증착되지 않게 된다.
그다음, 도 4d에 도시된 바와같이, 상기 쉐도우마스크(35)을 제거한 상태에서 상기 활성층(39)과 게이트절연막(37)을 포함한 전체 구조의 상면에 소오스/드레인용 금속층(미도시)을 형성한후 이를 소오스/드레인용 마스크(미도시)를 이용하여 선택적 으로 패터닝하여 소오스/드레인(41a)(41b)을 형성한다. 이때, 상기 소오스/드레인 (41b)은 상기 게이트배선(33)과 전기적으로 접촉하게 된다. 또한, 도 2에서의 "A" 지역은 절연막의 역할을 하는 공정이 생략되어진 것이므로, 도 3에서와 같이, 게이트 (33)과 소오스/드레인(41b)가 직접 접속되어 있다.
이러한 과정을 통해 소오스/드레인공정이후에 저항과 스위치 역할을 하는 단방향 TFT를 완성할 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 어레이패널 보호용 박막트랜지스터구조 및 그 제조방법에 의하면, 단방향 TFT완성을 위해 "A" 지역만 다층이 증착되지 않으므로 어레이 패널의 다른 부분에서의 다층은 어레이패널에서 게이트금속과 소오스/드레인 금속을 분리해 주는 절연막의 역할을 하게 된다.
따라서, 이러한 과정을 통해 도 3에서와 같은 단방향 TFT가 완성되고, 일반 5마스크공정 에서 완성되어지는 단방향 TFT와는 달리 소오스/드레인 공정후 단 방향 TFT가 완성되므로 소오스/드레인공정이후 정전기 발생시 정전기가 패널전체 로 퍼지므로 정전기로부터 어레이패널을 효과적으로 보호할 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 종래기술의 일실시예에 따른 액정표시장치에 있어서, PDI 테스트 배선도를 나타낸 도면,
도 2는 종래기술에 따른 다른 실시예에 따른 액정표시장치에 있어서, 정전기 로부터 어레이 패널 보호를 위한 PDI 테스트 배선도,
도 3은 본 발명에 따른 어레이패널 보호용 박막트랜지스터 구조에 있어서, 도 2의 "A"지역의 단방향 TFT의 단면도,
도 4a 내지 도 4d는 본 발명에 따른 어레이패널 보호용 박막트랜지스터 제조 방법을 설명하기 위한 공정단면도.
[도면부호의설명]
31 : 투명성절연기판 33 : 게이트배선
35 : 쉐도우마스크 37 : 게이트절연막
39 : 활성층 41a : 소오스
41b : 드레인
Claims (2)
- 정전기로부터의 어레이패널를 보호해 주는 액정표시장치의 박막트랜지스터 구조에 있어서,투명성 절연기판;상기 투명성 절연기판상에 형성된 게이트배선;상기 게이트배선의 일부분과 투명성 절연기판상에 형성된 게이트절연막과 활성층; 및일정 간격을 두고 상기 활성층과 게이트절연막상에 형성되고 상기 게이트배선과 전기적으로 접속된 소오스/드레인을 포함하여 구성되는 것을 특징으로하는 어레이패널 보호용 박막트랜지스터구조.
- 정전기로부터의 어레이패널를 보호해 주는 액정표시장치의 박막트랜지스터 제조방법에 있어서,투명성 절연기판상에 게이트배선을 형성하는 단계;쉐도우마스크를 상기 게이트배선의 일부분을 차단시킨후 상기 게이트배선의 일부를 포함한 투명성 절연기판상에 게이트절연막과 활성층을 순차적으로 형성하는 단계;상기 쉐도우마스크를 제거한후 외부로 드러난 게이트배선의 일부분을 포함한 활성층 및 게이트절연막상에 소오스/드레인 금속층을 형성하는 단계; 및상기 소오스/드레인 금속층을 선택적으로 제거하여 일정간격을 두고 상기 활성층과 게이트절연막상에 형성되고 상기 게이트배선과 전기적으로 접속된 소오스/드레인을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 어레이패널 보호용 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053618A KR100705620B1 (ko) | 2003-08-02 | 2003-08-02 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053618A KR100705620B1 (ko) | 2003-08-02 | 2003-08-02 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050015104A true KR20050015104A (ko) | 2005-02-21 |
| KR100705620B1 KR100705620B1 (ko) | 2007-04-11 |
Family
ID=37225940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030053618A KR100705620B1 (ko) | 2003-08-02 | 2003-08-02 | 어레이 패널 보호용 박막트랜지스터 구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100705620B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280428A (zh) * | 2012-03-31 | 2013-09-04 | 成都天马微电子有限公司 | Tft-lcd阵列面板结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486719B1 (ko) * | 1998-12-12 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| KR100333248B1 (ko) * | 1999-05-20 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터 제조방법 |
-
2003
- 2003-08-02 KR KR1020030053618A patent/KR100705620B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103280428A (zh) * | 2012-03-31 | 2013-09-04 | 成都天马微电子有限公司 | Tft-lcd阵列面板结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100705620B1 (ko) | 2007-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338480B1 (ko) | 액정표시장치및그제조방법 | |
| KR101301155B1 (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| JPH0990421A (ja) | 液晶表示装置およびその製造方法 | |
| JP2007294851A (ja) | 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法 | |
| TWI505003B (zh) | 顯示面板及其製造方法 | |
| JP3006584B2 (ja) | 薄膜トランジスタアレイ | |
| KR100443835B1 (ko) | 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR0151296B1 (ko) | 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법 | |
| JP2806740B2 (ja) | 液晶表示装置およびその製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| CN101621038B (zh) | 有源元件阵列基板的制造方法 | |
| KR20050015104A (ko) | 어레이패널 보호용 박막트랜지스터 구조 및 그 제조방법 | |
| KR100252309B1 (ko) | 박막 트랜지스터 어레이의 금속 배선 연결 방법및 그 구조 | |
| KR100436008B1 (ko) | 정전기방지형액정표시장치및그제조방법 | |
| KR100543021B1 (ko) | 정전기 보호 소자를 포함하는 배선 구조 및 그 제조방법 | |
| JP2002131783A (ja) | アクティブマトリクス型表示装置 | |
| KR0149299B1 (ko) | 쇼트 패턴이 형성된 액정 표시장치 | |
| KR20000038143A (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법 | |
| KR100580401B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100870014B1 (ko) | 박막 트랜지스터 기판 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 | |
| JPH09325361A (ja) | アクティブマトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130315 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160323 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170321 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180316 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190326 Year of fee payment: 13 |