KR100453312B1 - 불소함유실리콘네트워크폴리머,그의절연막및그를이용한전자장치 - Google Patents

불소함유실리콘네트워크폴리머,그의절연막및그를이용한전자장치 Download PDF

Info

Publication number
KR100453312B1
KR100453312B1 KR1019970707589A KR19970707589A KR100453312B1 KR 100453312 B1 KR100453312 B1 KR 100453312B1 KR 1019970707589 A KR1019970707589 A KR 1019970707589A KR 19970707589 A KR19970707589 A KR 19970707589A KR 100453312 B1 KR100453312 B1 KR 100453312B1
Authority
KR
South Korea
Prior art keywords
thin film
network polymer
silicon network
formula
oxygen
Prior art date
Application number
KR1019970707589A
Other languages
English (en)
Other versions
KR19990008065A (ko
Inventor
다까오 미와
아끼라 와따나베
오사무 이또
미노루 마쯔다
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9922895A external-priority patent/JPH0817726A/ja
Priority claimed from JP18141695A external-priority patent/JP3249718B2/ja
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR19990008065A publication Critical patent/KR19990008065A/ko
Application granted granted Critical
Publication of KR100453312B1 publication Critical patent/KR100453312B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/60—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02354—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light using a coherent radiation, e.g. a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Polymers (AREA)

Abstract

본 발명은 화학식 (1)의 테트라할로겐화 실란과 화학식 (2)의 유기 할로겐화물의 반응으로 제조된 불소화 실리콘 네트워크 폴리머, 그의 절연 코팅, 코팅된 반도체 장치 및 그의 생산 방법에 관한 것이다.
〈화학식 (1)〉
SiX4
〈화학식 (2)〉
RZ
(상기, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, X는 브롬, 요오드, 염소이고, Z는 브롬, 요오드, 염소이고, X 및 Z는 서로 상이할 수 있음)

Description

불소 함유 실리콘 네트워크 폴리머, 그의 절연막 및 그를 이용한 전자 장치 {Fluorosilicon Network Polymer, Insulating Coating Thereof, and Electronic Devices Coated Therewith}
본 발명은 불소를 폴리머 구조 중에 함유하는 실리콘 네트워크 폴리머와 그의 절연막 및 그의 제법에 관한 것이다. 또, 상기 불소를 폴리머 구조물에 함유하는 실리콘 네트워크 폴리머를 사용한, 포토리소그래피(photolithography)법에 의한 박막의 형성 방법 및 상기 박막을 이용한 반도체 장치, 또한 상기 반도체 장치의 제조 방법에 관한 것이다.
일본 응용 물리 학회지 (The Journal of the Japan Society of Applied Physics) 34권, L452(1995)에는 실리콘 네트워크 폴리머와 그의 합성 방법이 개시되어 있다. 그 합성 방법은 트리할로겐화 실란을 나트륨 금속을 사용하여 축합 반응시키는 우르츠(Wurtz)형 반응을 사용하는 것이다.
또, 특개평 3-258834호 공보에는 직쇄상의 불소 함유 폴리실란 및 그의 합성 방법이 개시되어 있다. 이것도 역시 우르츠형 반응을 사용한 것이다.
그러나, 종래에는 불소 함유 실리콘 네트워크 폴리머가 합성되지 못하였다. 그 이유는 우루츠형 반응에 이용할 수 있는 화합물은 한정되어 있고, 특히 불소 함유 실리콘 네트워크 폴리머의 원료가 없었던 것이 최대의 원인이다.
반도체로 대표되는 전자 장치에서 성능 향상을 위해 절연층의 낮은 유전율이 강력히 요구되고 있다. 이 요구에 부응하기 위해 CVD법에 의한 플라즈마 TEOS막 및 SiOF막 등이 검토되고 있다. 그러나 이들 막을 형성하기 위해서는 CVD 장치가 필요하고, 또 막의 생산성도 낮다. 이러한 관점에서 종래에는 도포법에 의해 절연층을 형성하는 방법이 요구되어 왔다.
일본 응용 물리 학회지 77권, 2796(1995), 일본 응용 물리 학회지 34권, L452(1995)에는 실리콘 네트워크 폴리머를 이용한 SiO막의 형성 방법이 기재되어 있다. 그러나, 이들 불소를 함유하지 않는 실리콘 네트워크 폴리머를 사용한 경우에는 목적하는 유전성이 낮은 절연층을 얻을 수 없다.
또, 특개평 3-258834호 공보에 개시되어 있는 직쇄상의 불소 함유 폴리실란은 안정성이 낮고, 또한 일본 응용 물리 학회지 77권, 2796(1995) 및 일본 응용 물리 학회지 34권, L452(1995)에 개시된 방법으로도 절연층을 형성할 수가 없다.
폴리실록산형의 도포형 재료 중 하나인 유기 스핀 온 글래스(spin-on-glass, 이하, SOG로 약칭)는 비교적 낮은 유전율의 절연층을 부여하지만, 경화시의 응력이 크고 서브마이크론 (submicron) 두께의 박막 이외에는 형성할 수 없다. 또, 가공성이 나빠 크랙이 발생되기 쉽다.
반도체의 고집적화에 따라 그 배선폭의 미세화를 위해 포토리소그래피에서 사용하는 조사광의 단파장화가 진행되고 있다. 종래, 포토리소그래피에서는 주로 수은 램프의 방사 특성 중 하나인 g선 (436 ㎚)을 사용하여 행해 왔지만, 최근에는 이보다 더욱 미세 가공에 유리한 i선 (365 ㎚)가 사용되어지고 있다. 미세가공은 주로 방향족환을 분자내에 갖는 유기 고분자를 주성분으로 하는 포토레지스트 (photo resist)를 사용하여 행해지고 있다. 그리고, 패턴을 형성하는 현상 단계에서는 용제를 이용하는 웨트(wet) 현상법 및 반응성 가스를 이용하는 드라이 에칭법(dry etching)이 사용되고 있다.
그러나, 반도체의 미세화는 더욱 진행될 것이 분명하지만, 유기 재료를 주성분으로 하는 기존의 포트레지스트는 350 ㎚이하의 파장에서 강한 자기 흡수를 나타내기 때문에 350 ㎚보다 짧은 파장의 광을 사용하는 리소그래피에 적합하지 않다.
또한, 파장이 350 ㎚이하인 광원으로서는 원자외선 또는 KrF(248 ㎚) 및 Ar(193 ㎚) 등의 엑시머 레이저 (excimer lazer)가 유력하다. 이들의 단파장 광원과 이 영역에 감도를 갖는 폴리실란을 조합시킨 포토리소그래피가 주목받고 있다. 그러나, 이들의 폴리실란 레지스트를 사용하는 패턴 형성 방법도 그 현상 단계에서는 용제를 사용하는 웨트 현상법 및 반응성 가스를 사용하는 드라이 에칭법을 사용한다 (SPIE, Vol. 1466, p211(1991)).
또한, 반도체 장치에서 기판 상에 트랜지스터 및 다이오드 등의 능동 소자를 형성하기 위해서는 상기 배선 형성 단계 외에, 산화 반응, 불순물 확산, 이온 삽입 등의 더욱 복잡한 단계를 포함하게 된다.
또, 광도파로 등의 형성은 에칭, 코팅 등의 더욱 복잡한 단계를 거치기 때문에 생산 효율, 수율 등의 점에서 많은 문제를 안고 있다.
본 발명의 목적은 상기의 상황 하에서 신규한 불소 함유 실리콘 네트워크 폴리머, 상기 폴리머의 절연막 및 그의 제법을 제공하는 데 있다.
또, 본 발명의 다른 목적은 상기 폴리머의 절연막을 사용한 반도체 및 집적 회로 등의 전자 장치 및 그의 제조 방법을 제공하는 데 있다.
상기 패턴 형성시 웨트 에칭에는 유기 용제가 대량 사용된다. 또, 패턴 모서리부의 해상도가 나쁘고, 미세 패턴의 형성이 어렵다는 문제가 있다. 또, 드라이 에칭은 특수하고 고가의 장치가 필요하며, 처리량 (throughput)도 낮다고 하는 문제가 있다.
특히, 폴리실란을 주성분으로 하는 레지스트는 350 ㎚이하의 단파장쪽에서 포토리소그래피가 가능하지만, 웨트 에칭에는 크실렌 및 톨루엔 등의 유기 용제를 대량 사용해야 하고, 이들 용제는 인화성이 있으며, 또한 독성이 강하기 때문에 공업화의 장해가 된다. 또, 드라이 에칭은 HBr 등의 독성이 강한 가스의 사용이 요구되기 때문에 공업화의 장해가 된다.
또, SiO2로 대표되는 규소계 재료는 SiO2막 형성에 CVD 장치 등의 사용이 요구되어 생산성에 있어서도 문제가 있다. 이 문제에 대해서 스핀 온 글래스(이하, SOG라고 약칭)라 불리우는 실록산계 도포형 재료가 있다. 그러나, SOG는 경화시의 응력이 크기 때문에 서브마이크론 이상의 두께의 막을 형성할 수 없다는 것과, 가공성이 나빠 크랙이 생기기 쉽다고 하는 문제가 있다.
따라서, 본 발명의 또 다른 목적은 350 ㎚ 이하의 단파장쪽에서 안전하고 효율이 높은 미세 패턴의 형성이 가능한 패턴 형성 방법을 제공하는 데 있다.
또, 본 발명의 다른 목적은 기판 상에 전도성(SiC), 반도체성(a-Si), 절연성(SiO2), 광투과성(SiO2) 등의 박막을 형성하는 방법과 이들의 박막 형성 방법을 적용한 막 특성, 가공성이 우수한 절연막 재료 및 이들의 막 재료를 사용한 반도체 장치 및 그의 제조 방법을 제공하는 데 있다.
도 1은 본 발명의 폴리(펜타플루오로페닐실란)의 GPC 차트.
도 2는 본 발명의 폴리(펜타플루오로페닐실란)의 라만 스펙트럼.
도 3은 본 발명의 폴리(펜타플루오로페닐실란)의 가시 자외 흡수 스펙트럼.
도 4는 실리콘 웨이퍼상에 형성된 알루미늄 2층 배선 기판의 모식 단면도.
도 5는 가열 후 폴리(페닐실란) 박막의 노광부와 미노광부의 적외 투과 스펙트럼.
도 6은 n형 실리콘 기판/SiC 박막의 전류-전압 특성을 나타내는 도면.
도 7은 가열 후 폴리(n-프로필실란) 박막의 미노광부의 원적외 스펙트럼.
도 8은 n형 실리콘과 폴리(n-프로필실란)을 전구체로 한 p-도핑된 무정형 실리콘의 p-n 접합의 전류-전압 특성을 나타내는 도면.
도 9는 실리콘 기판 상에 형성된 알루미늄 2층 배선의 단면 모식도.
상기 과제를 해결하는 본 발명의 요지는 다음과 같다.
(1) 하기 화학식으로 표시되고, 1,000 내지 100,000의 분자량을 갖는 것을 특징으로 하는 불소 함유 실리콘 네트워크 폴리머이다.
Figure pct00001
(상기 식 중, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, n은 정수임)
(2) 화학식 (1)의 테트라할로겐화 실란과 화학식 (2)의 유기 할로겐화물의 반응물로 구성되어 있는 것을 특징으로 하는 불소 함유 실리콘 네트워크 폴리머이다.
SiX4
RZ
(상기 식 중, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, X는 브롬, 요오드, 염소이고, Z는 브롬, 요오드, 염소이고, X 및 Z는 서로 상이할 수 있음)
(3) 상기의 불소 함유 실리콘 네트워크 폴리머로 구성된 절연막이다.
상기 불소 함유 실리콘 네트워크 폴리머는 상기 식 (1)의 테트라할로겐화 실란과 상기 식 (2)의 유기 할로겐화물의 혼합 용액 중에 한쪽 전극이 마그네슘 전극인 대전극을 삽입하고, 상기 대전극 간에 전압을 가하고 반응시키며, 상기 반응 용액을 기판에 도포하고 박막을 형성함으로써 얻을 수 있다.
상기 박막은 산소의 존재 하에 200 내지 1000 ℃로 열처리함으로써 얻을 수 있다.
또한, 상기 박막은 산소의 존재 하에 전자파를 조사함으로써 얻을 수 있다.
또한, 상기 박막은 산소의 존재 하에 전자파를 조사하고, 이어서 200 내지 1000 ℃로 열처리함으로써 얻을 수 있다.
상기 박막은 전자 장치의 기판 상에 도포 등에 의해 직접 형성시킬 수 있다.
본 발명의 테트라할로겐화 실란과 불소화 유기 할로겐화물을 마그네슘 전극의 존재하에서 반응시킴으로써 종래 얻을 수 없었던 불소화 실리콘 네트워크 폴리머를 얻을 수 있고, 상기 폴리머는 유전율이 낮은 우수한 특성을 가진 절연막을 제공한다.
상기 반응의 이점으로서 반응의 넓은 응용 범위와 높은 수율을 들 수 있다.
우선, 합성법에서는 불소화 유기 할로겐화물은 마그네슘과 반응시켜 그리냐드 (Grignard) 시약을 생성한다. 다음에, 생성된 그리냐드 시약과 테트라할로겐화 실란을 반응시켜 트리할로겐화 유기 실란을 생성한다. 최종적으로 트리할로겐화 유기 실란을 축합함으로써 목적하는 불소화 실리콘 네트워크 폴리머를 얻을 수 있다. 따라서, 상기의 불소화 유기 할로겐화물은 불소화 할로겐화 알킬, 불소화 할로겐화 알릴과 같이 그리냐드 시약을 형성하는 것이면 좋다.
또, 생성되는 폴리머의 수율도 종래의 우루츠형 반응의 경우보다 높다. 또한, 폴리머 중의 R의 함유량은 SiX4 대 RZ의 비율을 변화시킴으로써 조절할 수 있다.
불소화 알킬기를 갖는 폴리실란의 합성에 대해서는 특개평 3-258834호 공보에 기재되어 있다. 그러나, 이들은 직쇄상의 폴리실란에 관한 것으로 본 발명과는 다른 것이다.
일본 응용 물리학회지 77권, 2796(1995)에 기재된 방법을 사용하여, 이 반응에 의해 얻어진 불소화 실리콘 네트워크 폴리머에 의한 산화막의 제조 및 그 패터닝이 가능하다. 얻어진 산화막의 비유전율은 종래의 실리콘 네트워크 폴리머를 사용한 경우보다 낮아 전자 장치의 성능 향상에 유리해진다.
불소화 실리콘 네트워크 폴리머를 산화하여 얻은 막은, 막 응력이 작아 반도체의 절연층으로서 사용하기에 적합하다.
(4) 기판 상에 실리콘 네트워크 폴리머 박막을 형성한 후,
(가) 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사하는 단계와, (나) 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 내지 1000 ℃로 가열 처리하는 단계 중 적어도 하나의 단계를 포함하는 박막의 형성 방법이다.
(5) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 전자파를 조사하고, 이어서 상기 실리콘 네트워크 폴리머 박막을 200 내지 1000 ℃로 가열 처리하는 박막의 형성 방법이다.
(6) 상기 실리콘 네트워크 폴리머가 화학식 (3) 및(또는) 화학식 (4)로 표시되는 유기 금속 화합물을 중합한 것인 박막의 형성 방법이다.
Figure pct00002
Figure pct00003
(상기 식 중, R1, R2, R3는 탄소수 10 이하의 지방족기, 불소화 지방족기, 방향족기로 이루어지고, 각각 상이하거나 또는 동일할 수 있음)
(7) 상기 (6)의 박막 형성 방법에서 상기 실리콘 네트워크 폴리머가 화학식 (3) 및(또는) 화학식 (4)로 표시되는 유기 금속 화합물과, 알칼리 금속, 알칼리 금속의 합금, 구리, 마그네슘 중 1종 이상을 반응시켜 중합한 것인 박막의 형성 방법이다.
〈화학식 (3)〉
Figure pct00004
〈화학식 (4)〉
Figure pct00005
(상기 식 중, R1, R2, R3는 탄소수 10 이하의 지방족기, 불소화 지방족기, 방향족기로 이루어지고, 각각 상이하거나 또는 동일할 수 있음)
(8) 기판 상에 형성된 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 전기 절연 박막이다.
(9) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리하는 전기 절연 박막의 형성 방법이다.
(10) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 절연층을 층간 절연막으로 하는 반도체 장치이다.
(11) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 절연층을 층간 절연막으로 하는 반도체 장치의 제조 방법이다.
(12) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 이어서 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 절연 박막을 화학적 기계 연마법에 의해 평탄화한 층간 절연막인 반도체 장치이다.
(13) 기판 상에 형성된 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사하고, 다음에 상기 실리콘 네트워크 폴리머 박막을 200 ℃ 내지 1000 ℃로 열 처리함으로써 얻은 절연 박막을 화학적 기계 연마법에 의해 평탄화하는 반도체 장치의 제조 방법이다.
(14) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 박막을 전도층 및(또는) 반도체층으로 한 반도체 장치이다.
(15) 기판 상에 실리콘 네트워크 폴리머 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 박막을 전도층 및(또는) 반도체층으로서 사용하는 반도체 장치의 제조 방법이다.
본 발명의 특징은 전자파 조사에 의해 내열성 등의 성질이 변화하는 재료를 사용하여, 전자파 조사와 가열 처리를 행함으로써 종래의 웨트 에칭 및 드라이 에칭을 행하지 않고 미세 패턴을 형성하는 점에 있다. 또, 전자파를 조사하지 않고 가열 처리만으로 유용한 박막을 형성하는 것도 가능하다. 또, 불소화 알킬기를 갖는 네트워크 폴리실란을 사용함으로써 얻어진 절연막의 유전율이 낮고 고속으로 동작하는 전자 장치의 특성 향상에 유리한 성질을 가질 수 있게 한다. 불소화 알킬기를 갖는 폴리실란의 합성에 대해서는 특개평 3-258834호 공보에 개시되어 있는데, 이들은 직쇄상의 폴리실란에 관한 것으로 본 발명과 같이 미세 패턴을 형성할 수는 없다. 전자파 등의 조사에 의해 박막의 내열성을 변화시키기 위해서는 광 산화 반응, 광 가교 반응, 광 분해 반응 등을 발생시키는 본 발명의 실리콘 네트워크 폴리머를 사용할 필요가 있다.
본 발명의 작용에 대해서 실리콘 네트워크 폴리머의 광 산화 가교 반응의 경우를 예를 들어 설명한다.
스핀 코팅 (spin coating), 침지 (dipping) 등의 수법으로 패턴이 형성되는 기판 상에 톨루엔 등의 유기 용제에 용해된 실리콘 네트워크 폴리머를 도포 및 건조시켜 실리콘 네트워크 폴리머의 균일한 박막을 형성한다. 다음에, 이 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 350 내지 150 ㎚ 파장의 전자파를 조사하면, 조사 부분의 실리콘 네트워크 폴리머 박막 중의 폴리실란 구조 Si-Si 결합이 절단되고, 산소와 결합하여 SiO 골격을 다수 포함하는 구조가 된다. 이 과정에서 본 발명의 실리콘 네트워크 폴리머는 산소가 분자 구조 중에 삽입됨으로써 체적 팽창을 일으킨다.
이어서, 진공 중에서 200 내지 1000 ℃로 가열 처리하면, 미노광 부분의 실리콘 네트워크 폴리머 박막은 분해되어 기판 상에서 휘발 산일(散逸)되던가, 또는 가열 분해에 의해 SiC, 무정형 Si 등의 반도체성 박막이 된다. 가열 온도가 200 ℃ 이하에서는 실리콘 네트워크 폴리머는 열에 안정하기 때문에, 분해 및 SiC, 무정형 Si 등으로의 변환은 진행되지 않는다.
한편, 상기 노광 부분은 내열성이 높은 SiO 골격이 이미 형성되어 있기 때문에, 상기 가열 처리 후에도 기판 상에 남아 결과적으로는 이것이 음성 패턴을 형성한다. 기판의 가열 처리 온도가 1000 ℃ 이상에서는 노광부의 SiO 골격 부분도 휘발되기 때문에 기판 상에 막이 남지 않게 된다.
본 발명자가 직쇄상 폴리실란에 대해서 상기와 마찬가지의 노광 가열 처리를 한 결과, 상기 가열 처리에 의해 기판 상의 노광부 및 미노광부 모두에서 직쇄상 폴리실란막이 없어졌다. 이것은 직쇄상 폴리실란의 내열성이 낮기 때문이다.
본 발명의 실리콘 네트워크 폴리머의 열안정성은 중합 반응에서의 상기 화학식 (1)과 화학식 (2)로 표시되는 유기 금속 화합물의 배합 비율을 변화시킴으로써 제어할 수 있다. 식 (1)의 배합 비율을 증가시킴으로써 열안정성은 높아진다. 본 발명에서 미세 패턴 형성을 특히 필요로 하지 않는 경우에는 노광 단계를 생략하는 것도 가능하다. 예를 들면 노광 단계를 생략하고 형성된 실리콘 네트워크 폴리머를 산소 중에 200 내지 1000 ℃로 가열 처리함으로써 전기 특성이 우수한 절연막을 얻을 수 있다. 또 실리콘 네트워크 폴리머를 산소 중에, 광을 조사하면서 가열하지 않고 산화시킴으로써 우수한 전기 특성을 갖는 절연막을 얻는 것이 가능하다. 이러한 광 반응과 열 반응은 필요에 따라 분류 및 조합이 가능하다. 산화 반응에 의한 체적 팽창은 광 산화 반응 및 열 산화 반응의 진행 과정 및 유기기의 열 분해 반응의 진행 정도에 따라 제어할 수 있고, 최종적으로는 박막의 체적 팽창을 없앨 수도 또는 체적 수축을 일으킬 수도 있다.
형성된 박막을 반도체 장치 등에 적용할 때에는 박막의 기계 특성이 매우 중요하다. 생성되는 막이 형성 과정에서 수축되는 경우에는 인장 막 응력이 발생하여 막은 물러지고 조그만 외력에도 크랙이 발생한다. 한편, 생성되는 막이 형성 과정에서 팽창하는 경우에는 수축 막 응력이 발생하기 때문에 크랙이 발생하기 어렵고 막 가공을 하는 데 있어서 매우 유리하다. 본 발명에서 얻을 수 있는 SiO 골격을 다수 포함하는 구조를 갖는 박막은 상기와 같이 체적 팽창을 제어할 수 있고, 발생하는 막 응력을 제어할 수 있기 때문에 반도체 장치 제조의 각 프로세스에 최적의 재료가 될 수 있다. 또한, 박막의 크랙 방지성을 향상시키기 위해서는 형성 단계에서 팽창시키던가, 혹은 수축량을 최소한 억제하는 것이 바람직하다. 본 발명의 실리콘 네트워크 폴리머 박막은 도포 특성 및 막 특성이 우수하기 때문에 형성되는 박막에 특별한 제한은 없지만, 스핀 코팅으로 형성되는 경우에는 0.1 내지 1.0 ㎛ 막 두께의 균질 막을 용이하게 얻을 수 있다.
다음에, 본 발명을 실시예에 의해 구체적으로 설명하겠다.
(실시예 1)
0.4 몰의 테트라클로로실란과 0.4 몰의 펜타플루오로브로모벤젠의 테트라히드로푸란 용액 200 ㎖를 마그네슘 작용 전극과 니켈 대전극을 갖춘 질소 치환된 플라스크에 적하 깔대기를 사용하여 빙냉하에서 적하하였다. 테트라클로로실란과 펜타플루오로브로모벤젠의 그리냐드 반응은 용매 환류하에서 행하였다.
다음에, 상기 전극간에 -3 V에서 0 V 사이에서 50 mV/초로 전위 소인하면서 0 ℃, 3시간 동안 반응을 행하였다. 반응 용액을 100 ㎖의 메탄올에 주입하고 이어서 500 ㎖의 증류수로 재침전하고 정제하였다. 수율은 51.3 %였다.
도 1에서 GPC에 의해 측정한 폴리스티렌 환산의 중량 평균 분자량은 14,240이었다.
도 1은 얻어진 폴리(펜타플루오로페닐실란)의 GPC 차트를 나타낸다.
또, 도 2는 상기 폴리머의 라만 스펙트럼을 나타낸다. Si-Si 결합의 스펙트럼은 광범위하고 네트워크화되어 있는 것을 알 수 있다. 네트워크화된 폴리실란의 진동 스펙트럼이 광범위하다는 것은 ACS 심포지움 연속 출판물(Symposium Series) 579,408(1994)에 개시되어 있다.
또, 도 3은 얻어진 폴리머의 가시 자외 흡수 스펙트럼을 나타낸다. 270 ㎚부근에서 펜타플루오로페닐기의 흡수가 나타난다. 도3에서 그래프 a는 폴리(펜타실란)의 1 밀리몰/1 THF 용액을, 그래프 b는 폴리(펜타플루오로페닐실란)의 1 밀리몰/1 THF 용액을 나타낸다.
또한, 표 1은 얻어진 폴리머의 XPS(X-ray Photoelectron Spectroscopy : X선 광전자 분광)의 측정 결과를 나타낸다. 불소, 산소 및 탄소의 신호가 관측되고 목적하는 네트워크 폴리머를 얻을 수 있음을 알 수 있다. 또한 관측된 산소 원자는 반응이 중단될 때 메탄올과의 반응에서 도입된 것이라고 생각된다.
원자 (궤도) 상대 강도
F (1s)Si (2p)C (1s)O (1s) 21.666.2061.2910.85
<실시예 2>
펜타플루오로브로모벤젠 대신 노나플루오로요오도부탄을 사용한 점을 제외하고는, 실시예 1에서와 동일한 방법으로 합성하여 폴리(노나플루오로부틸실란)을 55 %의 수율로 얻었다.
<실시예 3>
펜타플루오로브로모벤젠 대신 헵타플루오로요오드프로판을 사용한 점을 제외하고는, 실시예 1에서와 동일한 방법으로 합성하여 폴리(헵타플루오로프로필실란)을 50 %의 수율로 얻었다.
<실시예 4>
실시예 1에서 얻은 폴리(펜타플루오로페닐실란)의 20 중량% 톨루엔 용액을 실리콘 웨이퍼상에 스핀 코팅하였다. 이것을 500 W 수은 램프를 사용하여 산소의 존재 하에 10분간 노광한 후, 진공 중에서 500 ℃로 1시간 가열 처리하였다. 그 결과, 막 두께 1.5 ㎛의 절연 박막을 얻었다.
상기의 절연 박막을 현미경으로 관찰하였지만, 가열 단계에서의 박막 수축 등에 의한 균열은 확인되지 않고, 매우 치밀하고 균질의 막이 형성되는 것이 확인되었다. 주파수 1 KHz에서 측정된 이 막의 비유전율은 2.7였다.
<실시예 5>
실시예 3에서 얻은 폴리(헵타플루오로프로필실란)의 20 중량% 톨루엔 용액을 실리콘 웨이퍼상에 스핀 코팅하였다. 이것을 500 W 수은 램프를 사용하여 산소의 존재 하에 10분간 노광한 후, 진공중에서 400 ℃로 1시간 가열 처리하였다. 그 결과, 막 두께 1.5 ㎛의 절연 박막을 얻었다.
상기의 절연 박막을 현미경으로 관찰하였지만, 가열 단계에서의 박막 수축 등에 의한 균열은 확인되지 않고, 매우 치밀하고 균질의 막이 형성되는 것이 확인되었다. 주파수 1 KHz에서 측정된 이 막의 비유전율은 2.5였다.
<실시예 6>
실시예 1에서 얻은 폴리(펜타플루오로페닐실란)의 30 중량% 톨루엔 용액을 L/S = 1 ㎛, 높이 1 ㎛의 알루미늄 패턴이 형성된 실리콘 웨이퍼상에 스핀 코팅하여 두께 2 ㎛의 막을 형성하였다.
이 막을 공기중에서 400 ℃로 1시간 열 처리한 후, 화학적 기계 연마법 (CMP)에 의해 막 표면을 평탄화하였다. 연마 후에도 막에 크랙 등은 발생되지 않았고 강인한 절연 박막을 얻었다. 이 막의 절연 내압은 700 V/㎛, 비유전율은 2.7 였다.
도 4는 상기 단계를 반복해서 얻은 알루미늄 2층 배선 기판의 모식 단면도이다.
스퍼터링(sputtering)법에 의해 석출된 알루미늄을 통상적으로 에칭하여 알루미늄 배선 (2) 및 알루미늄 비어(3)을 형성하였다. 활성 영역이 형성된 실리콘 웨이퍼 (1)상에 상기 절연막 (4)를 형성하고 알루미늄 배선 (2)를 형성함으로써, 고속 응답성을 갖는 집적 회로를 얻을 수 있었다.
<실시예 7>
110 ℃로 가열한 톨루엔 40 ㎖ 중에 금속 나트륨 90 밀리몰을 첨가하여 교반 분산시킨 용액에, 5 ㎖의 톨루엔 중에 40 mmol의 트리클로로페닐실란(R1이 페닐기인 화학식 (3))을 용해시킨 용액을 적하하고, 1시간 반응시켰다. 반응액을 냉각한 후, 원심 분리에 의해 불순물을 제거한 상등액을 과잉 메탄올 중에 적하하고, 재침전시키고 정제하여 폴리(페닐실란)을 얻었다. 폴리(페닐실란)의 20 wt% 톨루엔 용액을 실리콘 기판 상에 스핀 코팅하였다. 이것을 마스크 패턴을 통해 500 W 수은 램프를 사용하여 산소의 존재 하에 10분간 노광한 후, 진공중에서 700 ℃로 1시간 가열 처리하였다.
그 결과, 노광부와 미노광부에서 최소 L/S (라인 및 스페이스)가 0.75 ㎛인 음성 패턴을 형성할 수 있었다 (막 두께 1.5 ㎛). 이 음성 패턴을 현미경으로 관찰하였지만, 가열 단계에서의 수축 등에 의한 박막의 균열은 관찰되지 않고, 매우 치밀하고 균질의 패턴이 형성되는 것이 확인되었다.
도 5는 상기 패턴의 노광부와 미노광부에서의 적외 투과 스펙트럼이다. 노광부에서는 1020 ㎝-1 부근의 SiO2의 신호가 현저한 데에 비해서, 미노광부에서는 800 ㎝-1 부근의 SiC의 신호가 현저하였다.
<실시예 8>
실시예 7의 폴리(페닐실란)을 n형 실리콘 기판 상에 스핀 코팅하고, 노광하지 않고 진공중에서 700 ℃로 1시간 가열 처리하여 n형 실리콘 기판 상에 SiC 박막을 형성하고, SiC 부분에 금을 증착하여 전극을 형성하였다. 또, n형 실리콘 기판에는 인듐 전극을 형성하고, 그 전류/전압 곡선으로부터 n형 실리콘 기판/SiC 박막의 접합 특성을 측정하였다. 결과를 도 6에 나타낸다. 폴리(페닐실란)의 가열 처리에 의해 정류성(retifying)을 갖는 n형 실리콘 기판-SiC 박막의 헤테로 접합을 용이하게 형성할 수 있었다.
<실시예 9>
실시예 7에서와 유사한 방법으로 얻은 폴리(n-프로필실란) (R1이 n-프로필기인 화학식 (3))의 20 wt% 톨루엔 용액을 실리콘 기판 상에 스핀 코팅하고, 마스크 패턴을 통해 진공중에서 KrF 엑시머 레이저를 사용하여 노광한 후, 진공중에서 350 ℃로 30분간 가열 처리하였다. 그 결과, 노광부와 미노광부에서 최소 L/S가 0.25 ㎛인 양성 패턴을 형성할 수 있었다 (막 두께 0.1 ㎛). 도 7의 원적외 스펙트럼으로 부터 미노광부에서는 무정형 실리콘 박막이 형성되는 것을 알 수 있다.
<실시예 10>
110 ℃로 가열한 톨루엔 40 ㎖ 중에 금속 나트륨 90 mmol를 첨가하여 교반 분산시킨 용액에, 5 ㎖의 톨루엔 중에 8 밀리몰의 트리클로로프로필실란 (R1이 n-프로필기인 화학식 (3))과 32 밀리몰의 디클로로프로필실란 (R1, R2, R3가 n-프로필기인 화학식 (4))을 용해한 용액을 적하한 후, 1시간 동안 반응시켰다. 반응액을 냉각한 후, 원심 분리에 의해 불용물을 제거한 상등액을 과잉 메탄올 중에 적하하여 재침전하고 정제하여 폴리(n-프로필실란)를 얻었다. 폴리(n-프로필실란)의 20 중량% 톨루엔 용액을 실리콘 기판 상에 스핀 코팅하고 마스터 패턴을 통해 산소의 존재 하에 KrF 엑시머 레이저로 노광한 후, 진공 중에서 500 ℃로 1시간 가열 처리하였다.
그 결과, 노광부와 미노광부에서 최소 L/S가 0.25 ㎛인 SiO2 음성 패턴을 형성할 수 있었다. 이 음성 패턴을 현미경으로 관찰하였지만, 가열 단계에서의 박막수축 등에 의한 균열은 관찰되지 않았고, 매우 치밀하고 균질의 패턴이 형성되는 것이 확인되었다.
<실시예 11>
실시예 7에서와 동일하게 하여 얻은 폴리(n-프로필실란)의 20 wt% 톨루엔 용액을, n형 실리콘 기판 상에 스핀 코팅하여 폴리(n-프로필실란) 박막을 형성하였다. 이 폴리(n-프로필실란) 박막을 진공중에서 400 ℃로 30분간 열 처리함으로써 무정형 실리콘 박막으로 전환시켰다. 이 무정형 실리콘 박막에 인을 불순물로써 도핑함으로써, p형 무정형 실리콘 박막을 형성하였다. 이에 따라, n형 실리콘과 p형 무정형 실리콘 박막의 p-n 접합을 형성하고, 접합 특성을 측정하였다. 결과는 도 8에 나타내었다.
<실시예 12>
실시예 7에서와 동일한 방법으로 폴리(페닐실란)을 합성하고, 그 30 wt% 톨루엔 용액을 L/S=1 ㎛, 높이 1 ㎛의 알루미늄 배선 (2)가 배치된 실리콘 기판 (1)상에 스핀 코팅법에 의해 도포하여, 두께 2 ㎛의 막을 형성하였다. 이 막을 공기중에서 400 ℃로 1시간 가열 처리한 후, 화학적 기계 연마법 (CMP)에 의해 막 표면을 평탄화하였다. 연마 후에도, 막에 크랙 등은 발생되지 않았고, 강인한 절연막 (4)를 얻었다. 이 막의 절연 내압은 600 V/㎛, 비유전율은 3.2였다. 도 9는 상기 단계를 반복해서 얻은 알루미늄 2층 배선의 단면을 모식적으로 나타낸 것이다. 스퍼터링법에 의해 석출된 알루미늄을 통상적으로 에칭하여 알루미늄 배선 (2) 및 알루미늄 비어 (3)을 형성하였다. 활성 영역이 형성된 실리콘 기판 상에 배선을 형성함으로써 집적 회로를 얻을 수 있다.
본 발명의 신규 불소화 실리콘 네트워크 폴리머는 도포 특성 및 막 특성이 우수하고, 상기 폴리머를 전자 장치 등의 절연막으로 사용함으로써, 응답 속도가 빠른 고성능의 전자 장치를 제공하는 것이 가능하다.
본 발명은 폴리실란의 박막을 도포한 후, 전자파 조사와 가열 처리함으로써 기판 상에 전도성(SiC), 반도체성(a-Si), 절연성(SiO2), 광 투과성(SiO2) 등의 기능을 갖는 박막을 임의로 용이하게 형성할 수 있다. 이에 따라, 반도체 등의 미세 구조의 형성을 간편히 행할 수 있다.
본 발명은 폴리머 구조 중에 불소를 함유하는 실리콘 네트워크 폴리머와 그의 절연막 및 그의 제조에 관한 것이다. 상기 폴리머 구조 중에 불소를 함유하는 실리콘 네트워크 폴리머는 포토리소그래피법에 의한 박막의 형성 방법 및 상기 박막을 사용한 반도체 장치 및 상기 반도체 장치의 제조 방법에 유용하다.

Claims (25)

  1. 하기 화학식으로 표시되고, 1,000 내지 100,000의 분자량을 갖는 것을 특징으로 하는 불소 함유 실리콘 네트워크 폴리머.
    Figure pct00006
    (상기 식에서, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, n은 정수임)
  2. 화학식 (1)의 테트라할로겐화 실란과 화학식 (2)의 유기 할로겐화물의 반응물로 구성되어 있는 제1항 기재의 불소 함유 실리콘 네트워크 폴리머.
    〈화학식 (1)〉
    SiX4
    〈화학식 (2)〉
    RZ
    (상기 식에서, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, X는 브롬, 요오드, 염소이고, Z는 브롬, 요오드, 염소이고, X 및 Z는 서로 상이할 수 있음)
  3. 하기 화학식으로 표시되고 1,000 내지 100,000의 분자량을 갖는 것을 특징으로 하는 불소 함유 실리콘 네트워크 폴리머의 절연막.
    Figure pct00007
    (상기 식에서, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, n은 정수임)
  4. 화학식 (1)의 테트라할로겐화 실란과 화학식 (2)의 유기 할로겐화물의 반응물로 구성되어 있는 제1항 기재의 불소 함유 실리콘 네트워크 폴리머의 절연막.
    〈화학식 (1)〉
    SiX4
    〈화학식 (2)〉
    RZ
    (상기 식에서, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, X는 브롬, 요오드, 염소이고, Z는 브롬, 요오드, 염소이고, X 및 Z는 서로 상이할 수 있음)
  5. 제 3항 또는 4항에 있어서, 상기 절연막은 산소의 존재 하에 전자파가 조사된 박막인 불소 함유 실리콘 네트워크 폴리머의 절연막.
  6. 화학식 (1)의 테트라할로겐화 실란과 화학식 (2)의 유기 할로겐화물의 혼합 용액에, 한쪽의 전극이 마그네슘 전극인 대전극을 삽입하고 상기 대전극 간에 전압을 가하여 반응시키고, 상기 반응 용액을 기판에 도포하고 박막화하는 것을 특징으로 하는 불소 함유 실리콘 네트워크 폴리머의 제법.
    〈화학식 (1)〉
    SiX4
    〈화학식 (2)〉
    RZ
    (상기 식에서, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, X는 브롬, 요오드, 염소이고, Z는 브롬, 요오드, 염소이고, X 및 Z는 서로 상이할 수 있음)
  7. 제 6항에 있어서, 상기 박막은 산소 존재 하에 200 ℃ 내지 1000 ℃로 열처리되는 것인 불소 함유 실리콘 네트워크 폴리머의 제법.
  8. 제 6항에 있어서, 상기 박막에 산소의 존재 하에 전자파를 조사하는 것인 불소 함유 실리콘 네트워크 폴리머의 제법.
  9. 제 6항에 있어서, 상기 박막에 산소의 존재 하에 전자파를 조사하고, 이어서 박막을 200 ℃ 내지 1000 ℃로 열 처리하는 것인 불소 함유 실리콘 네트워크 폴리머의 제법.
  10. 제 6항 내지 9항 중 어느 한 항에 있어서, 상기 박막이 절연성 무기 기판 상에 형성되어 있는 것인 불소 함유 실리콘 네트워크 폴리머의 제법.
  11. 전자 장치 회로 기판의 절연층이, 하기 화학식으로 표시되고, 1,000 내지 100,000의 분자량을 갖는 불소 함유 실리콘 네트워크 폴리머의 박막으로 구성되어 있는 것을 특징으로 하는 전자 장치.
    Figure pct00008
    (상기 식에서, R은 적어도 1개의 불소를 함유하는 알킬기 또는 방향족기이고, n은 정수임)
  12. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성한 후, (가) 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사하는 단계와, (나) 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 가열 처리하는 단계 중 적어도 하나의 단계를 포함하는 것을 특징으로 하는 박막의 형성 방법.
  13. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하는 단계, 상기 실리콘 네트워크 폴리머 박막에 전자파를 조사하는 단계 및 상기 실리콘 네트워크 폴리머 박막을 200 ℃ 내지 1000 ℃로 가열 처리하는 단계를 포함하는 것을 특징으로 하는 박막의 형성 방법.
  14. 제12항에 있어서, 상기 실리콘 네트워크 폴리머가 화학식 (3) 및(또는) 화학식 (4)로 표시되는 유기 금속 화합물을 중합한 것임을 특징으로 하는 박막의 형성 방법.
    〈화학식 (3)〉
    Figure pct00009
    〈화학식 (4)〉
    Figure pct00010
    (상기 식에서, R1, R2, R3는 탄소수 10 이하의 지방족기, 불소화 지방족기, 방향족기이고, 서로 상이하거나 또는 동일할 수 있음)
  15. 제14항에 있어서, 상기 실리콘 네트워크 폴리머는 화학식 (3) 및(또는) 화학식 (4)로 표시되는 유기 금속 화합물을 알칼리 금속, 알칼리 금속의 합금, 구리, 마그네슘 중 1종 이상과 반응시켜 중합한 것임을 특징으로 하는 박막의 형성 방법.
    〈화학식 (3)〉
    Figure pct00011
    〈화학식 (4)〉
    Figure pct00012
    (상기 식에서, R1, R2, R3는 탄소수 10 이하의 지방족기, 불소화 지방족기, 방향족기이고, 서로 상이하거나 또는 동일할 수 있음)
  16. 기판 상에 형성된 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성되는 것을 특징으로 하는 전기 절연 박막.
  17. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하는 단계, 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사하는 단계 및 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리하는 단계를 포함하는 것을 특징으로 하는 전기 절연 박막의 형성 방법.
  18. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 절연층을 층간 절연막으로 사용하는 것을 특징으로 하는 반도체 장치.
  19. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 절연층을 층간 절연막으로 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 절연 박막을 화학적 기계 연마법에 의해 평탄화된 층간 절연막으로 사용하는 것을 특징으로 하는 반도체 장치.
  21. 기판 상에 형성된 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 200 ℃ 내지 1000 ℃로 열 처리함으로써 얻은 절연 박막을 화학적 기계 연마법에 의해 평탄화하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 박막을 전도층 및(또는) 반도체층으로 사용하는 것을 특징으로 하는 반도체 장치.
  23. 기판 상에 제1항 또는 제2항에 따른 실리콘 네트워크 폴리머의 박막을 형성하고, 다음에 상기 실리콘 네트워크 폴리머 박막에 산소의 존재 하에 전자파를 조사한 후, 상기 실리콘 네트워크 폴리머 박막을 산소의 존재 하에 200 ℃ 내지 1000 ℃로 열 처리함으로써 형성된 박막을 전도층 및(또는) 반도체층으로서 사용하는 반도체 장치의 제조 방법.
  24. 제13항에 있어서, 상기 실리콘 네트워크 폴리머가 화학식 (3) 및(또는) 화학식 (4)로 표시되는 유기 금속 화합물을 중합한 것임을 특징으로 하는 박막의 형성 방법.
    〈화학식 (3)〉
    Figure pct00013
    〈화학식 (4)〉
    Figure pct00014
    (상기 식에서, R1, R2, R3는 탄소수 10 이하의 지방족기, 불소화 지방족기, 방향족기이고, 서로 상이하거나 또는 동일할 수 있음)
  25. 화학식 (3) 및(또는) 화학식 (4)로 표시되는 유기 금속 화합물을 중합한 것임을 특징으로 하는 제1항 기재의 불소 함유 실리콘 네트워크 폴리머.
    〈화학식 (3)〉
    Figure pct00015
    〈화학식 (4)〉
    Figure pct00016
    (상기 식에서, R1, R2, R3는 탄소수 10 이하의 지방족기, 불소화 지방족기, 방향족기이고, 서로 상이하거나 또는 동일할 수 있음)
KR1019970707589A 1995-04-25 1996-04-24 불소함유실리콘네트워크폴리머,그의절연막및그를이용한전자장치 KR100453312B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9922895A JPH0817726A (ja) 1994-04-25 1995-04-25 薄膜の形成方法及びそれを用いた電子装置
JP95-99228 1995-04-25
JP95-181416 1995-07-18
JP18141695A JP3249718B2 (ja) 1995-07-18 1995-07-18 フッ素含有シリコンネットワークポリマとその絶縁膜およびその製法

Publications (2)

Publication Number Publication Date
KR19990008065A KR19990008065A (ko) 1999-01-25
KR100453312B1 true KR100453312B1 (ko) 2005-02-28

Family

ID=26440384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970707589A KR100453312B1 (ko) 1995-04-25 1996-04-24 불소함유실리콘네트워크폴리머,그의절연막및그를이용한전자장치

Country Status (4)

Country Link
US (1) US6015596A (ko)
KR (1) KR100453312B1 (ko)
TW (1) TW455599B (ko)
WO (1) WO1996034034A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1291452B1 (it) 1997-04-14 1999-01-11 Fidia Advanced Biopolymers Srl Rivestimento a base di acido ialuronico e suoi derivati per la protezione di parti elettroniche da agenti esterni
JP3301370B2 (ja) * 1997-12-11 2002-07-15 信越化学工業株式会社 ポリシランパターン形成基板の製造方法
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
US7078276B1 (en) 2003-01-08 2006-07-18 Kovio, Inc. Nanoparticles and method for making the same
JP2005113004A (ja) * 2003-10-08 2005-04-28 Shin Etsu Chem Co Ltd 半導体装置
DE602007011251D1 (de) 2006-05-12 2011-01-27 Ev3 Inc Implantat und freisetzungssystem mit mehreren markerverriegelungen
JP2008306176A (ja) * 2007-05-08 2008-12-18 Tokyo Electron Ltd 化合物半導体の熱処理方法及びその装置
JP2009016672A (ja) * 2007-07-06 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置、半導体製造装置及び記憶媒体。

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0212485A3 (en) * 1985-08-16 1988-06-15 Teijin Limited Process for producing shaped silicon carbide article from the same
GB8629594D0 (en) * 1986-12-11 1987-01-21 Dow Corning Ltd Preparation of polysilanes
US4841083A (en) * 1987-06-03 1989-06-20 Mitsui Toatsu Chemicals, Incorporated Ladder polysilanes
JPH02202524A (ja) * 1989-01-31 1990-08-10 Nippon Oil & Fats Co Ltd フロオロアルキル基含有シリコン系重合体及びその製造方法
JPH03258834A (ja) * 1990-03-08 1991-11-19 Nippon Telegr & Teleph Corp <Ntt> フッ化有機ケイ素高分子化合物及びその製造方法
JPH05247217A (ja) * 1992-03-10 1993-09-24 Tatsuya Shono シリコンネットワークポリマーの製造方法

Also Published As

Publication number Publication date
TW455599B (en) 2001-09-21
WO1996034034A1 (fr) 1996-10-31
US6015596A (en) 2000-01-18
KR19990008065A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
EP0049127B1 (en) Patterning process and process for production of electronic devices utilizing said patterning process
JP6768301B2 (ja) ハードマスク組成物、及びそれを利用したパターンの形成方法
KR101322045B1 (ko) 실세스퀴옥산-티타니아 혼성 중합체
US6589862B2 (en) Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US6162743A (en) Low dielectric constant film and method thereof
CA2368265A1 (en) Electron beam process during damascene processing
CN101194344A (zh) 用于预金属和/或浅槽隔离应用中所用的旋涂介电材料的uv固化方法
KR930007921B1 (ko) 폴리실 페닐렌 실옥산 및 그 제조방법과 레지스트 재료 및 반도체 장치
KR100453312B1 (ko) 불소함유실리콘네트워크폴리머,그의절연막및그를이용한전자장치
US6489030B1 (en) Low dielectric constant films used as copper diffusion barrier
KR20090127140A (ko) 집적 회로용의 실리콘 고함량 실록산 폴리머
JP2868672B2 (ja) シリコーン樹脂組成物及びこれを用いたケイ酸ガラス薄膜の製造方法
US5759638A (en) Process for forming electronic circuit
JPH0817726A (ja) 薄膜の形成方法及びそれを用いた電子装置
WO1998058936A1 (fr) Nanostructure d&#39;organosilicie et son procede de fabrication
JP3249718B2 (ja) フッ素含有シリコンネットワークポリマとその絶縁膜およびその製法
JPH0314333B2 (ko)
JPH1114841A (ja) オルガノシリコンナノクラスター及びその製造方法
JPH0636099B2 (ja) ポリシルフェニレンシロキサン及びその製造方法ならびにレジスト材料及び半導体装置
JPH11130867A (ja) 改善されたオルガノシリコンナノクラスター及びその製造方法
KR102521626B1 (ko) 주석 함유 실세스퀴옥산계 고분자 화합물 및 이를 포함하는 포토레지스트 조성물
JP3666544B2 (ja) 導電回路基板及びその製造方法
EP0680081A2 (en) Method of forming thin film and electronic device using thin film
KR0168461B1 (ko) 반도체장치의 제조방법
JP3176550B2 (ja) 電子回路の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee