KR100443391B1 - 기록 헤드 기판, 기록 헤드, 기록 헤드 카트리지 및 그기록 장치 - Google Patents

Abstract

클록 신호(CLK)에 동기하여 데이터 신호(DATA)를 입력하는 기록 헤드 기판으로서, 이 기록 헤드 기판은 클록 신호 및 데이터 신호를 입력하는 입력 단자와; 입력 단자로부터 입력된 클록 신호에 동기하여 데이터 신호를 입력하여 유지하는 시프트 레지스터와; 입력 단자와 시프트 레지스터 사이에 설치되고, 클록 신호 또는 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하기 위한 지연량 조정기를 갖는다. 지연량 조정기로 지연량을 조정함으로써, 시프트 레지스터에 입력된 클록 신호 및 데이터 신호간의 설정 시간 및 유지 시간을 확보한다.

Description

기록 헤드 기판, 기록 헤드, 기록 헤드 카트리지 및 그 기록 장치{PRINTHEAD SUBSTRATE, PRINTHEAD, PRINTHEAD CARTRIDGE, AND PRINTER THEREOF}

본 발명은 클록 신호에 동기하여 데이터 신호를 입력하는 기록 헤드 기판, 기록 헤드, 기록 헤드 카트리지 및 그 기록 장치에 관한 것이다.

클록 신호에 동기하여 데이터 신호를 입력하는 통상적인 잉크 제트 기록 헤드의 레이아웃 및 그 회로 구성을 도 1 및 도 2에 각각 나타낸다.

도 1을 참조하면, 기록 헤드 기판(히터 보드)(100)은, 전기 열 변환체로 동작하는 히터부(101); 이 히터부를 구동하기 위한 구동용 트랜지스터를 포함하는 드라이버부(구동부;102); 기록 데이터를 래치하는 래치(103); 기록 데이터를 직렬로 입력하여 유지하는 시프트 레지스터(1O4); 및 각종 신호를 입력하기 위한 입력 단자로 동작하는 패드부(PAD부;l05)를 구비하고 있다.

도 2는 도 1에 도시된 히터 보드(100)의 회로 구성을 나타내는 회로도이며, 도 1과 공통되는 부분은 동일한 참조부호로 나타내고 있다. 히터부(101)는 복수의 히터(저항들)를 포함하고 있으며, 드라이버부(102)는 FET 트랜지스터와, 각각의 히터를 위한 버퍼 회로를 구비하고 있다.

도 3은, 도 2에 나타낸 회로를 구동하는 CLK 신호 및 DATA 신호가 히터 보드(100)에 입력되는 시점의 입력 파형과, 이들 CLK 신호 및 DATA 신호가 시프트 레지스터(104)에 입력될 때의 A 점과 B 점에서의 입력 파형간의 관계를 설명하는 도면이다.

여기서는 CLK 신호가 로우 레벨로부터 하이 레벨로, 또한 하이 레벨로부터 로우 레벨로 천이하는 두개의 상태(리딩 및 트레일링 에지)에 따라서, DATA 신호가 시프트 레지스터(104)에 입력되는 것으로 가정한다. 이때, 이 기록 헤드를 탑재하고 있는 기록 장치 본체로부터의 DATA 신호는, 원하는 히터(발열 소자)를 온 또는 오프하기 위한 하이 레벨 또는 로우 레벨의 신호이다. 패드부(105)에 입력되는 DATA 신호는 슈미트 회로(106)에 전송되며, 그 출력에 접속되는 버퍼 회로(107)를 통해 시프트 레지스터(104)(포인트 B)에 입력된다. 또한 CLK 신호도 마찬가지로, 입력 패드부(105)로부터 슈미트 회로(106)에 입력되고, 이 슈미트 회로(106)의 출력에 접속되는 버퍼 회로(107)를 통해 시프트 레지스터(104)(포인트 A)에 입력된다. 이 시프트 레지스터(104)에는 CLK 신호의 로우 레벨로부터 하이 레벨, 그리고 하이 레벨로부터 로우 레벨로의 양쪽의 천이에 동기하여 DATA 신호가 입력된다.

여기서 종래의 기록 헤드와 같이, 시프트 레지스터(104)의 수가 1개인 경우에, 패드부(105)로부터 시프트 레지스터(104)의 입력에 이르기까지의 논리 게이트의 수는 CLK 신호와 DATA 신호로 같아진다. 또한, 각 버퍼 회로(107)에 의해 구동되는 부하는 CLK 신호와 DATA 신호로 동일하다. 따라서, 패드부(105) 및 A 점간에 생성되는 CLK 신호의 지연량은 패드부(105)와 B 점간에 생성되는 지연량과 같아진다. 그 때문에, CLK 신호와 DATA 신호간의 시간적인 상대 관계가, 시프트 레지스터(104)의 입력부 A 및 B 그리고 패드부(105)에서 같아진다. 여기서 오동작 없이 DATA 신호를 확실하게 시프트 레지스터(104)에 입력하기 위해서는, CLK 신호의 천이의 시간적 전후로 DATA 신호의 레벨이 일정할 것이 필요하다. 즉, CLK 신호에 대하여 DATA 신호가 일정한 시간, 즉 설정 시간 및 유지 시간이, 시프트 레지스터(104)의 입력부에서 같아지도록 하여 오동작에 대한 마진을 허용하여, 고속으로 데이터를 전송하는 것이 가능해진다.

최근, 컬러 화상의 기록 품위(printing quality)의 고정밀화에 부합하기 위해, 예를 들면, 도 4에 도시한 바와 같이, 하나의 히터 보드(헤드 기판)에 복수색의 화상을 기록하기 위한 복수의 발열 소자(히터)가 탑재되도록 되어 있다. 또한, 기록의 고속화와 고정밀화에 대응하기 위해서, 히터의 수가 증가함에 따라 히터의토출 주파수가 상승하며, 그 결과, 단위 시간당 기록 헤드에 전송되는 데이터의 량도 증가한다. 이러한 데이터량의 증가에 대응하기 위해서, 전송할 데이터를 분할하고, 이들 분할한 복수의 데이터 블록을 하나의 클록 신호에 동기시켜 동시에 전송하는 것도 이루어지고 있으며, 이 경우에는 기록 헤드에 탑재하는 시프트 레지스터의 수도 복수의 데이터 블록에 맞춰 복수개 필요해진다.

이와 같이 복수의 시프트 레지스터를 탑재한 기록 헤드에 있어서, 클록 신호에 동기한 DATA 신호를 복수의 시프트 레지스터로 동시에 입력하기 위해서는, 이들 시프트 레지스터의 수에 대응하는 수의 CLK 신호와 DATA 신호를 입력할 필요가 있다. 그러나, 이들 모든 신호를 입력하기 위한 복수의 패드, 및 그것에 대응하여 입력 회로를 기록 헤드 기판에 설치하면, 이들 회로에 필요한 레이아웃 면적이 증대하여 칩 사이즈가 증대한다. 또한, 이러한 기판은, 실리콘 웨이퍼 상에 형성되기 때문에, 칩 사이즈의 증대는, 1매의 웨이퍼로부터 얻어지는 칩의 수를 줄이는 것이 되어, 비용 상승의 요인이 된다.

그래서, 이러한 칩 사이즈의 증대를 막기 위해서, 히터 보드에 입력되는 신호선의 개수를 적게 할 필요가 있다. 이를 실현하기 위해, 복수의 시프트 레지스터(401 - 406)에 대한 공통의 동기 신호인 CLK 신호를 공통 신호로 제공함으로써, CLK 신호의 입력 패드를, 예를 들면 도 5와 같이 하나로 할 수 있다. 이 경우, CLK 신호의 버퍼 회로(500)의 출력에는 복수의 시프트 레지스터(401∼406)가 접속되는데 비하여, 각 DATA 신호의 각 버퍼 회로(501)의 출력에는 각각 하나의 시프트 레지스터만이 접속된다. 여기서, 버퍼 회로(500)의 전류 구동 능력이 버퍼회로(501)의 전류 구동 능력과 같은 경우, 각 시프트 레지스터의 입력에 있어서, CLK 신호와 DATA 신호의 사이에서 지연량에 차가 생기게 된다. 즉, CLK 신호쪽이 DATA 신호보다도 지연되는 것으로 된다. 여기서 종래와 같이, 전원 전압이 5[V]일 때는, 버퍼 회로(500)의 전류 구동 능력이 충분하기 때문에 신호의 지연량이 적고, 각 시프트 레지스터에 있어서의 CLK 신호와 DATA 신호의 지연량의 차도 작았다.

그런데, 종래 프린터의 인터페이스로서 병렬 인터페이스가 일반적으로 이용되어 왔다. 그 경우, 프린터 본체의 논리용의 전원으로서 5V를 이용하고 있고, 헤드 내의 잉크 제트 기록 헤드용 기판에 있어서도 논리 전원으로서 그 5V를 이용하고 있었다. 또한, 프린터 내부 회로의 IC에서 일부의 IC가 5V의 전원을 필요로 하고 있는 것도 논리 전압을 5V로하여 발전하여 온 잉크 제트 기록 헤드용 기판의 배경이 되고 있다.

그러나, 최근에 있어서 IC의 설계 룰의 미세화 기술의 향상과 더불어 새로운 인터페이스가 채용됨에 따라, 5V 논리 전원을 채택하는 것은 비용면이나 사이즈면에서 불리한 상황이 되고 있다. 이러한 점을 고려하여 프린터 본체의 논리 전원 전압의 주류로서 최근에는 3.3 V를 채택하려고 하는 움직임이 있다. 그러나, 헤드용 기판의 논리 전원 전압을 지금껏 입증된 5V에서 3.3V로 낮추면 몇가지 문제가 발생되는 것이 확인되었다. 도면을 참조하여 이 문제들에 대해 설명한다.

그 문제 중 하나는 잉크 제트 기록 헤드내 기판의 화상 데이터 전송 능력이 저하된다는 것이다.

도 18은 잉크 제트 기록 헤드용 기판의 구성 예이다. 도면 중, 참조부호1003은 외부로부터 신호를 수신하는 패드이며, 이 패드(1003)는, 논리 전원 전압을 수취하는 VDD 단자(1006), 히터 구동 전원 전압을 수취하는 VH 단자(1008), 접지에 연결되는 GND 단자(1005), VSS 단자(1007) 등을 갖고 있다. 또한, 화상 데이터를 직렬로 수신하여 병렬 출력하는 시프트 레지스터 등의 논리 회로(1002), 각각의 히터(1004)를 구동하기 위한 드라이버부(1001) 등이 하나의 실리콘 기판 상에 구성되어 있다.

도 19는 620 도트(비트)의 히터가 형성되어 있는 경우를 더욱 자세하게 보여주고 있다. 620 비트의 히터는 각각이 40 비트로 되는 16개의 블록으로 분할된다. 히터는 블록 단위로 최대 동시에 40비트로 구동되며, 이러한 히터의 구동을 16회 반복함으로써 620 비트 전체의 히터가 구동된다 (1 주기분). 도 2는 히터의 구동 타이밍을 보여주고 있다. 여기서 일정한 고속 기록을 행하는 경우에 필요한 구동 주파수 l5 KHz로 620 비트의 히터를 전부 구동할 때에 어느 정도의 스피드로 화상 데이터를 보내는 것이 필요한지를 설명한다.

15KHz의 구동 주파수의 클록 사이클은 66.67㎲이다. 이 시간 내에 40 비트의 화상 데이터 전송이 16시분할(블록)로 행해져야만 한다. 화상 데이터 신호 DATA를 전송하는 CLK 신호에 필요한 주파수는 적어도 12MHz 이상이다. 이 주파수는, 범용 CPU의 처리 속도를 고려하면 그렇게 빠른 값은 아니지만, 잉크 제트 기록 헤드의 경우에는, 가동하는 캐리지(running carriage)와 본체를 긴 플렉시블 기판 등으로 연결하고 있음과 동시에, 프린터의 소형화로 인해 캐리지를 소형화할 필요가 있기 때문에 12MHz는 결코 쉽게 얻을 수 있는 값이 아니었다.

이러한 상황을 염두에 두고, 논리 전원 전압을 5V에서 3.3V로 저하시킨 경우의 전송 능력의 저하에 대하여 도 21a 및 도 21b를 참조하여 설명한다.

도 21a는 논리 신호(전원)의 전압과 화상 데이터가 전송 가능한 최대 CLK 주파수에 대하여 보여주고 있다.

도면에서 볼 수 있는 바와 같이, 논리 신호(전원) 전압의 저하에 따라, CLK 주파수가 떨어지는 경향이 있다. 이것은, CMOS의 게이트 전압으로 이용되는 논리 전원 전압이 저하되면 화상 데이터 전송을 행하기 위한 CLK 등의 입력 회로부, 시프트 레지스터부에 이용되고 있는 MOS 트랜지스터의 구동 능력이 저하되는 것에 기인한다.

또한, 잉크 제트 기록 헤드 기판에 있어서는, 기판 상에서 히터를 구동함으로써, 온도면에서도 스피드를 만족하는 것이 필요하다. 이것은 잉크를 히터로 가열하여 잉크를 토출하는 잉크 젯트 기록 헤드용 기판에 특징적으로 요구되는 능력이다. 도 21b는 기판의 온도와 CLK 최대 주파수의 관계를 보여주고 있다. 그래프는 논리 전압이 3.3V로 저하함에 따라 데이터 전송 능력이 저하되고, 온도가 올라감에 따라 역시 데이터 전송 능력이 저하되고 있음을 보여주고 있다.

이상의 설명으로부터 알 수 있는 바와 같이, 비록 5V 논리 전압은 12 MHz의 CLK 주파수에서 문제를 야기시키지는 않았지만, 논리 전압의 3.3V화에 따라 데이터 전송 능력을 개선시킬 필요가 있음을 알 수 있다.

이어서, 논리 전압의 저전압화로 인해 헤드 기판 내에서 CLK 신호와 DATA 신호의 지연 차가 커져 데이터 전송 능력이 저하하는 요인에 대하여 설명한다.

논리 전원 전압의 저전압화와 더불어, 논리 회로를 구성하는 MOS 트랜지스터를 구동하는 게이트 전압도 저하한다. 도 6은 MOS 트랜지스터의 게이트 전압 Vgs를 파라미터로 사용했을 때의 드레인 전류(Id)의 드레인-소스 전압(Vds) 의존성을 보여주고 있다. 도 6으로부터 명확한 바와 같이, 게이트 전압 Vgs가 5V에서 3.3V로 저하하면, 전류 구동 능력은 1/2 이하로 되어 버린다.

또한, CM0S 인버터가 MOS 트랜지스터의 게이트를 구동하는 경우, 도 7에 도시한 바와 같이, 등가적으로 구동하는 게이트의 용량에 해당하는 부하가 인버터의 출력에 부여된다고 말할 수 있다. 지금 MOS의 온 저항을 RMOS, 등가적인 부하 용량을 Cgate로 하면, 인버터의 입력이 변화하여 MOS 트랜지스터의 출력이 반전하기까지의 시상수는 Cgate × RMOS로 된다. 여기서 부하가 변하지 않고, 저전압화에 의해 RMOS의 값이 2배 이상으로 되면, 그 시상수도 2배 이상으로 된다.

다시 도 4를 참조하면, CLK 신호의 입력과 1개의 시프트 레지스터의 DATA 신호의 입력의 용량을 각각 같은 CL로 하고, 버퍼 회로의 구동 시의 온 저항을 RBUF로 하며, 시프트 레지스터의 수를 n으로 하면, 버퍼 회로에 입력된 신호와 시프트 레지스터에 입력된 신호간에 생기는 지연량은, DATA 신호에서는 (CL × RBUF)에 비례하며, CLK 신호에서는 (n × CL × RBUF)에 비례하게 된다. 그리고 DATA 신호와 CLK 신호의 지연량이 n 배이고, 또한 논리 전원 전압의 저전압화로 인해 버퍼 회로의 구동 시의 온 저항값이 2배가 됨으로써, 지연량의 차가 종래의 2배 이상으로 되어, 이 지연량은 무시할 수 없게 된다.

도 8은 각 시프트 레지스터의 입력에 있어서, DATA 신호에 대하여 CLK 신호가 지연되는 경우의 신호 파형을 보여주고 있다. 도 8에서는, 입력 패드에서의 입력 신호 파형을 상단에 나타내고, 각각의 시프트 레지스터에 입력되는 시점에서의 신호 파형을 하단에 나타낸다. 도 8의 상단에 나타내는 입력 패드에서의 CLK 신호에 대한 DATA 신호의 마진인 설정 시간 및 유지 시간이 거의 균등했지만, 시프트 레지스터의 입력부에서는, CLK 신호의 지연량이 DATA 신호의 지연량에 비교하여 크기 때문에, CLK 신호가 천이하는 타이밍에서 DATA 신호가 변화하기까지의 시간 차(유지 시간)801의 마진이 감소하고 있다.

이와 같이 하여, 각 시프트 레지스터의 입력 시점에서의 설정 시간 또는 유지 시간의 마진이 적어지므로, 시프트 레지스터에의 DATA 신호의 확실한 입력이 곤란해지고, 이것이 오동작의 요인이 된다. 또한 CLK 신호의 주파수를 올린, 고속 데이터 전송이 곤란해진다.

또한, 지금까지 시프트 레지스터가 복수 탑재된 기록 헤드 기판의 경우에 대해 설명하였지만, 기록 헤드의 다비트화나 칩의 축소화에 따라, 칩 내부에서의 DATA 신호나 CLK 신호의 배선(wirings)이 길어지고 있다. 그 결과 CLK 신호 및 DATA 신호의 배선에 기생하는 용량이나 저항값이 증가하여, DATA 신호와 CLK 신호의 배선의 기생 성분에 큰 차이를 나타내게 된다. 이 경우에는, 비록, DATA 신호와 CLK 신호에 접속되는 시프트 레지스터의 수가 같더라도, 버퍼의 출력 배선에 기생하는 용량이나 저항의 크기가 DATA 신호와 CLK 신호에서 다르면, 전술한 경우와 마찬가지로, 전원 전압의 저전압화에 의해 각각의 시프트 레지스터의 입력에 있어서의 DATA 신호와 CLK 신호의 지연량의 차가 커지고, 그것이 오동작의 요인이 되며, 또한 고속 데이터 전송에 방해가 된다.

본 발명은 상기 종래예를 감안하여 이루어진 것이며, 논리 전원의 저전압화에 따른 데이터 신호와 클록 신호 사이의 지연 시간량의 차를 축소하고, 제조 비용을 상승시키지 않고서 데이터 전송의 고속화에 적응시킨 기록 헤드 기판, 기록 헤드, 기록 헤드 카트리지 및 그 기록 장치를 제공하는 것을 목적으로 한다.

도 1은 클록 신호에 동기하여 데이터 신호를 입력하는 종래의 잉크 제트 기록 헤드의 레이아웃을 나타내는 도면.

도 2는 클록 신호에 동기하여 데이터 신호를 입력하는 종래의 잉크 제트 기록 헤드의 회로예를 나타내는 도면.

도 3은 도 2에 도시된 회로를 구동하는 CLK 신호 및 DATA 신호의 관계를 설명하는 도면.

도 4는 종래의 기록 헤드 기판의 구조를 설명하는 도면.

도 5는 종래의 기록 헤드 기판에 있어서의 시프트 레지스터에의 CLK 신호와 DATA 신호의 입력 회로를 설명하는 도면.

도 6은 MOS 트랜지스터의 게이트 전압을 파라미터로 했을 때의 드레인 전류(Id)의 드레인-소스 전압(Vds) 의존성을 설명하는 도면.

도 7은 M0S 트랜지스터의 게이트를 설명하는 도면.

도 8은 종래의 문제점을 설명하는 도면.

도 9는 본 발명의 1 실시예에 따른 기록 헤드 기판의 구성을 나타내는 블록도.

도 10은 본 발명의 제2 실시예에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도.

도 11은 본 발명의 제3 실시예에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도.

도 12는 본 발명의 제4 실시예에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도.

도 13은 본 발명의 제5 실시예에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도.

도 14는 본 발명의 제6 실시예에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도.

도 15는 본 발명의 대표적인 실시 형태에 따른 잉크 제트 프린터 IJRA의 외관을 보여주는 사시도.

도 16은 도 15의 잉크 제트 프린터의 기능 구성을 나타내는 블록도.

도 17은 잉크 탱크와 기록 헤드가 분리 가능한 잉크 카트리지 IJC의 외관을 보여주는 사시도.

도 18은 종래의 잉크 제트 기록 헤드용 기판의 레이아웃을 나타내는 도면.

도 19는 잉크 제트 기록 헤드용 기판의 블록도.

도 20은 잉크 제트 기록 헤드용 기판의 구동 타이밍 예.

도 21a 및 도 21b 는 논리 전원 전압에 대한 화상 데이터 전송 가능 최대 CLK 주파수를 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

101 : 히터부(발열 소자)

102 : 드라이버부(구동부)

103 : 래치 회로

104 : 시프트 레지스터

105 : 패드부

106 : 슈미트 회로

107 : 버퍼 회로

901 ∼ 906 : 기판

910 : 지연 조정부

913 : 인버터

920 : AND 회로

상기 목적을 달성하기 위해, 본 발명의 기록 헤드 기판은 이하와 같은 구성을 갖는다. 즉, 클록 신호에 동기하여 데이터 신호를 입력하는 기록 헤드 기판으로서, 복수의 기록 소자와; 클록 신호 및 데이터 신호를 입력하는 입력 단자와; 상기 입력 단자로부터 입력된 클록 신호 및 데이터 신호를 입력하고 상기 클록 신호에 동기하여 상기 데이터 신호를 유지하는 레지스터와; 상기 입력 단자와 상기 레지스터의 입력 단자 사이에 설치되고, 상기 클록 신호 또는 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하기 위한 지연량 조정 회로 및 상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하도록 적합화된 구동 회로를 구비하며, 상기 지연량 조정 회로에 의해 지연량을 조정함으로써 입력 단자로부터 상기 레지스터에 입력된 클록 신호 및 데이터 신호간의 설정 시간 및 유지 시간을 확보한다.

상기 목적을 달성하기 위해, 본 발명의 기록 헤드는 이하와 같은 구성을 갖는다. 즉, 복수의 기록 소자와; 클록 신호 및 데이터 신호를 입력하는 입력 단자와; 상기 입력 단자로부터 입력된 클록 신호 및 데이터 신호를 입력하고 상기 클록 신호에 동기하여 상기 데이터 신호를 유지하는 레지스터와; 상기 입력 단자와 상기레지스터의 입력 단자 사이에 설치되고, 상기 클록 신호 또는 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하기 위한 지연량 조정 회로; 및 상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하는 구동 회로를 구비하며, 상기 지연량 조정 회로에 의해 지연량을 조정함으로써 입력 단자로부터 상기 레지스터에 입력된 클록 신호 및 데이터 신호간의 설정 시간 및 유지 시간을 확보한다.

본 발명의 다른 특징과 이점들은 첨부한 도면을 참조한 다음의 설명으로부터 명백해질 것이며, 동일한 참조 부호는 도면 전반에 걸쳐 동일 혹은 유사한 부분을 나타낸다.

<실시예>

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

[실시예 1]

도 9는 본 발명의 실시예1에 따른 기록 헤드 기판의 구성을 나타내는 블록도이며, 전술한 도 2에 나타내는 부분과 공통되는 부분에는 동일한 참조 번호를 붙이고 있다.

여기서는, 기록 헤드 기판(901∼906)의 각각은 도 1에 도시된 기록 헤드 기판과 동일한 회로 구성을 갖고, 이들 6매의 기판(901∼906)을 이용하여, 기록이 행하여지는 것으로 한다.

도 9에 있어서, 참조부호 101은 전기 열 변환체인 히터부(발열 소자)를 나타내고, 참조부호 102는 기록 데이터에 따라서 각 발열 소자를 구동하는 드라이버부, 참조부호 103은 기록 데이터를 래치하는 래치 회로, 참조부호 104는 CLK 신호에 동기하여 직렬로 입력되는 DATA 신호를 기억 및 유지하는 시프트 레지스터를 나타내며, 참조부호 920은 기록 데이터에 따라 드라이버부(102)를 구동하여 히터부(101)를 가열하고 AND 회로를 참조하여 후술되는 히트 인에이블 신호 HE가 하이가 되도록 하는 AND 회로를 나타낸다. 상기 소자(components)들은 실리콘 등을 기재(基材)로 하는 반도체 기판 상에 증착 공정 등의 반도체 제조 공정을 이용하여 일체로 형성된다. 기판(902∼906)은 기판(901)과 동일한 구성이기 때문에 그 상세한 설명은 생략하고 있다. 또, 다음의 실시예에서 이용하고 있는 "기판상(on the substrate)"이란 실리콘 등으로 이루어진 기판의 위만을 지시하는 용어로서가 아니라, 그 기판의 표면 근방의 기판 내부도 지시하는 용어로서 이용하고 있다.

이러한 기판의 위에는 각 히터 소자(기록 소자)에 대응하여 잉크 토출구나 이 잉크 토출구에 연결된 유로를 형성하는 부재(도시되지 않음)가 설치되고 있고, 이에 따라 기록 헤드를 구성하고 있다. 그리고, 이 기록 소자 상에 공급되는 잉크를 기록 소자의 구동에 의해서 가열함으로써 막 비등에 의한 기포를 발생시켜 잉크를 토출구(노즐)에서 토출하는 구성으로 되어있다.

참조부호 105는 입력 패드부, 106은 히스테리시스 회로, 107은 버퍼 회로를 나타내고 있다. 또한, 참조부호 910은, 본 실시예 1에 따른 특징 부분인 시간 지연 조정부로서, CLK 신호에 대하여 각 DATA 신호를 소정 시간 지연시킨다. 이 DATA를 지연시킴으로써, 이 시간 지연 조정부(910)는 도 8에 801로 도시한 바와 같은 클록 신호 CLK가 지연됨으로써 야기된, 감소된 마진을 보상하고 있다.

또한 HE 신호는 히트 인에이블 신호이고, 각 발열 소자에의 통전시간(electrification)을 규정하고 있다. 이 HE 신호가 하이 레벨인 동안, AND 회로의 입력이 인에이블로 되어 래치 회로(103)로부터의 기록 데이터에 따라서 드라이버 회로(102)에 의해, 각각 대응하는 발열 소자(101)에 전류가 흐른다. LT 신호는 래치 신호이고, 시프트 레지스터(104)에 저장되어 있는 데이터를 래치 회로에 입력 및 래치하기 위한 신호이다. 이들 HE 신호 및 LT 신호는 모두, 기록 헤드 기판(901∼906)의 각각에 입력되어 있다.

이와 같이 본 실시예 1에 따르면, CLK 신호와 DATA 신호의 지연량을 거의 동일하게 함으로써, 도 8에 도시한 바와 같은 마진이 없어지는 것에 의한 문제점을 해소하고 있다.

또한, 이 실시예 1에서는, CLK 신호에 대하여 DATA 신호를 늦추는 경우에 대해 설명하였지만 본 발명은 이것에 한정되는 것이 아니며, CLK 신호의 구동 능력을 높이거나, 또는 그 DATA 신호와 CLK 신호의 양쪽에 지연 조정부에 상당하는 부분을 설치하여, 결과적으로, 각 시프트 레지스터에 입력되는 DATA 신호와 CLK 신호의 지연량을 같게 해도 좋다.

[실시예 2]

도 10은, 본 발명의 실시예 2에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도이며, 전술한 도 9와 공통되는 부분은 동일한 기호로 나타내고, 이들의 설명을 생략한다.

도 10은 지연 조정부(910)의 일례로서, 각 DATA 신호의 버퍼(107)의 출력에 용량(콘덴서)을 접속한 예를 나타내고 있다. 이 접속된 각 콘덴서(911)의 용량을CL, 각 시프트 레지스터(110)의 DATA 입력 단자 및 CLK 입력 단자에 있어서의 입력 용량을 각각 CDATA 및 CCLK로 한다. 또한, DATA 신호 및 CLK 신호의 버퍼 회로(107)의 구동 시의 온 저항을 각각 RDATA와 RCLK로 하고, CLK 신호에 공통으로 접속되는 시프트 레지스터(110)의 수를 n으로 한다. 여기서, 각각의 시프트 레지스터에 입력되는 DATA 신호와 CLK 신호의 지연량을 각각 TDATA, TCLK로 하면,

TDATA ≒ RDATA × (CDATA + CL)

TCLK ≒ n × RCLK × CCLK 로 된다.

여기서 CL을,

CL = (n × RCLK × CCLK)/RDATA - CDATA 로 설정함으로써, TDATA = TCLK 로 되고, 각 시프트 레지스터(110)의 입력 단자에서의 DATA 신호 및 CLK 신호의 지연차를 없앨 수 있다.

[실시예 3]

도 11은 본 발명의 실시예 3에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도이며, 전술한 도 9, 도 10과 공통되는 부분은 동일한 기호로 나타내고, 이들의 설명을 생략한다.

도 11은 지연 조정부(910)의 일례로서, 각 DATA 신호의 버퍼 회로(107)의 출력에 저항(912)이 접속된 예를 나타내고 있다. 이 접속된 각 저항(912)의 저항값을 RL로 하고, 각각의 시프트 레지스터에 입력되는 DATA 신호 및 CLK 신호의 지연량을 각각 TDATA, TCLK로 하면,

TDATA ≒ (RDATA + RL) × CDATA

TCLK ≒ n × RCLK × CCLK 로 된다.

여기서 저항값 RL을,

RL = (n × RCLK × CCLK)/CDATA - RDATA 로 설정함으로써,

TDATA = TCLK 로 되고, 각 시프트 레지스터(110)의 입력에 있어서의 DATA 신호와 CLK 신호의 지연차를 없앨 수 있다.

[실시예 4]

도 12는 본 발명의 실시예 4에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도이며, 전술한 도 9, 도 10과 공통되는 부분은 동일한 기호로 나타내고, 이들의 설명을 생략한다.

도 12는 지연 조정부(910)의 일례로서, 각 DATA 신호의 버퍼(107)의 출력에 인버터(913)가 접속된 예를 나타내고 있다. 이 접속된 각 인버터(913)의 입력 용량을 CL로 한다. 이 경우, 전술한 실시예 2와 같이 되어, 각 인버터의 입력 용량 CL을,

CL = (n × RCLK × CCLK)/RDATA - CDATA 로 되도록 인버터의 사이즈를 설정함으로써, 각 시프트 레지스터(110)에 입력되는 DATA 신호 및 CLK 신호의 지연차를 없앨 수 있다.

[실시예 5]

도 13은 본 발명의 실시예 5에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도이며, 전술한 도 9, 도 10과 공통되는 부분은 동일한 기호로 나타내고, 이들의 설명을 생략한다.

여기서는, 지연 조정부의 일례로서, 각 시프트 레지스터(110)의 DATA 단자 및 CLK 단자에 있어서의 입력 용량을 각각 CDATA 및 CCLK로 한다. 또한, DATA 신호 및 CLK 신호의 버퍼 회로(914, 915)의 구동 시의 온 저항을 각각 RDATA, RCLK로 하고, 이 CLK 신호에 공통으로 접속되는 시프트 레지스터(11O)의 수를 n으로 한다. 이 때의 각 시프트 레지스터의 입력에 있어서의 지연량을 각각 TDATA, TCLK로 하면,

TDATA ≒ RDATA × CDATA

TCLK ≒ n × RCLK × CCLK 로 된다.

여기서,

RDATA × CDATA = n × RCLK × CCLK를 만족하도록, DATA 신호 또는 CLK 신호의 버퍼 회로(914, 915)를 설정함으로써, 각 시프트 레지스터의 입력에서의 DATA 신호와 CLK 신호의 지연차를 없앨 수 있다.

[실시예 6]

도 14는 본 발명의 실시예 6에 따른 기록 헤드 기판에 있어서의 DATA 신호와 CLK 신호의 배선을 설명하는 회로도이며, 전술한 도 9 및 도 10과 공통되는 부분은 동일한 기호로 나타내어, 이들의 설명을 생략한다.

본 실시예에서는, 지연 조정부인 버퍼 회로(916)는 CLK 신호에 대해서만 제공되고, DATA 신호는 종래대로 버퍼 회로(107)를 통해 출력된다.

여기서는, 버퍼(916)에 의해, 클록 CLK 신호의 전류 구동 능력을, DATA 신호의 버퍼 회로(107)의 전류 구동 능력 보다 크게 하고 있다.

이와 같이 하여 CLK 신호의 전류 구동 능력을 높여, DATA 신호에 대한 CLK 신호의 지연을 보상한다. 따라서, 시프트 레지스터(110)에의 데이터 전송을 보다 확실하게 하고 있다.

이상 설명한 바와 같이, 상술한 실시 형태에 따르면, 기록 헤드를 구성하고 있는 헤드 기판 내에서의 데이터 신호와 클록 신호의 지연차를 적게 하여, 클록 신호 CLK에 동기한 데이터 신호 DATA의 입력 및 저장을 보장한다. 이에 따라서, 저소비 전력으로, 또한 보다 고속으로 시프트 레지스터에 데이터를 입력 및 저장하는 것이 가능해진다.

다음에, 이러한 기록 헤드(잉크제트 헤드)를 구비한 잉크 제트 프린터를 예로 들어, 본 실시예에 따른 잉크 제트 기록 장치에 대하여 설명한다.

또한, 본 실시예에 있어서, "기록"(또는 "프린팅")이란, 문자, 도형 등 유의(significant information;有意)의 정보를 형성하는 경우 뿐만 아니라, 유의 무의를 막론하고, 또한 인간이 시각적으로 지각할 수 있도록 분명히 나타나는 것인지의 여부를 막론하고, 넓은 의미로 기록 매체 상에, 화상, 모양(디자인), 패턴 등을 형성하거나 혹은 매체의 가공을 행하는 경우도 표현하고 있는 것으로 한다.

또한, "기록 매체"란, 일반적인 기록 장치에서 이용되는 종이 뿐만아니라, 넓게 포(布), 플라스틱 필름, 금속판, 유리, 세라믹스, 목재, 피혁 등, 잉크를 수용할 수 있는 것도 나타내는 것으로 한다.

또한, "잉크"("액체")란, 상기 "기록"(또는 "프린팅")의 정의와 마찬가지로 넓게 해석되어야 하며, 기록 매체 상에 도포됨으로써, 화상, 모양, 패턴 등의 형성또는 기록 매체의 가공, 혹은 잉크의 처리시(예를 들면 기록 매체에 도포되는 잉크 중의 색제의 응고 또는 불용화)에 제공되어 얻어지는 액체를 나타내는 것으로 한다.

<장치 본체의 개략적 설명>

도 15는 본 발명의 대표적인 실시 형태에 따른 잉크 제트 프린터 IJRA의 구성의 개요를 나타내는 외관 사시도이다.

도 15를 참조하면, 구동 모터(5013)의 정/역회전(forward/reverse rotation)에 연동하여 구동력 전달 기어(5009∼5011)를 통해 회전하는 리드 스크류(5005)의 나선홈(5004)에 대하여 결합하는 캐리지 HC가 도시되어 있으며, 이 캐리지 HC는 핀(도시되지 않음)을 가지며, 가이드 레일(5003)에 의해 지지되어 화살표 a, b 방향을 왕복 이동한다. 캐리지 HC에는, 상술한 기록 헤드 기판을 갖는 기록 헤드 IJH와 잉크 탱크 IT를 내장한 일체형 잉크 제트 카트리지 IJC가 탑재되어 있다. 참조부호 5002는 종이 압축판이고, 캐리지 HC의 이동 방향에 걸쳐 기록 용지 P를 플라텐(5000)에 대하여 누른다. 참조부호 5007, 5008은 포토 커플러이며, 캐리지의 레버(5006)의 존재를 대응하는 영역에서 확인하고, 모터(5013)의 회전 방향 전환 등을 행하기 위한 홈 위치 검지기이다. 참조부호 5016은 기록 헤드 IJH의 전면을 덮는 캡 부재(5022)를 지지하는 부재이고, 참조부호 5015는 이 캡 부재의 내부를 통해 잉크 잔류물을 흡인하는 흡인 장치이다. 이 흡인 장치(5015)는 캡 부재(5015)의 개구(5023)를 통해 기록 헤드의 흡인 회복을 행한다. 참조부호 5017은 클리닝 블레이드이고, 5019는 이 블레이드를 전후 방향으로 이동가능하게 하는부재이며, 이들 부재는 본체 지지판(5018)에 의해 지지되고 있다. 블레이드의 형상은 이러한 형태에 국한되는 것은 아니며, 주지의 클리닝 블레이드가 본 예에 적용될 수 있음은 물론이다. 참조부호 5021은 흡인 회복 동작시 흡인을 개시하기 위한 레버이며, 이 레버는 캐리지와 결합하는 캠(5020)의 이동에 따라 이동하며, 클러치 전환 등과 같은 공지의 전달 메카니즘을 통해 구동 모터로부터의 구동력을 받게 된다.

이들 캡핑, 클리닝, 흡인 회복 동작은, 캐리지가 홈 위치측의 영역에 올 때에 리드 스크류(5005)의 작용에 의해서 이들의 대응 위치에서 수행되도록 구성되어 있지만, 주지의 타이밍에서 원하는 동작을 행하도록 하면, 본 예에는 어느 것이나 적용할 수 있다.

<제어 구조의 설명>

다음에, 상술한 장치의 기록 제어를 실행하기 위한 제어 구성에 대하여 설명한다.

도 16은 도 15에 도시한 잉크 제트 프린터 IJRA의 제어 회로의 구성을 나타내는 블록도이다. 제어 회로를 나타내는 도 16에 있어서, 참조부호 1700은 기록 신호를 입력하는 인터페이스, 1701은 MPU, 1702는 MPU(1701)가 실행하는 제어 프로그램을 저장하는 ROM, 1703은 각종 데이터(상기 기록 신호나 헤드에 공급되는 기록 데이터 등)를 보존해 두는 DRAM이다. 참조부호 1704는 기록 헤드 IJH 에 대한 기록 데이터의 공급 제어를 행하기 위한 게이트 어레이(G.A.)이며, 이 게이트 어레이(1704)는 인터페이스(1700), MPU(1701), RAM(1703) 간의 데이터 전송 제어도행한다. 참조부호 5013은 기록 헤드 IJH를 반송하기 위한 캐리어 모터, 1709는 기록지 반송을 위한 반송 모터이다. 참조부호 1705는 기록 헤드를 구동하기 위한 헤드 드라이버, 1706, 1707은 각각 반송 모터(1709), 캐리어 모터(5013)을 구동하기 위한 모터 드라이버이다.

이하, 상기 제어 구성에 대한 동작을 설명한다. 인터페이스(1700)에 기록 신호가 들어 가면, 게이트 어레이(1704)와 MPU(1701) 사이에서 기록 신호가 프린트용의 기록 데이터로 변환된다. 그리고, 모터 드라이버(1706, 1707)가 구동됨에 따라, 헤드 드라이버(1705)에 보내어진 기록 데이터에 따라서 기록 헤드가 구동되어 기록이 행하여진다.

여기서는, MPU(1701)에 의해 실행되는 제어 프로그램이 ROM(1702)에 저장되는 것으로 하였지만, EEPROM 등의 소거/기입이 가능한 기억 매체를 더 추가하여, 잉크 제트 프린터 IJRA에 접속된 호스트 컴퓨터로부터 제어 프로그램을 변경할 수 있도록 구성할 수도 있다.

또, 상술한 바와 같이, 잉크 탱크 IT와 기록 헤드 IJH와는 일체적으로 형성되어 교환 가능한 잉크 카트리지 IJC를 구성해도 좋지만, 이들 잉크 탱크 IT와 기록 헤드 IJH를 분리 가능하게 구성하여, 잉크가 고갈되었을 때에 잉크 탱크 IT만을 교환할 수 있도록 해도 좋다.

<잉크 카트리지에 대한 설명>

도 17은, 잉크 탱크와 헤드가 분리 가능한 잉크 카트리지 IJC의 구성을 나타내는 외관 사시도이다. 이 잉크 탱크 IJ는 도 17에 도시한 바와 같이, 경계선 K의위치에서 기록 헤드 IJH로부터 분리될 수 있다. 잉크 카트리지 IJC에는 이것이 캐리지 HC에 탑재되었을 때, 캐리지 HC 측에서 공급되는 전기 신호를 수신하기 위한 전극(도시되지 않음)이 설치되어 있고, 이 전기 신호에 의해서, 상술한 바와 같이 기록 헤드 IJH가 구동되어 잉크가 토출된다.

도 17에 있어서, 참조부호 500은 잉크 토출구 열(array)이다. 또한, 잉크 탱크 IT에는 잉크를 보유하기 위해서 섬유질 형상 혹은 다공질 형상의 잉크 흡수체가 설치되어 있다.

이상의 실시 형태에 있어서, 기록 헤드로부터 토출되는 액적은 잉크인 것으로 하고, 또한 잉크 탱크에 수용되는 액체는 잉크인 것으로 하여 설명하였지만, 그 수용물(내용물)은 잉크에 한정되는 것은 아니다. 예를 들면, 기록 화상의 정착성(fixability)이나 내수성을 높이거나, 그 화상 품질을 높이거나 하기 위해 기록 매체에 대하여 토출되는 처리액(processed liquid)과 같은 것이 잉크 탱크에 수용되어 있더라도 좋다.

[그 밖의 실시 형태]

이상의 실시 형태는, 특히 잉크 제트 기록 방식의 중에서도, 잉크 토출을 행하게 하기 위해서 이용되는 에너지로서, 열 에너지를 발생하는 수단(예를 들면 전기 열 변환체나 레이저광 등)을 구비하며, 상기 열 에너지에 의해 잉크의 상태 변화를 야기시키는 방식을 이용하고 있으며, 이러한 방식을 채택함으로써 기록의 고밀도화, 고정밀화가 달성될 수 있다.

잉크 제트 기록 방식의 통상적인 구성이나 원리에 대해서는, 예를 들면, 미국 특허 제4,723,129호와, 동 제4,740,796호에 개시되어 있는 기본적인 원리를 이용하여 행하는 것이 바람직하다. 이 방식은 소위 온디맨드형, 콘티뉴어스형 중 어디에도 적용 가능하지만, 특히, 온디맨드형의 경우에는, 액체(잉크)가 보유되어 있는 시트나 액로에 대응하여 배치되어 있는 각각의 전기 열 변환체에, 기록 정보에 대응하고 있어 핵 비등을 넘는 급속한 온도 상승을 제공하는 적어도 하나의 구동 신호를 인가함으로써, 전기 열 변환체에 열 에너지를 발생시켜, 기록 헤드의 열 작용면에 막 비등을 생기게 하고, 결과적으로 이 구동 신호에 일대일로 대응한 액체(잉크) 내의 기포를 형성할 수 있기 때문에 유효하다.

이 기포의 성장, 수축에 의해 토출용 개구를 통해 액체(잉크)를 토출시켜, 적어도 하나의 적을 형성한다. 이 구동 신호를 펄스형 형상으로 하면, 즉시 적절하게 기포의 성장 수축이 행하여지기 때문에, 특히 응답 특성이 우수한 액체(잉크)의 토출이 달성될 수 있다.

이 펄스형 형상의 구동 신호로서는, 미국 특허 제4,463,359호, 제4,345,262호에 개시되어 있는 것들이 적합하다. 또, 상기 열 작용면의 온도 상승율에 관한 발명의 미국 특허 제4,313,124호 명세서에 기재되어 있는 조건을 채용하면, 더욱 우수한 기록을 행할 수 있다.

기록 헤드의 구성으로는, 상술한 각 명세서에 개시되어 있는 바와 같은 토출구, 액로, 전기 열 변환체의 조합 구성(직선 형상 액유로 또는 직각 액유로) 외에, 굴곡된 영역에 열 작용면이 배치되는 구성을 개시하고 있는 미국 특허 제4,558,333호와, 미국 특허 제4,459,600호 명세서에 기재된 구성도 본 발명에 포함되는 것이다. 또한, 복수의 전기 열 변환체에 대하여, 공통되는 슬롯을 전기 열 변환체의 토출부로 하는 구성을 개시하고 있는 특개소59-l23670호 공보나 열 에너지의 압력파를 흡수하는 개구를 토출부에 대응시키는 구성을 개시하고 있는 특개소 59-138461호 공보에 기초를 둔 구성으로 해도 좋다.

또한, 기록 헤드를 스캔함으로써 기록을 수행하는 상기한 직렬형 기록 헤드 대신에, 본 발명에 따른 기록 헤드는 프린터에 의해 기록될 수 있는 최대 기록 매체의 폭에 대응하는 길이를 갖는 풀 라인형 기록 헤드라도 좋다. 이러한 경우, 기록 헤드는 복수의 기록 헤드 기판들을 조합하여 풀라인 길이를 만족하는 구조 혹은 일체적으로 형성된 단일 기록 헤드 구조 중 어느 구조를 채택할 수도 있다.

부연하자면, 상기한 실시 형태로 설명한 기록 헤드 자체에 일체적으로 잉크 탱크가 설치된 카트리지 타입의 기록 헤드 뿐만 아니라, 장치 본체에 장착되는 것으로, 장치 본체와의 전기적인 접속이나 장치 본체로부터의 잉크의 공급이 가능하게 되는 교환이 자유로운 칩 타입의 기록 헤드를 이용할 수도 있다.

또한, 이상 설명한 기록 장치의 구성에, 기록 헤드에 대한 회복 수단, 예비적인 보조 수단 등을 부가하는 것은 기록 동작을 한층 안정적으로 수행 할 수 있기 때문에 바람직하다. 이러한 수단들을 구체적으로 예를 들면, 기록 헤드에 대한 캡핑 수단, 클리닝 수단, 가압 혹은 흡인 수단, 전기 열 변환체 혹은 이것과는 다른 가열 소자 혹은 이들의 조합에 의한 예비 가열 수단 등이 있다. 또한, 기록에 대해 독립적인 토출을 수행하는 예비 토출 모드를 제공하는 것은 안정된 기록을 행하기 위해서 유효하다.

또한, 기록 장치의 기록 모드로서는, 흑색 등의 주류색만의 기록 모드뿐만이 아니라, 여러 다른 색의 복색 컬러, 또는 혼색에 의한 풀 컬러를 이용하는 다색 모드(multi-color mode) 중 적어도 하나의 모드가 일체형 기록 헤드를 이용하거나 혹은 복수개의 기록 헤드를 조합하고 있는 기록 장치에서 구현될 수 있다.

또한, 본 발명의 각각의 실시예에 있어서, 잉크는 액체인 것으로 하여 설명하고 있지만, 실온이나 그 이하에서 고화하는 잉크, 혹은 실온에서 연화 혹은 액화하는 잉크를 사용할 수도 있고, 혹은 잉크제트 방식으로는 잉크 자체를 30℃ 이상 70℃ 이하의 범위 내에서 온도 조정을 행하여 잉크의 점성을 안정적인 토출 범위에 있도록 온도를 제어하는 것이 일반적이므로, 사용 기록 신호 인가 시에 액 형상을 이루는 잉크를 사용할 수도 있다.

또한, 잉크의 고형 상태에서 액체 상태로의 상태 변화의 에너지로서 적극적으로 열 에너지를 이용함으로써 열 에너지에 의해 발생되는 승온을 방지하기 위해, 또는 잉크의 증발을 방지하기 위해, 미 사용 상태에서 고형이지만 가열시에는 액화하는 잉크를 이용할 수도 있다. 어떻든간에 기록 신호에 따른 열 에너지의 인가시 액화하여 액체 상태로 토출되는 잉크, 혹은 기록 매체에 도달하는 시점에서 이미 고화하기 시작하는 것 등과 같은, 열 에너지의 인가시 액화가 시작되는 잉크가 본 발명에 적용가능하다.

또한, 본 발명에 따른 기록 장치의 형태로서는, 컴퓨터 등의 정보 처리 기기의 화상 출력 단말로서 일체 또는 별개로 설치되는 것 외에, 리더 등과 조합한 복사 장치, 혹은 송수신 기능을 갖는 팩시밀리 장치의 형태를 취하는 것이어도 좋다.

이상 설명한 바와 같이 본 발명에 따르면, 논리 전원의 저전압화에 수반하는 데이터 신호와 클록 신호 사이의 지연 시간량의 차를 축소하여, 제조 비용을 상승시키지 않고서 데이터 전송의 고속화에 대응시킬 수 있다고 하는 효과가 있다.

본 발명은 이상 설명한 실시예들에만 국한되는 것은 아니며, 본 발명의 취지와 범위 내에서 다양한 변형 및 변경 실시가 행해질 수 있으므로 본 발명의 공개의 범위를 알 수 있을 것이다. 다음은 본 발명의 청구범위이다.

Claims (15)

1. 클록 신호에 동기하여 데이터 신호를 입력하는 기록 헤드 기판에 있어서,

   복수의 기록 소자와;

   클록 신호 및 데이터 신호를 입력하기 위한 입력 단자와;

   상기 입력 단자로부터 입력된 클록 신호 및 데이터 신호를 입력하고, 상기 클록 신호에 동기하여 상기 데이터 신호를 유지하는 레지스터와;

   상기 입력 단자들 중 적어도 하나와 상기 레지스터의 입력 단자 사이에 설치되고, 상기 클록 신호 또는 데이터 신호 중 적어도 한쪽의 지연 시간(time lag)을 조정하기 위한 지연량 조정 회로; 및

   상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하는 드라이버 회로

   를 구비하는 것을 특징으로 하는 기록 헤드 기판.
2. 제1항에 있어서, 상기 지연량 조정 회로는 상기 입력 단자로부터 상기 레지스터에 입력된 상기 클록 신호와 상기 데이터 신호간의 설정 시간과 유지 시간을 확보하도록 지연 시간을 조정하는 것을 특징으로 하는 기록 헤드 기판.
3. 제2항에 있어서, 데이터 신호의 수에 따라 복수의 레지스터가 제공되며, 상기 클록 신호는 상기 입력 단자로부터 상기 복수의 레지스터에 공통으로 입력되는것을 특징으로 하는 기록 헤드 기판.
4. 제3항에 있어서, 상기 지연량 조정 회로는, 소정의 용량을 가지며, 소정의 주기로 상기 입력 단자로부터 입력된 데이터 신호를 지연시키도록 배치되는 용량 소자를 포함하는 것을 특징으로 하는 기록 헤드 기판.
5. 제3항에 있어서, 상기 지연량 조정 회로는, 소정의 저항값을 가지며, 소정의 주기로 상기 입력 단자로부터 입력된 데이터 신호를 지연시키도록 배치되는 저항 소자를 포함하는 것을 특징으로 하는 기록 헤드 기판.
6. 제3항에 있어서, 상기 지연량 조정 회로는 소정의 주기로 상기 입력 단자로부터 입력된 데이터 신호를 지연시키도록 배치되는 인버터 회로를 포함하는 것을 특징으로 하는 기록 헤드 기판.
7. 제3항에 있어서, 상기 지연량 조정 회로는 소정의 주기로 상기 입력 단자로부터 입력된 데이터 신호를 지연시키는 버퍼 회로를 포함하는 것을 특징으로 하는 기록 헤드 기판.
8. 제3항에 있어서, 상기 지연량 조정 회로는 상기 입력 단자로부터 입력된 클록 신호를 입력하는 회로를 포함하고, 상기 데이터 신호보다 클록 신호의 전류 구동 능력을 더욱 증가시키는 것을 특징으로 하는 기록 헤드 기판.
9. 기록 헤드에 있어서,

   복수의 기록 소자와;

   클록 신호와 데이터 신호를 입력하기 위한 입력 단자와;

   상기 입력 단자로부터 입력된 클록 신호와 데이터 신호를 입력하고, 상기 클록 신호에 동기하여 데이터 신호를 유지하기 위한 레지스터와;

   상기 입력 단자 중 적어도 하나와 상기 레지스터의 입력 단자 사이에 배치되어 상기 클록 신호 혹은 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하는 지연 량 조정 회로; 및

   상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하기 위한 드라이버 회로를 포함하는 것을 특징으로 하는 기록 헤드.
10. 제9항에 있어서, 상기 지연량 조정 회로는 상기 입력 단자로부터 상기 레지스터에 입력된 상기 클록 신호와 상기 데이터 신호간의 설정 시간과 유지 시간을 확보하도록 지연 시간을 조정하는 것을 특징으로 하는 기록 헤드.
11. 제10항에 있어서, 상기 기록 헤드는 잉크 토출을 위해 상기 복수의 기록 소자 각각을 이용하여 기록을 수행하는 잉크 제트 기록 헤드인 것을 특징으로 하는 기록 헤드.
12. 제11항에 있어서, 상기 복수의 기록 소자 각각은 잉크를 토출하는데 필요한 열 에너지를 발생시키는 전기 열변환 소자를 포함하는 것을 특징으로 하는 기록 헤드.
13. 기록 헤드 카트리지에 있어서,

    복수의 기록 소자와;

    클록 신호와 데이터 신호를 입력하기 위한 입력 단자와;

    상기 입력 단자로부터 입력된 클록 신호와 데이터 신호를 입력하고, 상기 클록 신호에 동기하여 데이터 신호를 유지하기 위한 레지스터와;

    상기 입력 단자 중 적어도 하나와 상기 레지스터의 입력 단자 사이에 배치되어 상기 클록 신호 혹은 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하는 지연 량 조정 회로와;

    상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하기 위한 드라이버 회로; 및

    상기 복수의 기록 소자에 공급될 잉크를 담고 있는 잉크 탱크

    를 포함하는 것을 특징으로 하는 기록 헤드 카트리지.
14. 기록 장치에 있어서,

    복수의 기록 소자; 클록 신호와 데이터 신호를 입력하기 위한 입력 단자; 상기 입력 단자로부터 입력된 클록 신호와 데이터 신호를 입력하고, 상기 클록 신호에 동기하여 데이터 신호를 유지하기 위한 레지스터; 상기 입력 단자 중 적어도 하나와 상기 레지스터의 입력 단자 사이에 배치되어 상기 클록 신호 혹은 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하는 지연량 조정 회로; 및 상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하기 위한 드라이버 회로를 포함하는 기록 헤드와;

    상기 복수의 기록 소자에 공급될 잉크를 담고 있는 잉크 탱크와;

    외부 장치로부터의 화상 데이터를 입력하기 위한 입력 수단; 및

    상기 입력 수단에 의해 입력된 화상 데이터에 기초하여 데이터 신호를 생성하여, 상기 기록 헤드에 데이터 신호를 공급하는 데이터 공급 수단

    을 구비하는 것을 특징으로 하는 기록 장치.
15. 기록 장치에 있어서,

    복수의 기록 소자; 클록 신호와 데이터 신호를 입력하기 위한 입력 단자; 상기 입력 단자로부터 입력된 클록 신호와 데이터 신호를 입력하고, 상기 클록 신호에 동기하여 데이터 신호를 유지하기 위한 레지스터; 상기 입력 단자 중 적어도 하나와 상기 레지스터의 입력 단자 사이에 배치되어 상기 클록 신호 혹은 데이터 신호 중 적어도 한쪽의 지연 시간을 조정하는 지연량 조정 회로; 상기 데이터 신호에 기초하여 상기 복수의 기록 소자를 구동하기 위한 드라이버 회로; 및 상기 복수의 기록 소자에 공급될 잉크를 담기 위한 잉크 탱크를 구비하는 기록 헤드 카트리지와;

    외부 장치로부터의 화상 데이터를 입력하기 위한 입력 수단; 및

    상기 입력 수단에 의해 입력된 화상 데이터에 기초하여 데이터 신호를 발생시키고, 상기 헤드 카트리지에 데이터 신호를 공급하기 위한 데이터 공급 수단을 포함하는 것을 특징으로 하는 기록 장치.