JP2002370360A - 記録ヘッド、その記録ヘッドを有するヘッドカートリッジ、その記録ヘッドを用いた記録装置、及び、記録ヘッド素子基板 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧を低下させた際に、製造する際のコ
ストを上昇させずに、出力における立ち上がりと立下り
の遅延量の差を縮小する。 【解決手段】 所定方向に配列された複数の記録素子と
該記録素子を駆動するための駆動回路とが同一の素子基
体上に設けられた記録ヘッドに設けられた、駆動回路に
入力される論理信号に対して、立ち上がりの閾値及び立
ち下がりの閾値を異ならせるヒステリシス特性を与える
シュミット回路において、立ち上がりで通過する経路に
インバータ１０５を加えて、論理信号の立ち上がりにお
ける遅延量と立ち下がりにおける遅延量とが略等しくな
るように調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録ヘッド、その
記録ヘッドを有するヘッドカートリッジ、その記録ヘッ
ドを用いた記録装置、及び、記録ヘッド素子基板に関
し、特に、所定方向に配列された複数の記録素子と該記
録素子を駆動するための駆動回路とが同一の素子基体上
に設けられた記録ヘッド、その記録ヘッドを有するヘッ
ドカートリッジ、その記録ヘッドを用いた記録装置、及
び、記録ヘッド素子基板に関するものである。

【０００２】

【従来の技術】例えばワードプロセッサ、パーソナルコ
ンピュータ、ファクシミリ等に於ける情報出力装置とし
て、所望される文字や画像等の情報を用紙やフィルム等
シート状の記録媒体に記録を行う記録装置において、用
紙等の記録媒体の送り方向と直角な方向に往復走査しな
がら記録を行なうシリアル記録方式が安価で小型化が容
易などの点から一般的に広く用いられている。

【０００３】このような記録装置で使用される記録ヘッ
ドの構成について、熱エネルギーを利用して記録を行う
インクジェット方式に従う記録ヘッドを例に挙げて説明
する。このようなインクジェット記録ヘッドは記録素子
としてインク液滴を吐出する吐出口（ノズル）に連通す
る部位に発熱素子（ヒータ）を設け、発熱素子に電流を
印加して発熱させ、インクの発泡によりインク液滴を吐
出させて記録を行う。このような記録ヘッドは多数の吐
出口、発熱素子（ヒータ）を高密度に配置することが容
易であり、これにより高精細な記録画像を得ることがで
きる。

【０００４】発熱素子としてヒータを用いたプリンタの
記録ヘッドの基板（ヒータボード）には、ヒータを駆動
するための１０〜３０Ｖの高電圧電源（ＶＨ）と、ヒー
タの駆動を制御するためのロジック回路の電源（５Ｖ）
の２系統の電源がプリンタ本体から供給されている。

【０００５】ヒータ用の電源ＶＨはロジック回路に供給
される信号と共に、本体とキャリッジを接続するフレキ
シブル基板の配線、キャリッジ上のヘッドとのコンタク
トパッド（接続端子）、記録ヘッド内のタブ配線を介し
てプリンタ本体からヒータボードに接続される。配線や
コンタクトパッドは抵抗、インダクタンス及びキャパシ
タンス等のインピーダンス成分をもつため、ヒータのオ
ン、オフによる電流変動が生じると、これらインピーダ
ンス成分によりヒータ電源ＶＨの電圧が急峻に大きく変
動する。この電圧変動がフレキシブル基板の配線等を介
して、ロジック信号に重畳される。

【０００６】このロジック信号に混入したノイズの影響
でヒータボードのロジック回路が誤動作するのを防止す
るために、ロジック回路の入力部には、ロジック信号の
高レベルと低レベルとを判定するための閾値電圧に対し
て、入力信号の立上り波形と立下り波形とでヒステリシ
ス特性をもたせるシュミット回路が設けられている。

【０００７】図５は、一般的なインクジェット記録ヘッ
ドのヒータボードの回路構成を示すブロック図である。
プリンタ本体から、ヒータ駆動信号（ＨＥ）、ラッチ信
号（ＬＴ）、クロック信号（ＣＬＫ）及びデータ信号
（ＤＡＴＡ）がコンタクトパッド５１０からそれぞれ入
力される。クロック信号（ＣＬＫ）に同期してシフトレ
ジスタ５０６に入力されたデータ信号（ＤＡＴＡ）は、
ラッチ信号（ＬＴ）の入力されるタイミングでラッチ５
０５に保持される。ラッチ５０５からの出力と、ヒータ
駆動信号（ＨＥ）との論理積がアンド回路５０４で演算
され、その出力に従って、バッファ５０３を介して駆動
素子５０２がオンしてヒータ５０１が駆動される。

【０００８】このようなインクジェット記録ヘッドのヒ
ータボードの回路には、各信号のコンタクトパッド５１
０とバッファ５０７との間にシュミット回路５０８がそ
れぞれ設けられている。このような回路で用いられるシ
ュミット回路としては、特開平０８−０３９８０９号公
報に記載されているものがある。

【０００９】以下、図１を参照して、電源電圧Ｖｄｄが
５Ｖで、信号波形の立ち上がりおよび立下りの閾値電圧
をそれぞれ３．５Ｖと１．５Ｖに設定した場合のシュミ
ット回路の動作について説明する。

【００１０】図１（Ａ）において、１００は閾値が３．
５Ｖ（すなわち、電源電圧Ｖｄｄの７０％）であるＭＯ
Ｓインバータ、１０１は閾値が１．５Ｖ（すなわち、電
源電圧Ｖｄｄの３０％）であるＭＯＳインバータ、１０
２は閾値が２．５Ｖ（すなわち、電源電圧Ｖｄｄの５０
％）である通常のインバータ回路である。１０３及び１
０４はそれぞれＮＡＮＤ回路である。

【００１１】この回路の入出力特性は、図１（Ｂ）に示
す通り、破線１１０で示す信号が入力されると、ＮＡＮ
Ｄ回路１０３及び１０４で構成されるフリップフロップ
は最初リセットされてその出力信号１１１はロウレベル
になっている。そして、その入力信号１１０が０．７Ｖ
ｄｄを越えた時点でインバータ１００の出力がロウレベ
ルになり、ＮＡＮＤ回路１０３の出力がハイレベルとな
って出力信号１１１はハイレベルとなる。次に、この入
力信号１１０の電位が降下するときは、その電位が０．
３Ｖｄｄ以下になった時点でインバータ１０１の出力が
反転してハイレベルになりＮＡＮＤ回路１０４の出力が
ハイレベルに反転し、これにより出力信号１１１がロウ
レベルになる。

【００１２】次に、図１のＭＯＳインバータ１００及び
１０１の閾値を変える回路構成について図２を参照して
説明する。図２はＭＯＳインバータのレイアウトを示す
図であり、ここで、Ｌ及びＷは、ＭＯＳ構造のＦＥＴゲ
ートの長さ及び幅をそれぞれ示している。また、１２０
はパッドより入力される入力信号線、１２１は出力信号
線を示している。

【００１３】通常ＭＯＳインバータは、ＰＭＯＳ、ＮＭ
ＯＳ部のオン抵抗をほぼ同じ値として、閾値が中央の
０．５Ｖｄｄとなるように構成されている。ここで図２
のゲートのＬ（長さ）及び／又はＷ（幅）を変えること
によりチャネルの抵抗値を増減できる。従って、図１
（Ａ）のインバータ１００については、オン抵抗（ＮＭ
ＯＳ）＞オン抵抗（ＰＭＯＳ）とし、インバータ１０１
については、オン抵抗（ＮＭＯＳ）＜オン抵抗（ＰＭＯ
Ｓ）なるようにそれぞれＬとＷを設定する。これによ
り、図１（Ｂ）のヒステリシス特性に示すように、それ
ぞれの閾値が異なるインバータ回路を、通常のロジック
回路の製造プロセスで、同一のヒータボード上に形成す
ることができる。

【００１４】次に、こうして構成された閾値の異なる２
つのインバータを用いて構成したヒステリシス特性を有
するシュミット回路の動作について、再度図１を参照し
て説明する。

【００１５】図１の１０６は入力パッドであり、Ｐ１〜
Ｐ６は電圧或いはロジックの論理レベルを示すためのポ
イントである。入力パッド１０６から入力される信号の
電位が０Ｖから１．５Ｖに変化した場合、インバータ１
０１は入力信号の閾値が１．５Ｖであるため、ポイント
Ｐ３の電位はハイレベルからロウレベルに変化し、ポイ
ントＰ４の電位もロウレベルからハイレベルに変化す
る。

【００１６】更に、入力パッド１０６から入力される信
号の電位が１．５Ｖから３．５Ｖに変化した場合、イン
バータ１００の入力閾値が３．５Ｖであるため、インバ
ータ１００の出力が反転し、ポイントＰ２の電位がロウ
レベルとなる。これにより、ＮＡＮＤ回路１０３の出力
（Ｐ５）の電位レベルが反転しハイレベルになる。こう
して、入力信号の電位が３．５Ｖになって初めて出力Ｐ
５がハイレベルになることがわかる。この状態から更に
入力パッドの電位が上昇して５Ｖとなっても出力信号の
レベルが維持される。

【００１７】次に、入力パッド１０６から入力される信
号の電位が５Ｖから０Ｖに降下する場合は、入力閾値が
３．５Ｖのインバータ１００が、ポイントＰ１の電位が
３．５Ｖとなった時に、インバータ１０１よりも先に反
転するが、この場合はポイントＰ６の電位がロウレベル
であるため、出力Ｐ５には影響されない。そして、入力
パッドの電位が１．５Ｖにまで降下したときにインバー
タ１０１が反転し、そのインバータ１０１の出力（ポイ
ントＰ３）がハイレベルとなり、ポイントＰ４の電位が
ロウレベルとなって出力Ｐ５がロウレベルに変わる。

【００１８】このように、記録ヘッドのヒータボードの
入力信号にヒステリシス特性を持たせることにより、入
力信号がロウレベル（０Ｖ）時は３．５Ｖまで上昇する
まで出力が反転せず、かつ入力信号がハイレベル（３．
５Ｖ以上）の時は、その入力信号レベルが１．５Ｖ以下
に低下するまで、その出力が反転しないようなノイズマ
ージンを高めたヒステリシス特性を得ることができる。

【００１９】ところで、従来プリンターのインターフェ
ースとしてパラレルインターフェースが一般的に用いら
れてきた。その場合、プリンター本体のロジック用の電
源として５Ｖを用いており、ヘッド内のインクジェット
記録ヘッド用基板においてもロジック電源としてその５
Ｖを用いていた。またプリンター内部回路のICにおいて
一部のICが５Ｖの電源を必要としていたこともロジック
電圧を５Ｖとして発展してきたインクジェット記録ヘッ
ド用基板の特長の背景である。

【００２０】しかしながら、近年においてICの設計ルー
ルの微細化技術の向上と新しいインターフェースの採用
等も加わり、プリンター本体のロジック電源として５Ｖ
を用意することは、コスト面、サイズ面において不利な
状況となってきた。そこでプリンター本体のロジック電
源電圧の主流として最近は３．３Ｖを採用しようとする
動きがある。しかしながら、これまで実績のあるヘッド
用基板のロジック電源電圧を５Ｖから３．３Ｖに低下さ
せた場合にいくつかの課題が発生することが確認され
た。この課題について以下に図を用いて説明する。

【００２１】その課題のひとつであるインクジェット記
録ヘッド内基板の画像データ転送能力の低下について説
明する。

【００２２】図１４は、インクジェット記録ヘッド用基
板内の構成例である。図中１００３は、外部から信号を
受け取るパッドであり、このパッド１００３は、ロジッ
ク電源電圧を受け取るＶＤＤ端子１００６、ヒーター駆
動電源電圧を受け取るＶＨ端子１００８、グランドにつ
ながるＧＷＤＨ端子１００５、ＣＳＳ端子１００７等を
有している。また、画像データをシリアルで受け取りパ
ラレル出力するシフトレジスタ等のロジック回路１００
２、ヒーターを駆動するためのドライバ１００１、ヒー
ター１００４等がひとつのシリコン基板上に構成されて
いる。

【００２３】６２０ビットのヒーターが形成されている
場合について図１５にさらに詳しく記載した。ここで
は、６２０ビットのヒーターを最大同時に４０ビット駆
動し、これを１６回繰り返すことで６２０ビット全ての
ヒーターを駆動する（１周期分）構成となっている。図
１６にそのタイミングを記述した。ここで一定の高速記
録を行う場合に必要な駆動周波数１５ｋＨｚ（既存の製
品でも使用）で６２０ビットを全て駆動する時にどの程
度のスピードで画像データを送ることが必要かを説明す
る。

【００２４】１５ｋＨｚは６６．６７μＳの周期とな
る。この時間内に４０ビットの画像データ転送を１６時
分割（ブロック）分行わなくてはならない。これを計算
すると画像データの転送速度は少なくとも１２ＭＨｚ以
上は必要となる。この速度は、一般的なＣＰＵ等から考
えると大きな値ではないが、インクジェット記録ヘッド
の場合、稼動するキャリッジと本体を長いフレキシブル
基板等でつないでいると友に、プリンターの小型化から
キャリッジを小型化しなくてはならないニーズもあり、
１２ＭＨｚという数字は決して小さい値ではなかった。

【００２５】このような状況のもと、ロジック電源電圧
を５Ｖから３．３Ｖに低下させた場合の転送能力の低下
について図１７を用いて説明する。図１７の（ａ）に
は、ロジック信号（電源）の電圧と画像データ転送可能
である最大のＣＬＫ周波数について記述した。

【００２６】図にあるようにロジック信号（電源）電圧
の低下に伴い、ＣＬＫ周波数が落ちていく傾向がある。
これは、画像データ転送を行うためのＣＬＫ等の入力回
路部、シフトレジスター部に用いているＭＯＳトランジ
スタの駆動能力がＣＭＯＳのゲート電圧としてそのまま
利用されるロジック電源電圧の低下により同時に下がり
ことにより低下することによる。図によればゲート電圧
の低下により駆動能力（ドレイン電流Ｉｄ）が低下する
ことがわかる。

【００２７】さらにインクジェット記録ヘッド基板にお
いては、基板上においてヒーターを駆動することによ
り、温度面でもスピードを満足することが必要である。
これはインクをヒーターによって吐出するインクジェッ
ト記録ヘッド用基板に特徴的に求められる能力である。
図１７の（ｂ）に基板の温度とＣＬＫ最大周波数の関係
を示した。ここでは３．３Ｖ化した場合の能力の低下と
それだけでなく、温度が高くなるにつれてさらに能力が
低下する傾向があることを示している。

【００２８】以上より、これまで５Ｖでは１２ＭＨｚの
ＣＬＫ周波数において問題がなかったが、３．３Ｖ化に
よって能力をアップしなければならないことがわかる。

【００２９】

【発明が解決しようとする課題】このような低電圧化に
よりシュミット回路において画像データの転送能力が低
下する要因について説明する。

【００３０】電源の低電圧化によりロジック回路を構成
するＭＯＳトランジスタを駆動するゲート電圧も低下す
る。図３は、ＭＯＳトランジスタのゲート電圧（Ｖｇ
ｓ）をパラメータとした時の、ドレイン電流（Ｉｄ）と
ドレイン−ソース間の電圧（Ｖｄｓ）との関係を示すグ
ラフである。このグラフからわかるように、ゲート電圧
が５Ｖから３．３Ｖに下がると、トランジスタの電流の
駆動能力は１／２以下になってしまう。

【００３１】ＣＭＯＳのインバータでＭＯＳトランジス
タのゲートを駆動する場合、図４に示すように、等価的
に駆動するゲートの容量分の負荷がインバータの出力に
付加されるのと同等に見なされる。ＭＯＳのオン抵抗を
ＲＭＯＳ、等価的な負荷容量をＣgateとすると、インバ
ータの入力が変化して出力が反転するまでの時定数は、
Ｃgate×ＲＭＯＳとなる。負荷が変わらずに電源電圧が
低電圧化されると、ＲＭＯＳが２倍以上になり、時定数
も２倍以上になる。

【００３２】図１に示したシュミット回路では、シュミ
ット回路の入力から出力までに立ち上がり波形と立下り
波形で動作するインバータの段数が異なる。このため低
電圧化により各インバータの遅延時間が大きくなること
で、入力波形の立ち上がりと立下りに対するシュミット
回路の出力の遅延量の差が、従来の２倍以上となってし
まうことになる。

【００３３】図１において立ち上がりの閾値電圧を決め
るインバータ１００のＰＭＯＳとＮＭＯＳのオン抵抗比
は、閾値電圧を電源電圧の２分の１より大きな値に設定
するため、オン抵抗（ＮＭＯＳ）＞オン抵抗（ＰＭＯ
Ｓ）となるようにする。また立ち上がりの閾値電圧を決
めるインバータ１０１については、閾値電圧を電源電圧
の２分の１より小さな値に設定するため、オン抵抗（Ｐ
ＭＯＳ）＞オン抵抗（ＮＭＯＳ）となるように、ＭＯＳ
トランジスタのゲートサイズ（Ｗ及び／又はＬ）がそれ
ぞれ設定される。

【００３４】通常、同一のゲートサイズでＮＭＯＳとＰ
ＭＯＳのオン抵抗を比較すると、ＮＭＯＳとＰＭＯＳの
電子の移動度の差から、オン抵抗（ＰＭＯＳ）＞オン抵
抗（ＮＭＯＳ）となる。ＭＯＳトランジスタのオン抵抗
はゲートサイズ（Ｗ／Ｌ）に比例し、ＭＯＳトランジス
タのレイアウト面積もゲートサイズに依存する。従っ
て、インバータ１００とインバータ１０１のレイアウト
に占める面積が同じである場合、インバータ１００のＰ
ＭＯＳのオン抵抗とインバータ１０１のＮＭＯＳのオン
抵抗は、オン抵抗１００（ＰＭＯＳ）＞オン抵抗１０１
（ＮＭＯＳ）の関係となる。

【００３５】ここで、インバータ１００のＰＭＯＳとイ
ンバータ１０１のＮＭＯＳは、それぞれ入力波形の立ち
上がりと立下り時にオンするトランジスタである。イン
バータ１００と１０１の負荷が同じである場合、各オン
抵抗値がそのままインバータでの遅延量に比例するた
め、入力波形に対して、立ち上がり遅延量＞立下り遅延
量、となる。

【００３６】電源電圧が５Ｖである時には各オン抵抗値
は十分小さいため、立ち上がりと立下りの遅延量の差も
小さく無視できるものであった。しかしながら、電源電
圧の低電圧化によりＭＯＳトランジスタの駆動ゲート電
圧も下がり、オン抵抗値が増大し、結果として立ち上が
りと立下りでの遅延量の差が無視できないほど大きくな
ってしまう。

【００３７】シュミット回路において立ち上がりと立下
りの波形で遅延量が異なると、以下の問題が生じる。

【００３８】図６は、シュミット回路において信号の立
下りが立ち上がりに対して遅延する場合の信号波形を示
す図である。ここで、入力信号波形を実線で、シフトレ
ジスタの入力波形を点線で示している。入力波形におい
ては、実線で示される波形から明らかなように、ＣＬＫ
の変化に対するＤＡＴＡの変化するマージンである、セ
ットアップタイム及びホールドタイムが均等であるが、
シュミット回路を通過した波形では、点線で示される波
形から明らかなように、セットアップタイムまたはホー
ルドタイムが入力でのマージンに比べ減少している。

【００３９】このように、シフトレジスタの入力でのセ
ットアップタイムまたはホールドタイムのマージンが少
なくなると、データの確実な取り込みが困難になり、誤
動作の要因となる。また、クロック周波数を上げて高速
でデータの取り込みを行うことが困難になる。

【００４０】また、ヒータボードは消耗品である記録ヘ
ッドの一部であるので、多くのプリンタで共通に使用さ
れており、現在のレイアウトや回路構成はコスト及び製
造工程の面から検討されたものである。従って、電源電
圧を低電圧化したことにより新たな部品を追加する場合
には、製造工程を増やさないようにすると共に、全体の
バランスを崩さぬように慎重に検討する必要がある。

【００４１】更に、近年はプリンタに対する記録速度の
向上と記録解像度の向上との要求は益々増大しており、
電源電圧を低電圧化した場合においても、データ転送を
更に高速化することが望まれている。

【００４２】本発明は以上のような状況に鑑みてなされ
たものであり、電源電圧を低電圧化した場合において、
製造する際のコストを上昇させずに、シュミット回路の
での入力と出力との間で入力波形の立ち上がりと立下り
の遅延量の差を縮小し、データ転送の高速化に対応する
ことができる、記録ヘッド、その記録ヘッドを有するヘ
ッドカートリッジ、その記録ヘッドを用いた記録装置、
及び、記録ヘッド素子基板を提供することを目的とす
る。

【００４３】

【課題を解決するための手段】上記目的を達成するため
に本発明の一態様としての記録ヘッドは、複数の記録素
子と該記録素子を駆動するための駆動回路とが同一の素
子基体上に設けられた記録ヘッドであって、前記駆動回
路に入力される論理信号に対して、立ち上がりの閾値及
び立ち下がりの閾値を異ならせるヒステリシス特性を与
えるシュミット回路を有しており、前記立ち上がりの閾
値及び立ち下がりの閾値を異ならせる際に生じる前記論
理信号の立ち上がりにおける遅延量と立ち下がりにおけ
る遅延量とを揃えるよう調整する遅延量調整手段をを備
えている。

【００４４】すなわち、本発明では、所定方向に配列さ
れた複数の記録素子と該記録素子を駆動するための駆動
回路とが同一の素子基体上に設けられた記録ヘッドにお
いて、駆動回路に入力される論理信号に対して、立ち上
がりの閾値及び立ち下がりの閾値を異ならせるヒステリ
シス特性を与えるシュミット回路を設け、シュミット回
路において、論理信号の立ち上がりにおける遅延量と立
ち下がりにおける遅延量とを調整する。

【００４５】このようにすると、論理信号の立ち上がり
における遅延量と立ち下がりにおける遅延量とを略等し
くすることができるので、電源電圧を低下させた場合に
おいても記録ヘッドへのデータの転送速度を向上させる
ことが可能となる。

【００４６】

【発明の実施の形態】以下添付図面を参照して本発明の
好適な実施形態について詳細に説明する。

【００４７】なお、以下に説明する実施形態では、イン
クジェット記録方式を用いた記録装置としてプリンタを
例に挙げ説明する。

【００４８】本明細書において、「記録」（「プリン
ト」という場合もある）とは、文字、図形等有意の情報
を形成する場合のみならず、有意無意を問わず、また人
間が視覚で知覚し得るように顕在化したものであるか否
かを問わず、広く記録媒体上に画像、模様、パターン等
を形成する、または媒体の加工を行う場合も表すものと
する。

【００４９】また、「記録媒体」とは、一般的な記録装
置で用いられる紙のみならず、広く、布、プラスチック
・フィルム、金属板、ガラス、セラミックス、木材、皮
革等、インクを受容可能なものも表すものとする。

【００５０】さらに、「インク」（「液体」と言う場合
もある）とは、上記「記録（プリント）」の定義と同様
広く解釈されるべきもので、記録媒体上に付与されるこ
とによって、画像、模様、パターン等の形成または記録
媒体の加工、或いはインクの処理（例えば記録媒体に付
与されるインク中の色剤の凝固または不溶化）に供され
得る液体を表すものとする。

【００５１】また、以下に用いる「素子基体」という語
は、シリコン半導体からなる単なる基体を指し示すもの
ではなく、各素子や配線などが設けられた基体を示すも
のである。

【００５２】さらに、以下の説明で用いる「素子基体
上」という表現は、単に素子基体の上を指し示すだけで
なく、素子基体の表面、表面近傍の素子基体内部側をも
示すものである。また、本発明でいう「作りこみ（ビル
トイン(built-in)）」とは、別体の各素子を単に基体上
に配置することを指し示している言葉ではなく、各素子
を半導体回路の製造工程などによって素子基体上に一体
的に形成、製造することを示すものである。

【００５３】始めに、以下で説明する本発明の記録ヘッ
ドを用いる記録装置の代表的な全体構成および制御構成
について説明する。

【００５４】＜装置本体の概略説明＞図１１は、本発明
の記録ヘッドを用いる代表的な実施の形態であるインク
ジェットプリンタＩＪＲＡの構成の概要を示す外観斜視
図である。図１１において、駆動モータ５０１３の正逆
回転に連動して駆動力伝達ギア５００９〜５０１１を介
して回転するリードスクリュー５００５の螺旋溝５００
４に対して係合するキャリッジＨＣはピン（不図示）を
有し、ガイドレール５００３に支持されて矢印ａ，ｂ方
向を往復移動する。キャリッジＨＣには、記録ヘッドＩ
ＪＨとインクタンクＩＴとを内蔵した一体型インクジェ
ットカートリッジＩＪＣが搭載されている。

【００５５】５００２は紙押え板であり、キャリッジＨ
Ｃの移動方向に亙って記録用紙Ｐをプラテン５０００に
対して押圧する。５００７，５００８はフォトカプラ
で、キャリッジのレバー５００６のこの域での存在を確
認して、モータ５０１３の回転方向切り換え等を行うた
めのホームポジション検知器である。

【００５６】５０１６は記録ヘッドＩＪＨの前面をキャ
ップするキャップ部材５０２２を支持する部材で、５０
１５はこのキャップ内を吸引する吸引器で、キャップ内
開口５０２３を介して記録ヘッドの吸引回復を行う。５
０１７はクリーニングブレードで、５０１９はこのブレ
ードを前後方向に移動可能にする部材であり、本体支持
板５０１８にこれらが支持されている。ブレードは、こ
の形態でなく周知のクリーニングブレードが本例に適用
できることは言うまでもない。

【００５７】又、５０２１は、吸引回復の吸引を開始す
るためのレバーで、キャリッジと係合するカム５０２０
の移動に伴って移動し、駆動モータからの駆動力がクラ
ッチ切り換え等の公知の伝達機構で移動制御される。

【００５８】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。

【００５９】＜制御構成の説明＞次に、上述した装置の
記録制御を実行するための制御構成について説明する。

【００６０】図１２はインクジェットプリンタＩＪＲＡ
の制御回路の構成を示すブロック図である。制御回路を
示す同図において、１７００は記録信号を入力するイン
ターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１
７０１が実行する制御プログラムを格納するＲＯＭ、１
７０３は各種データ（上記記録信号やヘッドに供給され
る記録データ等）を保存しておくＤＲＡＭである。１７
０４は記録ヘッドＩＪＨに対する記録データの供給制御
を行うゲートアレイ（Ｇ．Ａ．）であり、インターフェ
ース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデ
ータ転送制御も行う。１７１０は記録ヘッドＩＪＨを搬
送するためのキャリアモータ、１７０９は記録紙搬送の
ための搬送モータである。１７０５は記録ヘッドを駆動
するヘッドドライバ、１７０６，１７０７はそれぞれ搬
送モータ１７０９、キャリアモータ１７１０を駆動する
ためのモータドライバである。

【００６１】上記制御構成の動作を説明すると、インタ
ーフェース１７００に記録信号が入るとゲートアレイ１
７０４とＭＰＵ１７０１との間で記録信号がプリント用
の記録データに変換される。そして、モータドライバ１
７０６、１７０７が駆動されると共に、ヘッドドライバ
１７０５に送られた記録データに従って記録ヘッドが駆
動され、記録が行われる。

【００６２】ここでは、ＭＰＵ１７０１が実行する制御
プログラムをＲＯＭ１７０２に格納するものとしたが、
ＥＥＰＲＯＭ等の消去／書き込みが可能な記憶媒体を更
に追加して、インクジェットプリンタＩＪＲＡと接続さ
れたホストコンピュータから制御プログラムを変更でき
るように構成することもできる。

【００６３】なお、上述のように、インクタンクＩＴと
記録ヘッドＩＪＨとは一体的に形成されて交換可能なイ
ンクカートリッジＩＪＣを構成しても良いが、これらイ
ンクタンクＩＴと記録ヘッドＩＪＨとを分離可能に構成
して、インクがなくなったときにインクタンクＩＴだけ
を交換できるようにしても良い。

【００６４】＜インクカートリッジの説明＞図１３は、
インクタンクとヘッドとが分離可能なインクカートリッ
ジＩＪＣの構成を示す外観斜視図である。インクカート
リッジＩＪＣは、図１３に示すように、境界線Ｋの位置
でインクタンクＩＴと記録ヘッドＩＪＨとが分離可能で
ある。インクカートリッジＩＪＣにはこれがキャリッジ
ＨＣに搭載されたときには、キャリッジＨＣ側から供給
される電気信号を受け取るための電極（不図示）が設け
られており、この電気信号によって、前述のように記録
ヘッドＩＪＨが駆動されてインクが吐出される。

【００６５】なお、図１３において、５００はインク吐
出口列である。また、インクタンクＩＴにはインクを保
持するために繊維質状もしくは多孔質状のインク吸収体
が設けられている。

【００６６】＜記録ヘッド＞以下、上記の構成のインク
ジェットプリンタの記録ヘッドの実施形態について、基
板上（ヒータボード上）に設けられるシュミット回路を
中心とした回路構成について説明する。

【００６７】なお、後述する基板の上には各記録素子に
対応してインク吐出口やこのインク吐出口に連通した流
路を形成する部材（不図示）が設けられており、これに
より記録ヘッドを構成している。

【００６８】そして、この記録素子上に供給されるイン
クを記録素子の駆動によって加熱することで膜沸騰によ
る気泡を発生させインクを吐出口から吐出する構成とな
っている。

【００６９】［第１の実施形態］本発明に係る記録ヘッ
ドの第１の実施形態について説明する。図７は本実施形
態の記録ヘッドのシュミット回路の構成を示す回路図で
ある。本実施形態のシュミット回路は、図１に示したシ
ュミット回路に立ち上がり信号と立下り信号の遅延差を
調整する手段として、インバータ１００の出力に接続さ
れたインバータ１０５を設けたものである。

【００７０】インバータ１００、１０１、１０２の駆動
時のオン抵抗値を、それぞれＲ１００、Ｒ１０１、Ｒ１
０２とする。またインバータ１０２、１０５、アンドゲ
ート１０３、１０４の入力容量を、それぞれＣ１０２、
Ｃ１０５、Ｃ１０３、Ｃ１０４とする。ＭＯＳトランジ
スタが駆動する時の遅延量が、オン抵抗値とトランジス
タ出力に接続される容量値との積に比例すると想定する
と、立ち上がり信号と立下り信号の遅延量は以下のよう
になる。

【００７１】立ち上がりの遅延量Ｔｒは、 Ｔｒ ∝ Ｒ１００×（Ｃ１０３＋Ｃ１０５） ...（１） となり、立ち上がりの遅延量Ｔｆは、 Ｔｒ ∝ Ｒ１０１×Ｃ１０２＋Ｒ１０２×Ｃ１０４ ...（２） となる。

【００７２】ここで、Ｔｒ＝ＴｆとなるようにＣ１０５
について解くと、 Ｒ１００×（Ｃ１０３＋Ｃ１０５） ＝Ｒ１０１×Ｃ１０２＋Ｒ１０２×Ｃ１０４ ...（３） となるから、 Ｃ１０５＝（Ｒ１０１×Ｃ１０２＋Ｒ１０２×Ｃ１０４） ／Ｒ１００−Ｃ１０３ ...（４） となる。

【００７３】従って、インバータ１０５の入力容量Ｃ１
０５を、式（４）を満たすように設定することで、シュ
ミット回路における立ち上がりと立下りでの遅延量に差
がなくなり、データ転送の高速化に対応することができ
る。

【００７４】また、本実施形態のシュミット回路は、従
来の回路に使用しているものと同様の構成のインバータ
１０５を追加したものであるので、従来と同じ製造工程
でヒータボード上に作り込むことができるため、コスト
アップが最小に抑えられる。

【００７５】［第２の実施形態］本発明に係る記録ヘッ
ドの第２の実施形態について説明する。なお、上記第１
の実施形態と同様の部分については説明を省略し、本実
施形態の特徴的な部分を中心に説明する。

【００７６】図８は本実施形態の記録ヘッドのシュミッ
ト回路の構成を示す回路図である。本実施形態のシュミ
ット回路は、図１に示したシュミット回路に立ち上がり
信号と立下り信号の遅延差を調整する手段として、イン
バータ１００の出力に接続されたコンデンサ８０１を設
けたものである。

【００７７】このコンデンサ８０１は、上記第１の実施
形態におけるインバータ１０５の入力容量Ｃ１０５に相
当するものである。従って、上記で説明した式（４）に
より、コンデンサ８０１の容量を設定することにより、
シュミット回路における立ち上がりと立下りでの遅延量
に差がなくなり、データ転送の高速化に対応することが
できる。

【００７８】また、本実施形態のシュミット回路は、従
来の回路に、コンデンサ８０１を追加したものであるの
で、従来と同様の製造工程でヒータボード上に作り込む
ことができるため、コストアップが最小に抑えられる。

【００７９】［第３の実施形態］本発明に係る記録ヘッ
ドの第３の実施形態について説明する。なお、上記第１
及び第２の実施形態と同様の部分については説明を省略
し、本実施形態の特徴的な部分を中心に説明する。

【００８０】図９は本実施形態の記録ヘッドのシュミッ
ト回路の構成を示す回路図である。本実施形態のシュミ
ット回路は、図１に示したシュミット回路に立ち上がり
信号と立下り信号の遅延差を調整する手段として、イン
バータ１００の出力に接続された抵抗９０１を設けたも
のである。

【００８１】ここで、抵抗９０１の抵抗値をＲ９０１と
し、他の部品のオン抵抗値及び入力容量を第１の実施形
態と同様に想定すると、本実施形態のシュミット回路に
おける立ち上がりの遅延量Ｔｒは、 Tｒ ∝ （Ｒ１００＋Ｒ９０１）×Ｃ１０３ ...（５） となる。

【００８２】立ち下がりでの遅延量は上記第１の実施形
態の式（２）と同様である。従って、式（５）及び
（２）からＴｒ＝ＴｆとなるようにＲ９０１について解
くと、 Ｒ９０１＝（Ｒ１０１×Ｃ１０２＋Ｒ１０２×Ｃ１０４） ／Ｃ１０３−Ｒ１００ ...（６） となる。

【００８３】従って、抵抗９０１の値Ｒ９０１を、式
（６）を満たすように設定することで、シュミット回路
における立ち上がりと立下りでの遅延量に差がなくな
り、データ転送の高速化に対応することができる。

【００８４】また、本実施形態のシュミット回路は、従
来の回路に、抵抗９０１を追加したものであるので、従
来と同様の製造工程でヒータボード上に作り込むことが
できるため、コストアップが最小に抑えられる。

【００８５】［第４の実施形態］本発明に係る記録ヘッ
ドの第４の実施形態について説明する。なお、上記第１
から第３の実施形態と同様の部分については説明を省略
し、本実施形態の特徴的な部分を中心に説明する。

【００８６】図１０は本実施形態の記録ヘッドのシュミ
ット回路の構成を示す回路図である。本実施形態のシュ
ミット回路は、図１に示したシュミット回路のインバー
タ１００とインバータ１０１に代えて、駆動時のオン抵
抗値を調整したインバータ１００'とインバータ１０１'
とを設けて、立ち上がり信号と立下り信号の遅延差を調
整するものである。

【００８７】図１０の回路において、インバータ１０
０'の駆動時のオン抵抗値をＲ１００'とし、インバータ
１０１の駆動時のオン抵抗値をＲ１０１'とすると、立
ち上がりの遅延量Ｔｒは、 Ｔｒ ∝ Ｒ１００'×Ｃ１０３ ...（７） であり、立ち上がりの遅延量Ｔｆは、 Ｔｒ ∝ Ｒ１０１'×Ｃ１０２＋Ｒ１０２×Ｃ１０４...（８） となる。

【００８８】従って、 Ｒ１００'×Ｃ１０３＝Ｒ１０１'×Ｃ１０２＋Ｒ１０２×Ｃ１０４ ...（９） となるように、インバータ１００'の駆動時のオン抵抗
値Ｒ１００'と、インバータ１０１'の駆動時のオン抵抗
値Ｒ１０１'を設定すればよい。具体的には、インバー
タ１００'とインバータ１０１'のＭＯＳトランジスタサ
イズを設定する。

【００８９】本実施形態によれば、インバータ１００'
の駆動時のオン抵抗値Ｒ１００'と、インバータ１０１'
の駆動時のオン抵抗値Ｒ１０１'を、式（９）を満たす
ように設定することで、シュミット回路における立ち上
がりと立下りでの遅延量に差がなくなり、データ転送の
高速化に対応することができる。

【００９０】この場合、Ｒ１００'とＲ１０１'との両方
の値を調整する必要はなく、いずれか一方の値を調整し
て式（９）を満たすようにしてもよい。

【００９１】また、本実施形態のシュミット回路は、従
来の回路と実質的に同じ構成であるので、従来と同じ製
造工程でヒータボード上に作り込むことができるため、
同じコストで製造することができる。

【００９２】［その他の実施形態］以上の実施形態は、
特にインクジェット記録方式の中でも、インク吐出を行
わせるために利用されるエネルギーとして熱エネルギー
を発生する手段（例えば電気熱変換体やレーザ光等）を
備え、前記熱エネルギーによりインクの状態変化を生起
させる方式を用いることにより記録の高密度化、高精細
化が達成できる。

【００９３】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、オンデマンド型の場合には、液体（インク）
が保持されているシートや液路に対応して配置されてい
る電気熱変換体に、記録情報に対応していて核沸騰を越
える急速な温度上昇を与える少なくとも１つの駆動信号
を印加することによって、電気熱変換体に熱エネルギー
を発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさ
せて、結果的にこの駆動信号に１対１で対応した液体
（インク）内の気泡を形成できるので有効である。

【００９４】この気泡の成長、収縮により吐出用開口を
介して液体（インク）を吐出させて、少なくとも１つの
滴を形成する。この駆動信号をパルス形状とすると、即
時適切に気泡の成長収縮が行われるので、特に応答性に
優れた液体（インク）の吐出が達成でき、より好まし
い。

【００９５】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。

【００９６】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第４５５８３３３号明細書、米国特許第
４４５９６００号明細書に記載された構成も本発明に含
まれるものである。加えて、複数の電気熱変換体に対し
て、共通するスロットを電気熱変換体の吐出部とする構
成を開示する特開昭５９−１２３６７０号公報や熱エネ
ルギーの圧力波を吸収する開口を吐出部に対応させる構
成を開示する特開昭５９−１３８４６１号公報に基づい
た構成としても良い。

【００９７】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された１個の記録ヘッドとして
の構成のいずれでもよい。

【００９８】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。

【００９９】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【０１００】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも１つを備えた装置とすることもで
きる。

【０１０１】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。

【０１０２】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。

【０１０３】さらに加えて、本発明に係る記録装置の形
態としては、コンピュータ等の情報処理機器の画像出力
端末として一体または別体に設けられるものの他、リー
ダ等と組み合わせた複写装置、さらには送受信機能を有
するファクシミリ装置の形態を取るものであっても良
い。

【０１０４】

【発明の効果】以上説明したように本発明によれば、論
理信号の立ち上がりにおける遅延量と立ち下がりにおけ
る遅延量とを略等しくすることができるので、電源電圧
を低下させた場合においても記録ヘッドへのデータの転
送速度を向上させることが可能となる。

【図面の簡単な説明】

【図１】シュミット回路とその動作特性を説明するため
の図である。

【図２】ＭＯＳインバータのレイアウトを示す図であ
る。

【図３】ＭＯＳトランジスタのゲート電圧をパラメータ
とした時の、ドレイン電流とドレイン−ソース間の電圧
との関係を示すグラフである。

【図４】ＣＭＯＳのインバータでＭＯＳトランジスタの
ゲートを駆動する場合、インバータの出力に付加される
ゲートの容量分の負荷を示す図である。

【図５】一般的なインクジェット記録ヘッドのヒータボ
ードの回路構成を示すブロック図である。

【図６】シュミット回路において信号の立下りが立ち上
がりに対して遅延する場合の信号波形を示す図である。

【図７】第１の実施形態のシュミット回路の構成を示す
回路図である。

【図８】第２の実施形態のシュミット回路の構成を示す
回路図である。

【図９】第３の実施形態のシュミット回路の構成を示す
回路図である。

【図１０】第４の実施形態のシュミット回路の構成を示
す回路図である。

【図１１】本発明の記録ヘッドを使用する代表的な実施
形態であるプリンタの外観を示す図である。

【図１２】図１１のプリンタの制御構成を示すブロック
図である。

【図１３】図１１のプリンタのインクジェットカートリ
ッジを示す図である。

【図１４】従来のインクジェット記録ヘッド用基板のレ
イアウトを示す図である。

【図１５】インクジェット記録ヘッド用基板のブロック
図である。

【図１６】インクジェット記録ヘッド用基板の駆動タイ
ミング例である。

【図１７】ロジック電源電圧に対する画像転送可能最大
CLK周波数を示す図である。

【符号の説明】

１００、１０１、１０２ インバータ １０３、１０４ ＮＡＮＤ回路 １０５ 遅延差調整用インバータ １０６ 入力パッド ８０１ コンデンサ ９０１ 抵抗 １００'、１０１' ＯＮ抵抗値を調整したインバータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 今仲 良行 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 2C057 AF82 AG46 AG70 AK07 AR16 BA13 5J001 AA05 BB03 BB10 BB12 BB16 BB23 CC01 DD04

Claims (16)

【特許請求の範囲】
1. 【請求項１】 複数の記録素子と該記録素子を駆動する
   ための駆動回路とが同一の素子基体上に設けられた記録
   ヘッドであって、 前記駆動回路に入力される論理信号に対して、立ち上が
   りの閾値及び立ち下がりの閾値を異ならせるヒステリシ
   ス特性を与えるシュミット回路を有しており、 前記立ち上がりの閾値及び立ち下がりの閾値を異ならせ
   る際に生じる前記論理信号の立ち上がりにおける遅延量
   と立ち下がりにおける遅延量とを揃えるよう調整する遅
   延量調整手段を備えていることを特徴とする記録ヘッ
   ド。
2. 【請求項２】 前記遅延量調整手段は、前記シュミット
   回路内に設けられていることを特徴とする請求項１に記
   載の記録ヘッド。
3. 【請求項３】 前記論理信号の立ち上がりと立ち下がり
   でデータを取り込むことを特徴とする請求項１から２の
   いずれか１項に記載の記録ヘッド。
4. 【請求項４】 前記論理信号は少なくともクロック信号
   とデータ信号であることを特徴とする請求項３に記載の
   記録ヘッド。
5. 【請求項５】 前記シュミット回路を、前記駆動回路に
   入力される論理信号それぞれに対して有することを特徴
   とする請求項２に記載の記録ヘッド。
6. 【請求項６】 前記シュミット回路は、前記論理信号が
   立ち上がりで通過する経路の素子数と立ち下がりで通過
   する経路の素子数とが異なっており、素子数の少ない経
   路に前記遅延量調整手段を備えていることを特徴とする
   請求項２に記載の記録ヘッド。
7. 【請求項７】 前記シュミット回路は、前記論理信号が
   立ち上がりで通過する経路に含まれるインバータの数よ
   りも立ち下がりで通過する経路に含まれるインバータの
   数が多く、前記立ち上がりで通過する経路に前記遅延量
   調整手段を備えていることを特徴とする請求項６に記載
   の記録ヘッド。
8. 【請求項８】 前記遅延量調整手段がインバータである
   ことを特徴とする請求項１から７のいずれか１項に記載
   の記録ヘッド。
9. 【請求項９】 前記遅延量調整手段がコンデンサである
   ことを特徴とする請求項１から７のいずれか１項に記載
   の記録ヘッド。
10. 【請求項１０】 前記遅延量調整手段が抵抗であること
    を特徴とする請求項１から７のいずれか１項に記載の記
    録ヘッド。
11. 【請求項１１】 前記シュミット回路は、前記論理信号
    が立ち上がりで通過する経路に含まれるインバータの数
    よりも立ち下がりで通過する経路に含まれるインバータ
    の数が多く、いずれかの経路に含まれる少なくとも１つ
    のインバータのオン抵抗の値を調整して、前記論理信号
    の立ち上がりにおける遅延量と立ち下がりにおける遅延
    量とを調整することを特徴とする請求項６に記載の記録
    ヘッド。
12. 【請求項１２】 前記記録素子を用いてインクを吐出し
    記録を行うインクジェット記録ヘッドであることを特徴
    とする請求項１から１１のいずれか１項に記載の記録ヘ
    ッド。
13. 【請求項１３】 前記記録素子は、インクを吐出するた
    めに利用される熱エネルギーを発生する電気熱変換体で
    あることを特徴とする請求項１２に記載の記録ヘッド。
14. 【請求項１４】 請求項１から１３のいずれか１項に記
    載の記録ヘッドと、 前記記録ヘッドに供給するインクを貯留するインクタン
    クとを有することを特徴とするヘッドカートリッジ。
15. 【請求項１５】 請求項１から１３のいずれか１項に記
    載の記録ヘッドを用いて記録を行なうことを特徴とする
    記録装置。
16. 【請求項１６】 複数の記録素子と該記録素子を駆動す
    るための駆動回路とが同一の素子基体上に設けられた記
    録ヘッド素子基板であって、 前記駆動回路に入力される論理信号に対して、立ち上が
    りの閾値及び立ち下がりの閾値を異ならせるヒステリシ
    ス特性を与えるシュミット回路を有しており、 前記シュミット回路内で生じる前記論理信号の立ち上が
    りにおける遅延量と立ち下がりにおける遅延量とを揃え
    るよう調整する遅延量調整手段が前記素子基体上に設け
    られていることを特徴とする記録ヘッド素子基板。