KR100422759B1 - 전원장치 및 이를 이용한 전자기기 및 전원장치의 출력 단락 보호 방법 - Google Patents

전원장치 및 이를 이용한 전자기기 및 전원장치의 출력 단락 보호 방법 Download PDF

Info

Publication number
KR100422759B1
KR100422759B1 KR10-2001-0031953A KR20010031953A KR100422759B1 KR 100422759 B1 KR100422759 B1 KR 100422759B1 KR 20010031953 A KR20010031953 A KR 20010031953A KR 100422759 B1 KR100422759 B1 KR 100422759B1
Authority
KR
South Korea
Prior art keywords
voltage
output
power supply
circuit
reference voltage
Prior art date
Application number
KR10-2001-0031953A
Other languages
English (en)
Other versions
KR20010111459A (ko
Inventor
사노나오토
구니이신고
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20010111459A publication Critical patent/KR20010111459A/ko
Application granted granted Critical
Publication of KR100422759B1 publication Critical patent/KR100422759B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Protection Of Static Devices (AREA)

Abstract

본 발명의 전원장치는 제1 직류 전압을 제2 직류 전압으로 변환하고 상기 제2 직류 전압을 출력한다. 상기 전원장치는 기준전압을 발생시키기 위한 기준전압 발생회로, 상기 기준전압에 따라서 출력 전압을 제어하기 위한 제어회로, 및 상기 출력측에 단락이 발생하였을 때, 단락의 발생을 검출하여 상기 기준전압을 감소시켜 상기 출력 전압이 감소하도록 함으로써 출력 단락 보호 동작을 수행하기 위한 단락 검출회로를 포함한다.

Description

전원장치 및 이를 이용한 전자기기 및 전원장치의 출력 단락 보호 방법{POWER SUPPLY, ELECTRONIC DEVICE USING THE SAME AND OUTPUT SHORT-CIRCUIT PROTECTION METHOD FOR THE SAME}
본 발명은 전원장치, 이를 이용한 전자기기 및 전원장치의 출력단락 보호 방법에 관한 것이다.
도 7은 종래의 전원장치의 회로도이다. 도 7에서, 전원장치(1)는 직류 전원(VCC), 트랜지스터(Q1 및 Q2), 연산 증폭기(OP1), 제너 다이오드(ZD), 저항(R1, R2, R3, 및 R4), 커패시터(C1 및 C2), 및 출력 단자(POUT)를 포함한다.
상기 직류 전원(VCC)은 레귤레이터 소자인 상기 트랜지스터(Q1)의 콜렉터에 연결된다. 상기 트랜지스터(Q1)의 에미터는 상기 저항(RS)을 거쳐서 상기 출력 단자(POUT)에 연결된다. 상기 연산 증폭기(OP1)의 두개의 입력 단자는 상기 저항(RS)을 통해 연결되고, 상기 연산 증폭기(OP1)의 출력은 상기 트랜지스터(Q1)의 베이스에 연결된다. 상기 트랜지스터(Q1)의 베이스는 상기 트랜지스터(Q2)의 콜렉터에 연결된다. 상기 트랜지스터(Q2)의 에미터는 상기 제너 다이오드(ZD)를 거쳐서 접지에 연결된다. 상기 제너 다이오드(ZD)의 캐소드는 상기 저항(R1)을 거쳐서 상기 직류 전원(VCC)에 연결된다. 상기 저항(R2)은 상기 트랜지스터(Q1)의 베이스 및 콜렉터 사이에 연결된다. 상기 직류 전원(VCC)은 상기 커패시터(C1)와 병렬로 연결된다. 커패시터(C2)는 POUT및 접지 사이에 연결되고 상기 POUT은 또한 도시된 바와 같이 상기 커패시터(C2)에 병렬로 연결된 상기 저항(R3 및 R4)을 거쳐서 접지되어 있다. 상기 저항(R3 및 R4) 사이의 노드는 상기 트랜지스터(Q2)의 베이스에 연결된다.
이러한 구조를 가진 상기 전원장치(1)에 있어서, 상기 트랜지스터(Q2)의 에미터는 상기 저항(R1) 및 상기 제너 다이오드(ZD)에 의해 기준전압(Vref)으로 유지된다. 상기 출력 단자(POUT)의 전압은 상기 저항(R3 및 R4)을 이용하여 검출된다. 상기 검출된 전압을 이용하여 상기 트랜지스터(Q2)가 제어된다. 상기 트랜지스터(Q2)는 상기 기준전압(Vref)을 기준으로 상기 출력 단자(POUT)의 전압이 유지되도록 상기 트랜지스터(Q1)를 제어한다. 상기 커패시터(C1 및 C2)는 평활(smoothing) 커패시터이다. 상기 저항(R2)은 상기 트랜지스터(Q1)의 기동 저항(starting registor)이다. 또한, 부하(도시되지 않음)는 상기 출력 단자(POUT) 및 접지 사이에 연결된다.
상기 출력측에 단락이 발생한 경우의 출력 단락 보호 동작에 대해 설명하겠다. 본 명세서에서, 단락(short-circuiting)이란 완전한 단락뿐만 아니라 상기 부하의 저항값이 소정의 저항값 이하로 감소되어 큰 전류가 상기 부하에 흐르는 경우도 의미한다. 상기 트랜지스터(Q1)의 출력은 상기 저항(RS)과 직렬로 연결되어 있다. 상기 저항(RS)을 통한 전압 강하가 상기 출력 전류의 크기에 비례하여 발생하게 되어 상기 연산 증폭기(OP1)에 입력된다. 소정의 값 또는 그 이상의 전압 강하가 상기 연산 증폭기(OP1)에 입력된 경우, 상기 출력 전압은 감소하게 된다. 그러므로, 상기 출력측에 단락이 발생하므로 상기 저항(RS)에 흐르는 큰 전류는 상기 트랜지스터(Q1)의 베이스 전압을 감소시킨다. 상기 트랜지스터(Q1)의 베이스 전압이 감소된 경우, 상기 트랜지스터(Q1)는 오프되어 상기 출력 전류가 흐르지 못하게 된다. 즉, 상기 전원장치(1)에 있어서, 상기 저항(RS) 및 상기 연산 증폭기(OP1)를 이용하여 상기 출력 단락 보호 동작이 실현된다.
도 8은 또 다른 종래의 전원장치의 회로도이다. 도 7의 대응하는 소자들과 동등한 도 8의 소자들은 동일한 참조 번호를 붙이며 그 설명은 생략한다.
도 8에 있어서, 전원장치(2)는 도 7에 도시된 상기 전원장치(1)에 있어서의 상기 저항(RS) 및 상기 연산 증폭기(OP1) 대신에 트랜지스터(Q3 및 Q4), 저항(R5, R6, 및 R7), 및 커패시터(C3)를 포함한다. 상기 직류 전원(VCC)은 상기 저항(R5) 및 상기 커패시터(C3)를 순서대로 거쳐서 접지에 연결된다. 상기 저항(R5) 및 상기 커패시터(C3) 사이의 노드는 상기 트랜지스터(Q3)의 에미터에 연결된다. 상기 출력 단자(POUT)는 상기 저항(R6 및 R7)을 순서대로 거쳐서 접지에 연결된다. 상기 저항(R6 및 R7) 사이의 노드는 상기 트랜지스터(Q3)의 베이스에 연결된다. 상기 트랜지스터(Q3)의 콜렉터는 상기 트랜지스터(Q4)의 베이스에 연결된다. 상기 트랜지스터(Q4)의 콜렉터는 상기 트랜지스터(Q1)의 베이스에 연결되고, 상기 트랜지스터(Q4)의 에미터는 접지된다.
상기 부하가 정상인 경우, 이런 구조를 가진 상기 전원장치(2)의 동작은 상기 전원장치(1)의 동작과 유사하다. 그러므로, 이 경우에 있어서의 상기 전원장치(2)의 동작의 설명은 생략한다.
상기 전원장치(2)의 출력측에 단락이 발생하였을 때의 출력 단락 보호 동작에 대해 설명한다. 상기 저항(R6 및 R7)은 상기 출력 단자(POUT) 및 접지 사이에 연결되기 때문에, 상기 출력 전압이 상기 출력 단자(POUT)와의 노드에서 검출된다. 상기 출력측에 단락이 발생하였을 때, 상기 저항(R6 및 R7)간 노드에서 전압 강하가 발생하고, 상기 트랜지스터(Q3)가 온이 된다. 상기 트랜지스터(Q3)가 온이 된 경우, 상기 전류는 상기 저항(R5) 및 상기 트랜지스터(Q3)를 거쳐서 상기 트랜지스터(Q4)의 베이스에 흐르고, 상기 트랜지스터(Q4)가 온이 된다. 상기 트랜지스터(Q4)가 온이 된 경우, 상기 트랜지스터(Q4)의 콜렉터 전압은 감소된다. 따라서, 상기 트랜지스터(Q4)의 콜렉터에 연결된 상기 트랜지스터(Q1)의 베이스 전압이 또한 감소되기 때문에, 상기 트랜지스터(Q1)는 오프된다. 이 때문에 상기 출력 전류는 흐르지 못한다. 즉, 상기 전원장치(2)에 있어서, 상기 트랜지스터(Q3 및 Q4), 상기 저항(R5, R6, 및 R7), 및 상기 커패시터(C3)를 이용하여 상기 출력 단락 보호 동작이 실현된다.
상기 전원장치(2)가 먼저 온이 된 경우, 상기 트랜지스터(Q3)의 베이스 전압이 실질적으로 0V이기 때문에, 상기 출력 단락 보호 동작이 곧바로 작동될 것이다. 그러므로, 상기 전원이 먼저 온이 된 경우 상기 트랜지스터(Q3)가 온이 되지 않도록 하기 위해 상기 저항(R5) 및 상기 커패시터(C3)를 포함하는 지연 회로가 설치된다. 이런 지연 회로의 동작으로 인해, 상기 트랜지스터(Q3)의 에미터 전압이 증가하는 데는 상당한 시간이 필요하게 된다. 상기 트랜지스터(Q3)는 이 시간동안 온이 되지 않기 때문에, 상기 전원장치의 초기 온일 때 불필요한 출력 단락 보호 동작이 발생하지 않게 된다.
도 7에 도시된 상기 전원장치(1)에 있어서, 상기 출력 전류가 흐르는 경로가 상기 저항(RS)과 직렬로 연결되어 있기 때문에, 상기 전원장치가 정상적으로 작동된다하더라도, 상기 저항(RS)에서 전력이 소모된다. 이는 상기 전원장치(1)의 효율을 감소시킨다.
도 8에 도시된 상기 전원장치(2)에 있어서, 전원이 온인 경우 상기 트랜지스터(Q3)의 동작으로 인해 상기 출력 단락 보호 동작이 실행되지 않도록 지연 회로가 설치되어야 한다. 상기 지연 회로의 설치는 그 회로의 크기를 증가시키고, 이는 상기 전원장치의 소형화 및 저비용화를 막는다. 게다가, 상기 전원장치(2)에 있어서, 상기 출력 단락 동작으로 인해 상기 트랜지스터(Q1)가 오프가 된 경우, 상기 출력 단자(POUT)의 전압은 0V이 된다. 그러므로, 상기 출력측의 단락 상태가 해소된다하더라도, 일단 상기 출력 단락 보호 동작은 계속되고 정상 상태로 복구되지 않는다. 따라서, 상기 출력 단락 보호 동작이 실행되면, 상기 전원장치를 정상 상태로 복구시키기 위해서는 상기 전원이 다시 온이 되어야 한다.
따라서, 본 발명의 목적은 상기 문제들을 해결하고자 하는 것이다. 본 발명은 간단한 회로를 이용하여 출력 단락 보호 동작을 수행할 수 있는 전원장치, 이를 이용한 전자기기, 및 전원장치의 출력 단락 보호 방법을 제공한다.
상기 목적을 달성하기 위해, 본 발명에 제1양태에 따르면, 제1 직류 전압을 제2 직류 전압으로 변환하여 상기 제2 직류 전압을 출력하기 위한 전원장치가 제공된다. 이런 전원장치는 기준전압을 발생시키기 위한 기준전압 발생회로, 상기 기준전압에 따라서 출력 전압을 제어하기 위한 제어회로, 및 상기 출력측에 단락이 발생하였을 때, 단락의 발생을 검출하고 상기 기준전압을 감소시켜 상기 출력 전압이 감소되도록 함으로써, 출력 단락 보호 동작을 수행하기 위한 단락 검출회로를 포함한다.
상기 전원장치는 상기 제어회로에 의해 제어되는 레귤레이터 소자를 더 포함할 수 있다.
상기 전원장치는 상기 제어회로에 의해 온 및 오프로 스위칭되는 스위칭 소자를 더 포함할 수 있다.
상기 전원장치에 있어서, 상기 제2 직류 전압은 상기 제1 직류 전압보다 더 낮아도 된다.
상기 전원장치에 있어서, 상기 단락 검출회로는 상기 출력측 및 상기 기준전압 발생회로 사이에 연결된 다이오드이어도 된다.
상기 전원장치에 있어서, 상기 제어회로는 상기 기준전압 발생회로에 연결된 하나의 입력 및 상기 출력 전압을 감지하기 위해 결합된 또 다른 입력을 갖는 비교기(comparator)를 포함한다.
상기 전원장치에 있어서, 상기 제어회로는 상기 기준전압 발생회로 및 상기 출력 전압 사이에 연결된 제어 트랜지스터를 포함한다.
본 발명의 제2양태에 따르면, 전원장치의 출력 단락 보호 방법은 제1 직류 전압을 제2 직류 전압으로 변환하여 상기 제2 직류 전압을 출력한다. 상기 출력 단락 보호 방법은 기준전압을 발생시키는 단계, 상기 기준전압에 따라서 상기 출력 전압을 안정화시키는 단계, 및 상기 출력측에 단락이 발생하였을 때 상기 기준전압을 감소시켜서 상기 출력 전압을 감소시킴으로써 출력 단락 보호 동작을 수행하는 단계를 포함한다.
상기 기술된 방식으로 상기 전원장치를 구성함으로써, 본 발명의 상기 전원장치 및 상기 출력 단락 방법에 있어서는, 간단한 회로를 이용하여 상기 출력 단락 보호 방법을 수행할 수 있다.
본 발명의 제3양태에 따르면, 전자기기는 본 발명의 상기 제1양태에 따른 전원장치를 포함한다.
본 발명에 따른 상기 전자기기는 동작의 신뢰성을 실현하면서, 소형화 및 저비용화할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 전원장치의 회로도이다.
도 2는 본 발명의 제2 실시형태에 따른 전원장치의 회로도이다.
도 3은 본 발명의 제3의 실시형태에 따른 전원장치의 회로도이다.
도 4는 본 발명의 제4의 실시형태에 따른 전원장치의 회로도이다.
도 5는 본 발명의 제5의 실시형태에 따른 전원장치의 회로도이다.
도 6은 본 발명에 따른 전자기기를 도시하는 사시도이다.
도 7은 종래의 전원장치의 회로도이다.
도 8은 또 다른 종래의 전원장치의 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
10, 20, 30, 40, 50:전원장치
11, 21, 31, 43:제어회로
12, 22, 41:기준전압발생회로
13, 23:단락검출회로
42:펄스제어회로
도 1은 본 발명의 제1 실시에 따른 전원장치의 개략적인 회로도이다. 도 7의 대응하는 소자들과 동등한 도 1의 소자들은 동일한 참조 번호를 붙이며 그 설명은 생략한다.
도 1에서, 전원장치(10)는 상기 트랜지스터(Q1), 상기 저항(RS), 상기 연산 증폭기(OP1), 상기 트랜지스터(Q2), 및 상기 제너 다이오드(ZD) 대신에 트랜지스터(Q5), 제어회로(11), 기준전압 발생회로(12), 및 단락 검출회로(13)를 포함한다. 상기 직류 전원(VCC)은 레귤레이터 소자인 상기 트랜지스터(Q5)의 에미터에 연결된다. 상기 트랜지스터(Q5)의 콜렉터는 상기 출력 단자(Pout)에 연결된다. 상기 기준전압 발생회로(12)는 상기 저항(R1)을 거쳐서 상기 직류 전원(VCC)에 연결된다. 상기 기준전압 발생회로(12)의 출력은 상기 제어회로(11)에 연결된다. 상기 저항(R3 및 R4)간 노드도 상기 제어회로(11)에 연결된다. 상기 제어회로(11)의 출력은 상기 트랜지스터(Q5)의 베이스에 연결된다. 상기 출력 단자(Pout)는 상기 단락 검출회로(13)를 거쳐서 상기 기준전압 발생회로(12)에 연결된다.
이러한 구조를 가진 상기 전원장치(10)에 있어서, 상기 제어회로(11)는 기준으로서 상기 기준전압 발생회로(12)로부터 출력된 상기 기준전압(Vref)을 얻고 상기 저항(R3 및 R4) 사이의 노드의 전압에 따라 상기 트랜지스터(Q5)를 제어함으로써 상기 출력 전압을 안정화시킨다.
상기 전원장치(10)의 출력측에 단락이 발생하였을 때의 출력 단락 보호 동작에 대해 설명한다. 상기 출력측에 단락이 발생하였을 때, 상기 단락 검출회로(13)는 단락을 검출하고 상기 기준전압 발생회로(12)가 상기 기준전압(Vref)을 감소하도록 상기 기준전압 발생회로(12)를 구동시킨다. 상기 제어회로(11)는 상기 기준전압(Vref)에 따라 상기 트랜지스터(Q5)를 제어하기 때문에, 상기 기준전압(Vref)이 감소될 때, 상기 출력 전압은 이에 따라 제어된다. 상기 출력 전압은 다음과 같이 주어진다.
VOUT= Vref(R3 + R4) / R4
이 식에 따르면, 예를 들어, Vref= 0V일 때, VOUT= 0V가 된다. 따라서, 상기 출력 단락 보호 동작이 실현된다.
상기 전원장치(10)에 있어서, 상기 출력측에 단락이 발행하였을 경우의 상기 기준전압을 감소시킴으로써 상기 출력 단락 보호 동작을 수행할 수 있다. 또한, 상기 전류가 흐르는 경로에는 저항이 없기 때문에, 낭비적인 전력 소모는 막을 수 있다.
도 2는 제2 실시형태에 따른 전원장치(20)의 회로도이다. 도 2의 상기 전원장치(20)는 도 1의 상기 전원장치(10)를 구체화함으로써 얻어진다. 도 1 및 7의 대응하는 소자들과 동등한 도 2의 소자들은 동일한 참조 번호를 붙이며 그 설명은 생략한다.
도 2에서, 상기 전원장치(20)는 도 1의 상기 전원장치(10)의 상기 제어회로(11) 대신에 저항(R8 및 R9) 및 트랜지스터(Q2 및 Q6)를 갖는 제어회로(21)를 포함한다. 게다가, 상기 전원장치(20)는 상기 기준전압 발생회로(12) 대신에 제너 다이오드(ZD)를 갖는 기준전압 발생회로(22), 및 상기 단락 검출회로(13) 대신에 다이오드(D1)를 갖는 단락 검출회로(23)를 포함한다.상기 저항(R8)의 일단은 상기 출력 단자(POUT)에 연결된고 그 타단은 상기 트랜지스터(Q6)의 콜렉터에 연결된다. 상기 트랜지스터(Q6)의 베이스는 상기 저항(R3 및 R4) 사이의 노드에 연결된다. 상기 트랜지스터(Q6)의 에미터는 상기 트랜지스터(Q2)의 에미터에 연결되고 상기 저항(R9)을 거쳐서 접지된다. 상기 직류 전원(VCC)은 상기 저항(R1)을 거쳐서 상기 제너 다이오드(ZD)의 캐소드에 연결되고 상기 제너 다이오드(ZD)의 에노드는 접지된다. 상기 저항(R1) 및 상기 제너 다이오드(ZD) 사이의 노드는 상기 다이오드(D1)의 에노드에 연결되고 상기 다이오드(D1)의 캐소드는 상기 출력 단자(POUT)에 연결된다.
이러한 구조를 갖는 상기 전원장치(20)에 있어서, 상기 제어회로(21)는 상기 저항(R3 및 R4)간 노드의 전압 및 상기 기준전압 발생회로(22)로부터 입력된 상기 기준전압(Vref)간 차이를 기준으로 상기 트랜지스터(Q5)를 제어함으로써 상기 출력 전압을 안정화시킨다.
상기 전원장치(20)의 출력측에 단락이 발생하였을 경우의 출력 단락 보호 동작에 대해 설명한다. 상기 전원장치(20)가 정상 상태로 동작하는 경우, 상기 출력 전압이 상기 기준전압 발생회로(22)로부터 출력된 상기 기준전압(Vref)보다 더 크기 때문에, 역바이어스가 상기 다이오드(D1)에 인가되어, 상기 다이오드(D1)의 역바이어스를 유도한다. 상기 출력측의 단락시, 상기 출력 전압이 감소되기 때문에, 상기 다이오드(D1)의 캐소드 전압이 감소되어 상기 다이오드(D1)의 순바이어스를 유도한다. 상기 다이오드(D1)가 순바이어스된 경우, 상기 다이오드(D1)의 상기 에노드 전압도 또한 감소된다. 그러므로, 상기 제너 다이오드(ZD)의 캐소드 전압인 상기 기준전압(Vref)도 감소하게 된다. 상기 기준전압(Vref)이 감소하게 된 경우, 상기 트랜지스터(Q2)는 오프된다. 이로 인해 상기 트랜지스터(Q5)가 오프되고, 상기 출력 단락 보호 동작이 실현된다.
상기 출력측에서의 단락 상태가 해소된 경우의 동작에 대해 설명한다. 상기 출력측에서의 상기 단락 상태가 해소된 경우, 상기 다이오드(D1)에 흐르는 전류는 상기 저항(R3 및 R4)를 거쳐서 접지된다. 이 경우에, 상기 다이오드(D1)의 캐소드 전압이 상기 저항(R3 및 R4)을 통한 전압 강하로 인해 증가된다. 이로 인해 다시 역바이어스 전압이 상기 다이오드(D1)에 인가되고, 상기 다이오드(D1)의 전기적인 불연속을 유도한다. 그 다음, 상기 기준전압 발생회로(22)는 상기 정상 동작을 재개하여 상기 기준전압(Vref)이 소정의 전압으로 복구된다. 따라서, 상기 출력 전압이 상기 복구된 기준전압(Vref)에 따라 소정의 전압으로 유지되도록 상기 제어회로(21)가 작동한다.
따라서, 상기 전원장치(20)에 있어서, 매우 간단한 회로를 이용하여 상기 출력 단락 보호 동작을 실현할 수 있다. 상기 출력측에서의 상기 단락 상태가 해소된 경우, 상기 전원장치(20)가 상기 정상 상태로 자동적으로 복구할 수 있게 된다. 게다가, 상기 전류가 흐르는 경로에는 저항이 없기 때문에, 낭비적인 전력 소모를 막을 수 있다. 또한, 전원-온인 경우에 상기 단락 보호 회로의 실행되지 않도록하는 지연 회로가 필요하지 않기 때문에, 소형의 저렴한 전원장치가 실현될 수 있다.
도 3은 본 발명의 제3의 실시형태에 따른 전원장치의 회로도이다. 도 2의 대응하는 소자들과 동등한 도 3의 소자들은 동일한 참조 번호를 붙이며 그 설명은 생략한다.
도 3에서, 상기 전원장치(30)는 도 2의 상기 전원장치(20)의 상기 제어회로(21) 대신에 연산 증폭기(OP2)를 갖는 제어회로(31)를 포함한다. 상기 저항(R3 및 R4)간 노드는 상기 연산 증폭기(OP2)의 비반전 입력 단자에 연결된다. 상기 저항(R1) 및 상기 제너 다이오드(ZD)간 노드 즉, 상기 기준전압 발생회로(22)의 출력은 상기 연산 증폭기(OP2)의 반전 입력 단자에 연결된다. 상기 연산 증폭기(OP2)의 출력은 상기 트랜지스터(Q5)의 베이스에 연결된다.
이러한 구조를 갖는 상기 전원장치(30)에 있어서, 상기 제어회로(31)를 구성하는 상기 연산 증폭기(OP2)는 상기 기준전압 발생회로(22)로부터 입력된 상기 기준전압(Vref) 및 상기 저항(R3 및 R4)간 노드의 전압을 비교하여 상기 트랜지스터(Q5)를 제어함으로써 상기 출력 전압을 안정화시킨다.
상기 전원장치(30)의 출력측에 단락이 발생하였을 경우의 출력 단락 보호 동작에 대해 설명한다. 상기 전원장치(30)가 정상 상태인 경우, 상기 출력 전압이 상기 기준전압 발생회로(22)로부터 출력된 상기 기준전압(Vref)보다 더 크기 때문에, 역바이어스가 상기 다이오드(D1)에 인가되어, 상기 다이오드(D1)의 전기적인불연속을 유도한다. 상기 출력측에 단락이 발생하였을 때, 상기 출력 전압은 감소된다. 이것은 상기 다이오드(D1)의 캐소드 전압을 증가시켜, 상기 다이오드(D1)의 순바이어스를 유도한다. 상기 다이오드(D1)이 순바이어스된 경우, 상기 다이오드(D1)의 에노드 전압이 감소된다. 이런 결과로, 상기 제너 다이오드(ZD)의 캐소드 전압인 상기 기준전압(Vref)도 감소된다. 상기 연산 증폭기(OP2)는 상기 비반전 입력 단자에 인가된 전압이 상기 기준전압(Vref)과 같게 되도록 동작하기 때문에, 상기 기준전압(Vref)의 감소시 상기 출력 전압을 감소시킴으로써 상기 비반전 입력 단자에 인가된 전압이 감소하도록 상기 트랜지스터(Q5)가 제어된다. 상기 출력 전압을 감소시킨다는 것은 상기 트랜지스터(Q5)의 에미터 및 콜렉터간 저항이 증가된다는 것을 의미한다(즉, 상기 에미터 및 상기 콜렉터간 경로가 차단됨). 따라서, 상기 전류는 상기 직류 전원(VCC)에서 상기 출력 단자(POUT)로 거의 흐르지 않기 때문에, 상기 전원장치(30)의 상기 출력 단락 보호 동작이 실현된다.
상기 출력측에서의 상기 단락 상태가 해소된 경우의 동작에 대해 설명한다. 상기 단락 상태가 해소된 경우, 상기 다이오드(D1)에 흐르는 상기 전류는 상기 저항(R3 및 R4)을 거쳐서 접지된다. 이 경우에, 상기 다이오드(D1)의 캐소드 전압이 상기 저항(R3 및 R4)을 통한 전압 강하로 인해 증가된 경우, 역바이어스가 상기 다이오드(D1)에 다시 인가되어, 상기 다이오드(D1)의 전기적인 불연속을 유도한다. 이는 상기 기준전압 발생회로(22)를 재가동시키기 때문에, 상기 기준전압(Vref)이 소정의 전압으로 복구된다. 따라서, 상기 제어회로(31)를 구성하는 상기 연산 증폭기(OP2)는 상기 출력 전압이 상기 복구된 기준전압(Vref)에 따라 소정의 전압으로 유지되도록 작동한다.
따라서, 상기 전원장치(30)에 있어서, 상기 출력 단락 동작이 매우 간단한 회로로 실현된다. 상기 출력측에서의 상기 단락 상태가 해소된 경우, 상기 전원장치(30)는 상기 정상 상태로 자동적으로 복구된다. 상기 출력 전류가 흐르는 경로에는 저항이 없기 때문에, 낭비적인 전력 소모를 막을 수 있다. 또한, 전원-온일 때에 상기 단락 보호 회로가 실행되지 않도록 하는 지연 회로가 필요없기 때문에, 소형의 저렴한 전원장치(30)가 실현될 수 있다.
상기 제너 다이오드는 도 2 및 3에 각각 도시된 상기 전원장치(20 및 30)에서 상기 기준전압 발생회로(12)로서 이용된다. 다른 소자들은 상기 기준전압 발생회로(12 및 22)로서 이용되지만, 상기 제너 다이오드가 이용되는 경우와 동일한 효과가 발생된다.
도 4는 본 발명의 제4의 실시형태에 따른 전원장치의 회로도이다. 도 3의 대응하는 소자들에 동등한 도 4의 소자들은 동일한 참조 번호를 붙이고 그 설명은 생략한다.
도 4에서, 전원장치(40)는 도 3의 상기 전원장치(30)의 상기 저항(R1) 및 상기 제너 다이오드(ZD) 대신에 저항(R5) 및 기준 전원(Vr)을 포함한다. 상기 전원장치(40)는 상기 레귤레이터 소자인 상기 트랜지스터(Q5) 및 상기 저항(R2) 대신에스위칭 소자인 트랜지스터(Q6), 상기 트랜지스터(Q6)의 온-오프 제어를 수행하는 펄스 제어회로(42), 인덕터 소자(L1), 및 다이오드(D2)를 포함한다. 상기 연산 증폭기(OP2)의 상기 반전 입력 단자는 기준전압 발생 회로(41)를 구성하는 상기 저항(R5) 및 상기 기준 전원(Vr)을 서대로 거쳐서 접지에 연결된다. 상기 반전 입력 단자의 전압은 상기 기준전압(Vref)으로 설정된다. 상기 트랜지스터(Q6)의 에미터는 상기 직류 전원(VCC)에 연결되고 그 콜렉터는 상기 인덕터 소자(L1)를 거쳐서 상기 출력 단자(POUT)에 연결된다. 상기 연산 증폭기(OP2)의 출력은 상기 펄스 제어회로(42)에 연결되고 상기 펄스 제어회로(42)의 출력은 상기 트랜지스터(Q6)의 베이스에 연결된다. 상기 펄스 제어회로(41) 및 상기 연산 증폭기(OP2)는 제어회로(43)를 구성한다.
이러한 구성을 갖는 상기 전원장치(40)는 초퍼(chopper) 스위칭 전원장치이고, 상기 트랜지스터(Q6)가 온이 되는 온 시간 및 상기 트랜지스터(Q6)가 오프가 되는 오프 시간을 제어함으로써 상기 출력 단자(POUT)로부터 소정의 전압을 출력한다.
상기 전원장치(40)에 있어서, 상기 출력측에 단락이 발생하였을 경우의 출력 단락 보호 동작에 대해 설명한다. 상기 전원장치(40)가 정상 상태에서 작동하는 동안, 상기 출력 전압은 상기 기준전압 발생회로(41)로부터 출력된 상기 기준전압(Vref)보다 더 높기 때문에, 역바이어스가 상기 다이오드(D1)에 인가되어,상기 다이오드(D1)의 역바이어스를 유도한다. 상기 출력측에 단락이 발생하였을 때, 상기 출력 전압이 감소되기 때문에, 상기 다이오드(D1)의 캐소드 전압이 감소되고, 상기 다이오드(D1)의 순바이어스를 유도한다. 상기 다이오드(D1)가 순바이어스된 경우, 상기 다이오드(D1)의 애노드 전압도 또한 감소된다. 따라서, 상기 기준전압(Vref)도 또한 감소된다. 상기 연산 증폭기(OP2)는 상기 비반전 입력 단자에 입력된 상기 전압이 상기 기준전압(Vref)과 같도록 작동하기 때문에, 상기 기준전압(Vref)이 감소될 때 상기 출력 전압을 감소시킴으로써 상기 비반전 입력 단자에 입력된 전압을이 감소시키도록 상기 펄스 제어회로(42)가 구동된다. 상기 출력 전압을 감소시킨다는 것은 상기 트랜지스터(Q6)의 상기 온 시간이 감소되고 상기 트랜지스터(Q6)의 상기 오프 시간이 증가된다(궁극적으로, 상기 트랜지스터(Q6)는 항상 오프됨)는 것을 의미한다. 따라서, 상기 전류가 상기 직류 전원(VCC)로부터 상기 출력 단자(POUT)로 거의 흐르지 않는다. 따라서, 상기 전원장치(40)의 상기 출력 단락 보호 동작이 실현된다.
상기 출력측에서의 단락 상태가 해소되는 동작에 대해 설명한다. 상기 출력측에서의 단락 회로 상태가 해소되는 경우, 상기 다이오드(D1)에 흐르는 전류는 상기 저항(R3 및 R4)을 거쳐서 접지된다. 이 경우에, 상기 다이오드(D1)의 캐소드 전압은 상기 저항(R3 및 R4)을 통한 전압 강하로 인해 증가하게 되고 역바이어스가 상기 다이오드(D1)에 다시 인가되어, 상기 다이오드(D1)의 전기적인 불연속을 유도한다. 이에 따라서 상기 기준전압 발생회로(41)가 동작을 재개하고 상기 기준전압(Vref)은 소정의 전압으로 복구된다. 이 결과로, 상기 제어회로(43)를 구성하는 상기 연산 증폭기(OP2) 및 상기 펄스 제어회로(42)는 상기 복구된 기준전압(Vref)에 따라 상기 출력 전압을 소정의 출력값으로 유지하도록 하는 역할을 한다.
따라서, 본 발명에 따른 상기 전원장치(40)에 있어서, 상기 출력 단락 보호 동작이 매우 간단한 회로로 실현된다. 상기 출력측에서의 단락 상태가 해소된 경우, 상기 전원장치(40)는 자동적으로 정상 상태로 복구된다. 상기 출력 전류가 흐르는 경로에 저항이 없기 때문에, 낭비적인 전력 소모를 막을 수 있다. 게다가, 상기 전원이 온인 경우에 상기 단락 보호 회로가 실행되지 않도록 하는 지연 회로를 설치할 필요가 없다. 따라서, 소형의 저렴한 전원장치가 실현될 수 있다.
도 5는 본 발명의 제5의 실시형태에 따른 전원장치의 회로도이다. 도 4의 대응하는 소자들과 동등한 도 5의 소자들은 동일한 참조 번호를 붙이고 그 설명은 생략한다.
도 5에서, 전원장치(50)는 도 4의 상기 전원장치(40)에 있어서의 상기 트랜지스터(Q6), 상기 인덕턴스 소자(L1), 및 상기 다이오드(D1) 대신에, 스위칭 소자인 트랜지스터(Q7), 변압기(T1), 및 다이오드(D3)를 포함한다. 상기 변압기(T1)의 1차 권선의 일단은 상기 직류 전원(VCC)에 연결되고, 그 타단은 상기 트랜지스터(Q7)의 콜렉터에 연결된다. 상기 트랜지스터(Q7)의 에미터는 접지된다.상기 변압기(T1)의 2차 권선의 일단은 상기 다이오드(D3)를 거쳐서 상기 출력 단자(POUT)에 연결되고 그 타단은 접지된다. 상기 제어회로(43)를 구성하는 상기 펄스 제어회로(42)의 출력은 상기 트랜지스터(Q7)의 베이스에 연결된다.
이러한 구조를 갖는 상기 전원장치(50)는 플라이백 스위칭 전원장치이다. 도 4에 도시된 상기 전원장치(40)에서와 동일한 방식으로, 상기 트랜지스터(Q7)가 온이 되는 온 시간 및 상기 트랜지스터(Q7)가 오프되는 오프 시간을 제어함으로써, 소정의 전압이 상기 출력 단자(POUT)로부터 출력된다.
상기 전원장치(50)에 있어서, 상기 출력 단락 보호 동작이 상기 전원장치(40)에서와 같이 동일한 방식으로 작동되고, 상기 전원장치(40)에서와 같이 동일한 효과가 얻어진다.
도 4 및 5에 도시된 상기 전원장치(40 및 50)에 있어서, 상기 기준전압 발생회로(42)의 상기 기준 전원으로서 전지가 도시되어 있다. 이런 전지는 단지 예일뿐이다. 도 2 또는 3에 각각 도시된 상기 전원장치(20 또는 30)에 이용된 것과 같이 상기 제너 다이오드는 상기 기준 전원장치로서 각각 이용될 수 있다.
상기 전술한 실시예들은 상기 직류 전압을 상기 더 낮은 직류 전압으로 변환하기 위한 강압(step-down)형 전원장치가 사용되는 경우에 대하여 설명하고 있다. 상기 기준 전압을 감소시켜서 상기 출력 단락 동작을 실행할 수 있다면, 상기 전원장치는 강압형 전원장치 뿐만 아니라 승압(step-up)형 변압기가 될 수 있다.
상기 전원장치(20, 30, 40, 및 50)에서 상기 단락 검출회로로서 다이오드를이용한 회로들이 이용되지만, 상기 동일한 기능을 수행하는 다른 회로 구성들이 이용될 수도 있다.
도 6은 본 발명에 따른 전자기기의 사시도이다. 도 6에서, 일종의 전자기기인 프린터(60)는 본 발명의 상기 전원장치(10)를 전원 회로의 일부로서 이용한다. 보다 구체적으로는, 상기 프린터(60)는 다수의 소정의 서로 다른 전압을 얻기 위한 다중-출력 스위칭 전원회로를 포함한다. 예를 들어, 전원장치(10)와 같은 본 발명의 전원장치는 부귀환(negative feedback)을 인가하여 안정화된 출력을 제외하고 출력하기 위한 상기 레귤레이터 회로의 역할을 한다.
따라서, 본 발명의 전원장치를 이용함으로써, 상기 스위칭 전원 회로의 다중-출력중에서 상기 부귀환을 받는 출력을 제외한 출력을 안정화시킨다. 상기 프린터(60)의 안정된 동작은 상기 전원장치의 전압을 안정화시킴으로써 실현되고, 이로 인해 상기 프린터(60)의 동작을 향상시킨다. 상기 전원장치(10)가 소형화되고 저렴하기 때문에, 상기 프린터(60)도 또한 소형화되고 저렴해진다.
도 1에 도시된 상기 전원장치(10)가 도 6에 도시된 상기 프린터(60)에 이용되지만, 상기 전원장치(20, 30, 40, 또는 50)도 이용될 수 있다. 이 경우도, 동일한 효과를 얻을 수 있다.
본 발명에 따른 상기 전자기기는 프린터에만 한정되지 않고, 상술된 상기 전원장치는 가령 노트북 컴퓨터 또는 휴대용 정보기기와 같이 전압이 안정된 직류전원을 필요로 하는 어떠한 전자기기에도 응용될 수 있다.
구체적인 실시형태를 참조하여 본 발명을 설명하였으나, 본 기술분야에서 통상의 지식을 가진 자라면 다른 많은 변형 및 응용이 가능하다는 것을 알 것이다. 그러므로, 본 발명은 여기에 개시된 예에 한정하는 것이 아니라 첨부된 특허청구범위에 의해서만 한정된다.
본 발명은 간단한 회로를 이용하여 출력 단락 회로 보호 동작을 실행할 수 있으며 동작의 신뢰성을 실현하면서 기기의 소형화 및 저비용화할 수 있다.

Claims (18)

  1. 제1 직류 전압을 제2 직류 전압으로 변환하여 상기 제2 직류 전압을 출력하는 전원장치로서,
    기준 전압을 발생시키기 위한 기준전압 발생회로;
    상기 기준 전압에 따라서 출력측에서의 출력 전압을 제어하기 위한 제어회로; 및
    출력측에 단락이 발생하였을 때, 단락의 발생을 검출하여 상기 기준전압을 감소시켜 상기 출력 전압이 감소되도록 함으로써 출력 단락 보호 동작을 수행하기 위한 단락 검출회로를 포함하되,
    상기 단락 검출 회로는 상기 출력 및 상기 기준전압 발생회로 사이에 연결된 다이오드를 포함하는 것을 특징으로 하는 전원장치.
  2. 제 1 항에 있어서, 상기 제어회로에 의해 제어되는 레귤레이터 소자를 더 포함하는 것을 특징으로 하는 전원장치.
  3. 제 1 항에 있어서, 상기 제어회로에 의해 온 및 오프 스위칭되는 스위칭 소자를 더 포함하는 것을 특징으로 하는 전원장치.
  4. 제 1 항에 있어서, 상기 제2 직류 전압은 상기 제1 직류 전압보다 낮은 것을 특징으로 하는 전원장치.
  5. 제 2 항에 있어서, 상기 제2 직류 전압은 상기 제1 직류 전압보다 낮은 것을 특징으로 하는 전원장치.
  6. 제 3 항에 있어서, 상기 제2 직류 전압은 상기 제1 직류 전압보다 낮은 것을 특징으로 하는 전원 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서, 상기 기준 전압 발생회로는 제너 다이오드를 포함하는 것을 특징으로 하는 전원장치.
  12. 제 1 항에 있어서, 상기 제어회로는 상기 기준전압 발생회로에 연결된 하나의 입력 및 상기 출력 전압을 감지하기 위해 결합된 또 다른 입력을 갖는 비교기(comparator)를 포함하는 것을 특징으로 하는 전원장치.
  13. 제 1 항에 있어서, 상기 제어회로는 상기 기준전압 발생회로 및 상기 출력 전압 사이에 연결된 제어 트랜지스터를 포함하는 것을 특징으로 하는 전원장치.
  14. 제1 직류 전압을 제2 직류 전압으로 변환하여 상기 제2 직류 전압을 출력하기 위한 전원장치를 포함하는 전자기기로,
    상기 전원장치는
    기준전압을 발생하기 위한 기준전압 발생회로;
    상기 기준전압에 따라서 상기 출력측에서의 출력 전압을 제어하기 위한 제어회로; 및
    출력측에 단락이 발생하였을 때, 단락의 발생을 검출하고 상기 기준전압을 감소시켜 상기 출력 전압이 감소하도록 함으로써 출력 단락 보호 동작을 수행하기 위한 단락 검출회로를 포함하되,
    상기 단락 검출 회로는 상기 출력 및 상기 기준전압 발생회로 사이에 연결된 다이오드를 포함하는 것을 특징으로 하는 전자기기.
  15. 청구항 제1항에 기재된 제1 직류 전압을 제2 직류 전압으로 변환하여출력 전압으로서 상기 제2 직류 전압을 출력측에 제공하는 전원장치의 출력 단락 보호 방법으로,
    기준전압을 발생시키는 단계;
    상기 기준전압에 따라 상기 출력 전압을 안정화시키는 단계; 및
    상기 출력측에 단락이 발생하였을 때 상기 기준전압을 감소시켜 상기 출력 전압이 감소되도록 함으로써 출력 단락 보호 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 출력 단락 보호 방법.
  16. 제 15 항에 있어서, 출력 단락 보호 동작을 수행하는 상기 단계는 감소된 출력 전압을 감지함으로써 상기 출력측에서의 단락을 검출하는 단계를 포함하는 것을 특징으로 하는 출력 단락 보호 방법.
  17. 제 15 항에 있어서, 출력측에 단락이 발생하였을 때 상기 기준전압을 감소시키는 상기 단계는 상기 감소된 출력 전압을 상기 기준전압에 결합하는 단계를 포함하는 것을 특징으로 하는 출력 단락 보호 방법.
  18. 제 17 항에 있어서, 결합하는 상기 단계는 다이오드와 결합하는 단계를 포함하는 것을 특징으로 하는 출력 단락 보호 방법.
KR10-2001-0031953A 2000-06-08 2001-06-08 전원장치 및 이를 이용한 전자기기 및 전원장치의 출력 단락 보호 방법 KR100422759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000172155A JP2001350529A (ja) 2000-06-08 2000-06-08 電源装置およびそれを用いた電子機器および電源装置の出力短絡保護方法
JP2000-172155 2000-06-08

Publications (2)

Publication Number Publication Date
KR20010111459A KR20010111459A (ko) 2001-12-19
KR100422759B1 true KR100422759B1 (ko) 2004-03-12

Family

ID=18674600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031953A KR100422759B1 (ko) 2000-06-08 2001-06-08 전원장치 및 이를 이용한 전자기기 및 전원장치의 출력 단락 보호 방법

Country Status (4)

Country Link
US (1) US6538492B2 (ko)
JP (1) JP2001350529A (ko)
KR (1) KR100422759B1 (ko)
TW (1) TW521478B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380763C (zh) * 2004-06-21 2008-04-09 田坤 直流电路短路保护装置
JP4550506B2 (ja) * 2004-07-26 2010-09-22 ルネサスエレクトロニクス株式会社 直流安定化電源回路
US7609499B2 (en) * 2005-05-05 2009-10-27 Seagate Technology Llc Active current limiting circuit
DE102005028211B4 (de) * 2005-06-17 2007-02-01 Infineon Technologies Ag Schaltungsanordnung zum Verbinden eines ersten Schaltungsknotens mit einem zweiten Schaltungsknoten und zum Schutz des ersten Schaltungsknotens vor einer Überspannung
US7751157B2 (en) * 2006-11-21 2010-07-06 Semiconductor Components Industries, Llc Protection circuit and method therefor
JP5566568B2 (ja) * 2007-03-27 2014-08-06 ピーエスフォー ルクスコ エスエイアールエル 電源電圧発生回路
US20090015977A1 (en) * 2007-07-12 2009-01-15 Micrel, Incorporated Line Protection Load Switch For Portable Device
TWI403061B (zh) * 2009-06-22 2013-07-21 Richpower Microelectronics 用於隔離式電源供應器的電流感測電阻短路保護裝置及方法
CN102035165B (zh) * 2009-09-29 2014-07-30 意法半导体研发（上海）有限公司 用于短路保护的系统和方法
DE102010038152B4 (de) * 2010-10-13 2015-09-03 Phoenix Contact Gmbh & Co. Kg Stromausgangsstufe mit automatischer aktiv-passiv Umschaltung
TWI570694B (zh) * 2011-11-30 2017-02-11 Tpv Electronics (Fujian) Co Ltd A liquid crystal light source generating system, a power conversion device, and a dummy load circuit
JP2013228937A (ja) * 2012-04-26 2013-11-07 Kyocera Corp 電子機器及び電子機器の制御方法
CN106200746B (zh) * 2016-08-11 2018-06-08 东莞博力威电池有限公司 一种线性串联稳压电路
TWI704739B (zh) * 2019-04-24 2020-09-11 宏碁股份有限公司 電源供應裝置
CN113054834A (zh) * 2019-12-26 2021-06-29 明纬(广州)电子有限公司 具有输出短路保护功能的切换式电源电路
JP7456332B2 (ja) 2020-08-28 2024-03-27 ブラザー工業株式会社 スイッチング回路及び工作機械

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870008239A (ko) * 1986-02-28 1987-09-25 와타리 스기이치로 자동 전력 제어장치
KR880013758U (ko) * 1986-12-03 1988-08-30 삼성전자주식회사 전원회로의 단락 및 단선 검출 제어회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566052A (en) * 1982-07-28 1986-01-21 Reliance Electric Company Overvoltage protection circuit for power supply
JP2832450B2 (ja) * 1989-03-31 1998-12-09 アイシン精機株式会社 直流電圧変換装置
JP3467361B2 (ja) * 1995-12-27 2003-11-17 富士通株式会社 Ｄｃ−ｄｃコンバータ及び当該ｄｃ−ｄｃコンバータを制御する制御回路
JP3349889B2 (ja) * 1996-06-04 2002-11-25 アルプス電気株式会社 電源回路
JP3442942B2 (ja) * 1996-10-08 2003-09-02 シャープ株式会社 直流安定化電源回路の出力ドライブ回路
US5966003A (en) * 1997-05-15 1999-10-12 Fujitsu Limited DC-DC converter control circuit
JP3065605B2 (ja) * 1998-10-12 2000-07-17 シャープ株式会社 直流安定化電源装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870008239A (ko) * 1986-02-28 1987-09-25 와타리 스기이치로 자동 전력 제어장치
KR880013758U (ko) * 1986-12-03 1988-08-30 삼성전자주식회사 전원회로의 단락 및 단선 검출 제어회로

Also Published As

Publication number Publication date
US6538492B2 (en) 2003-03-25
KR20010111459A (ko) 2001-12-19
TW521478B (en) 2003-02-21
JP2001350529A (ja) 2001-12-21
US20010050591A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
KR100422759B1 (ko) 전원장치 및 이를 이용한 전자기기 및 전원장치의 출력 단락 보호 방법
KR101091923B1 (ko) 스위칭 모드 파워 서플라이 및 그 바이어스 전압 생성 방법
JP4997405B2 (ja) 電力割当装置
US7545609B2 (en) Direct-current stabilized power supply device
KR20020071761A (ko) 직류-직류 변환기, 전원 회로 및 그 제어 방법
US9800157B2 (en) Switching regulator
JPH0956150A (ja) スイッチング電源装置
JP4467393B2 (ja) スイッチング電源装置
JPH1042553A (ja) 電源装置
EP1275195B1 (en) On chip current source
JP3033565B2 (ja) 電源短絡保護回路
JP3470695B2 (ja) スイッチング電源装置およびそれを用いた電子装置
KR101214170B1 (ko) 전원 공급 입력장치
JP2002093264A (ja) 接点損傷防止回路
US7298121B2 (en) Circuit and method for increasing the stability of switch-mode power supplies
JP3251240B2 (ja) Ｄｃ／ｄｃコンバータ
JPH11122920A (ja) スイッチング電源装置
KR940006978Y1 (ko) 펄스폭 제어 스위칭 모드 전원장치의 과전류 보호회로
JP4110789B2 (ja) 起動回路
JPH1098872A (ja) 電源装置及びこれを用いた電気機器
JP2006340471A (ja) 電源保護装置
JP2000253652A (ja) Ｄｃ−ｄｃコンバータ
JP2811904B2 (ja) 電源保護装置
JP2000184702A (ja) 電源装置
JP2000041377A (ja) スイッチング電源

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee