JP2000041377A - スイッチング電源 - Google Patents

スイッチング電源

Info

Publication number
JP2000041377A
JP2000041377A JP10205699A JP20569998A JP2000041377A JP 2000041377 A JP2000041377 A JP 2000041377A JP 10205699 A JP10205699 A JP 10205699A JP 20569998 A JP20569998 A JP 20569998A JP 2000041377 A JP2000041377 A JP 2000041377A
Authority
JP
Japan
Prior art keywords
circuit
switch element
power supply
switching power
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10205699A
Other languages
English (en)
Other versions
JP4135785B2 (ja
Inventor
Kazuyoshi Hanabusa
一義 花房
Ryoichi Shishikura
良一 宍倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP20569998A priority Critical patent/JP4135785B2/ja
Publication of JP2000041377A publication Critical patent/JP2000041377A/ja
Application granted granted Critical
Publication of JP4135785B2 publication Critical patent/JP4135785B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 小型で、安価な自励式のスイッチング電源を
提供する。 【解決手段】 スイッチ素子Q1は直流入力電圧Vinを
スイッチングして出力する。インダクタLはスイッチ素
子Q1のオン期間にエネルギーが蓄積される。このエネ
ルギーはスイッチ素子Q1のオフのときに放出される。
制御回路1は、直流入力電圧Vinに基づいてスイッチ素
子Q1をオンさせる。制御回路1は起動時にはスイッチ
素子Q1を通って流れる電流を検出して、また、定常時
には出力電圧検出回路14で検出された出力電圧信号に
基づいて、スイッチ素子Q1をオフさせる。制御回路1
はスイッチ素子Q1がオフになったときにインダクタL
から放出されるエネルギを利用して、スイッチ素子Q1
のオフ状態を保持する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、自励式のスイッチ
ング電源に関する。
【0002】
【従来の技術】自励式のスイッチング電源は、例えば、
特公平7ー32601号公報に開示されているように、
変換トランスに備えられた帰還巻線を利用して、メイン
のスイッチ素子のスイッチング動作を継続する。
【0003】このタイプの自励式スイッチング電源の問
題点は、帰還巻線を有する変換トランスが必要であるた
め、小型化に限度があることである。
【0004】他励式スイッチング電源としては、チョッ
パ回路を用いたものも知られている。このタイプの他励
式スイッチング電源は、IC等で構成された制御回路を
用いて、チョッパ回路を構成するスイッチ素子にスイッ
チング動作をさせるため、コスト高になる。
【0005】
【発明が解決しようとする課題】本発明の課題は、小型
で、安価な自励式のスイッチング電源を提供することで
ある。
【0006】
【課題を解決するための手段】上述した課題を達成する
ため、本発明に係るスイッチング電源は、スイッチ素子
と、インダクタと、出力回路と、制御回路とを含み、自
励動作をする。
【0007】前記スイッチ素子は、直流入力電圧をスイ
ッチングして出力する。前記インダクタは、前記スイッ
チ素子のオン期間にエネルギーが蓄積され、前記エネル
ギーは前記スイッチ素子のオフのときに放出される。前
記出力回路は、前記インダクタから放出される前記エネ
ルギーを整流し、平滑して直流出力電圧を生成する。
【0008】前記制御回路は、定常時には前記直流出力
電圧を検出して前記スイッチ素子をオフさせ、前記スイ
ッチ素子がオフになったときに前記インダクタから放出
される前記エネルギを利用して、前記スイッチ素子のオ
フ状態を保持する。
【0009】上述した本発明に係るスイッチング電源に
おいて、直流入力電圧が投入された直後の起動時の動作
は次の通りである。まず、直流入力電圧が供給される
と、制御回路は、直流入力電圧に基づいてスイッチ素子
をオンさせる。スイッチ素子がオンになると、オン期間
に流れる電流によって、インダクタにエネルギーが蓄積
される。
【0010】制御回路は、起動時には、直流入力電圧に
基づいてスイッチ素子をオンさせた後、スイッチ素子を
通って流れる電流を検出してスイッチ素子をオフさせ
る。これにより、スイッチ素子がオンしてからオフする
までのオン時間が設定される。
【0011】スイッチ素子がオフになると、スイッチ素
子のオン期間にインダクタに蓄積されたエネルギーが放
出される。出力回路はインダクタから放出されるエネル
ギーを整流し、平滑して直流出力電圧を生成する。この
直流出力電圧が負荷に供給される。
【0012】制御回路は、スイッチ素子がオフになった
とき、インダクタから放出されるエネルギを利用して、
スイッチ素子のオフ状態を保持する。これにより、スイ
ッチ素子は、インダクタのエネルギー放出時間に対応し
たオフ期間を持つことになる。
【0013】インダクタの蓄積エネルギーの放出が進む
と、スイッチ素子に対する強制的なオフ制御が解除され
る。そして、オフ状態が解除されたことを条件にして、
前記スイッチ素子をオンさせる。上述したオン、オフの
動作が繰り返され、直流出力電圧が上昇して行き、起動
状態から定常状態に移行して行く。
【0014】次に、定常時の動作について説明する。定
常動作状態でも、制御回路が、直流入力電圧に基づきス
イッチ素子をオンさせる点、及び、スイッチ素子がオフ
になったときにインダクタから放出されるエネルギを利
用して、スイッチ素子のオフ状態を保持する点は、起動
時と異なるところはない。定常動作状態において、起動
時と異なる点は、スイッチ素子をオフさせる回路動作で
ある。即ち、定常時には、制御回路は、直流出力電圧を
検出してスイッチ素子をオフさせる。これにより、自励
的なスイッチング動作に必要なオフ駆動とともに、直流
出力電圧を安定化する回路作用が得られる。
【0015】本発明に係るスイッチング電源は、トラン
スを用いたタイプのスイッチング電源であっても、チョ
ッパ回路を用いたスイッチング電源であっても、適用が
可能である。変換トランスを用いたタイプのスイッチン
グ電源の場合は一次巻線を、インダクタとして利用でき
る。従って、従来と異なって、帰還巻線を有する変換ト
ランスを用いる必要がない。このため、従来よりも一段
と小型化することが可能になる。しかも、帰還巻線を有
する場合と同様の回路作用を得ることができる。
【0016】また、スイッチング方式をチョッパ回路と
した場合は、チョッパ回路に通常備えられるインダクタ
を利用することができる。このインダクタに蓄積された
エネルギーを利用して、スイッチ素子のオフ時間を設定
することができる。従って、IC等で構成された制御回
路を用いる必要がなくなるので、コストが安価になる。
【0017】しかも、インダクタまたはトランス巻線に
蓄積されるエネルギーは、負荷に供給される電流情報を
含んでいる。本発明において、このような特性を持つイ
ンダクタまたはトランス巻線の蓄積エネルギーを利用し
て、スイッチ素子のオフ時間を設定する。従って、負荷
の状態に応じたスイッチング制御を行うことができる。
【0018】本発明の他の目的、構成及び利点について
は、添付図を参照し、更に具体的に説明する。添付図面
は単に例を示すに過ぎない。
【0019】
【発明の実施の形態】図1は本発明に係るスイッチング
電源の電気回路図である。本発明に係るスイッチング電
源は、スイッチ素子Q1と、インダクタLと、出力回路
と、制御回路1とを含む。実施例は、反転チョッパ回路
を利用し、負の直流出力電圧(−Vout)を出力するス
イッチング電源を示している。このスイッチング電源
は、入力端子21に、接地側出力端子22を基準にし
て、正電位にある直流入力電圧Vinが与えられたとき、
チョッパ回路の作用により、出力端子31に、接地側出
力端子32を基準にして負電位にある負の直流出力電圧
(−Vout)を出力する。
【0020】スイッチ素子Q1は、直流入力電圧Vinを
スイッチングして出力する。インダクタLには、スイッ
チ素子Q1のオン期間に、電流ILが流れ、エネルギー
が蓄積される。スイッチ素子Q1のオン期間に、インダ
クタLに蓄積されたエネルギーはスイッチ素子Q1のオ
フのときに放出される。
【0021】出力回路は、インダクタLから放出される
エネルギーを、ダイオードD2で整流し、コンデンサC
3で平滑して、直流出力電圧(−Vout)を生成する。
実施例の場合、ダイオードD2は、スイッチ素子Q1が
オンとなったときに、その両端に印加される電圧に対し
て逆極性となり、インダクタLから放出されるフライバ
ックエネルギーVFに対して順方向の極性となるように
方向付けられている。
【0022】制御回路1は、直流入力電圧Vinに基づい
て、スイッチ素子Q1をオンさせる。制御回路1は、ま
た、起動時に、スイッチ素子Q1を通って流れる入力電
流Iinを検出してスイッチ素子Q1をオフさせる。定常
時には、直流出力電圧(−Vout)を検出してスイッチ
素子Q1をオフさせる。制御回路1は、更に、スイッチ
素子Q1がオフになったときにインダクタLから放出さ
れるエネルギーを利用して、スイッチ素子Q1のオフ状
態を保持する。
【0023】より具体的には、制御回路1は、駆動回路
11と、起動回路10と、電流検出回路12と、出力電
圧検出回路14と、オフ保持回路13とを含んでいる。
駆動回路11は、スイッチング動作により、スイッチ素
子Q1をオン、オフさせる回路であり、一般には、例え
ばトランジスタ等の3端子スイッチ素子を含む。この3
端子スイッチ素子の制御電極に制御信号を加えることに
より、上述した動作を行わせる。
【0024】起動回路10は、直流入力電圧Vinに基づ
き、駆動回路11に、スイッチ素子Q1をオンさせる信
号を供給する。
【0025】電流検出回路12は、直流入力電圧Vinが
投入される起動時に、スイッチ素子Q1を通って流れる
入力電流Iinを検出し、駆動回路11に、スイッチ素子
Q1をオフさせるための信号を供給する。実施例におい
て、電流検出回路12は電流検出抵抗R2を含み、電流
検出抵抗R2に生じる電圧降下を利用して入力電流Iin
を検出する。電流検出回路12は、電流検出抵抗R2に
生じる端子電圧が予め定められた値になったとき、駆動
回路11に、スイッチ素子Q1をオフさせるための信号
を供給する。
【0026】出力電圧検出回路14は、定常時に、直流
出力電圧(−Vout)を検出してスイッチ素子Q1をオ
フさせる信号を、駆動回路11に供給する。駆動回路1
1は、電流検出回路12または出力電圧検出回路14の
何れか一方から、スイッチ素子Q1をオフにさせる信号
が供給された場合、スイッチ素子Q1にオフ動作をさせ
る論理和動作をする。
【0027】オフ保持回路13は、スイッチ素子Q1が
オフになったときに、インダクタLから放出されるエネ
ルギーを利用して、スイッチ素子Q1のオフ状態を保持
する信号を駆動回路11に供給する。このようなオフ保
持回路13は、インダクタLにフライバックエネルギー
を放出する回路を付加し、その回路の電圧信号を駆動回
路11に供給することによって実現できる。
【0028】次に、図1に示したスイッチング電源の回
路動作について説明する。
【0029】<起動時の動作>起動に当たり、入力端子
21、22に直流入力電圧Vinが供給されると、制御回
路1を構成する駆動回路11は、起動回路10を通して
与えられる直流入力電圧Vinに基づいて、スイッチ素子
Q1をオンさせる。スイッチ素子Q1がオンになると、
そのオン期間に、インダクタLに電流ILが流れ込み、
エネルギーが蓄積される。実施例の場合、スイッチ素子
Q1がオンとなったとき、ダイオードD2は、その両端
に印加される電圧に対して逆極性となる。
【0030】次に、制御回路1に含まれる電流検出回路
12は、スイッチ素子Q1を通って流れる入力電流Iin
を検出してスイッチ素子Q1をオフさせる信号を、駆動
回路11に供給する。スイッチ素子Q1のオン時に、イ
ンダクタLに流れる電流ILは時間とともに増加する波
形になる。電流検出回路12は、電流値が予め定められ
た値になった時に、スイッチ素子Q1をオフにするため
のオフ信号を生成し、オフ信号を駆動回路11に供給す
る。
【0031】スイッチ素子Q1がオフになると、スイッ
チ素子Q1のオン期間にインダクタLに蓄積されたエネ
ルギーが放出される。出力回路はインダクタLから放出
されるエネルギーを整流し、平滑して、直流出力電圧
(−Vout)を生成する。この直流出力電圧(−Vout)
が、出力端子31、32を介して、負荷(図示しない)
に供給される。
【0032】制御回路1は、スイッチ素子Q1がオフに
なったとき、インダクタLから放出されるエネルギを利
用して、スイッチ素子Q1のオフ状態を保持する。これ
により、スイッチ素子Q1は、インダクタLのエネルギ
ー放出時間に対応したオフ期間を持つことになる。この
間、起動回路10から入力される信号は無効になるの
で、安定したオフ期間を設定できる。
【0033】インダクタLの蓄積エネルギーがなくなる
と、スイッチ素子Q1に対する強制的なオフ制御が解除
される。インダクタの蓄積エネルギーが放出されると、
スイッチ素子に対する強制的なオフ制御が解除される。
そして、上述した回路作用により、スイッチ素子Q1が
ターン.オンする。上述したオン、オフの動作が繰り返
され、直流出力電圧(−Vout)が上昇して行き、起動
状態から定常状態に移行して行く。
【0034】<定常時の動作>定常動作状態でも、制御
回路1が、直流入力電圧Vinに基づきスイッチ素子Q1
をオンさせる点、及び、スイッチ素子Q1がオフになっ
たときにインダクタLから放出されるエネルギを利用し
て、スイッチ素子Q1のオフ状態を保持する点は、起動
時と異なるところはない。定常動作状態において、起動
時と異なる点は、スイッチ素子Q1をオフさせる回路動
作である。即ち、定常時には、出力電圧検出回路14に
より、直流出力電圧(−Vout)を検出してスイッチ素
子Q1をオフさせる。出力電圧検出回路14は、直流出
力電圧(−Vout)が、予め設定されたレベルを越えた
とき、駆動回路11を通して、スイッチ素子Q1をオフ
させる。従って、スイッチング動作とともに、直流出力
電圧(−Vout)を安定化する回路作用が得られる。
【0035】上述したように、スイッチング方式をチョ
ッパ回路とした場合は、インダクタLに対するエネルギ
ーの蓄積及び放出を利用して、スイッチ素子Q1にオン
/オフ動作をさせることができる。従って、制御回路1
をIC等で構成する必要がなくなるので、コストが安価
になる。しかも、インダクタLに蓄積されるエネルギー
は、負荷に供給される電流情報を含んでいる。実施例に
おいては、このような特性を持つインダクタLの蓄積エ
ネルギーを利用して、スイッチ素子Qのオフ時間を設定
する。従って、負荷の状態に応じたスイッチング制御を
行うことができる。
【0036】更に、駆動回路11は、電流検出回路12
または出力電圧検出回路14の何れか一方から、スイッ
チ素子Q1をオフにさせる信号が供給された場合、スイ
ッチ素子Q1にオフ動作をさせる論理和動作をする。従
って、起動時にスイッチ素子Q1にオフ動作をさせるた
めの信号を得るために設けられている電流検出回路12
を、定常時において、過電流が生じた場合に、スイッチ
素子Q1をオフさせる過電流保護回路としても、動作さ
せることができる。
【0037】図2は本発明に係るスイッチング電源の更
に具体的な電気回路図を示している。図3〜図6は図2
に示されたスイッチング電源の構成及び作用の理解のた
めに添付されたものである。図3は駆動回路11と起動
回路10との関係を抜き出した回路図、図4は駆動回路
11と電流検出回路12との関係を抜き出して示した回
路図、図5は駆動回路11とオフ保持回路13との関係
を抜き出して示した回路図、図6は駆動回路11と出力
電圧検出回路14との関係を抜き出して示した回路図で
ある。
【0038】まず、図2及び図3を参照すると、制御回
路1を構成する駆動回路11は、トランジスタQ6、抵
抗R12等を含んでいる。トランジスタQ6は、コレク
タがメインのスイッチ素子Q1のベースに導かれてい
る。
【0039】起動回路10は、入力端子21に供給され
る直流入力電圧Vinを、抵抗R13を介して、トランジ
スタQ6のベースに供給する回路を構成する。
【0040】次に、図2及び図4を参照すると、電流検
出回路12は、電流検出抵抗R2、トランジスタQ4及
び抵抗R9等を含んでいる。トランジスタQ4は、PN
Pトランジスタであり、エミッタ及びベースを、電流検
出抵抗R2の両端に接続してある。トランジスタQ4の
コレクタは、抵抗R9を介して、駆動回路11を構成す
るトランジスタQ5のベースに接続されている。トラン
ジスタQ5は、コレクタがトランジスタQ6のベースに
接続され、エミッタが、トランジスタQ6のエミッタに
接続されている。抵抗R10はトランジスタQ5のベー
ス・エミッタ間に接続されている。
【0041】次に、図2及び図5を参照すると、オフ保
持回路13は、インダクタLの両端にダイオードD1と
抵抗R1の直列回路を接続し、ダイオードD1と抵抗R
1との接続点を、トランジスタQ6のベースに接続して
ある。ダイオードD1はインダクタLに生じるフライバ
ックエネルギーVFに対して順方向となるように、方向
付けられている。また、ダイオードD1は、順方向電圧
が、トランジスタQ6のベース・エミッタ間を逆バイア
スする関係で、トランジスタQ6のベース・エミッタ間
に接続されている。
【0042】更に、図2及び図6を参照すると、出力電
圧検出回路14は、分圧抵抗R3、R4、基準電圧源と
なるツエナーダイオードZD1、トランジスタQ2、ト
ランジスタQ3及び抵抗R5〜R8等を含んでいる。抵
抗R3、R4は直列に接続され、出力端子31ー32間
に接続されている。抵抗R3、R4の接続点はトランジ
スタQ2のベースに接続されている。ツェナーダイオー
ドZD1はトランジスタQ2のエミッタと出力端子31
との間に接続されている。抵抗R5はツェナーダイオー
トZD1及びトランジスタQ2のエミッタの接続点と、
出力端子32との間に接続されている。トランジスタQ
2のコレクタは抵抗R6を介してPNPトランジスタQ
3のベースに接続されている。
【0043】トランジスタQ3は、エミッタが入力端子
21に接続され、コレクタが抵抗R8を介して、駆動回
路11を構成するトランジスタQ5のベースに接続され
ている。トランジスタQ3のエミッタ・ベース間には抵
抗R7が接続されている。
【0044】次に、上記実施例に示されたスイッチング
電源の動作を、起動時と定常時とに分けて説明する。
【0045】<起動時の動作>まず、図2及び図3を参
照して、起動時のスイッチ素子Q1のターン.オン動作
について説明する。入力端子21、22に直流入力電圧
Vinが供給されると、直流入力電圧Vinが、起動回路1
0を構成する抵抗R13を介して、トランジスタQ6の
ベースに供給され、トランジスタQ6がターン.オンす
る。トランジスタQ6のターン.オンにより、スイッチ
素子Q1を通して、電流Iinが流れる。また、インダク
タLにインダクタ電流ILが流れ、インダクタLにエネ
ルギーが蓄積される。インダクタ電流ILは、時間とと
もに、ほぼ直線的に増加する領域を有する。実施例の場
合、電流Iinはインダクタ電流ILとほぼ等しくなるの
で、電流Iinも、時間とともに、ほぼ直線的に増加する
領域を有する。
【0046】次に、図2及び図4を参照して、起動時の
スイッチ素子Q1のターン.オフ動作について説明す
る。スイッチ素子Q1を通って流れる電流Iinが、予め
定められた値になり、電流検出抵抗R2の端子電圧が所
定値になると、トランジスタQ4がオンする。トランジ
スタQ4がオンすると、駆動回路11を構成するトラン
ジスタQ5がオンになるので、トランジスタQ6がオフ
になる。トランジスタQ6がオフになると、スイッチ素
子Q1もオフとなる。
【0047】トランジスタQ6がオフになると、そのオ
フ期間の間、抵抗R13(図2、3参照)によって構成
される起動回路10に起動電流が流れなくなる。このた
め、スイッチ素子Q1のオフ時に、起動回路10による
電力消費を回避し、効率を向上させることができる。
【0048】次に、図2及び図5を参照して、エネルギ
ー伝送及びオフ保持の回路動作について説明する。メイ
ンのスイッチ素子Q1がオフになると、インダクタLに
フライバックエネルギーVFが発生する。インダクタL
のフライバックエネルギーVFは、出力回路を構成する
ダイオードD2に対して順方向となる。従って、フライ
バックエネルギーは、ダイオードD2によって整流さ
れ、コンデンサC3によって平滑され、出力端子21、
22から負の直流出力電圧(−Vout)として取り出さ
れる。
【0049】一方、インダクタLのフライバックエネル
ギーVFは、ダイオードD1及び抵抗R1を通しても放
出される。フライバックエネルギーVFが、ダイオード
D1及び抵抗R1を通して放出されている間、ダイオー
ドD1に順方向電圧降下を生じる。この順方向電圧降下
によって、トランジスタQ6のベース・エミッタ間が逆
バイアスされ、トランジスタQ6がオフに保たれる。従
って、インダクタLのフライバックエネルギーVFが、
ダイオードD1及び抵抗R1を通して放出されている
間、スイッチ素子Q1もオフ状態を保持する。オフの保
持時間は、フライバックエネルギーが消滅するまでの時
間となる。
【0050】上述したオン、オフの動作が繰り返され、
直流出力電圧(−Vout)が上昇(負側に深くなる)し
て行き、起動状態から定常状態に移行して行く。
【0051】<定常時の動作>次に、図2及び図6を参
照して、定常時の動作について説明する。上述した起動
時の回路動作により、出力端子31に現れる直流出力電
圧(−Vout)が負側に深くなり、トランジスタQ2が
導通する。トランジスタQ2が導通すると、トランジス
タQ3が導通する。トランジスタQ3が導通すると、駆
動回路11を構成するトランジスタQ5が導通するの
で、トランジスタQ6がオフし、続いて、スイッチ素子
Q1がオフする。トランジスタQ6がオフ状態を保持し
ている間、抵抗R13(図2、3参照)によって構成さ
れる起動回路10に、起動電流が流れず、スイッチ素子
Q1のオフ時の起動回路10(図3参照)による電力消
費を回避し、効率を向上させることができることは前述
した通りである。
【0052】スイッチ素子Q1がオフした後、オフ保持
回路13(図5参照)に含まれるインダクタLの蓄積エ
ネルギーが放出されるまでスイッチ素子Q1に強制的な
オフ制御が加わる点、及び、インダクタLの蓄積エネル
ギーが放出された後、起動回路10(図3参照)により
スイッチ素子Q1がターン.オンする点は、起動時の動
作と同じである。上述した動作を繰り返すことにより、
自励動作をするスイッチング電源が得られる。
【0053】出力電圧検出回路14は、直流出力電圧
(−Vout)が、予め設定されたレベルを越えたとき、
駆動回路11を通して、スイッチ素子Q1をオフさせる
から、出力端子31ー32間に現れる直流出力電圧(−
Vout)が一定の値に制御される。
【0054】再び、図1及び図2を参照して説明する。
駆動回路11は、電流検出回路12または出力電圧検出
回路14の何れか一方から、スイッチ素子Q1をオフに
させる信号が供給された場合、スイッチ素子Q1にオフ
動作をさせる論理和動作をする。スイッチ素子Q1を通
って流れる電流Iinが過電流になり、電流検出抵抗R2
の端子電圧が、過電流に対応した値になると、トランジ
スタQ4がオンする。トランジスタQ4がオンすると、
駆動回路11を構成するトランジスタQ5がオンになる
ので、トランジスタQ6がオフになる。トランジスタQ
6がオフになると、スイッチ素子Q1もオフとなる。従
って、起動時にスイッチ素子Q1にオフ動作をさせるた
めの信号を得るために設けられている電流検出回路12
を、定常時において、過電流が生じた場合に、スイッチ
素子Q1をオフさせる過電流保護回路としても、動作さ
せることができる。
【0055】図2に示された実施例では、メインのスイ
ッチ素子Q1のエミッタ・ベース間に、スピードアップ
回路15が備えられている。このスピードアップ回路1
5は、スイッチ素子Q1のターン.オフ時のスピードを
上げるために備えられたもので、トランジスタQ7、ダ
イオードD3、抵抗R11及びコンデンサC1を含んで
いる。
【0056】トランジスタQ6がオン状態であるとき、
スイッチ素子Q1のベース電流は、抵抗R11、R12
及びトランジスタQ6を通って流れる。同時に、ダイオ
ードD3、コンデンサC1及びトランジスタQ6を通し
て流れる電流により、コンデンサC1が充電される。ト
ランジスタQ6がオフになると、コンデンサD1に蓄積
された電荷により、トランジスタQ7のベース.エミッ
タ間がバイアスされ、トランジスタQ7がオンするの
で、スイッチ素子Q1のベース.エミッタ間容量の蓄積
電荷が放電される。これにより、スイッチ素子Q1のタ
ーン.オフ.スピードが上がる。
【0057】図7は本発明に係るスイッチング電源の更
に別の実施例を示す電気回路図、図8は図7に示したス
イッチング電源の動作を説明する図である。この実施例
は、直流出力電圧(−Vout)の値に応じた異なる値の
電流Iinで、スイッチ素子Q1のオフタイミングを設定
する回路構成を示す。電流検出回路12は比較回路とし
て構成されている。比較回路12に電流検出抵抗R2で
得られた電圧信号と、電圧検出回路14で得られた電圧
信号とを入力し、両電圧信号を比較して得られた比較信
号を駆動回路11に供給し、駆動回路11によってスイ
ッチ素子Q1をオフさせる。
【0058】図8に示すように、負荷が軽く、直流出力
電圧(−Vout)の値V01が低い場合は、それに見合
った低い電流Iinで、比較回路12から比較信号が出力
され、スイッチ素子Q1にオフ制御が加わる。
【0059】また、負荷が重くなった場合には、負荷が
軽い時の直流出力電圧値V01よりも高い電圧V02に
見合った電流IQ2で、比較回路12から比較信号が出
力され、スイッチ素子Q1にオフ制御が加わる。
【0060】更に、過電流の場合には、負荷が重いとき
の直流出力電圧値V02も更に高い電圧V03に見合っ
た電流IQ2で、比較回路12から比較信号が出力さ
れ、スイッチ素子Q1にオフ制御が加わる。過電流に対
応する直流出力電圧V03は、このスイッチング電源で
許容される最大電圧に設定しておく。
【0061】図9は本発明に係るスイッチング電源の更
に別の実施例を示す電気回路図である。図において、図
1に図示された構成部分と同一の構成部分については、
同一の参照符号を付してある。この実施例では、電流検
出回路12に含まれる電流検出抵抗R2が、スイッチ素
子Q1の出力側(後段)において、エネルギー伝送ライ
ンに直列に接続されている。この電流検出抵抗R2はス
イッチ素子Q1を通って流れる電流Iinを、電圧信号と
して検出し、かつ、出力する。
【0062】図10は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。図において、
図1に図示された構成部分と同一の構成部分について
は、同一の参照符号を付してある。この実施例では、電
流検出回路12は、時定数回路を含む。時定数回路は抵
抗R01及びコンデンサC01の直列回路を含む。抵抗
R01及びコンデンサC01の直列回路は、スイッチ素
子Q1の後段に接続される。
【0063】上記回路構成によれば、スイッチ素子Q1
を通って流れた電流により、抵抗R01を通してコンデ
ンサC01が充電される。このコンデンサC01の端子
電圧を、電流に対応する電圧信号として出力する。コン
デンサC01の端子電圧はスイッチ素子Q1を通って流
れた電流Iinの値に対応する時間で、所定の値まで上昇
するから、スイッチ素子Q1のオフタイミングを、電流
Iinの値、即ち、負荷の状態に応じて設定することがで
きる。
【0064】図示は省略するが、図7、図9及び図10
に示した実施例の具体的な回路構成は、図2に示した回
路を基本として、若干の変更を加えることによって容易
に実現できる。
【0065】図11は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。図において、
図1〜図6に示された構成部分と同一の構成部分につい
ては、同一の参照符号を付してある。この実施例は、昇
圧チョッパ回路を利用し、直流出力電圧Voutを出力す
るスイッチング電源を示している。インダクタLは、メ
インのスイッチ素子Q1から出力端子31に至るエネル
ギー伝送ラインに直列に接続されている。この種のスイ
ッチング電源は、よく知られているように、インダクタ
Lのフライバックエネルギー(電圧)VFと、直流入力
電圧Vinを加算した電圧値とほぼ等しい直流出力電圧V
outを生じる。他の回路構成及び作用は、図1〜図6を
参照して説明した点とほぼ重なるので、説明は省略す
る。
【0066】図12は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。図において、
図1〜図11に示された構成部分と同一の構成部分につ
いては、同一の参照符号を付してある。この実施例は、
昇圧チョッパ回路を利用し、直流出力電圧Voutを出力
するスイッチング電源の別の例を示している。インダク
タLは、エネルギー伝送ラインに直列に接続されてい
る。メインのスイッチ素子Q1はインダクタLの後段に
おいて、エネルギー伝送ライン間に接続されている。こ
の種のスイッチング電源も、よく知られているように、
インダクタLのフライバックエネルギー(電圧)VF
と、直流入力電圧Vinを加算した電圧値とほぼ等しい直
流出力電圧Voutを生じる。他の回路構成及び作用は、
図11を参照して説明した点とほぼ重なるので、説明は
省略する。
【0067】図13は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。この実施例
は、変換トランスTを用いたスイッチング電源を示して
いる。変換トランスTの一次巻線N1の両端間にオフ保
持回路13が接続されており、一次巻線N1の両端に生
じるフライバックエネルギーVFを、オフ保持回路13
を通して放出させる。インダクタンス成分は、一次巻線
N1から見たインダクタンス(一次側換算値)で与えら
れる。一次巻線N1からフライバックエネルギーVFが
放出されている間、トランジスタQ6がオフに保たれる
ので、スイッチ素子Q1も、オフ状態を保持する。
【0068】出力回路を構成するダイオードD2は、ス
イッチ素子Q1のオン時に2次巻線N2に生じる電圧に
対して逆極性となり、スイッチ素子Q1のオフ時に2次
巻線N2に生じるフライバック電圧に対して順方向とな
るように、方向付けられている。他の回路構成及び作用
は、図1〜図11を参照して説明した点とほぼ重なるの
で、説明は省略する。
【0069】図14は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。この実施例
も、変換トランスTを用いたスイッチング電源を示して
いる。図13との違いは、スイッチ素子Q1が、変換ト
ランスTの一次巻線N1よりも前段に挿入されているこ
とである。他の回路構成及び作用は、図1〜図13を参
照して説明した点とほぼ重なるので、説明は省略する。
【0070】図13及び図14に図示したように、変換
トランスを用いたタイプのスイッチング電源の場合は、
一次巻線N1を、インダクタとして利用できる。従っ
て、従来と異なって、帰還巻線を有する変換トランスを
用いる必要がない。このため、従来よりも一段と小型化
することが可能になる。
【0071】図15は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。図において、
図2に図示された構成部分と同一の構成部分について
は、同一の参照符号を付してある。図2に示された実施
例と異なる点は、オフ保持回路13において、ダイオー
ドD1と抵抗R1との接続点に、抵抗R14の一端を接
続し、抵抗R14の他端を、トランジスタQ6のベース
に接続してある点である。
【0072】上記構成によれば、フライバックエネルギ
ーVFが、ダイオードD1及び抵抗R1を通して放出さ
れている間、ダイオードD1に生じる順方向電圧降下
が、抵抗R14によるレベルシフトを受ける。このレベ
ルシフトを受けた電圧によって、トランジスタQ6のベ
ース・エミッタ間が逆バイアスされ、トランジスタQ6
がオフに保たれる。従って、抵抗R14によるレベルシ
フト電圧に応じて、スイッチ素子Q1のオフ状態を保持
することができる。即ち、オフ保持時間を、抵抗R14
によるレベルシフトによってコントロールすることがで
きる。
【0073】図16は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。図において、
図13に図示された構成部分と同一の構成部分について
は、同一の参照符号を付してある。図13に示された実
施例と異なる点は、オフ保持回路13において、ダイオ
ードD1と抵抗R1との接続点に、抵抗R14の一端を
接続し、抵抗R14の他端を、トランジスタQ6のベー
スに接続してある点である。
【0074】上記構成によれば、巻線NIに生じるフラ
イバックエネルギーVFが、ダイオードD1及び抵抗R
1を通して放出されている間、ダイオードD1に生じる
順方向電圧降下が、抵抗R14によるレベルシフトを受
け、このレベルシフトさせた電圧によって、トランジス
タQ6のベース・エミッタ間が逆バイアスされ、トラン
ジスタQ6がオフに保たれる。従って、抵抗R14によ
るレベルシフト電圧に応じて、スイッチ素子Q1のオフ
状態を保持することができる。
【0075】図17は本発明に係るスイッチング電源の
更に別の実施例を示す電気回路図である。図において、
図14に図示された構成部分と同一の構成部分について
は、同一の参照符号を付してある。図14に示された実
施例と異なる点は、オフ保持回路13において、ダイオ
ードD1と抵抗R1との接続点に、抵抗R14の一端を
接続し、抵抗R14の他端を、トランジスタQ6のベー
スに接続してある点である。
【0076】図17に示した実施例の場合も、図16に
示した実施例と同様に、巻線NIに生じるフライバック
エネルギーVFが、ダイオードD1及び抵抗R1を通し
て放出されている間、ダイオードD1に生じる順方向電
圧降下が、抵抗R14によるレベルシフトを受け、この
レベルシフトさせた電圧によって、トランジスタQ6の
ベース・エミッタ間が逆バイアスされ、トランジスタQ
6がオフに保たれる。従って、抵抗R14によるレベル
シフト電圧に応じて、スイッチ素子Q1のオフ状態を保
持することができる。
【0077】図示は省略するが、図11〜図17に示し
た実施例の具体的な回路構成は、当業者であれば、図2
に示した回路を基本として、若干の変更を加えることに
よって容易に実現できる。また、各実施例を組み合わせ
た変形例が多数存在し得ることは自明である。
【0078】
【発明の効果】以上述べたように、本発明によれば、小
型で、安価な自励式のスイッチング電源を提供すること
ができる。
【図面の簡単な説明】
【図1】本発明に係るスイッチング電源の電気回路図で
ある。
【図2】本発明に係るスイッチング電源の更に具体的な
電気回路図を示している。
【図3】駆動回路と起動回路との関係を抜き出した回路
図である。
【図4】駆動回路と出力電圧検出回路との関係を抜き出
して示した回路図である。
【図5】駆動回路とオフ保持回路との関係を抜き出して
示した回路図である。
【図6】駆動回路と出力電圧検出回路との関係を抜き出
して示した回路図である。
【図7】本発明に係るスイッチング電源の更に別の実施
例を示す電気回路図である。
【図8】図7に示したスイッチング電源の動作を説明す
る図である。
【図9】本発明に係るスイッチング電源の更に別の実施
例を示す電気回路図である。
【図10】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図11】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図12】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図13】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図14】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図15】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図16】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【図17】本発明に係るスイッチング電源の更に別の実
施例を示す電気回路図である。
【符号の説明】
1 制御回路 10 起動回路 11 駆動回路 12 電流検出回路 13 オフ保持回路 14 出力電圧検出回路 Q1 スイッチ素子 L インダクタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 スイッチ素子と、インダクタまたはトラ
    ンス巻線と、出力回路と、制御回路とを含み、自励動作
    をするスイッチング電源であって、 前記スイッチ素子は、直流入力電圧をスイッチングして
    出力し、 前記インダクタまたはトランス巻線は、前記スイッチ素
    子のオン期間にエネルギーが蓄積され、前記エネルギー
    は前記スイッチ素子のオフのときに放出され、 前記出力回路は、前記インダクタまたはトランス巻線か
    ら放出される前記エネルギーを整流し、平滑して直流出
    力電圧を生成し、 前記制御回路は、 前記直流入力電圧に基づき前記スイッチ素子をオンさ
    せ、 定常時には、前記直流出力電圧を検出して前記スイッチ
    素子をオフさせ、 前記スイッチ素子がオフになったときに前記インダクタ
    またはトランス巻線から放出される前記エネルギを利用
    して、前記スイッチ素子のオフ状態を保持し、 オフ状態が解除されたことを条件にして、前記スイッチ
    素子をオンさせるスイッチング電源。
  2. 【請求項2】 請求項1に記載されたスイッチング電源
    であって、 前記制御回路は、起動時には、前記スイッチ素子を通っ
    て流れる電流を検出して前記スイッチ素子をオフさせる
    スイッチング電源。
  3. 【請求項3】 請求項2に記載されたスイッチング電源
    であって、 前記制御回路は、起動回路と、電流検出回路と、出力電
    圧検出回路と、オフ保持回路と、駆動回路とを含んでお
    り、 前記起動回路は、前記直流入力電圧に基づき、前記スイ
    ッチ素子をオンさせる信号を生成し、 前記電流検出回路は、前記スイッチ素子を通って流れる
    電流を検出して前記スイッチ素子をオフさせる信号を生
    成し、 前記出力電圧検出回路は、定常動作時に前記直流出力電
    圧を検出して前記スイッチ素子をオフさせるための信号
    を生成し、 前記オフ保持回路は、前記スイッチ素子がオフになった
    ときに、前記インダクタまたはトランス巻線から放出さ
    れる前記エネルギを利用して、前記スイッチ素子のオフ
    状態を保持する信号を生成し、 前記駆動回路は、前記起動回路、前記電流検出回路、前
    記出力電圧検出回路及び前記オフ保持回路から供給され
    る信号に基づいて、前記スイッチ素子をオン、オフさせ
    るスイッチング電源。
  4. 【請求項4】 請求項3に記載されたスイッチング電源
    であって、 前記電流検出回路は、電流検出抵抗を含み、前記電流検
    出抵抗は前記スイッチ素子と直列に接続され、前記スイ
    ッチ素子を通って流れる電流を、電圧信号として検出
    し、かつ、出力するスイッチング電源。
  5. 【請求項5】 請求項3に記載されたスイッチング電源
    であって、 前記電流検出回路は、時定数回路を含み、前記時定数回
    路の時定数によって、前記スイッチ素子の最大オン時間
    幅を設定するスイッチング電源。
  6. 【請求項6】 請求項4または5の何れかに記載された
    スイッチング電源であって、 前記電流検出回路は、比較回路を含み、前記比較回路
    は、前記電流検出抵抗から供給される前記電圧信号と、
    前記電圧検出回路から供給された前記電圧信号とを比較
    し、その比較信号を前記駆動回路に供給するスイッチン
    グ電源。
JP20569998A 1998-07-21 1998-07-21 スイッチング電源 Expired - Fee Related JP4135785B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20569998A JP4135785B2 (ja) 1998-07-21 1998-07-21 スイッチング電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20569998A JP4135785B2 (ja) 1998-07-21 1998-07-21 スイッチング電源

Publications (2)

Publication Number Publication Date
JP2000041377A true JP2000041377A (ja) 2000-02-08
JP4135785B2 JP4135785B2 (ja) 2008-08-20

Family

ID=16511251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20569998A Expired - Fee Related JP4135785B2 (ja) 1998-07-21 1998-07-21 スイッチング電源

Country Status (1)

Country Link
JP (1) JP4135785B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505596A (ja) * 2000-07-28 2004-02-19 ヴァレオ クリマチザション 自己誘導素子、特に電磁バルブを通過する電流をレギュレートするための装置
JP2009207353A (ja) * 2001-05-04 2009-09-10 Power Integrations Inc エネルギ伝達エレメントの入力にわたる電圧から導かれた電流に応答するための回路および方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004505596A (ja) * 2000-07-28 2004-02-19 ヴァレオ クリマチザション 自己誘導素子、特に電磁バルブを通過する電流をレギュレートするための装置
JP4668512B2 (ja) * 2000-07-28 2011-04-13 ヴァレオ クリマチザション 自己誘導素子、特に電磁バルブを通過する電流をレギュレートするための装置
JP2009207353A (ja) * 2001-05-04 2009-09-10 Power Integrations Inc エネルギ伝達エレメントの入力にわたる電圧から導かれた電流に応答するための回路および方法
JP2012085528A (ja) * 2001-05-04 2012-04-26 Power Integrations Inc エネルギ伝達エレメントの入力にわたる電圧から導かれた電流に応答するための回路および方法
JP2013226047A (ja) * 2001-05-04 2013-10-31 Power Integrations Inc エネルギ伝達エレメントの入力にわたる電圧から導かれた電流に応答するための回路および方法

Also Published As

Publication number Publication date
JP4135785B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
JP4682647B2 (ja) スイッチング電源装置
JP4687958B2 (ja) Dc−dcコンバータ
KR100422764B1 (ko) 스위칭 전원 장치
US5412555A (en) Self-oscillating DC-DC Converter with zero voltage switching
JP2009106038A (ja) スイッチング電源装置
JP3839737B2 (ja) 直流電圧変換回路
CN101981796A (zh) 生成辅助电源电压的阻尼电容器
JP3760379B2 (ja) スイッチング電源装置
JP5408161B2 (ja) 自励式スイッチング電源回路
JP3613731B2 (ja) 無負荷時省電力電源装置
JP4135785B2 (ja) スイッチング電源
JP2003339157A (ja) 自励式スイッチング電源装置
JP3141675B2 (ja) スイッチング電源装置
JP4484006B2 (ja) スイッチング電源装置
JP4321277B2 (ja) 電源装置
JPH08126311A (ja) 電源装置
JP3939587B2 (ja) 昇圧型スイッチング電源装置
JP3641351B2 (ja) リンギングチョークコンバータ
JPH0315423B2 (ja)
JP3327331B2 (ja) スイッチング電源装置
JP2938241B2 (ja) 高圧電源回路
JPH11341799A (ja) 同期整流型dc−dcコンバータ
JP3458363B2 (ja) スイッチング電源
JPH0132752B2 (ja)
JPH11103576A (ja) フライバック型直流変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080528

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140613

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees