KR100411554B1 - 범프를 가진 전자 부품 제조 방법 및 전자 부품 제조 방법 - Google Patents

범프를 가진 전자 부품 제조 방법 및 전자 부품 제조 방법 Download PDF

Info

Publication number
KR100411554B1
KR100411554B1 KR10-2001-0001693A KR20010001693A KR100411554B1 KR 100411554 B1 KR100411554 B1 KR 100411554B1 KR 20010001693 A KR20010001693 A KR 20010001693A KR 100411554 B1 KR100411554 B1 KR 100411554B1
Authority
KR
South Korea
Prior art keywords
adhesive film
electronic component
aligning
solder
electrode pads
Prior art date
Application number
KR10-2001-0001693A
Other languages
English (en)
Other versions
KR20010086313A (ko
Inventor
스즈끼다까미찌
야마구찌요시히데
오로꾸노리유끼
이노우에고스께
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010086313A publication Critical patent/KR20010086313A/ko
Application granted granted Critical
Publication of KR100411554B1 publication Critical patent/KR100411554B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

솔더 범프가 형성되는 전극 패드 상에서 실행되는 Au 도금을 생략하면서, 소정의 체적에 대응하는 솔더 볼을 각 전극 패드에 확실하게 공급함으로써 각각 일정한 높이를 갖는 솔더 범프가 형성된다. 상기 솔더 범프를 형성하기 위해서는, 접착막이 Au 도금 대신에 형성되고, 상기 접착막은 산화 방지막으로서 그리고, 각 솔더 볼을 일시적으로 고정시키는 막으로서 이용되며, 상기 솔더 볼은 스텐실 마스크 또는 진공 흡착 마스크에 의해 공급된다.

Description

범프를 가진 전자 부품 제조 방법 및 전자 부품 제조 방법{METHOD OF PRODUCING ELECTRONIC PART WITH BUMPS AND MEHTOD OF PRODUCING ELECTRONIC PART}
본 발명은 전기 접속을 위한 복수의 도전 범프가 형성된, 장착 기판, 반도체 패키지, 반도체 웨이퍼, 반도체 칩 등과 같은 범프를 가진 전자 부품을 제조하는 방법 및, 범프를 가진 제1 전자 부품이 기판 같은 제2 전자 부품에 결합된 전자 부품을 제조하는 다른 제조 방법에 관한 것이다.
최근에, 전자 회로에서의 고밀도 설계 및 신호 전송의 고속 설계를 실현하기 위해, 인쇄 기판을 반도체 패키지에 접속시키는 범프를 가진 접속 시스템이 이용되어 오고 있다.
이러한 종래의 기술은 일본 특개평 9-199506호(종래기술1)에 공지되어 있다. 즉, 상기 종래기술1 에는, 웨이퍼 상에 제공된 각각의 전극 패드 위에 니켈 막을 형성하는 단계, 상기 각각의 전극 패드 상에 접착막을 선택적으로 형성하는 단계, 솔더 입자의 일부가 상기 접착막을 통해 니켈 막에 부착되도록 솔더 입자를 과도하게 공급하는 단계, 브러쉬 등을 사용해서 접착막 상의 잉여 솔더 입자를 떨어뜨리는 단계, 상기 접착막 상에 부착된 상기 솔더 입자들의 각각에 플럭스를 공급하는 단계 및, 솔더 범프가 형성될 수 있도록 상기 솔더 입자들을 가열하여 혼합하는 단계를 포함하는 방법이 개시되어 있다.
또한, 다른 종래 기술로서, 일본 특개평 6-152120호(종래 기술2)가 공지되어 있다. 상기 종래 기술2 에는, 솔더 파우더가 미리 형성된 접착막 상에 뿌려지고, 다음에, 그 리플로우(reflow)가 실행되어 프라이밍 솔더 같은 얇은 솔더층이 형성될 수 있다.
그러나, 상기 종래 기술1 의 방법에 있어서는, 전극 패드의 크기가 솔더 입자의 크기 보다 작은 경우, 전극 패드는 인접한 복수의 솔더 입자들 사이에 위치되는 경향이 있어, 필요한 솔더 입자가 패드에 부착되지 않게 되므로, 결합이 이루지지 않게될 수 있다. 한편, 각각의 패드 전극의 크기가 솔더 입자의 크기와 동일하거나 다소 큰 경우는, 복수의 솔더 입자가 상기 전극 패드 상에 부착되는 경향이 있어서, 생성 범프들 각각이 서로 동일한 체적을 가져야 함에도 불구하고 일부 생성 솔더 범프가 정상적인 범프 보다 2배 또는 3배 큰 체적을 갖게 되는 문제가 발생되므로, 기판이나 보드가 장착될 때 요구되는 접속 신뢰성이 악화된다. 또한, 브러쉬 등을 사용하여 잉여 솔더 입자를 제거하는 것은 솔더 범프로 형성되도록 일시적으로 부착된 솔더 입자를 제거하는 경향이 있으므로, 접속이 실패할 수 있다.
한편, 상술한 종래 기술2 의 방법에서, 각각의 패드의 크기 보다 훨씬 작은 입자의 솔더 파우더가 각각의 패드에 뿌려지고, 다음에 솔더 파우더의 리플로우가 실행되므로, 생성 범프가 서로 상당히 다른 크기를 갖는 일이 방지되지만, 솔더 파우더의 접착량은 솔더 파우더의 높이에 패드 표면적을 곱한 값의 체적 이하로 제한된다. 그래서, 각각 충분한 체적을 갖는 솔더 범프를 얻기 위해서는 바람직하지 않은 여러 번의 반복 공정이 필요하게 되는데, 이는 실용적이지 못하다.
본 발명의 제1 목적은 이러한 문제를 해결할 수 있는 범프를 가진 전자 부품을 제조하는 방법을 제공하는 것이며, 상기 방법에서, 의도된 솔더 범프 체적에 대응하는 체적을 갖는 하나의 솔더 볼이 접착부에 정확하게 공급되므로, 솔더 범프가 서로 다른 여러개의 체적을 갖는 것이 방지되면서, 큰 체적을 갖는 솔더 범프들도 단일의 공정 단계에 의해 형성될 수 있으며, 본 발명의 제2 목적은 범프를 가진 전자 부품이 기판 이나 보드 같은 다른 전자 부품에 결합되는 전자 부품 제조 방법을 제공하는 것이다.
본 발명에서, 이러한 목적을 달성하기 위해서, 접착막은 반도체 장치의 금속 도체 상에 Ni 등으로 금속화함으로써 각각 형성된 전극 패드 또는 반도체 장치의 전극 패드 상에 선택적으로 형성되고, 솔더 프리폼이 각각의 패드에 대해서 접착막에 접착될 수 있도록 소정의 체적을 갖는 솔더 프리폼은 스텐실 마스크 또는 흡착 마스크를 통해 각각의 패드 상에 형성된 접착막 위에 공급되며, 필요에 따라서 플럭스로 프리폼을 코팅한 후 상기 솔더 프리폼의 리플로우가 실행되므로, 소정의 체적을 갖는 솔더 범프가 각각의 전극 패드상에 형성된다.
다시 말해서, 본 발명의 제1 태양에 따르면, 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 단계, 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 단계 및, 각각의 범프가 각각의 패드부에 형성되도록, 결합 부재 얼라이닝 및 공급 단계에서 공급된 각각의 결합 부재를 용해시켜서 각각의 패드부에 결합하는 단계를 포함하는, 범프를 가진 전자 부품 제조 방법이 제공된다.
본 발명의 제2 태양에 따르면, 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸(imidazole) 파생물을 함유하는 유체에 상기 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 단계 및; 상기 각각의 범프가 상기 결합 부재로 형성되고 상기 각각의 패드부에 결합되도록, 결합 부재 얼라이닝 및 공급 단계에서 공급된 상기 각각의 결합 부재를 용해시켜서 각각의 패드부에 결합하는 단계를 포함하는, 범프를 가진 전자 부품 제조 방법이 제공된다.
본 발명의 제1 태양에 따른 범프를 가진 전자 부품을 제조하는 방법에서, 접착막의 두께는 상기 접착막 형성 단계에서, 5㎛ 이상으로 형성된다.
본 발명의 제3 태양에 따르면, 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸 파생물을 함유하는 유체에 상기 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 얼라이닝 및 공급 단계로서, 상기 결합 부재를 얼라이닝 및 공급할 수 있는 개방부를 가진 얼라이닝 마스크와 상기 개방부 안으로 상기 결합 부재를 이동시킬 수 있는 얼라이닝 스퀴지를 이용함으로써 실행되는 상기 얼라이닝 및 공급 단계 및; 상기 각각의 범프가 상기 결합 부재로 형성되고 상기 각각의 패드부에 결합되도록, 결합 부재 얼라이닝 및 공급 단계에서 공급된 상기 각각의 결합 부재를 용해시켜서 각각의 패드부에 결합하는 단계를 포함하는, 범프를 가진 전자 부품 제조 방법이 제공된다.
본 발명의 제4 태양에 따르면, 제1 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 단계; 접착막 형성 단계에서 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 단계; 상기 결합 부재 얼라이닝 및 공급 단계에서 공급된 결합 부재가 제공된 제1 전자 부품의 패드부들의 각각의 패드부를 제2 전자 부품의 패드부들의 각각의 패드부에 상대적으로 얼라이닝하고, 상기 제1 전자 부품의 각각의 패드부를 이들 사이에 끼워진 결합 부재를 통해 제2 전자 부품의 각각의 패드부에 오버랩핑하는 단계 및; 상기 제1 전자 부품의 전기 회로가 상기 제2 전자 부품의 다른 전기 회로에 결합되도록, 상기 결합 부재를 용해시킴으로써, 상기 제1 전자 부품의 오버랩핑된 패드부를 제2 전자 부품의 오버랩핑된 패드부에 결합하는 단계를 포함하는 전자 회로 제조 방법이 제공된다.
본 발명의 제5 태양에 따르면, 제1 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸 파생물을 함유하는 유체에 상기 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 접착막 형성 단계에서 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 단계 및; 상기 결합 부재 얼라이닝 및 공급 단계에서 공급된 결합 부재가 제공된 제1 전자 부품의 패드부들의 각각의 패드부를 제2 전자 부품의 패드부들의 각각의 패드부에 상대적으로 얼라이닝하고, 상기 제1 전자 부품의 각각의 패드부를 이들 사이에 끼워진 결합 부재를 통해 제2 전자 부품의 각각의 패드부에 오버랩핑하는 단계 및; 상기 제1 전자 부품의 전기 회로가 상기 제2 전자 부품의 다른 전기 회로에 결합되도록, 상기 결합 부재를 용해시킴으로써, 상기 제1 전자 부품의 오버랩핑된 패드부를 제2 전자 부품의 오버랩핑된 패드부에 결합하는 단계를 포함하는 전자 회로 제조 방법이 제공된다.
본 발명의 제6 태양에 따르면, 제1 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸 파생물을 함유하는 유체에 상기 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 접착막 형성 단계에서 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 얼라이닝 및 공급 단계로서, 상기 결합 부재를 얼라이닝 및 공급할 수 있는 개방부를 가진 얼라이닝 마스크와 상기 개방부 안으로 상기 결합 부재를 이동시킬 수 있는 얼라이닝 스퀴지를 이용함으로써 실행되는 상기 얼라이닝 및 공급 단계; 상기 결합 부재 얼라이닝 및 공급 단계에서 공급된 결합 부재가 제공된 제1 전자 부품의 패드부들의 각각의 패드부를 제2 전자 부품의 패드부들의 각각의 패드부에 상대적으로 얼라이닝하고, 상기 제1 전자 부품의 각각의 패드부를 이들 사이에 끼워진 결합 부재를 통해 제2 전자 부품의 각각의 패드부에 오버랩핑하는 단계 및; 상기 제1 전자 부품의 전기 회로가 상기 제2 전자 부품의 다른 전기 회로에 결합되도록, 상기 결합 부재를 용해시킴으로써, 상기 제1 전자 부품의 오버랩핑된 패드부를 제2 전자 부품의 오버랩핑된 패드부에 결합하는 단계를 포함하는 전자 회로 제조 방법이 제공된다.
본 발명의 제7 태양에 따르면, 제1 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸 파생물을 함유하는 유체에 상기 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 제1 접착막 형성 단계에서 각각의 패드부 상에 형성된 접착막에 결합 부재를 얼라이닝 및 공급하는 단계로서, 상기 결합 부재를 얼라이닝 및 공급할 수 있는 개방부를 가진 얼라이닝 마스크와 상기 개방부 안으로 상기 결합 부재를 이동시킬 수 있는 얼라이닝 스퀴지를 이용함으로써 실행되는 상기 얼라이닝 및 공급 단계 및; 상기 결합 부재 얼라이닝 및 공급 단계에서 공급된 결합 부재가 제공된 제1 전자 부품의 패드부들의 각각의 패드부를 제2 전자 부품의 패드부들의 각각의 패드부에 상대적으로 얼라이닝하고, 상기 제1 전자 부품의 각각의 패드부를 이들 사이에 끼워진 결합 부재를 통해 제2 전자 부품의 각각의 패드부에 오버랩핑하는 단계 및; 상기 제1 전자 부품의 전기 회로가 상기 제2 전자 부품의 다른 전기 회로에 결합되도록, 상기 결합 부재를 용해시킴으로써, 상기 제1 전자 부품의 오버랩핑된 패드부를 제2 전자 부품의 오버랩핑된 패드부에 결합하는 단계를 포함하는 전자 회로 제조 방법이 제공된다.
본 발명의 제8 태양에 따르면, 제1 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸 파생물을 함유하는 유체에 상기 제1 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 제2 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 유체에 상기 제1 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 접착막 형성 단계에서 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 단계 및; 상기 결합 부재 얼라이닝 및 공급 단계에서 공급된 결합 부재가 제공된 제1 전자 부품의 패드부들의 각각의 패드부를 제2 전자 부품의 패드부들의 각각의 패드부에 상대적으로 얼라이닝하고, 상기 제1 전자 부품의 각각의 패드부를 이들 사이에 끼워진 결합 부재를 통해 제2 전자 부품의 각각의 패드부에 오버랩핑하는 단계 및; 상기 제1 전자 부품의 전기 회로가 상기 제2 전자 부품의 다른 전기 회로에 결합되도록, 상기 결합 부재를 용해시킴으로써, 상기 제1 전자 부품의 오버랩핑된 패드부를 제2 전자 부품의 오버랩핑된 패드부에 결합하는 단계를 포함하는 전자 회로 제조 방법이 제공된다.
본 발명의 제9 태양에 따르면, 제1 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 금속부 상에는 흡착되지만 금속부외의 다른 부분에는 흡착되지 않는 이미다졸 파생물을 함유하는 유체에 상기 제1 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 제2 전자 부품 상에 제공된 복수의 패드부들의 각각의 패드부 상에 접착막을 선택적으로 형성하는 선택적 형성 단계로서, 유체에 상기 제1 전자 부품을 침지시킴으로써 실행되는 상기 선택적 형성 단계; 제1 접착막 형성 단계에서 각각의 패드부 상에 형성된 접착막 위에 결합 부재를 얼라이닝 및 공급하는 얼라이닝 및 공급 단계로서, 상기 결합 부재를 얼라이닝 및 공급할 수 있는 개방부를 가진 얼라이닝 마스크와 상기 개방부 안으로 상기 결합 부재를 이동시킬 수 있는 얼라이닝 스퀴지를 이용함으로써 실행되는 상기 얼라이닝 및 공급 단계; 상기 결합 부재 얼라이닝 및 공급 단계에서 공급된 결합 부재가 제공된 제1 전자 부품의 패드부들의 각각의 패드부를 제2 전자 부품의 패드부들의 각각의 패드부에 상대적으로 얼라이닝하고, 상기 제1 전자 부품의 각각의 패드부를 이들 사이에 끼워진 결합 부재를 통해 제2 전자 부품의 각각의 패드부에 오버랩핑하는 단계 및; 상기 제1 전자 부품의 전기 회로가 상기 제2 전자 부품의 다른 전기 회로에 결합되도록, 상기 결합 부재를 용해시킴으로써, 상기 제1 전자 부품의 오버랩핑된 패드부를 제2 전자 부품의 오버랩핑된 패드부에 결합하는 단계를 포함하는 전자 회로 제조 방법이 제공된다.
상술한 방법들에서, 상기 접착막의 두께를 5㎛ 이상으로 하는 것이 바람직하다. 또한, 상기 방법들 각각은 상기 접착막이 접착성을 갖도록 하기 위하여, 접착막 형성 단계에서 이미 형성된 접착막을 재생하는 단계를 포함할 수 있다.
도1은 본 발명의 접착막을 형성하는 방법의 실시예를 설명하는 도면.
도2의 (a) 내지 (g)는 본 발명의 범프를 형성하는 방법의 실시예를 설명하는 도면.
도3은 본 발명의 솔더 결합부의 단면 형태를 도시하는 도면.
도4의 (a) 및 (b)는 본 발명의 솔더 볼을 상기 접착막 상에 얼라이닝하여 공급하는 제1 실시예(솔더 볼-프린팅)를 설명하는 도면.
도5의 (a) 및 (b)는 본 발명의 솔더 볼을 상기 접착막 상에 얼라이닝하여 공급하는 제2 실시예(흡착 마스크)를 설명하는 도면.
도6의 (a) 및 (b)는 본 발명의 상기 솔더 범프 형성 공정에 따라 제조된 반도체 장치를 장착하는 제1 실시예를 설명하는 도면.
도7의 (a) 내지 (d)는 본 발명의 상기 솔더 범프 형성 공정에 따라 제조된 반도체 장치를 장착하는 제2 실시예를 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
3 : 접착막
4 : 볼
5 : 볼 얼라이닝 마스크
6 : 스퀴지
11 : 금속 도체
12 : 플럭스
15 : 기판
17 : 반도체 패키지
도면을 참조하여, 범프를 가진 전자 부품 제조 방법 및, 범프를 가진 전자 부품이 기판 등과 같은 다른 전자 부품에 접속된 전자 부품 제조 방법을 설명한다.
도1은 본 발명의 제1 실시예에 따른 접착막(3)을 형성하는 단계를 도시한 것이다. 도2는 범프(19)를 형성하는 단계를 도시하는 도면이다. 웨이퍼(1)는 웨이퍼 패드 형성 단계(S11)로부터 접착막 형성 단계(S17)로 이송된다. 상기 단계(S11)과 단계(S17)사이에서, 상기 웨이퍼는, 유기 물질을 제거하도록 실행되는 도금 단계 전의 애싱 처리 단계(S12)와, 패트(fat)를 제거하기 위한 패트 제거 단계(S13)와, 수분을 가진 웨이퍼를 세정하기 위한 린싱(rinsing) 단계(S14) 및, 상기 웨이퍼를 피클링하는 피클링(pickling) 단계(S15)를 거치게 된다.
접착막 형성 단계(S17)에서, 상기 접착막(3)은 전자 부품인 웨이퍼(1) 상에 제공된 각각의 접속 패드(2) 상에 형성된 다음, 드레이닝(draining) 단계(S18)에서 웨이퍼가 드레인되고, 그래서, 상기 접착막(3)이 형성된다. 이 경우, 웨이퍼 패드의 표면 세정에 따라서 애싱 단계(S12)와 패트 제거 단계(S13)중 어느 하나를 생략할 수 있으며, 패트 제거 단계후에 실행된 피클링 단계(S15)의 조건을 최적화함으로써 애싱 단계(S12)와 패트 제거 단계(S13) 모두를 생략할 수 있다. 그래서, 웨이퍼 패드 형성 단계(S11)후에, 상기 웨이퍼는 양질의 표면 세정 상태를 유지하면서 접착막 형성 단계로 이송되며, 그 후, 5㎛ 이상의 두께를 가진 접착막이 도3에 도시된 바와 같이 형성된다. 접착막 때문에, Ni 막(22)이 산소 같은 부식 가스와의 접촉이 방지되므로, 상기 Ni막의 산화를 방지하기 위해 Au막이 제공되는 무전해 치환 도금법(electrolees replacement plating)을 이용하여 Ni막 상에 Au를 형성하는 것이 불필요하며, 동시에, 프린팅 마스크 및 스퀴지를 통해 스크린 프린팅에 의해 플럭스로 Au막만을 국부적으로 코팅하는 것이 불필요하다.
접착막(3)을 형성하는 방법에 있어서, 하나의 방법으로, 일본 산와 리서치 인스티튜트 가부시키 가이샤에서 생산되는 제품명 DOOCOAT(음역)을 사용하는 것이 있고, 절연체막에 의해 흡착되지는 않지만 금속 표면에 의해 선택적으로 흡착되도록 이미다졸 유도체(imidazole derivative)의 특성을 이용하여 접착막이 형성되는 다른 방법이 일본 특개평 6-152120호에 개시되어 있다. 그러나, 본 발명의 경우에서와 같이 체적이 큰 솔더 프리폼을 일시적으로 고정하기 위해서는, 종래기술에서는 의도하지 못한 큰 두께을 갖는 접착막을 제공할 필요가 있다. 예를 들면, 프리플럭스로서 상기 D00COAT 를 사용하고 상기 일본특개평 6-152120호에 기술된 방법의 경우에, 약 1㎛ 의 최대 두께를 갖도록 접착막(3)을 형성하는 것이 좋다. 그러나, 약 0.1mm 이상의 직경을 가진 볼(4)을 일시적으로 고정하는 경우에는, 접착막은 적어도 3㎛ 양호하게는 5㎛ 이상의 두께를 가져야 한다. 그래서, 본 발명에서는, 이러한 큰 두께를 가진 접착막을 제공하기 위해, 후술하는 수단으로부터 선택된 방법을 채택하고 있다.
(1) 접착막을 형성하는 시간 주기를 종래의 시간 주기보다 적어도 5 배(즉, 적어도 5분)정도 길게 연장한다.
(2) 접착막의 두께를 두껍게 형성하도록 40℃ 이상 까지 처리온도를 상승시킨다.
(3) 프리플럭스 제조에 사용되는 이미다졸 유도체 용액과는 다른 화학 구조 또는 조성을 갖는 이미다졸 유도체 용액의 사용에 의해 접착막 형성 단계(S17)를 실행한다.
상기 (3)의 경우는 후술하는 화학 구조: (a) 폴리옥시에틸렌 (-(CH2CH20)n-:n=2-20) 등과 같은 폴리에테르 본드를 가진 치환기, (b) 알킬티올 (R-S-) 같은 티올 본드를 가진 치환기, (c) 유기산 또는 무기산과 제 1 그레이드 아미노기(first-grade amino group)로 이루어진 염이 형성된 부분을 가진 치환기, (d) 알킬페놀 또는 알킬 설폰산 같은 유기산 치환기를 가진 알킬 치환기 및, (e) 그 조합으로 이루어진 그룹에서 선택된 치환기를 2-포지션에서 갖는 1,3-벤지미다졸의 화학 구조가 양호하다. 또한, 본 발명에서 사용된 이미다졸 유도체 용액의 조성물에 있어서, 킬레이트제(chelate agent)나 용해 촉진제를 갖는 2-알킬 1, 3-벤지미다졸 유도체에 의해 제공된 용액이 양호하다. 상기 경우에서 사용된 킬레이트제 또는 용해 촉진제로서는, (a) 에틸렌디아민테트라아세트산, 이미노디아세트산, 트립토판, 페닐알라닌 등과 같은 아미노카르복실산, (b) 알칼리 금속, 암모늄, 구리 및 니켈 중의 어느 하나와 아미노카르복실산의 염, 및 (c) 타우린 같은 아미노설폰산, (d) 암모늄 크로라이드 등과 같은 클로라이드 이온을 함유하는 염으로 이루어진 그룹으로부터 선택된 2 개 이상을 결합한 것을 사용하는 것이 양호하다. 킬레이트제 또는 용해 촉진제의 양호한 농도는 의도된 막 두께와 (온도 및 시간 주기와 같은) 접착막 형성 조건에 따라 변화한다. 예를 들면, 클로라이드 이온을 함유하는 염의 경우에, 용액의 클로라이드 이온의 농도를 3 내지 200ppm 의 레벨로 조절하면 양호한 결과가 얻어진다.
이미다졸 유도체의 한 종류인 DOOCOAT의 사용에 의해 접착막을 형성한 후에, 솔더 볼은 상기 접착막(3)이 제공된 접속 패드(2)위에 공급되어 위치된다. 이러한 공급 방법의 제1 실시예에서, 도2의 (b)에 도시된 바와 같이, 웨이퍼(1) 위에 볼 얼라이닝 마스크(5)를 위치시키는 단계와 솔더 볼(4)의 하나가 접착막(3)이 제공된 접속 패드들의 각각에 위치되도록, 스퀴지(6)를 통해 볼 얼라이닝 마스크(5) 상에 솔더 볼(4)을 이동시키는 단계를 포함한다. 이 상태의 단면이 도3에 도시되어 있다. 도3에서, 상기 접착막은 Ni막(22) 상에 형성되고, 접착막에 접속된 Cu 또는 Al 도체(11)가 절연체막(10)에 의해 보호되므로 접착막(3)에 대한 잉여부가 생기지 않게 된다.
도2의 (c)에 도시된 바와 같이, 각각의 솔더 볼이 접착막과 가압접촉되도록, 가압판(7)을 통해 솔더 볼(4)에 압력을 하향으로 인가함으로써, 각각의 솔더 볼은 상기 접착막(3) 상에 일시적으로 고정된다. 그런 후, 상기 얼라이닝 마스크(5)는 도2의 (d)에 도시된 바와 같이 제거되며, 액체 플럭스 같은 플럭스가 플럭스 적용 장치(9)를 통해 상기 솔더 볼에 스프레이되므로, 상기 솔더 볼은 도2의 (e)에 도시된 바와 같이, 플럭스로 코팅될 수 있으며, 도2의 (f)에 도시된 바와 같이, N2에서 솔더 볼의 리플로우가 실행되므로, 상기 솔더 볼(4)은 상기 Ni 또는 Cu의 접속 패드에 금속 결합되며, 그 결과 솔더 범프(19)가 형성된다. 그 후, 경우에 따라서, 플럭스의 잔여부는 도2의 (g)에 도시된 바와 같이, 워싱에 의해 제거된다. 이 경우, 플럭스 특성을 갖도록 상기 접착막의 화학 합성물을 조절함으로써, 상기 플럭스 적용 단계를 생략할 수 있다. 플럭스 특성을 갖는 상기 접착막(13)은 예를 들어, (1) 유기산 이나 무기산과 제1 그레이드 아미노기로 이루어진 염이 형성된 부분을 포함하는 2-포지션 치환기를 가진 2-포지션 치환된 1, 3-벤지미다졸의 화학적 구조 및 (2) 제거가능한 형태로 할로겐 이온 특히, 클로라이드 이온을 포함하는 합성물을 갖는다. 이들 화학적 구조 및 합성물을 포함하는 접착막(13)을 사용함으로써, 솔더 볼 각각의 표면상의 산화막이 접착막 자체의 플럭스 특성때문에 제거될 수 있으므로, 플럭스 적용 단계는 생략될 수 있다. 솔더 볼에 대해서, (Sn-Ag-Bi계 솔더 등과 같은) 무연 솔더가 사용될 수 있다.
상기 단계에 의해, 범프를 가진 웨이퍼 즉, 범프를 가진 전자 부품이 완성된다. 상기 범프를 가진 완성된 웨이퍼가 예를들어 보호막 같은 다른 전자 부품에 장착되기 전에, 상기 웨이퍼는 유닛 칩들로 절단하고, 보호막은 필요에 따라서, 범프가 형성된 표면 상에 형성될 수 있다.
금속 도체(11)가 Cu로 이루어지고 (예를 들어 10㎛ 이상의) 충분히 큰 두께로 제공되는 경우, 금속 도체는 솔더에 의해 침식되는 경우에도 없어지지 않아서, Ni막(22)의 형성을 생략할 수 있고, 금속 도체 자체를 패드(2)와 일체로 제조할 수 있게 되며, 상기 각각의 패드 위에 접착막(3)이 직접 형성될 수 있다.
다음으로, 본 발명에 의한 접착막(3)이 형성된 접속 패드(2)에 솔더 볼을 공급하는 제1 실시예에 대해 도4의 (a) 및 (b)를 참조로 설명한다. 도4의 (a) 및 (b)에는 얼라이닝 마스크(5)의 사용에 의한 솔더 볼(4)의 얼라이닝이 상세히 도시되어 있다. 웨이퍼(1)상에는 Ni막(22)과 접착막(3)이 미리 형성되고, 얼라이닝 마스크(5)는 얼라이닝 마스크(5)의 위치가 웨이퍼의 위치와 적절히 대응되도록 위치된다. 상기 얼라이닝 마스크(5)에는, 비개방부(5a)와, 솔더 볼이 통과할 수 있는 정도의 개방 크기를 갖는 개방부(5b) 및, 비개방부가 접착막(3)과 접촉하지 않도록 비개방부를 지지하는 돌출부(5c)가 제공되어 있다. 도4의 (a) 및 (b)에 도시된 바와 같이, 각 돌출부(5c)가 접착막(3)으로부터 충분히 떨어져 있고 좁은 폭을 가지므로, 상기 얼라이닝 마스크(5)는 얼라이닝 마스크(4)를 제위치에 위치시키기 위한 얼라이닝 마스크(4)의 슬라이딩 동안에도, 접착막(3)과의 접촉을 방지하며, 그래서, 접착막(3)이 상기 얼라이닝 마스크(5)에 이송되어 점착되는 문제가 발생되지 않는다. 물론, 각 돌출부(5c)의 높이는 Ni막(22)의 두께, 접착막(3)의 두께 및 비개방부(5a)의 예측된 편향량의 총합보다 훨씬 크다.
상기 비개방부(5a)의 두께는 얼라이닝 마스크(5)의 전체 강도가 유지되는 정도 및 상기 돌출부(5c)의 높이와 비개방부(5a)의 두께의 총합이 상기 솔더 볼(4)의 직경과 동일한 레벨, 양호하게는, 솔더 볼(4)의 직경의 약 0.9 배 정도로 조절된다. 상기 돌출부(5c)의 높이와 비개방부(5a)의 두께의 총값이 상기 솔더 볼(4)의 직경 보다 상당히 큰 경우에, 복수의 솔더 볼(4)은 개방부(5b)의 일부에 남게되고 즉, 과도한 볼(4)이 생긴다. 이 총값이 솔더 볼의 직경보다 꽤 작은 경우에는, 얼라이닝되지 않은 솔더 볼(4c)이 얼라이닝된 볼(4b)에 압력을 가하게 되어, 접착막의 접착이 충분하지 못할 경우 솔더 볼이 떨어져 나가는 문제가 발생되고, 그 결과, 솔더 볼의 공급이 이루어지지 않게 된다. 상기 돌출부(5c)의 높이와 비개방부(5a)의 두께의 총값이 솔더 볼(4)의 직경과 같은 레벨이지만, 이 경우, 각 개방부(5b)의 직경이 솔더 볼(4)의 직경 보다 크지 않을 수 없으므로, 얼라이닝되지 않은 솔더 볼(4c)은 얼라이닝된 볼과 개방부(5b) 사이에 형성된 간극에 현저한 양 만큼 떨어진다. 그래서, 총 값이 볼의 직경에 약 0.9배 정도이면, 솔더 볼의 얼라이닝 상태가 양호하게 된다.
개방부(5b)의 직경은 솔더 볼이 쉽게 통과할 수 있는 큰 값을 가져야 하고, 동시에, 여분의 볼이 점착막(3)과 접촉하지 않도록 그 소정의 상한치 보다 작아야 한다. 그 적절한 범위는 실제로 사용되는 볼의 직경에 따라 변화한다. 그러나, 솔더 볼(4)의 직경이 약 200 내지 500㎛의 범위인 경우에, 상기 개방부(5b)의 직경은 양호하게는, 솔더 볼의 직경 1.15 배로부터 솔더 볼의 직경과 50㎛의 합까지의 범위에서 선택된다. 상기 범위 보다 적은 직경을 갖는 솔더 볼이 사용된 경우, 개방부(5b)의 직경은 솔더 볼의 직경의 1.1 배로부터 그 직경의 1.5 배 까지의 범위에서 선택된다. 그러나, 솔더 볼의 직경이 작으면 작을수록 마스크를 통해 볼을 확실하게 공급하는 데에 따르는 어려움이 더욱 배가되며, 마스크 제거시 마스크가 공급된 솔더 볼을 캐치할 위험이 증가된다.
상기 볼 얼라이닝 스퀴지(6)는 솔더 볼(4)을 밀어내는 메인부(6a)와, 개방부(5b)가 2차원적으로 배치되는 얼라이닝 마스크 영역에 상기 메인부가 접촉되는 것을 방지하고 메인부가 이미 얼라이닝된 솔더 볼(4a,4b)에 접촉하는 것을 방지하는 슬라이딩부를 갖고 있다. 즉, 각 슬라이딩부(6b)는 상기 메인부(6a)의 일측부로부터 도4의 (a)에서 화살표로 표시한 슬라이딩 방향과 수직한 방향[도4의 (a)의 페이퍼의 상, 하 방향]으로 웨이퍼(1)를 향해 돌출하도록 형성되어 있다. 상기 슬라이딩부(6b)의 돌출 높이는 솔더 볼의 직경의 절반 보다 작은 크기로 설정되지만, 얼라이닝된 각 볼(4a,4b)이 얼라이닝 마스크(5)로부터 돌출되는 크기보다는 크게 설정된다. 예를 들면, 상기 솔더 볼의 직경이 약 300㎛ 이면, 슬라이딩부(6b)의 돌출높이는 양호하게는 약 130㎛이고, 그 직경이 약 200㎛이면, 그 돌출 높이는 양호하게는 약 80㎛이다. 상기 슬라이딩부(6b)의 돌출 높이가 솔더 볼(4)의 직경의 절반 이상이지만 그 직경 보다 작은 경우에는, 상기 솔더 볼 얼라이닝 스퀴지(6)가 상기 메인부(6a)의 엣지(즉, 상기 메인부(6a)의 하부면과 수직면에 의해 형성된 코너부)에서 상기 솔더 볼(4)을 밀어내며, 그 결과, 상기 솔더 볼(4)이 쉽게 스크래칭된다. 또한, 이러한 바람직하지 않은 경우, 얼라이닝되지 않은 볼(4c)을 밀어내면, 상기 메인부(6a)의 엣지는 얼라이닝되지 않은 솔더 볼(4c)에 하향 가압되므로, 얼라이닝되지 않은 볼(4b)이 손상을 입게되거나, 과도한 얼라이닝되지 않은 솔더 볼(4c)이 개구부(5b)로 가압되게 되며, 그 결과, 복수의 솔더 볼(4)이 개방부(5b)로 가압되어 얼라이닝이 실패하게 된다. 그래서, 슬라이딩부(6b)의 돌출 높이는 솔더 볼(4)의 직경의 절반 보다 작고 얼라이닝된 각각의 볼(4a,4b)이 얼라이닝 마스크(5)로부터 돌출되는 값 보다 커야한다. 상기 얼라이닝 마스크(5)는 Fe-Ni계의 합금 스트립으로 이루어지며, 상기 얼라이닝 스퀴지는 경화된 카본 스틸로 이루어진다. 더 나아가, 상기 슬라이딩부(6b)의 각각의 종단에 원형부가 형성되므로, 얼라이닝 스퀴지가 얼라이닝 마스크상에서 부드럽게 슬라이딩할 수 있다.
솔더 범프를 제조하는 제조 공정에 있어서, 상기 솔더 볼의 자체 중량과 접착막의 접착강도의 선택에 따라, 접착막(3) 상에 각각의 솔더 볼(4)을 얼라이닝하는 것만으로도 솔더 볼의 일시적인 고정 상태가 초래될 수 있으므로, 도2의 (c)에 도시된 프레싱 단계를 생략할 수도 있다. 이 경우, 제조 공정이 간소화되고, 범프의 제조 공정이 쉽게 이루어질 수 있다.
다음으로, 접착막을 구비한 접속 패드(2)에 솔더 볼을 공급하는 것과 관련한 본 발명의 제2 실시예에 대해 도5의 (a) 및 (b)를 참조하여 설명한다. 상기 제2 실시예에서는, 도5의 (a) 및 (b)에 도시된 바와 같이, 상기 솔더 볼이 진공 흡착 마스크(23)에 의해 얼라이닝되고 흡착되어 이송되며, 그 후, 웨이퍼(1)로 이동된다. 한편, 상기 솔더 볼(4)이 웨이퍼(1)에 장착되기 전에, 얼라이닝을 위한 플레이트 위에 위치되는 얼라이닝 마스크(5) 및 볼 얼라이닝 스퀴지(6)의 사용에 의해, 상기 솔더 볼을 얼라이닝 마스크(5)에 미리 얼라이닝시켜 놓을 수도 있다. 이 경우, 솔더 볼 얼라이닝 단계는 진공 흡착 마스크(23)를 사용하여 얼라이닝 마스크(6)로부터 솔더 볼(4)을 흡착하고 이송하며 상기 솔더 볼을 웨이퍼(1)로 이동시키는 이송 단계와 병행해서 독립적으로 실행될 수 있으므로, 제조에 필요한 총 시간 주기를 단축할 수 있다는 장점을 제공한다. 또한, 진공 흡착 마스크(23)에 의해 얼라이닝된 솔더 볼(4)을 흡착할 경우, 얼라이닝 마스크(5)도 흡착될 수 있다. 상기 얼라이닝 마스크(5)를 흡착함으로써, 얼라이닝된 솔더 볼(4)이 웨이퍼(1)로 이동되는 주기 동안 어떠한 위치편차도 없이 각각의 솔더 볼(4)을 접착막(3) 상에 장착할 수 있다.
더욱이 도5에 도시된 실시예의 변형예로서, 상기 진공 흡착 마스크(23)에 얼라이닝되어 흡착된 솔더 볼(4)은 플럭스로 침지되고, 그 후, 웨이퍼로 이동시킬수 있으며, 그래서, 도2의 (e)에 도시된 플럭스 적용 단계를 간소화할 수 있다는 장점을 가질수 있다.
다음으로, 상술한 실시예에 따라 제조된 범프를 가진 반도체 패키지(반도체 장치)를 장착하는 방법의 실시예를 도6을 참조하면서 설명한다. 즉, 범프(19)가 웨이퍼(1) 상에 형성된 후, 개별적인 칩, 각각의 칩에 적용된 그 종류 및 그 제조 번호 등으로 절단되며, 필요에 따라 보호막이 형성되어, 반도체 패키지(17; 반도체 장치)가 전자 부품으로서 제조 된다. 한편, 다른 전자 부품이 장착되는 기판(15) 상에는 접속 패드가 미리 형성되고, 플럭스(12)로 코팅되어 있다.
그래서, 도6의 (a)에 도시된 바와 같이, 기판(15)에 형성된 플럭스(12)로 코팅된 접속 패드(18) 상에 반도체 패키지(17;반도체 장치)에 형성된 솔더 범프(19)를 위치시켜서 이들을 가열하는 것에 의해, 도6의 (b)에 도시된 바와 같이 상기 반도체 패키지(17)와 기판(15)이 서로 접속된다.
다음으로, 기판(15)의 면에 본 발명의 솔더 범프를 형성하는 실시예를 도7의 (a) 내지 (d)를 참조하여 설명한다. 즉, 기판의 도체 패턴을 형성한 후, 도7의 (a)에 도시된 바와 같이, 접착막(3)은 도1과 같은 방법을 사용하여, 각각의 접속 패드(18)에 형성된다. 이 접착막(3) 형성 방법은 웨이퍼(1) 상에 접착막을 형성하는 방법과 유사한데, 즉 상술한 각 단계에 관련한 웨이퍼(1)를 기판(1)으로 대체함으로써 본 방법이 제공된다. 또한, 각 솔더 볼(4)을 접착막(3)에 공급하고 상기 솔더 볼(4)을 플럭스로 코팅하는 단계는 도7의 (b)에 도시된 바와 같이, 웨이퍼(1)와 관련한 방법의 경우와 유사하게 실행될 수 있다. 예를 들면, 전자 부품이 기판(15) 상에 장착되지 않은 상태에서, 상기 솔더 볼(4)은 도2에 도시된 방법에 의해 장착될 수 있다. 또한, 다른 전자 부품이 미리 장착되어 얼라이닝 마스크(5)가 다른 전자 부품에 방해되는 다른 상태에서, 상기 흡착된 솔더 볼이 운반 및 이동되는 도5의 (a) 및 (b)에 도시된 장착 방법을 사용할 수 있다. 그래서, 솔더 볼(4)을 기판(15)에 위치시킨 후에, 필요에 따라서 플럭스(12) 또는 솔더 페이스트(21)가 도면에 도시되지 않은 방법에 의해 반도체 칩(17)과 반도체 패키지(16) 같은 전자 부품에 또는 기판(15)에 공급되며, 상기 반도체 칩(17)과 반도체 패키지(16)가 일시적으로 고착제로서 사용된 접착막(3)을 통해 기판(15)상의 소정의 위치에 장착된다. 그 후, 이들을 리플로우로(furnace)(도시생략)를 통과시켜 가열함으로써, 상기 기판(15)의 접속 패드(18)가 전자 부품(16,17)의 패드에 금속 결합된다. 플럭스(12)의 잔여부분은 필요에 따라서 린싱에 의해 제거된다.
다음으로, 각각의 실시예에서 사용된 접착막(3)의 조작에 대해 설명한다. 본 발명에 따른 방법에서 사용된 접착막(3)은 시간의 경과 또는 가열 등에 의한 그 건조로 인해 접착성이 손실된다. 그래서, 형성된 접착막이 건조되지 않는 시간 주기내에서, 각 솔더 볼(4)을 접착막 상에 위치시켜야 한다. 일단 솔더 볼이 위치되면, 상기 솔더 볼(4)이 고정되어, 접착막이 건조되더라도 솔더 볼(4)이 그 운송 중에 떨어져 나가는 위험이 없다. 또한, 접착막 형성 후에, 솔더 볼(4)이 위치되기 전에 상당한 시간 주기가 경과한 경우, 상기 접착막은 일단 건조 상태를 유지한 다음 알콜 등으로 코팅되어, 접착성이 회복되도록 부드럽게 되며(즉, 접착성의 회복을 위한 재생 처리를 실행한 후), 그래서, 솔더 볼(4)이 적절히 위치될 수 있게 된다.
또한, 본 발명에 사용된 접속 부재는 솔더 볼로 한정되지 않지만, 프리즘 형태 또는 원통형 형태를 갖는 프리폼으로 형성될 수도 있다.
상술한 실시예에 따라, 전극 패드의 영역을 제한하지 않고서 필요한 체적을 갖는 솔더 볼을 공급할 수 있으므로, 각 솔더 볼의 체적은 자유롭게 설계될 수 있다. 예를 들면, 약 150㎛의 직경을 갖는 하나의 솔더 볼만을 약 300㎛의 직경을 갖는 패드에 공급함으로써, 범프의 높이가 약 30㎛로 조절될 수 있으며, 또한, 범프의 높이는 상술한 바와 같이, 동일한 패드에 약 400㎛의 직경을 가진 솔더 볼을 공급함으로써 약 300㎛ 로 조절될 수 있다.
본 발명에 따라서, 각 솔더 볼이 미리 형성된 접착막 상에 정확하게 위치되므로, 형성된 각각의 솔더 범프들이 균일한 체적을 가질수 있다는 장점이 제공된다.
본 발명에 따라서, 각 솔더 볼이 미리 형성된 접착막 상에 정확하게 위치되므로, 형성되는 각각의 솔더 범프들이 균일한 체적을 가질수 있다는 장점이 제공된다.
또한, 본 발명에 따르면, 과도한 스위핑(sweeping) 작업으로 인한 솔더 볼의 손실 및 솔더 볼의 접착의 실패 같은 종래 기술에서 야기되는 문제점을 발생시키지 않으므로, 솔더 범프를 확실하게 형성할 수 있게 된다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 금속부 상에는 흡착되지만 금속부 외의 다른 부분에는 흡착되지 않는 이미다졸 유도체를 함유하는 용액에 전자 부품을 침지시킴으로써, 상기 전자 부품 상에 제공된 복수의 패드부 각각에 접착막을 선택적으로 형성하는 단계와,
    결합 부재들을 얼라이닝 및 공급할 수 있는 개방부들을 가진 얼라이닝 마스크 및 상기 결합 부재들을 상기 개방부들 안으로 이동시킬 수 있는 얼라이닝 스퀴지를 사용함으로써, 상기 각각의 패드부에 형성된 상기 접착막 위로 상기 결합 부재들을 얼라이닝 및 공급하는 단계와,
    상기 결합 부재들을 용해시킴으로써, 결합 부재들을 얼라이닝 및 공급하는 단계에서 공급된 상기 각각의 결합 부재들을 상기 각각의 패드부에 접합하는 단계를 포함하여, 각각의 범프들이 상기 결합 부재들로부터 형성되고 상기 각각의 패드부에 결합되도록 하고,
    상기 접착막이 접착성을 갖도록, 상기 형성된 접착막을 상기 접착막 형성 단계에서 재생하는 단계를 더 포함하는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 전자 부품의 복수의 금속 전극 패드의 각각에 하나의 솔더 볼을 탑재함으로써 각각 형성되는 전기 도전 범프를 구비한 전자부품 제조방법이며,
    복수의 금속 전극 패드를 갖고 상기 금속 전극 패드들 외에는 금속이 아닌 전자 부품의 표면부들을 갖는 전자 부품을 제공하는 단계와,
    금속 재료 상에는 흡착될 수 있지만 금속 재료 외의 재료 상에는 흡착될 수 없는 이미다졸 유도체를 함유하는 용액 내에 전자 부재를 침지시킴으로써 상기 금속 전극 패드들 각각에 소정의 두께의 접착막을 제공하여, 상기 소정의 두께의 접착막이 상기 금속 전극 패드들 외의 임의의 부분에는 제공되지 않고 상기 금속 전극 패드들의 각각에 제공되는 단계와,
    소정의 체적의 상기 하나의 솔더 볼이 상기 접착막을 통해 상기 전극 패드들의 각각의 위치에 제공되도록 솔더 볼 얼라이닝 및 공급 수단을 사용함으로써 상기 접착막에 상기 솔더 볼들을 탑재하는 단계를 포함하는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  13. 제12항에 있어서, 상기 접착막의 두께는 3 ㎛ 이상인 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  14. 제13항에 있어서, 상기 접착막의 두께는 5 ㎛ 이상인 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 각각의 전극 패드에 탑재된 상기 솔더 볼은 0.1 ㎜ 정도 이상의 직경을 갖는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서, 상기 접착막은 이미다졸 유도체를 함유한 용액을 사용하여 제공되는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  17. 제16항에 있어서, 상기 접착막은 2-포지션에 치환기를 갖는 1,3-벤지미다졸을 사용하여 제공되는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  18. 제17항에 있어서, 상기 치환기는 (a) 폴리옥시에틸렌 (-(CH2CH20)n-:n=2-20) 등과 같은 폴리에테르 본드를 가진 치환기, (b) 알킬티올 (R-S-) 같은 티올 본드를 가진 치환기, (c) 유기산 또는 무기산 및 제 1 그레이드 아미노기로 이루어진 염이 형성된 부분을 가진 치환기, (d) 알킬페놀 또는 알킬 설폰산과 같은 유기산 치환기를 가진 알킬 치환기로 이루어진 그룹에서 적어도 하나가 선택되는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
  19. 복수의 금속 전극 패드의 각각에 하나의 솔더 볼을 탑재함으로써 각각 형성되는 전기 도전 범프를 구비한 전자부품 제조방법이며,
    복수의 금속 전극 패드를 갖고 상기 금속 전극 패드들 외에는 금속이 아닌 전자 부품의 표면부들을 갖는 전자 부품을 제공하는 단계와,
    금속 재료 상에는 흡착될 수 있지만 금속 재료 외의 재료 상에는 흡착될 수 없는 이미다졸 유도체를 함유하는 용액 내에 전자 부재를 침지시킴으로써 상기 각각의 금속 전극 패드에 2-포지션에 치환기를 갖는 1,3-벤지미다졸을 사용하여 두께가 3 ㎛ 이상인 접착막을 제공하는 단계와,
    소정의 체적의 상기 하나의 솔더 볼이 상기 접착막을 통해 상기 전극 패드들의 각각의 위치에 제공되도록 솔더 볼 얼라이닝 및 공급 수단을 사용하여 상기 접착막에 약 0.1 ㎜ 이상의 직경을 갖는 상기 솔더 볼을 탑재하는 단계를 포함하는 것을 특징으로 하는 범프를 구비한 전자부품 제조방법.
KR10-2001-0001693A 2000-01-13 2001-01-12 범프를 가진 전자 부품 제조 방법 및 전자 부품 제조 방법 KR100411554B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-010053 2000-01-13
JP2000010053 2000-01-13

Publications (2)

Publication Number Publication Date
KR20010086313A KR20010086313A (ko) 2001-09-10
KR100411554B1 true KR100411554B1 (ko) 2003-12-18

Family

ID=18538113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001693A KR100411554B1 (ko) 2000-01-13 2001-01-12 범프를 가진 전자 부품 제조 방법 및 전자 부품 제조 방법

Country Status (5)

Country Link
US (2) US6595404B2 (ko)
KR (1) KR100411554B1 (ko)
CN (1) CN1225014C (ko)
SG (1) SG99331A1 (ko)
TW (1) TW507503B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030134422A1 (en) * 2002-01-16 2003-07-17 Sayre Chauncey Bigelow Stem cell maturation for all tissue lines
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
JP3742057B2 (ja) 2002-12-25 2006-02-01 株式会社バッファロー 無線情報通信における電波状態の解析技術
TW578281B (en) * 2002-12-25 2004-03-01 Advanced Semiconductor Eng Bumping process
TWI285524B (en) * 2003-03-10 2007-08-11 Hitachi Metals Ltd Method and apparatus for carrying electric conductive ball
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
US7135397B2 (en) * 2003-09-10 2006-11-14 Texas Instruments Incorporated Method and system for packaging ball grid arrays
US7276801B2 (en) * 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
US7167375B2 (en) * 2004-01-16 2007-01-23 Motorola, Inc. Populated printed wiring board and method of manufacture
US7392924B2 (en) * 2004-06-18 2008-07-01 Integrated Device Technology, Inc. Automated ball mounting process and system with solder ball testing
CN100457365C (zh) * 2004-06-18 2009-02-04 集成装置技术有限公司 具有焊球测试的自动化球安装工艺和系统
KR100798662B1 (ko) * 2004-08-04 2008-01-28 이비덴 가부시키가이샤 땜납 볼 탑재 방법 및 땜납 볼 탑재 장치
JP2006202969A (ja) * 2005-01-20 2006-08-03 Taiyo Yuden Co Ltd 半導体装置およびその実装体
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
JP4560682B2 (ja) * 2005-04-28 2010-10-13 澁谷工業株式会社 導電性ボール搭載装置
WO2007007865A1 (en) * 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
JP4458029B2 (ja) * 2005-11-30 2010-04-28 カシオ計算機株式会社 半導体装置の製造方法
JP5008452B2 (ja) * 2007-05-08 2012-08-22 新日鉄マテリアルズ株式会社 はんだボールの搭載方法及び搭載装置
US7790597B2 (en) * 2007-07-11 2010-09-07 Texas Instruments Incorporated Solder cap application process on copper bump using solder powder film
JP4444322B2 (ja) * 2007-09-14 2010-03-31 新光電気工業株式会社 導電性ボールの搭載方法及び導電性ボール搭載装置
US8252677B2 (en) * 2007-09-28 2012-08-28 Intel Corporation Method of forming solder bumps on substrates
CN101279392B (zh) * 2008-04-28 2011-05-18 番禺得意精密电子工业有限公司 固定物体的方法及其使用的熔胶治具
CN101683001B (zh) * 2008-05-30 2012-01-04 揖斐电株式会社 焊锡球搭载方法
US8371497B2 (en) * 2009-06-11 2013-02-12 Qualcomm Incorporated Method for manufacturing tight pitch, flip chip integrated circuit packages
TWI490160B (zh) * 2011-08-19 2015-07-01 Univ Nat Changhua Education 以液體介質輔助組裝微型元件的方法
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
CN116460385B (zh) * 2023-06-20 2023-09-15 合肥中航天成电子科技有限公司 一种改善钎焊时焊料流淌情况的结构

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923571A (en) * 1970-12-27 1975-12-02 Nissan Motor Method of using an epoxy-resin-imidazole solder mixture
US3931029A (en) * 1974-10-15 1976-01-06 Basf Wyandotte Corporation Corrosion inhibited antifreeze compositions and process for inhibiting the corrosion of solder alloys
US4500601A (en) * 1983-08-29 1985-02-19 Minnesota Mining And Manufacturing Company Chelating polymers for modifying metal surface properties
JP2833111B2 (ja) * 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5173130A (en) * 1989-11-13 1992-12-22 Shikoku Chemicals Corporation Process for surface treatment of copper and copper alloy
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5255840A (en) * 1989-12-26 1993-10-26 Praxair Technology, Inc. Fluxless solder coating and joining
US5478607A (en) * 1991-05-17 1995-12-26 Hitachi Telecon Technologies Ltd. Method for use of preflux, printed wiring board, and method for production thereof
US5556023A (en) * 1992-10-30 1996-09-17 Showa Denko K.K. Method of forming solder film
JPH06152120A (ja) 1992-11-02 1994-05-31 Showa Denko Kk プリント配線板の予備はんだコーティング法
US5291061A (en) * 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
JPH07173679A (ja) * 1993-12-21 1995-07-11 Nikko Kinzoku Kk リフローめっき材の表面処理方法
US5362334A (en) * 1993-12-23 1994-11-08 Macdermid, Incorporated Composition and process for treatment of metallic surfaces
US5482736A (en) * 1994-08-04 1996-01-09 Amkor Electronics, Inc. Method for applying flux to ball grid array package
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
JP3755166B2 (ja) * 1995-07-11 2006-03-15 昭和電工株式会社 半導体装置の製造方法
JPH09199506A (ja) 1995-11-15 1997-07-31 Citizen Watch Co Ltd 半導体素子のバンプ形成方法
TW340967B (en) * 1996-02-19 1998-09-21 Toray Industries An adhesive sheet for a semiconductor to connect with a substrate, and adhesive sticking tape for tab, an adhesive sticking tape for wire bonding connection, a substrate for connecting with a semiconductor and a semiconductor device
AU5561696A (en) * 1996-04-18 1997-11-07 International Business Machines Corporation Organic-metallic composite coating for copper surface protection
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
US5843259A (en) * 1996-08-29 1998-12-01 Xerox Corporation Method for applying an adhesive layer to a substrate surface
US6336262B1 (en) * 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
US6367150B1 (en) * 1997-09-05 2002-04-09 Northrop Grumman Corporation Solder flux compatible with flip-chip underfill material
DE69839896D1 (de) * 1997-10-29 2008-09-25 Hitachi Chemical Co Ltd Siloxanmodifizierte Polyamidharzzusammensetzungsklebefolie, CSP Leiterplatte und Folie und hergestelltes Halbleiterbauelement
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
JPH11243274A (ja) * 1998-02-25 1999-09-07 Senju Metal Ind Co Ltd はんだバンプの形成方法およびはんだバンプ形成用マスク
SG74729A1 (en) * 1998-05-29 2000-08-22 Hitachi Ltd Method of forming bumps
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP4026795B2 (ja) * 1998-10-02 2007-12-26 三菱化学ポリエステルフィルム株式会社 二軸配向ポリエステルフィルム
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP4844776B2 (ja) * 2000-04-07 2011-12-28 ナガセケムテックス株式会社 電気的接続可能な半導体用接着剤

Also Published As

Publication number Publication date
TW507503B (en) 2002-10-21
US6695200B2 (en) 2004-02-24
SG99331A1 (en) 2003-10-27
CN1304170A (zh) 2001-07-18
US20030029908A1 (en) 2003-02-13
CN1225014C (zh) 2005-10-26
KR20010086313A (ko) 2001-09-10
US6595404B2 (en) 2003-07-22
US20010008160A1 (en) 2001-07-19

Similar Documents

Publication Publication Date Title
KR100411554B1 (ko) 범프를 가진 전자 부품 제조 방법 및 전자 부품 제조 방법
KR100287393B1 (ko) 기판용 부착 패드 및 땜납 상호접속부의 형성방법
JP2004504730A (ja) 電子部品組立体およびその製造方法
JPH0714106B2 (ja) 部品の半田付け方法とその装置
IE78445B1 (en) Method and apparatus for use in forming pre-positioned solder bumps on a pad arrangement
JP2001267731A (ja) バンプ付き電子部品の製造方法および電子部品の製造方法
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
KR101053091B1 (ko) 실장기판의 제조방법
US5646068A (en) Solder bump transfer for microelectronics packaging and assembly
KR100322823B1 (ko) 전자회로장치의제조방법
US20140202739A1 (en) Printed wiring board having metal layers producing eutectic reaction
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
TWI427720B (zh) 焊料凸塊形成方法
Aintila et al. Electroless Ni/Au bumps for flipchip-on-flex and TAB applications
CN1078439C (zh) 芯片元件集合体
JP2003273165A (ja) 電子部品実装装置および電子部品実装方法
JP2005005494A (ja) チップ部品の実装方法及び実装基板
JP2002198639A (ja) プリント配線板とその製造方法および電子部品の実装方法
US8604356B1 (en) Electronic assembly having increased standoff height
JPH08203904A (ja) はんだバンプ形成方法
JP2953111B2 (ja) 半導体装置の電極形成方法と実装方法
JP3925252B2 (ja) 電子部品実装方法
JP3704229B2 (ja) 半導体装置の製造方法および装置
JPH10135278A (ja) キャリアテープへの電子部品の実装方法、およびその装置
JPH1154554A (ja) 電子部品の基板実装用加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee