KR100401782B1

KR100401782B1 - 반도체 장치

Info

Publication number: KR100401782B1
Application number: KR10-2000-0025193A
Authority: KR
Inventors: 하루끼다다시
Original assignee: 닛본 덴끼 가부시끼가이샤; 엔이씨 일렉트로닉스 코포레이션
Priority date: 1999-05-13
Filing date: 2000-05-12
Publication date: 2003-10-17
Also published as: JP3292175B2; KR20000077227A; US6417557B1; JP2000323664A

Abstract

배선 용량의 조정량을 자유롭게 설정할 수 있고, 그 조정 작업을 용이하게 행할 수 있는 구조의 용량 조정부를 구비한 반도체 장치를 제공한다.

본 발명의 반도체 장치는 종래의 용량 조정부(3) 외에, 배선 용량을 조정하고자 하는 입력 신호선(2)에 접속된 제2 알루미늄 배선으로 이루어지는 용량 조정용 배선(11)과, 용량 조정용 배선(11)과 동일한 층의 제2 알루미늄 배선으로 이루어지는 GND 배선(12)이 근접 배치되어 소정의 선간 용량이 형성되며, 이 선간 용량에 의해 입력 신호선(2)의 배선 용량을 조정하는 제2 용량 조정부(10)를 구비하고 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 특히 배선 용량의 조정을 용이하고 합리적으로 행하기 위한 용량 조정부를 구비한 반도체 장치에 관한 것이다.

도 6은 종래의 DRAM의 구성의 일례를 나타낸 것이다. 종래에도, DRAM 등의 반도체 디바이스에서는 기억 용량의 증대에 의해 칩 면적이 증대하여도 실장 밀도가 저하하지 않도록, 패키지의 소형화가 정력적으로 진척되어 왔다. 도 6에 도시하는 것은 최근 채용되고 있는 가장 소형화가 진척된 패키지 중 하나인 CSP(Chip Size Package)의 일례이다. 이 CSP는 폴리이미드로 이루어지는 기판(100)과 반도체 칩(101)이 칩 표면측이 기판측을 향하여 고정되며, 수지(102)에 의해 밀봉된 것이다. 기판(100)의 하면에 외부 단자가 되는 다수의 땜납볼(103)이 설치되는 한편, 반도체 칩(101)의 표면에는 칩 상의 배선 단자가 되는 다수의 패드(도시 생략)가 형성되어 있다. 그리고, 각 땜납볼(103)과 각 패드는 기판 상면에 형성된 구리 배선(도시 생략), 기판을 관통하는 관통 구멍 내에 매립된 도전체(도시 생략)를 통하여 전기적으로 접속되어 있다.

도 7은 반도체 칩의 회로 블록을 나타내는 개략 구성도이다. 이 칩은 4개의 메모리셀 블록(104)과 그 주위에 배치된 주변 회로(105)를 구비하고 있으며, 칩 중앙에 다수의 패드(106)가 1열로 형성되어 있다. 또, 이 도면에서는 패드(106)에 연결되는 배선의 도시는 생략되어 있다.

도 8은 상기 DRAM을 이면측(땜납볼측)에서 본 상태를 나타내고 있다. 이 DRAM의 예에서는 기판(100) 상의 땜납볼(103)은 좌우에 3열씩 배치되어 있으며, 반도체 칩(101) 상의 패드(106)는 중앙에 1 열로 배치되어 있다. 따라서, 각 땜납볼(103)과 각 패드(106)를 접속하는 배선(107)은 당연히 직선적으로 배선할 수는 없고 다른 배선(107)과 단락하지 않도록 적절하게 처리되어 배선되어 있다. 또, 도 8에서는 땜납볼(103)과 패드(106)를 접속하는 일부 배선(107)만을 나타내었지만 다른 개소도 마찬가지로 배선되어 있다.

그런데, 도 8을 보아도 명백한 바와 같이 각 배선(107)마다 길이가 다르기 때문에, 각 배선(107)이 가지는 배선 용량도 배선마다 다르다. 즉, DRAM의 외부 단자로부터 패드까지의 배선 용량이 핀 간에서 변동하게 되며 이대로는 데이터의 기록, 판독 동작에 있어서 핀 간에서 신호의 타이밍이 어긋나서 에러의 발생으로 이어질 우려가 있다. 그래서, 이런 종류의 반도체 칩 내에는 각 배선의 배선 용량의 조정을 행하기 위한 용량 조정부가 통상 준비되고 있다.

도 9는 상기 DRAM의 용량 조정부의 구성을 나타내는 도면이다. 이 용량 조정부(108)는 기본적으로는 게이트 용량으로 구성되어 있다. 즉, 반도체 기판 표면에 형성된 확산층(109)과, 게이트 절연막을 통하여 확산층(109)과 대향하는 게이트 전극(110a, 110b, 110c, 110d)에 의해 용량이 형성된다. 또한, 용량치를 다양하게 조정하기 위해서 복수(이 경우, 4개)의 게이트 전극(110a, 110b, 110c, 110d)이 설치되며 각 게이트 전극(110a, 110b, 110c, 110d)이 관통 구멍(111)을 통하여 제1 알루미늄 배선(112)에 각각 접속되며, 각 제1 알루미늄 배선(112)이 관통 구멍(113)을 통하여 제2 알루미늄 배선(114)에 각각 접속되어 있다. 그리고, 각 제2 알루미늄 배선(114)이 입력 패드(115)에 접속된 입력 신호선(116)에 접속되어 있다.

또, 본 명세서에서의 「제1 알루미늄 배선」이란 2층 배선 구조에서의 1층째측(하층측)의 알루미늄 배선, 「제2 알루미늄 배선」이란 2층째측(상층측)의 알루미늄 배선을 말한다.

상기 4개의 게이트 전극(110a, 110b, 110c, 110d)은 각각 게이트 길이가 다르며, 최소 게이트 길이를 기준으로 하여 각각이 2배, 3배, 4배의 게이트 길이로 설정되어 있다. 그에 따라서, 용량치에 관해서도 최소 게이트 길이의 부분의 용량치를 기준으로 하면 2배, 3배, 4배의 용량치로 되어 있다. 즉, 용량치는 최소의 게이트 길이로부터 최대의 게이트 길이를 향해 순서대로, 예를 들면 10fF(펨토(femto)·패러드), 20fF, 30fF, 40fF와 같이 설정되어 있다.

이러한 용량 조정부(108)를 구비한 DRAM에서, 배선 용량의 조정을 행하는 경우에는 반도체 칩을 패키지의 상태로 조립하고, 전기적 특성의 측정, 평가를 행한 후, 이 평가 결과로부터 판단하여 배선 용량이 많은 측에 정합하도록 용량의 부가가 필요한 입력 신호선에 대하여 상기한 용량 조정부(108)를 이용하여 용량의 부가를 행하고 있었다. 실제로 용량을 부가하는 경우에는 제2 알루미늄 배선의 마스크 패턴을 설계 변경하고, 상기 4종류의 용량치를 가지는 게이트 용량 중 어느 것을 입력 신호선에 접속할지에 의해서 부가하는 용량치를 변경하고 있었다. 따라서, 상기한 예의 경우, 4종류의 게이트 용량의 조합에 따라서, 10fF로부터 100fF까지의 용량 부가가 10fF의 간격으로 가능하였다.

그러나, 상기 종래의 DRAM에서의 배선 용량의 조정 방법에는 이하의 문제점이 있었다.

즉, 용량치가 각각 고정된 여러 종류의 게이트 용량을 조합하여 배선 용량의 조정을 행하기 위해서, 한정된 간격폭(상기한 예에서 말하면 10fF)이나 한정된 상한치(상기한 예에서 말하면 100fF)에서의 조정밖에 행할 수 없으며, 극히 미세한 용량치의 조정은 곤란하였다. 그 대책으로서, 보다 작은 용량치의 것을 포함하여 게이트 용량을 다수 준비해 두는 것을 생각할수 있으나, 그 경우 게이트 용량의 수가 늘어남으로써 용량 조정부의 점유 면적이 증대하고, 칩 면적의 증대로 이어진다는 문제가 생기게 된다. 또한, 새로운 게이트 용량을 부가하는 경우, 하층의 마스크 패턴으로부터 설계 변경이 필요해지며 마스크 설계 변경의 수고나 시간이 증대한다고 하는 문제도 있다.

본 발명은, 상기한 과제를 해결하기 위해서 이루어진 것으로, 배선 용량의 조정량을 자유롭게 설정할 수 있고, 그 조정 작업을 용이하게 행할 수 있는 구조의 용량 조정부를 구비한 반도체 장치를 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해서, 본 발명의 반도체 장치는 이하의 2개의 해결 수단을 구비하는 것이다.

우선, 본 발명의 제1 반도체 장치는 배선 용량을 조정하고자 하는 피용량 조정 배선에 접속된 용량 조정용 배선과, 용량 조정용 배선과 동일한 층에 형성됨과 함께 일정한 전압이 인가되는 정전압 배선이 설치되며, 용량 조정용 배선과 정전압 배선이 근접 배치되어 소정의 선간 용량이 형성되며, 이 선간 용량에 의해 피용량 조정 배선의 배선 용량을 조정하는 용량 조정부를 구비한 것을 특징으로 하는 것이다. 상기 정전압 배선에는 예를 들면 전원 전압 배선, 접지 전압 배선 등을 이용할 수 있다. 그리고, 용량 조정용 배선이나 정전압 배선의 형상으로서는 굴곡부를 갖거나 빗살형으로 형성할 수 있다.

즉, 종래의 용량 조정부가 게이트 용량을 사용하고 있는데 대하여 본 발명의 제1 반도체 장치의 용량 조정부는 용량 조정용 배선과 정전압 배선이 근접 배치되며, 이들 배선에 의해 선간 용량을 형성한 것이다. 그리고, 이들 용량 조정용 배선, 정전압 배선은, 단지 단순하게 직선형으로 배치하는 것 뿐만 아니라 굴곡시키거나 빗살형의 형상으로 하여 2개의 배선을 맞물리게 하도록 배치함으로써 배선끼리의 대향 면적을 크게 하면, 한정된 점유 면적에서 소정의 용량치를 얻을 수 있다. 또한, 부가하는 용량치의 크기는 배선끼리의 대향 면적의 증감에 의해 자유롭게 조정할 수 있다.

그 결과, 본 발명에 따르면, 데이터의 기록, 판독 동작에 있어서 핀 간의 신호의 타이밍 어긋남에 기인한 에러가 생기지 않는 신뢰성이 높은 반도체 장치를 제공할 수 있다.

상기 용량 조정부는 다층 배선 구조 중 최상층에 설치된 배선으로 형성하는 것이 바람직하다. 이 구성으로 한 경우, 최상층의 배선층의 마스크 패턴의 변경만으로 용량치의 조정을 행할 수 있으며, 그보다도 하층측의 마스크 패턴은 어떠한 수정을 가할 필요가 없다. 그 때문에, 배선 용량의 조정에 관계되는 마스크 설계 변경의 수고나 시간을 저감할 수 있다.

또한, 용량 조정부를 최상층 배선으로 형성한 경우, 그 용량 조정부를 최상층을 제외하는 층에 구성된 임의의 소자 또는 배선의 상측에 거듭 형성할 수 있다. 이와 같이 하면, 용량 조정부를 위해 별도의 스페이스를 필요로 하지 않기 때문에 칩 면적의 축소화에 기여할 수 있다.

여기서, 상기 배선 용량의 조정을 행하는 대상이 되는 배선, 본 발명에서 말하는 「피용량 조정 배선」으로서는 입력 신호선 혹은 회로 내의 클럭 신호선이 생각된다.

다음에, 본 발명의 제2 반도체 장치는 절연층을 통하여 배치된 2층의 도전층에 의해 입력 패드가 구성되며 이들 2층의 도전층이 층간 용량을 형성하고, 이 층간 용량에 의해 입력 신호 배선의 배선 용량을 조정하는 용량 조정부를 구비한 것을 특징으로 하는 것이다. 이 용량 조정부에서 용량 조정을 행하는 구체적 방법 중 하나로서는 용량 조정부를 구성하는 적어도 한쪽의 도전층을 복수의 영역으로 분할하고 복수의 분할 영역마다 2층의 도전층을 단락시킬지의 여부에 따라 층간 용량을 조정할 수 있다.

즉, 본 발명의 제2 반도체 장치의 용량 조정부는 입력 패드를 구성하는 2층의 도전층에 의해 층간 용량을 형성한 것이다. 통상, 입력 패드의 면적이나 층간 절연층의 두께는 결정된 값이기 때문에, 이들 2층의 도전층으로 이루어지는 층간 용량의 값도 일정한 값으로밖에 되지 않는다. 그래서, 입력 패드를 구성하는 도전층을 복수로 분할하고, 예를 들면 복수의 분할 영역마다 2층의 도전층을 접속하는 컨택트를 형성하여 2층의 도전층을 단락시키면 그 분할 영역은 용량을 형성하지 않고, 반대로 컨택트를 형성하지 않도록 하여 2층의 도전층을 단락시키지 않으면 그 분할 영역은 층간 용량을 형성하게 된다. 따라서, 2층의 도전층을 단락시키는 분할 영역의 수를 증감하면 입력 패드 전체에서 볼때 층간 용량의 값을 조정할 수 있다.

이 수단은 원래 어느 정도 넓은 면적을 점유하는 입력 패드를 용량 조정부로서 이용하고자 하는 것으로서, 용량 조정부를 설치하기 위해서 새로운 스페이스를 필요로 하지 않기 때문에, 특히 용량 조정부의 점유 면적의 저감이라는 관점으로부터는 매우 유효한 수단이다. 또한, 용량 조정량도 크게 유지되는 이점이 있다. 또한, 도전층을 미세하게 분할함으로써 미세한 간격폭의 용량 조정도 가능하다.

또, 가능하면 종래의 게이트 용량으로 이루어지는 용량 조정부를 상기 제1,제2 본 발명의 반도체 장치의 용량 조정부로 전부 치환해도 되지만, 본 발명은 그에 한정되지 않고, 종래의 용량 조정부와 본 발명의 제1, 제2 용량 조정부를 적절하게 병용하여도 좋다. 예를 들면, 종래의 용량 조정부를 이용하여 어느 정도의 용량을 부여한 후, 본 발명의 용량 조정부를 이용하여 배선 용량의 미세 조정을 행하도록 하여도 좋다. 그렇게 함으로써, 양쪽의 용량 조정부가 협동하여 배선 용량의 조정에 기여할 수 있다.

도 1은 본 발명의 제1 실시 형태의 DRAM의 용량 조정부를 나타내는 평면도.

도 2는 도 1의 용량 조정부의 변형예를 나타내는 평면도.

도 3은 본 발명의 제2 실시 형태의 DRAM의 용량 조정부를 나타낸 평면도.

도 4는 본 발명의 제3 실시 형태의 DRAM의 용량 조정부를 나타낸 평면도.

도 5는 도 4의 A-A선에 따르는 단면도.

도 6은 패키징된 DRAM의 일례를 나타낸 도면이고, 특히 CSP의 일례.

도 7은 DRAM 칩의 회로 블록의 일례를 나타내는 개략 구성도.

도 8은 상기 DRAM의 이면도.

도 9는 종래의 DRAM의 용량 조정부의 일례를 나타내는 평면도.

<도면의 주요 부분에 대한 부호의 설명>

1, 19 : 입력 패드

2, 23 : 입력 신호선(피용량 조정 배선)

3 : 제1 용량 조정부

7 : 제1 알루미늄 배선

9 : 제2 알루미늄 배선

10, 16 : 제2 용량 조정부

11, 14 : 용량 조정용 배선

11a : 굴곡부

12, 15 : GND 배선

18 : 용량 조정부

20 : 제1 알루미늄층

21 : 제2 알루미늄층

22 : 층간 절연막

24a, 24b : 분할 영역

[제1 실시 형태]

이하, 본 발명의 제1 실시 형태를 도면을 참조하여 설명한다.

도 1은 본 실시 형태의 DRAM(반도체 장치)을 나타낸 도면이며, 특히 본 발명의 특징 부분인 용량 조정부의 구성을 나타내고 있다. 또, 본 실시 형태의 DRAM의 배선 구조는 2층 알루미늄 배선으로 구성되어 있다.

본 실시 형태에서 배선 용량을 조정하고자 하는 대상이 되는 배선(피용량 조정 배선)은 입력 패드(1)에 접속된 입력 신호선(2)이다. 그리고, 이 입력 신호선(2)은 제2 알루미늄 배선으로 형성되어 있다. 도 1에 도시한 바와 같이, 본 실시 형태에서는 종래의 용량 조정부(이하, 제1 용량 조정부(3)라 한다)를 용량 조정에 이용하고 있다. 즉, 게이트 용량으로 구성된 제1 용량 조정부(3)가 설치되며, 확산층(5) 상에 형성된 4개의 게이트 전극(4a, 4b, 4c, 4d) 각각이 관통 구멍(6)을 통하여 제1 알루미늄 배선(7)에 접속되며, 각 제1 알루미늄 배선(7)이 관통 구멍(8)을 통하여 제2 알루미늄 배선(9)에 접속되며, 제2 알루미늄 배선(9)이입력 신호선(2)에 접속되어 있다. 각 게이트 용량의 용량치는 일례로서 10fF, 20fF, 30fF, 40fF로 설정되어 있으며, 4종류의 게이트 용량의 조합에 의해 10fF 내지 100fF까지의 용량 부가가 10fF 간격으로 가능하게 되어 있다. 여기서는, 모든 게이트 용량이 입력 신호선(2)에 접속되며 합계 100fF의 용량이 부가되고 있다.

또한, 본 실시 형태에서는 제1 용량 조정부(3) 외에 본 발명 특유의 용량 조정부[이하, 제2 용량 조정부(10)라 한다]를 배선 용량의 조정으로 병용하고 있다. 제2 용량 조정부(10)의 구성을 설명하면, 입력 신호선(2) 도중에서부터 분기하고, 4개소의 굴곡부(11a)를 가지는 용량 조정용 배선(11)이 설치되고 있다. 이 용량 조정용 배선(11)도 입력 신호선(2)과 마찬가지로, 제2 알루미늄 배선으로 형성되어 있다. 한편, 칩 내를 통하는 주그라운드 배선(도시하지 않음)으로부터 분기한 그라운드 배선(12 ; 정전압 배선, 이하, GND 배선이라 한다)이 용량 조정용 배선(11)이 굴곡한 형상과 맞물리도록 빗살형으로 형성되어 있다. GND 배선(12)도 용량 조정용 배선(11)과 마찬가지로, 제2 알루미늄 배선으로 형성되어 있다. 그리고, 용량 조정용 배선(11)과 GND 배선(12)이 서로 대향하도록 근접 배치되며, 수100fF 정도의 선간 용량이 형성되어 있다. 이 선간 용량에 의해서 입력 신호선(2)의 배선 용량을 조정하는 제2 용량 조정부(10)가 구성되어 있다. 또, 도 1에서는 도면을 보기 쉽게 하기 위해서 용량 조정용 배선(11)과 GND 배선(12)에 빗금으로 표시하였다.

상기 제1, 제2 용량 조정부(3, 10)를 구비한 본 실시 형태의 DRAM에서 각 핀 간의 입력 신호선의 배선 용량의 조정을 행하는 경우에는 반도체 칩을 패키지의 상태로 조립하며 전기적 특성의 측정, 평가를 행한 후, 이 평가 결과로부터 판단하여 배선 용량이 많은 측에 정합하도록 제1, 제2 용량 조정부(3, 10)를 이용하여 용량의 부가를 행하면 좋다. 즉, 본 실시 형태의 DRAM은 제1, 제2 용량 조정부(3, 10)를 구비하고 있으므로, 입력 신호선(2)의 배선 용량의 조정 시에는 이들 양쪽의 용량 조정부(3, 10)를 이용하여 배선 용량을 적절하게 조정할 수 있다. 예를 들면, 제1 용량 조정부(3)에서의 최대 용량인 100fF를 배선 용량에 부가하고, 아직 용량이 부족한 경우에는 제2 용량 조정부(10)를 사용하면 좋다. 그 때, 용량 조정용 배선(11)과 GND 배선(12)의 길이를 적절하게 조절하여, 이들 배선(11, 12)의 대향 면적을 조절함으로써 부가하는 용량치를 미세하게 조절할 수 있다.

이와 같이, 본 실시 형태의 DRAM에서는 굴곡시킨 용량 조정용 배선(11)과 빗살형의 GND 배선(12)으로 제2 용량 조정부(10)가 구성되어 있으므로, 용량 조정부의 점유 면적을 크게 하지 않고 원하는 배선 용량을 고정밀도로 실현할 수 있다. 이 때, 제1 용량 조정부(3)에서 어느쪽의 게이트 용량을 입력 신호선(2)에 접속할지의 여부를 결정하는 것은 제2 알루미늄 배선이며, 제2 용량 조정부(10)에서 용량 조정용 배선(11)과 GND 배선(12)의 길이를 조절하는 것도 제2 알루미늄 배선이기 때문에 배선 용량의 조정에 있어서 변경하는 마스크 패턴은 제2 알루미늄 배선의 패턴만으로 족하며, 그보다도 하층측의 마스크 패턴은 어떤 수정을 가할 필요가 없다. 따라서, 배선 용량의 조정에 관계되는 마스크 설계 변경의 수고나 시간을 저감할 수 있다.

본 실시 형태에서는, 제2 용량 조정부(10)를 4개의 굴곡부(11a)를 가지는 용량 조정용 배선(11)과 빗살형의 GND 배선(12)으로 구성하였지만, 용량 조정용 배선과 GND 배선의 구체적인 형상은 이에 한하지 않고, 여러가지의 설계 변경이 가능하다. 예를 들면 도 2에 도시한 바와 같이, 용량 조정용 배선(14)과 GND 배선(15) 양쪽을 빗살형으로 하고, 빗살 끼리를 맞물리게 하는 것과 같은 형상의 제2 용량 조정부(16)로 하여도 좋다. 이와 같이 한 경우에, 도 1과 마찬가지로 배선 용량치를 자유자재로 조정하는 것이 가능해진다.

[제2 실시 형태]

이하, 본 발명의 제2 실시 형태를 도면을 참조하여 설명한다.

도 3은 본 실시 형태의 DRAM(반도체 장치)을 나타낸 도면으로, 특히 본 발명의 특징 부분인 용량 조정부의 구성을 나타내고 있다.

제1 실시 형태에서는, 입력 신호선(2)의 배선 용량의 조정에 있어서 종래 구조의 제1 용량 조정부(3)와 본 발명 특유의 제2 용량 조정부(10)를 병용한 예를 나타내었지만, 본 실시 형태에서는 제1 용량 조정부(3)를 이용하지 않고 제2 용량 조정부(10)만으로 배선 용량의 조정을 행하고 있다. 즉, 도 3에서 용량 조정용 배선(11)과 GND 배선(12)으로 이루어지는 제2 용량 조정부(10)의 구성은 제1 실시 형태와 마찬가지이지만(도 1과 공통의 구성 요소에 대해서는 동일한 부호를 붙인다), 제1 용량 조정부(3)를 구성하는 4개의 게이트 용량은 모두 입력 신호선(2)에 접속되어 있지 않다.

이와 같이, 본 실시 형태의 DRAM은 배선 용량의 조정 시에 부가하는 용량을 전부 제2 용량 조정부(10)로 부담하는 예이다. 본 실시 형태의 경우도 용량 조정부의 점유 면적을 크게 하지 않고 원하는 배선 용량을 고정밀도로 실현할 수 있는 배선 용량의 조정에 관계되는 마스크 설계 변경의 수고나 시간을 저감할 수 있다는 제1 실시 형태와 마찬가지의 효과를 발휘할 수 있다.

또한 제1, 제2 실시 형태에서는 제1 용량 조정부(3)와 제2 용량 조정부(10)를 별개의 개소에 설치하였지만, 제1 용량 조정부(3)는 게이트 용량으로 형성되며 제2 용량 조정부(10)는 제2 알루미늄 배선만으로 형성되어 있기 때문에, 제1 용량 조정부(3)의 상측에 중첩하여 제2 용량 조정부(10)를 형성하는 것도 가능하다. 특히 제2 실시 형태의 경우, 제1 용량 조정부(3)를 사용하지 않기 때문에, 제1 용량 조정부(3)의 상측에는 제2 알루미늄 배선이 전혀 존재하지 않고, 제2 용량 조정부(10)를 이루는 용량 조정용 배선(11)과 GND 배선(12)을 자유롭게 배치할 수 있다. 혹은 이 외의 개소에서 제2 알루미늄 배선이 존재하지 않은 개소가 있으면, 거기에 제2 용량 조정부(10)를 형성하여도 좋다. 이러한 구성으로 함으로써 한층 더 용량 조정부의 점유 면적의 저감을 도모하여 칩 면적의 축소화에 기여할 수 있다.

또, 제1, 제2 실시 형태에서는 용량 조정용 배선(11)과 GND 배선(12)으로 제2 용량 조정부(10)를 구성하는 예를 나타내었지만, 용량 조정용 배선과 전원 전압 배선(VDD 배선)으로 용량 조정부를 구성하여도 좋다. 그 경우에서도, 상기 실시 형태와 마찬가지의 효과를 얻을 수 있다. 본 발명의 용량 조정부에 이용하는 정전압 배선으로서는 GND 배선이나 VDD 배선을 사용하기 쉽지만, 이들 배선 이외에 항상 일정한 전압이 인가되는 배선이 적당한 개소에 있으면 그것을 이용해도 된다.

[제3 실시 형태]

이하, 본 발명의 제3 실시 형태를 도면을 참조하여 설명한다.

도 4는 본 실시 형태의 DRAM(반도체 장치)을 나타낸 도면으로, 특히 본 발명의 특징 부분인 용량 조정부의 구성을 나타내고 있다. 또한, 도 5는 도 4의 A-A 선에 따르는 단면도이다. 또, 본 실시 형태의 DRAM의 배선 구조도 제1, 제2 실시 형태와 마찬가지로, 2층 알루미늄 배선 구조이다.

본 실시 형태의 DRAM의 용량 조정부(18)는 도 5에 도시한 바와 같이, 입력 패드(19)를 구성하는 제1 알루미늄층(20 : 도전층), 제2 알루미늄층(21 : 도전층)이 층간 절연막(22)을 통하여 층간 용량을 형성하고, 이 층간 용량에 의해서 입력 신호선(23)의 배선 용량을 조정하는 것이다. 이 용량 조정부(18)는 도 4 및 도 5에 도시한 바와 같이, 제1 알루미늄층(20)이 복수(본 실시 형태의 경우, 4행 4열의 계 16개)의 영역(24a, 24b)으로 분할되어 있다. 그리고, 이들 분할 영역(24a, 24b) 중 도 4에서 위에서부터 2행째, 3행째, 4행째의 좌측으로부터 1열째, 2열째, 3열째의 계 9개의 분할 영역(24a)에는 도 5에 도시한 바와 같이, 층간 절연막(22)을 관통하여 제1 알루미늄층(20)과 제2 알루미늄층(21)을 단락시키는 컨택트(25)가 각 분할 영역(24a)마다 여러개(본 실시 형태의 경우, 9개) 설치되고 있다. 또한, 도 4에서 최상측 행과 최우측 열의 계 7개의 분할 영역(24b)에는 컨택트(25)는 설치되어 있지 않고, 제1 알루미늄층(20)과 제2 알루미늄층(21)은 단락되어 있지 않다.

본 실시 형태의 용량 조정부(18)에서는 입력 패드(19)를 구성하는 제1 알루미늄층(20)을 복수의 영역(24a, 24b)으로 분할하고, 컨택트(25)가 형성된 영역(24a)과 형성되어 있지 않은 영역(24b)을 구별하여 만들었기 때문에, 컨택트(25)가 형성된 영역(24a)에서는 2층의 알루미늄층(20, 21)이 단락하고, 그 분할 영역(24a)은 용량을 형성하지 않고, 그 한편, 컨택트(25)가 형성되어 있지 않은 영역(24b)에서는 2층의 알루미늄층(20, 21)이 단락하지 않으므로 그 분할 영역(24b)은 용량을 형성하게 된다. 따라서, 본 실시 형태의 경우, 분할 영역(24b)의 면적과 층간 절연막(22)의 막 두께로 결정되는 1개의 분할 영역(24b)에서 얻어지는 층간 용량의 7배의 용량을 배선 용량에 부가할 수 있다. 따라서, 2층의 알루미늄층(20, 21)을 단락시키지 않는 분할 영역(24b)의 수를 증감함으로써 패드 전체에서 층간 용량의 값을 조정할 수 있고 배선 용량의 조정량을 바꿀 수 있다.

본 실시 형태의 용량 조정부(18)는 어느 정도 넓은 면적을 점유하는 입력 패드(19)를 용량 조정부로서 이용하려고 하는 것으로서, 용량 조정부를 설치할 때 새로운 스페이스를 필요로 하지 않기 때문에, 특히 용량 조정부의 점유 면적의 저감이라는 관점에서 유효한 방법이다. 또한, 입력 패드(19) 자체의 면적이 넓기 때문에, 용량 조정량도 크게 유지되는 이점이 있다. 또한, 제1 알루미늄층(20)을 보다 미세하게 분할함으로써 미세한 간격폭의 용량 조정도 가능하다.

또, 본 발명의 기술 범위는 상기 실시 형태에 한정되지 않고 본 발명의 취지를 일탈하지 않는 범위에서 여러가지의 변경을 가하는 것이 가능하다. 예를 들면, 제1, 제2 실시 형태에서는 용량 조정을 행하는 대상의 배선으로서 입력 신호선의 경우를 나타내었지만, 본 발명의 용량 조정부의 적용 대상은 입력 신호선에 한하지는 않고 회로 내의 클럭 신호선 등이어도 좋다. 또한, 복수의 핀 간에서 신호의 타이밍을 맞춘다고 하는 목적뿐만 아니라, 회로 내에서 의도적으로 타이밍을 느리게 하고 싶은 배선이 있는 것과 같은 경우에 그 배선에 용량을 부가하는 목적으로 본 발명의 용량 조정부를 이용하여도 좋다. 또한, 종래의 용량 조정부, 제1, 제2 실시 형태의 선간 용량으로 이루어지는 용량 조정부, 제3 실시 형태의 입력 패드부의 층간 용량으로 이루어지는 용량 조정부는 적절하게 병용하여도 상관없다.

상기 실시 형태에서 나타낸 용량 조정부의 구체적인 형상, 예를 들면 용량 조정용 배선, GND 배선 등의 굴곡부의 수나 빗살의 수, 입력 패드부의 분할 영역의 수 등에 관해서는 적절하게 변경이 가능한 것은 물론이다. 또한, 본 발명의 적용 범위는 2층 배선 구조의 DRAM에 한하지는 않고 다층 배선 구조를 구비하는 여러가지의 반도체 장치에 적용 가능하다.

이상, 상세하게 설명한 바와 같이 본 발명의 반도체 장치에서는, 용량 조정용 배선과 전원 전압 배선 또는 용량 조정용 배선과 접지 전압 배선의 대향 면적을 증감하거나 2층의 도전층을 단락시키지 않는 분할 영역의 수를 증감함으로써, 피용량 조정 배선의 배선 용량을 자유롭게 조정할 수 있다. 그 결과, 데이터의 기록, 판독 동작에서 핀 간의 신호의 타이밍의 어긋남에 기인한 에러가 생기지 않는, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또한, 배선 용량 조정에 관계되는 마스크 설계 변경의 수고나 시간을 저감하거나 용량 조정부의 점유 면적을 저감함으로서 칩 면적의 축소화를 도모할 수 있다는 효과를 얻을 수 있다.

Claims

배선 용량을 조정하려고 하는 피용량 조정 배선에 접속된 제1 용량 조정부와 제2 용량 조정부를 포함하며, 상기 제1 용량 조정부는 게이트 용량으로 구성되며, 상기 제2 용량 조정부에는, 배선 용량을 조정하려고 하는 피용량 조정 배선에 접속된 용량 조정용 배선과, 상기 용량 조정용 배선과 동일한 층에 형성됨과 함께 일정 전압이 인가되는 정전압 배선이 설치되며, 상기 용량 조정용 배선과 상기 정전압 배선이 근접 배치되어 소정의 선간 용량이 형성되고, 상기 선간 용량에 의해 상기 피용량 조정 배선의 배선 용량을 조정하는 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 정전압 배선은 전원 전압 배선 또는 접지 전압 배선인 것을 특징으로 하는 반도체 장치.
제1항 또는 제2항에 있어서, 상기 용량 조정용 배선, 상기 정전압 배선 중 적어도 어느 한쪽이 굴곡부를 갖는 것을 특징으로 하는 반도체 장치.
제1항 또는 제2항에 있어서, 상기 용량 조정용 배선, 상기 정전압 배선 중 적어도 어느 한쪽이 빗살형으로 형성된 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 제2 용량 조정부는 다층 배선 구조 중 최상층에 설치된 배선으로 이루어지는 것을 특징으로 하는 반도체 장치.
제5항에 있어서, 상기 제2 용량 조정부는 상기 최상층을 제외한 층에 구성된 임의의 소자 또는 배선의 상방에 중첩하여 설치된 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 피용량 조정 배선은 입력 신호선인 것을 특징으로 하는 반도체 장치.
제1항에 있어서, 상기 피용량 조정 배선은 회로 내의 클럭 신호선인 것을 특징으로 하는 반도체 장치.
절연층을 통하여 배치된 2층의 도전층으로 이루어지는 입력 패드가 설치되며 이들 2층의 도전층에 의해 층간 용량이 형성되며, 상기 층간 용량에 의해 입력 신호 배선의 배선 용량을 조정하는 용량 조정부를 포함하며,

상기 용량 조정부에서, 상기 용량 조정부를 구성하는 적어도 한쪽의 도전층이 복수의 영역으로 분할되고, 이들 복수의 분할 영역마다 상기 2층의 도전층을 단락시킬지의 여부에 의해서 상기 층간 용량을 조정하는 것을 특징으로 하는 반도체 장치.
삭제