KR100398036B1 - 코드 저장 메모리 셀 센싱 회로 - Google Patents

코드 저장 메모리 셀 센싱 회로 Download PDF

Info

Publication number
KR100398036B1
KR100398036B1 KR10-2001-0038396A KR20010038396A KR100398036B1 KR 100398036 B1 KR100398036 B1 KR 100398036B1 KR 20010038396 A KR20010038396 A KR 20010038396A KR 100398036 B1 KR100398036 B1 KR 100398036B1
Authority
KR
South Korea
Prior art keywords
current
cam cell
switching means
node
sensing
Prior art date
Application number
KR10-2001-0038396A
Other languages
English (en)
Other versions
KR20030002697A (ko
Inventor
최진혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038396A priority Critical patent/KR100398036B1/ko
Publication of KR20030002697A publication Critical patent/KR20030002697A/ko
Application granted granted Critical
Publication of KR100398036B1 publication Critical patent/KR100398036B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof

Abstract

본 발명은 코드 저장 메모리(Code Address Memory; CAM) 셀 센싱 회로에 관한 것으로, CAM 셀과, 서로 다른 전류를 인가하기 위한 제 1 내지 제 3 전류원과, 제 1 내지 제 3 제어 신호에 따라 각각 구동되어 상기 제 1 내지 제 3 전류원으로부터의 전류를 센싱 노드에 선택적으로 인가하기 위한 제 1 내지 제 3 스위칭 수단과, 소정의 전위에 따라 상기 제 3 스위칭 수단을 통해 상기 제 3 전류원으로부터의 전류와 합한 전류를 상기 센싱 노드로 공급하기 위한 제 4 스위칭 수단과, 제 5 제어 신호에 따라 상기 센싱 노드의 전위를 상기 CAM 셀의 비트라인에 공급하기 위한 제 5 스위칭 수단을 포함하여 이루어져 전압의 상승에 따른 CAM 셀의 오동작을 방지하여 불량률을 개선할 수 있는 CAM 셀 센싱 회로가 제시된다.

Description

코드 저장 메모리 셀 센싱 회로{Sensing circuit for code address memory cell}
본 발명은 코드 저장 메모리(Code Address Memory: 이하, CAM이라 함) 셀 센싱 방법에 관한 것으로, 특히 상승하는 전원 전압에 따라 소정의 네가티브 전위를 갖는 기준 전압에 의해 PMOS 트랜지스터를 구동시켜, PMOS 트랜지스터를 통해 상승하는 전압에 따라 상승하는 전원을 인가함으로써 전압의 상승에 따른 CAM 셀의 오동작을 방지하여 불량률을 개선할 수 있는 CAM 셀 센싱 회로에 관한 것이다.
플래쉬 메모리 소자에서 리던던시(redundancy) 정보 또는 보호(protection) 정보등을 저장하기 위해 CAM 셀을 주변 회로 영역에 삽입하여 CAM 셀에 저장된 정보를 수시로 독출하고, 필요에 따라 그 정보의 내용을 소거하고 다시 프로그램하는 작업을 수행하게 된다. 이러한 작업을 수행하는 과정에서 칩이 동작하는 조건에 따라서 그 정보가 반대로 읽힐 수 있다.
도 1은 종래의 CAM 셀의 정보를 독출하기 위한 센싱 회로도로서, 개략적인구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 센싱 노드인 제 1 노드(Q11) 사이에 전류원(Is) 및 센싱 인에이블 신호(SEN)에 따라 구동되는 PMOS 트랜지스터(P11)가 접속된다. 센싱 인에이블 신호(SEN)는 프로그램 검증 신호, 소거 검증 신호 및 독출 검증 신호를 포함한다. 그리고, 제 1 노드(Q11)과 접지 단자(Vss) 사이에 선택 신호(Sel)에 따라 구동되는 NMOS 트랜지스터(N11) 및 CAM 셀(M11)이 접속된다. 한편, 제 1 노드(Q11)의 전위는 제 1 및 제 2 인버터(I11 및 I12)를 통해 버퍼링되어 출력 단자(OUT)로 출력된다.
상기와 같이 구성되는 종래의 CAM 셀 센싱 회로를 이용하여 CAM 셀의 정보를 독출하는 방법을 설명하면 다음과 같다. 일정한 전류원(Is)을 발생시키고, 이것을 전류 미러 방식에 의해 동일한 전류를 반복시킨 후 센싱 인에이블 신호(SEN)에 따라 PMOS 트랜지스터(P11)를 통해 제 1 노드(Q11)에 전원을 공급한다. 선택 신호(Sel)에 따라 NMOS 트랜지스터(N11)가 턴온되어 많은 CAM 셀중 특정한 CAM 셀(M11)을 선택하여 전류원(Is)로부터의 전류를 공급하게 된다. 이 상태에서 CAM 셀(M11)의 게이트 단자에 특정한 게이트 전압(Vg)을 인가하면 CAM 셀(M11)에 전류가 흐르게 되는데, CAM 셀(M11)의 상태에 따라 제 1 노드(Q11)의 전위가 변하게 된다. 즉, CAM 셀(M11)이 프로그램된 상태이면 접지 단자(Vss)로의 전류 패스가 형성되지 않아 제 1 노드(Q11)의 전위는 하이 상태를 유지하고, CAM 셀(M11)이 소거된 상태이면 접지 단자(Vss)로의 전류 패스가 형성되어 제 1 노드(Q11)의 전위는 로우상태를 유지한다. 제 1 노드(Q11)의 전위가 버퍼링되어 출력된 출력 신호(OUT)를 이용하여 CAM 셀(M11)의 상태를 센싱 할 수 있다.
상기한 바와 같이 CAM 셀이 프로그램되면 CAM 셀의 문턱 전압이 높아져 센싱 노드의 전위가 높아지고, CAM 셀이 소거되면 CAM 셀의 문턱 전압이 낮아져 센싱 노드의 전위가 낮아진다. 이러한 CAM 셀의 프로그램 및 소거 동작에 따라 CAM 셀에 정보를 저장할 수 있는 것이다. 그러나, CAM 셀에 저장된 정보를 센싱하는 과정에서 CAM 셀의 게이트 단자에는 전원 전압이 인가되는데, 전원 전압이 변화함에 따라 동일한 CAM 셀에서 하이 또는 로우 상태의 신호가 뒤바뀌는 현상이 발생하게 된다. 도 2에 CAM 셀의 게이트 전압과 문턱 전압의 변화에 따른 CAM 셀에 흐르는 전류의 변화를 나타내었는데, 게이트 전압이 증가할수록 CAM 셀에 흐르는 전류의 양도 증가하게 된다. 만일 도 1과 같이 상수의 전류원을 사용하면 게이트 전압의 변화에 따라 하이 상태에서 로우 상태로 변화하는 CAM 셀의 문턱 전압이 게이트 전압의 변화폭만큼 변화하게 된다.
일반적으로 CAM 셀의 특성을 판단하기 위해 세가지 동작을 실시하는데, CAM 셀의 문턱 전압을 낮추고 충분히 낮아졌는지 판단하는 소거 검증, CAM 셀의 문턱 전압을 높이고 충분히 높아졌는지 판단하는 프로그램 검증 및 CAM 셀에 기록된 정보를 독출하는 독출 검증이 그것이다. 이들 세가지 동작을 위해 서로 다른 게이트 전압을 인가하는데, 각각의 경우에 대한 바이어스 범위의 실례를 도 3에 도시하였다. 즉, 소거 검증을 위해 1.5V 정도의 게이트 전압을 인가하고, 독출 검증을 위해 2.5∼3.8V 정도의 게이트 전압을 인가하며, 프로그램 검증을 위해 5.0V 정도의 게이트 전압을 인가한다. 상기 소거 검증 또는 프로그램 검증을 실시하기 위해서는 칩 내부의 전압 발생 장치에서 안정된 전압을 발생시켜 CAM 셀의 게이트 전압으로 사용함으로써 전원 전압이 변화하더라도 게이트 전압은 일정하게 유지되도록 한다. 그러나, 독출 검증의 경우에는 독출 명령이 내려진 후 아주 짧은 시간에 CAM 셀의 상태를 독출해야 하므로 칩 내부에서 전압 발생 장치를 동작시킬 시간적 여유가 없어 전원 전압을 그대로 사용한다. 이 경우 높은 전원 전압과 높은 온도에서 소거 검증을 통과한 CAM 셀이 그 칩을 낮은 전원 전압과 낮은 온도에서 동작시킬 경우 로우 상태의 신호 대신에 하이 상태의 신호가 발생되어 칩이 오동작하는 경우가 발생한다. 도 4에 종래의 센싱 회로 동작에 의한 전원 전압의 변화에 따른 로우 및 하이 상태의 경계점에 대한 문턱 전압을 나타내었다.
본 발명의 목적은 전원 전압이 변화되더라도 CAM 셀의 정보를 오류 없이 독출 할 수 있어 칩의 오동작을 방지할 수 있는 CAM 셀 센싱 회로를 제공하는데 있다.
본 발명에서는 상술한 목적을 달성하기 위해 독출 검증의 경우 항상 일정한 전류원을 사용하는 종래의 방법 대신에 전원 전압의 변화에 따라서 CAM 셀의 전류가 증가하는 특성 곡선과 비슷한 형태의 전류 특성을 갖는 PMOS 트랜지스터를 추가한다. 이에 따라 게이트 전압의 증가에 따른 셀 전류의 변화량과 비슷한 양 만큼 기준 전류를 증가시켜 하이 또는 로우 상태의 출력 신호를 판단하는 기준이 되는 전류가 전원 전압에 따라 같이 상승하므로 전원 전압의 변화를 상쇄시킬 수 있다.
도 1은 종래의 CAM 셀 회로도.
도 2는 CAM 셀의 게이트 전압과 문턱 전압의 변화에 따른 CAM 셀에 흐르는 전류의 변화를 나타낸 그래프.
도 3은 CAM 셀의 소거 검증, 독출 검증 및 프로그램 검증시의 게이트 전압을 나태는 그래프.
도 4는 종래의 CAM 셀 센싱 회로의 동작에 의한 전원 전압의 변화에 따른 로우 및 하이 상태의 경계점에 대한 문턱 전압을 나타낸 그래프.
도 5는 PMOS 트랜지스터의 게이트 전압으로 상수 전원을 인가하고, 소오스 전압을 증가시킬 경우에 대한 전류의 변화를 나타낸 그래프.
도 6은 전류원에 의한 전류(A)와 PMOS 트랜지스터에 의한 전류(B)를 합한 독출 검증을 수행할 때의 기준 전류(C) 특성을 나타낸 그래프.
도 7은 본 발명에 따른 CAM 셀 센싱 회로도.
도 8은 본 발명에 따른 CAM 셀 센싱 회로를 사용하여 센싱할 경우 전원 전압변화에 따른 문턱 전압의 변화 그래프.
도 9는 본 발명에 따른 CAM 셀 센싱 회로에 사용되는 전류원 및 전압원 발생 회로의 일예.
본 발명에 따른 CAM 셀 센싱 회로는 CAM 셀과, 서로 다른 전류를 인가하기 위한 제 1 내지 제 3 전류원과, 제 1 내지 제 3 제어 신호에 따라 각각 구동되어 상기 제 1 내지 제 3 전류원으로부터의 전류를 센싱 노드에 선택적으로 인가하기 위한 제 1 내지 제 3 스위칭 수단과, 소정의 전위에 따라 상기 제 3 스위칭 수단을 통해 상기 제 3 전류원으로부터의 전류와 합한 전류를 상기 센싱 노드로 공급하기 위한 제 4 스위칭 수단과, 제 5 제어 신호에 따라 상기 센싱 노드의 전위를 상기 CAM 셀의 비트라인에 공급하기 위한 제 5 스위칭 수단을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 5는 PMOS 트랜지스터의 게이트 전압으로 상수 전원을 인가하고, 소오스 전압을 증가시킬 경우에 대한 전류의 변화를 나타낸 그래프이다. 만일 측정하고자 하는 CAM 셀의 문턱 전압 경계치가 2V라고 하면, PMOS 트랜지스터의 게이트 전압과 PMOS 트랜지스터의 폭 또는 길이를 변화시키면서 도 2의 CAM 셀과 비슷한 형태의전류 특성을 갖도록 할 수 있다. 이 경우 PMOS 트랜지스터의 게이트에 인가되는 전압은 상수의 기준 전압이다.
도 6은 전류원에 의한 전류(A)와 PMOS 트랜지스터에 의한 전류(B)를 합한 독출 검증을 수행할 때의 기준 전류(C) 특성을 나타낸 그래프이다. 도시된 바와 같이 일정한 전류를 유지하는 전류원에 의한 전류(A)와 소정 전압 이상에서 전류를 증가시키는 PMOS 트랜지스터에 의한 전류(B)가 합해져 소정 전압까지는 전류원에 의한 전류를 유지하고 소정 전압에서 이상에서는 전류원에 의한 전류와 PMOS 트랜지스터에 의한 전류가 합해져 기준 전류(C)가 된다.
도 7은 본 발명에 따른 CAM 셀 센싱 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 CAM 셀의 센싱 노드인 제 1 노드(Q21) 사이의 어느 하나의 지류에 제 1 전류원(IS1)과 프로그램 검증 신호(PGMVER)에 따라 구동되는 제 1 PMOS 트랜지스터(P21)가 접속된다. 전원 단자(Vcc)와 제 1 노드(Q21) 사이의 다른 지류에는 제 2 전류원(IS2)과 소거 검증 신호(ERAVER)에 따라 구동되는 제 2 PMOS 트랜지스터(P22)가 접속된다. 그리고, 전원 단자(Vcc)와 제 1 노드(Q21) 사이의 또다른 지류에는 제 3 전류원(IS3)과 독출 검증 신호(READVER)에 따라 구동되는 제 3 PMOS 트랜지스터(P23)가 접속된다. 한편, 전원 단자(Vcc)와 제 2 노드(Q22) 사이에 기준전압(Vref)에 따라 구동되는 제 4 PMOS 트랜지스터(P24)가 접속된다. 제 2 노드(Q22)는 제 3 전류원(IS3)과 제 3 PMOS 트랜지스터(P23) 사이의 노드이다. 제 1 노드(Q21)와 접지 단자(Vss) 사이에 선택 신호(Sel)에 따라 구동되는 NMOS 트랜지스터(N21)와 CAM 셀(M21)이 접속된다. 제 1 노드(Q21)의 전위는 제 1 및 제 2 인버터(I21 및 I22)를 통해 버퍼링되어 출력 단자(OUT)로 출력된다.
상기와 같이 구성되는 본 발명에 따른 CAM 셀 센싱 회로의 구동 방법을 설명하면 다음과 같다. 전류 발생 수단으로부터 일정한 전류를 발생시키고, 이를 전류 미러 방식에 의해 필요한 양만큼 변화시켜 프로그램 검증용 제 1 전류원(IS1), 소거 검증용 제 2 전류원(IS2) 및 독출 검증용 제 3 전류원(IS3)으로 사용한다. 각 동작에 따라 상태가 다르게 인가되는 프로그램 검증 신호(PGMVER), 소거 검증 신호 (ERAVER) 및 독출 검증 신호(READVER)에 따라 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)가 각각 동작하여 프로그램 검증, 소거 검증 및 독출 검증을 위한 센싱 동작을 수행한다. 본 발명에서는 독출 검증을 위해 CAM 셀을 센싱할 때 전원 전압의 변화에 따라 CAM 셀의 상태가 변화하는 것을 방지하기 위한 것이므로 독출 검증을 위한 CAM 셀의 센싱 방법에 대해서만 설명하겠다.
로우 상태에서 활성화되는 신호인 독출 검증 신호(READVER)에 따라 제 3 PMOS 트랜지스터(P23)가 턴온되고, 이를 통해 제 3 전류원(IS3)으로부터의 전원이 제 1 노드(Q21)로 공급된다. 선택 신호(Sel)에 따라 NMOS 트랜지스터(N21)가 턴온되어 특정한 CAM 셀(M21)을 선택하여 제 3 전류원(Is3)로부터의 전류를 공급하게 된다. 이 상태에서 CAM 셀(M21)의 게이트 단자에 특정한 게이트 전압(Vg)을 인가하면 CAM 셀(M21)에 전류가 흐르게 되는데, CAM 셀(M21)의 상태에 따라 제 1 노드(Q21)의 전위가 변하게 된다. 즉, CAM 셀(M21)이 프로그램된 상태이면 접지 단자(Vss)로의 전류 패스가 형성되지 않아 제 1 노드(Q21)의 전위는 하이 상태를 유지하고, CAM 셀(M21)이 소거된 상태이면 접지 단자(Vss)로의 전류 패스가 형성되어 제 1 노드(Q21)의 전위는 로우 상태를 유지한다. 제 1 노드(Q21)의 전위가 버퍼링되어 출력된 출력 신호(OUT)를 이용하여 CAM 셀(M21)의 상태를 센싱 할 수 있다.
그런데, CAM 셀(M21)의 게이트 단자에 인가되는 전압이 변화하면 CAM 셀에 흐르는 전류의 양도 변화하게 되는데, 이러한 문제를 해결하기 위해 전원 전압이 상승하면 기준 전압(Vref)을 소정 전위로 인가하여 제 4 PMOS 트랜지스터(P24)를 턴온시켜 전원을 인가하게 한다. 이에 따라 일정한 전류를 생성하여 인가하는 제 3 전류원(IS3)의 전류양에 제 4 PMOS 트랜지스터(P24)가 턴온되어 상승하는 전원 전압에 비례하여 증가하는 전류를 합하여 인가함으로써 변화하는 전원 전압에 따른 센싱 오동작을 방지한다.
도 8은 본 발명에 따른 CAM 셀 센싱 회로의 전원 전압 변화에 따른 문턱 전압의 변화 그래프이다. 도시된 바와 같이 전압이 변화하더라도 독출 검증에 따른 셀의 문턱 전압은 거의 변화가 없다. 즉, 낮은 전원 전압에서의 읽기 검증 기준선과 소거 검증 기준선간에 1.3V 이상의 여유가 있어 높은 전원 전압과 높은 온도에서 프로그램된 CAM 셀 정보라할지라도 낮은 동작 전압과 낮은 온도에서도 오판독의 확률이 낮아짐으로써 칩의 오동작을 줄일 수 있다.
도 9는 본 발명에 따른 CAM 셀 센싱 회로에 사용되는 전류원 및 전압원 발생 수단의 일예를 나타낸 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 제 1 노드(Q31) 사이에 제 1 인버터(I31)를 통해 반전된 제어 신호(SPREAD)에 따라 구동되는 제 1 PMOS 트랜지스터(P31)가 접속된다. 제 2 노드(Q32)와 접지 단자(Vss) 사이에 제 1 인버터(I31)의 출력 신호가 제 2 및 제 3 인버터(I32 및 I33)를 통해 반전 지연된 신호에 의해 구동되는 제 1 NMOS 트랜지스터(N31)가 접속된다. 제 1 노드(Q31)와 제 3 노드(Q33) 사이에 제 2 노드(Q32)의 전위에 따라 구동되는 제 2 PMOS 트랜지스터(P32)가 접속되고, 제 1 노드(Q31)와 제 2 노드(Q32) 사이에 제 2 노드(Q32)의 전위에 따라 구동되는 제 3 PMOS 트랜지스터(P33)가 접속된다. 제 3 노드(Q33)와 제 5 노드(Q35) 사이에 제 4 노드(Q34)의 전위에 따라 구동되는 제 2 NMOS 트랜지스터(N32)가 접속된다. 제 1 노드(Q31)와 제 5 노드(Q35) 사이에 제 5 노드(Q35)의 전위에 따라 구동되는 PMOS 캐패시터 (C31)가 접속된다. 제 5 노드(Q35)와 접지 단자(Vss) 사이에 제 5 노드(Q35)의 전위에 따라 구동되는 제 4 NMOS 트랜지스터(N34)가 접속된다. 제 2 노드(Q32)와 접지 단자(Vss) 사이에 제 4 노드(Q34)의 전위에 따라 구동되는 제 3 NMOS 트랜지스터(N33), 제 5 노드(Q35)의 전위에 따라 구동되는 제 5 NMOS 트랜지스터(N35), 그리고 제 1 및 제 2 저항(R31 및 R32)이 직렬 접속된다. 여기서, 제 2 노드(Q32)의전위는 제 1 출력 전압(PBSTREF)으로 출력되고, 제 3 노드(Q33)의 전위는 제 2 출력 전압(NBSTREF)으로 출력된다. 한편, 제 4 노드(Q34)는 전원 전압(Vcc)이 인가된다.
상술한 바와 같이 본 발명에 의하면 상승하는 전원 전압에 따라 소정의 네가티브 전위를 갖는 기준 전압에 의해 PMOS 트랜지스터를 구동시켜, PMOS 트랜지스터를 통해 상승하는 전압에 따라 상승하는 전원을 인가함으로써 전압의 상승에 따른 CAM 셀의 오동작을 방지하여 불량률을 개선할 수 있다. 또한, 넓은 동작 범위와 넓은 온도 범위를 요구하는 시장의 요구 조건에 따라 CAM 셀의 정보를 정확하게 센싱할 수 있는 회로를 구현함으로써 수율의 증대와 제품의 경쟁력을 향상시킬 수 있다.

Claims (6)

  1. CAM 셀과,
    서로 다른 전류를 인가하기 위한 제 1 내지 제 3 전류원과,
    제 1 내지 제 3 제어 신호에 따라 각각 구동되어 상기 제 1 내지 제 3 전류원으로부터의 전류를 센싱 노드에 선택적으로 인가하기 위한 제 1 내지 제 3 스위칭 수단과,
    소정의 전위에 따라 상기 제 3 스위칭 수단을 통해 상기 제 3 전류원으로부터의 전류와 합한 전류를 상기 센싱 노드로 공급하기 위한 제 4 스위칭 수단과,
    제 5 제어 신호에 따라 상기 센싱 노드의 전위를 상기 CAM 셀의 비트라인에 공급하기 위한 제 5 스위칭 수단을 포함하여 이루어진 것을 특징으로 하는 CAM 셀 센싱 회로.
  2. 제 1 항에 있어서, 상기 제 1 제어 신호에 따라 상기 제 1 전류원으로부터의 전류를 상기 센싱 수단으로 인가하기 위한 상기 제 1 스위칭 수단은 프로그램 검증 신호에 따라 구동되는 제 1 PMOS 트랜지스터인 것을 특징으로 하는 CAM 셀 센싱 회로.
  3. 제 1 항에 있어서, 상기 제 2 제어 신호에 따라 상기 제 2 전류원으로부터의 전류를 상기 센싱 수단으로 인가하기 위한 상기 제 2 스위칭 수단은 소거 검증 신호에 따라 구동되는 제 2 PMOS 트랜지스터인 것을 특징으로 하는 CAM 셀 센싱 회로.
  4. 제 1 항에 있어서, 상기 제 3 제어 신호에 따라 상기 제 3 전류원으로부터의 전류와 상기 제 4 스위칭 수단을 통해 인가되는 전류를 합하여 상기 센싱 수단으로 인가하기 위한 상기 제 3 스위칭 수단은 독출 검증 신호에 따라 구동되는 제 3 PMOS 트랜지스터인 것을 특징으로 하는 CAM 셀 센싱 회로.
  5. 제 1 항에 있어서, 상기 제 4 스위칭 수단은 제 4 PMOS 트랜지스터인 것을 특징으로 하는 PMOS 트랜지스터인 것을 특징으로 하는 CAM 셀 센싱 회로.
  6. 제 1 항에 있어서, 상기 제 5 제어 신호에 따라 구동되는 제 5 스위칭 수단은 NMOS 트랜지스터인 것을 특징으로 하는 CAM 셀 센싱 회로.
KR10-2001-0038396A 2001-06-29 2001-06-29 코드 저장 메모리 셀 센싱 회로 KR100398036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038396A KR100398036B1 (ko) 2001-06-29 2001-06-29 코드 저장 메모리 셀 센싱 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038396A KR100398036B1 (ko) 2001-06-29 2001-06-29 코드 저장 메모리 셀 센싱 회로

Publications (2)

Publication Number Publication Date
KR20030002697A KR20030002697A (ko) 2003-01-09
KR100398036B1 true KR100398036B1 (ko) 2003-09-19

Family

ID=27712396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038396A KR100398036B1 (ko) 2001-06-29 2001-06-29 코드 저장 메모리 셀 센싱 회로

Country Status (1)

Country Link
KR (1) KR100398036B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008529A (ko) * 2002-07-18 2004-01-31 주식회사 하이닉스반도체 플래시 메모리의 캠셀 프로그램/소거 검증 회로

Also Published As

Publication number Publication date
KR20030002697A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
KR0159455B1 (ko) 반도체 집적회로장치
US6219277B1 (en) Device and method for the reading of EEPROM cells
JP4426361B2 (ja) 不揮発性半導体記憶装置
US6788601B2 (en) Semiconductor memory device and current mirror circuit
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
US7359249B2 (en) Nonvolatile semiconductor memory device and method of rewriting data thereof
DE69229437D1 (de) Nicht-flüchtiger Halbleiterspeicher
US20030107919A1 (en) Nonvolatile semiconductor memory and method for controlling programming voltage of nonvolatile semiconductor memory
US5267213A (en) Bias circuitry for content addressable memory cells of a floating gate nonvolatile memory
KR100366011B1 (ko) 제어된 셀 임계 전압 분포를 갖는 불휘발성 반도체 기억장치
KR20010073605A (ko) 반도체 메모리 장치의 고전압 방전회로
KR100314644B1 (ko) 리페어퓨즈셀의과소거확인회로
US5708602A (en) Non-volatile semiconductor memory device and method for verifying operating of the same
JP3615009B2 (ja) 半導体記憶装置
CN113744772A (zh) 半导体装置和半导体存储器装置
JP3141102B2 (ja) 不揮発性メモリセルの内容の差分評価の為の基準信号発生方法およびその発生回路
KR100398036B1 (ko) 코드 저장 메모리 셀 센싱 회로
KR20020002823A (ko) 비휘발성 에스램 셀
KR100614057B1 (ko) 비휘발성 반도체 기억 장치
KR100525913B1 (ko) 플래쉬 메모리 소자의 포스트 프로그램 검증 회로
JP3294153B2 (ja) 半導体メモリ
WO2023176510A1 (ja) 不揮発性メモリ装置
KR100459206B1 (ko) 퓨즈셀읽기회로
KR100685617B1 (ko) 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로
KR20010060576A (ko) 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee