KR20010060576A - 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로 - Google Patents

섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로 Download PDF

Info

Publication number
KR20010060576A
KR20010060576A KR1019990062973A KR19990062973A KR20010060576A KR 20010060576 A KR20010060576 A KR 20010060576A KR 1019990062973 A KR1019990062973 A KR 1019990062973A KR 19990062973 A KR19990062973 A KR 19990062973A KR 20010060576 A KR20010060576 A KR 20010060576A
Authority
KR
South Korea
Prior art keywords
memory cell
flash memory
node
potential
sector protection
Prior art date
Application number
KR1019990062973A
Other languages
English (en)
Inventor
서성환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062973A priority Critical patent/KR20010060576A/ko
Publication of KR20010060576A publication Critical patent/KR20010060576A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Abstract

본 발명은 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로에 관한 것으로, 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태에 따라 제 1 노드의 전위를 조절하기 위한 제 1 수단과, 섹터 프로텍션을 위한 각 동작 모드에 따라 각기 다른 전류를 생성하고, 이를 통하여 제 2 노드의 전위를 조절하기 위한 제 2 수단과, 상기 제 1 노드의 전위 및 상기 제 2 노드의 전위를 비교하여 상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태를 독출하는 비교기로 이루어져 독출 마진을 충분히 확보할 수 있어 전원 전압의 변화, 모델 파라메터의 변화 및 온도 변화에 대해서도 센싱 오류의 가능성을 크게 줄일 수 있는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로가 제시된다.

Description

섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로{Flash memory cell read circuit for sector protection confirmation}
본 발명은 섹터 프로텍션용 플래쉬 메모리 셀 독출 회로에 관한 것으로, 특히 센싱 기준선의 변화에 대해서도 정확한 센싱을 할 수 있도록 독출 마진을 충분히 확보할 수 있는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로에 관한 것이다.
플래쉬 메모리 소자는 다수의 섹터로 구성되는데, 이중에 임의의 섹터를 프로텍션(protection)시키면 정상적인 모드에서는 그 섹터의 데이터를 지울 수 없게 된다. 이것이 플래쉬 메모리 소자의 섹터 프로텍션 기능이다. 이러한 플래쉬 메모리 소자의 임의의 섹터가 프로텍션되어 있는지의 여부를 여분의 플래쉬 메모리 셀의 데이터를 가지고 판단한다. 즉, 여분의 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태를 독출하여 해당 섹터가 프로텍션 상태인지 언프로텍션 상태인지를 확인한다.
도 1은 종래의 섹터 프로텍션 확인용 플래쉬 메모리 셀의 독출 회로도이다.
전원 단자와 제 1 노드(Q11) 사이에 접속되며, 게이트 단자에 접지 전압 (Vss)이 인가되어 항상 턴온 상태를 유지하는 제 1 PMOS 트랜지스터(P11)를 통해 전원 전압(Vcc)이 제 1 노드(Q11)로 공급된다. 이때, 독출 신호(PVREF)에 따라 제 1 NMOS 트랜지스터(N11)가 턴온되면, 메모리 셀(M11)의 상태에 따라 제 1 노드 (Q11)의 전위가 결정된다. 즉, 메모리 셀(M11)이 프로그램 상태이면, 제 1 노드 (Q11)의 전위는 하이 상태를 유지하고, 소거 상태이면 제 1 노드(Q11)의 전위는 로우 상태를 유지하게 된다. 이러한 제 1 노드(Q11)의 전위는 제 1 및 제 2 인버터 (I11 및 I12)를 통해 버퍼링되어 출력 단자(OUT)로 출력된다.
상기와 같은 종래의 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로는 전원 전압의 변화, 모델 파라메터의 변화 또는 온도 변화에 따라 센싱 기준선의 변화가 심하기 때문에 플래쉬 메모리 셀의 상태를 정확하게 센싱할 수 없다.
따라서, 본 발명은 센싱 기준선의 변화에 대해서도 정확한 센싱을 할 수 있도록 독출 마진을 충분히 확보할 수 있는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태에 따라 제 1 노드의 전위를 조절하기 위한 제 1 수단과, 섹터 프로텍션을 위한 각 동작 모드에 따라 각기 다른 전류를 생성하고, 이를 통하여 제 2 노드의 전위를 조절하기 위한 제 2 수단과, 상기 제 1 노드의 전위 및 상기 제 2 노드의 전위를 비교하여 상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태를 독출하는 비교기를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로도.
도 2는 본 발명에 따른 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로도.
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로도로서, 다음과 같이 구성된다.
전원 단자와 제 3 노드(Q23) 사이에 게이트 단자에 접지 전위(Vss)가 인가되어 항상 턴온 상태를 유지하는 제 1 PMOS 트랜지스터(P21)가 접속된다. 제 3 노드(Q23)와 제 2 노드(Q22) 사이에 제 5 NMOS 트랜지스터(N25)가 접속되는데, 1V의 전압과 제 2 노드(Q22)의 전위를 비교하여 출력 신호를 조절하는 제 2 비교기(22)의 출력 신호에 따라 구동된다. 제 2 노드(Q22)와 접지 단자(Vss) 사이에 섹터 프로텍션 확인용 플래쉬 메모리 셀(M21)이 접속된다. 전원 단자와 제 4 노드(Q24) 사이에 게이트 단자에 접지 전위(Vss)가 인가되어 항상 턴온 상태를 유지하는 제 2 PMOS 트랜지스터(P22)가 접속된다. 제 4 노드(Q24)와 제 1 노드(Q21) 사이에 제 4 NMOS 트랜지스터(N24)가 접속되는데, 1V의 전압과 제 1 노드(Q21)의 전위를 비교하여 출력 신호를 조절하는 제 1 비교기(21)의 출력 신호에 따라 구동된다. 제 1 노드(Q21)와 접지 단자(Vss) 사이에 제 1 NMOS 트랜지스터(N21)와 제 1 저항(R21)이 직렬 접속되고, 제 2 NMOS 트랜지스터(N22)와 제 2 저항(R22)이 직렬 접속되며, 제 3 NMOS 트랜지스터(N23)와 제 3 저항(R23)가 직렬 접속되는데, 이들은 각각 병렬 접속된다. 한편, 제 1 NMOS 트랜지스터(N21)는 소거 검증 신호(ERASE)에 따라 구동되고, 제 2 NMOS 트랜지스터(N22)는 독출 신호(READ)에 따라 구동되며, 제 3 NMOS 트랜지스터(N23)는 프로그램 검증 신호(PROGRAM)에 따라 구동된다. 그리고, 제 1 노드(Q21)에 1V가 인가되었을 경우, 제 1 저항(R21)은 약 100㎂의 전류가 흐를 수 있도록 크기를 설정하고, 제 2 저항(R22)은 약 60㎂의 전류가 흐를 수 있도록 설정하며, 제 3 저항(R23)은 약 20㎂의 전류가 흐를 수 있도록 설정한다.
상기와 같이 구성되는 본 발명에 따른 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로의 구동 방법을 설명하면 다음과 같다.
먼저, 플래쉬 메모리 소자의 소정 섹터를 프로텍션하여 그 정보를 섹터 프로텍션 확인용 플래쉬 메모리 셀(M21)에 기록한 경우의 동작을 설명한다. 프로그램검증 신호(PROGRAM)가 하이 상태로 인가되고, 독출 신호(READ) 및 소거 검증 신호(ERASE)는 각각 로우 상태로 인가된다. 하이 상태로 인가되는 프로그램 검증 신호(PROGRAM)에 의해 제 3 NMOS 트랜지스터(N23)가 턴온된다. 턴온된 제 3 NMOS 트랜지스터(N23)을 통해 전류가 흐르게 되는데, 제 2 노드(Q21)의 전위는 제 1 비교기(21)에 의해 약 1V의 전위를 유지하게 되므로 20㎂의 전류를 흐를 수 있도록 그 값이 설정된 제 3 저항(R23)에 의해 제 4 노드(Q24)는 높은 전위를 유지하게 된다. 한편, 플래쉬 메모리 셀(M21)이 프로그램되었을 경우 1V의 전압이 인가되고, 제 2 노드(Q22)의 전위를 피드백하여 그 전위를 비교하는 제 2 비교기(22)의 출력 신호에 따라 구동되는 제 5 NMOS 트랜지스터(N25)에 의해 제 2 노드(Q22)의 전위를 1V 정도로 유지시킨다. 따라서, 제 3 노드(Q23)의 전위는 상대적으로 높아지게 된다. 플래쉬 메모리 셀(M21)이 성공적으로 프로그램되었을 경우 기준 노드에 해당하는 제 4 노드(Q24)의 전위는 비교 노드에 해당하는 제 3 노드(Q23)의 전위보다 낮다. 따라서, 제 3 비교기(23)를 통해 하이 상태의 신호가 출력되고, 제 1 및 제 2 인버터(I21 및 I22)를 통해 버퍼링되어 출력된다.
플래쉬 메모리 소자의 소정 섹터를 언프로텍션하여 그 정보를 섹터 프로텍션 확인용 플래쉬 메모리 셀(M21)에 기록한 경우의 동작을 설명한다. 소거 검증 신호(ERASE)가 하이 상태로 인가되고, 프로그램 검증 신호(PROGRAM) 및 독출 신호(READ)는 각각 로우 상태로 인가된다. 하이 상태로 인가되는 소거 검증 신호(ERASE)에 의해 제 1 NMOS 트랜지스터(N21)가 턴온된다. 턴온된 제 1 NMOS 트랜지스터(N21)을 통해 전류가 흐르게 되는데, 제 2 노드(Q21)의 전위는 제 1 비교기(21)에 의해 약 1V의 전위를 유지하게 되므로 100㎂의 전류를 흐를 수 있도록 그 값이 설정된 제 1 저항(R21)에 의해 제 4 노드(Q24)는 낮은 전위를 유지하게 된다. 한편, 플래쉬 메모리 셀(M21)이 소거되었을 경우 1V의 전압이 인가되고, 제 2 노드(Q22)의 전위를 피드백하여 그 전위를 비교하는 제 2 비교기(22)의 출력 신호에 따라 구동되는 제 5 NMOS 트랜지스터(N25)에 의해 제 1 노드(Q22)의 전위를 1V 정도로 유지시킨다. 따라서, 제 3 노드(Q23)의 전위는 상대적으로 낮아지게 된다. 플래쉬 메모리 셀(M21)이 성공적으로 소거되었을 경우 기준 노드에 해당하는 제 4 노드(Q24)의 전위는 비교 노드에 해당하는 제 3 노드(Q23)의 전위보다 높다. 따라서, 제 3 비교기(23)를 통해 로우 상태의 신호가 출력되고, 제 1 및 제 2 인버터(I21 및 I22)를 통해 버퍼링되어 출력된다.
섹터 프로텍션 확인용 플래쉬 메모리 셀(M21)이 프로그램되었을 경우 상대적으로 높은 전위를 유지하고, 소거되었을 경우 상대적으로 낮은 전위를 유지하는 제 3 노드(Q23)의 상태에서 플래쉬 메모리 셀(M21)을 독출하기 위해 독출 신호(READ)가 하이 상태로 인가되어 제 2 NMOS 트랜지스터(N22)를 턴온시킨다. 턴온된 제 2 NMOS 트랜지스터(N22)를 통해 전류가 흐르게 되는데, 제 1 노드(Q21)의 전위는 제 1 비교기(21)에 의해 약 1V의 전위를 유지하게 되므로 60㎂의 전류를 흐를 수 있도록 그 값이 설정된 제 2 저항(R21)에 의해 제 4 노드(Q24)는 프로그램 검증 시보다 낮은 전위를 유지하고, 소거 검증시보다 높은 전위를 유지하게 된다. 이 상태에서 플래쉬 메모리 셀(M21)의 상태를 독출할 경우, 프로그램된 상태이면 제 3 노드(Q23)의 전위는 제 4 노드(Q24)의 전위보다 높을 것이고, 소거된 상태이면 제3 노드(Q23)의 전위는 제 4 노드(Q24)의 전위보다 낮을 것이다. 따라서, 제 3 비교기(23)를 통해 출력되는 신호는 플래쉬 메모리 셀(M21)이 프로그램된 상태일 경우 하이 상태의 신호를 출력하고, 소거된 상태일 경우 로우 상태의 신호를 출력한다.
상기와 같이 구성 및 동작되는 본 발명에 따른 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로는 프로그램 검증시와 소거 검증시의 전류를 독출시의 전류와 비교해서 약 40㎂ 정도씩 차이나게 되므로, 독출 마진을 충분히 확보할 수 있다.
상술한 바와 같이 본 발명에 의하면 독출 마진을 충분히 확보할 수 있어 전원 전압의 변화, 모델 파라메터의 변화 및 온도 변화에 대해서도 센싱 오류의 가능성을 크게 줄일 수 있다.

Claims (14)

  1. 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태에 따라 제 1 노드의 전위를 조절하기 위한 제 1 수단과,
    섹터 프로텍션을 위한 각 동작 모드에 따라 각기 다른 전류를 생성하고, 이룰 통하여 제 2 노드의 전위를 조절하기 위한 제 2 수단과,
    상기 제 1 노드의 전위 및 상기 제 2 노드의 전위를 비교하여 상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 상태를 독출하는 비교기를 포함하여 이루어진 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  2. 제 1 항에 있어서, 상기 제 1 수단은 상기 제 1 노드에 전원 전압을 공급하기 위한 제 1 스위칭 수단과,
    상기 제 1 노드와 상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 경로를 설정하여 상기 제 1 노드의 전위를 조절하기 위한 제 2 스위칭 수단과,
    상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 드레인 단자의 전위와 기준 전압을 비교하여 상기 제 2 스위칭 수단을 구동시키기 위한 비교기를 포함하여 이루어진 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  3. 제 2 항에 있어서, 상기 제 1 스위칭 수단은 전원 단자와 상기 제 1 노드 사이에 접속되고, 게이트 단자에 접지 전위가 인가되어 항상 턴온 상태를 유지하는 PMOS 트랜지스터인 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  4. 제 2 항에 있어서, 상기 제 2 스위칭 수단은 상기 제 1 노드와 상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 드레인 단자 사이에 접속된 NMOS 트랜지스터인 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  5. 제 2 항에 있어서, 상기 비교기에 입력되는 기준 전압 및 상기 섹터 프로텍션 확인용 플래쉬 메모리 셀의 드레인 단자의 전위는 각각 1V인 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  6. 제 2 항에 있어서, 상기 제 2 수단은 상기 제 2 노드에 전원 전압을 공급하기 위한 제 1 스위칭 수단과,
    섹터 프로텍션을 위한 각 동작 모드에 따라 각기 다른 전압이 소모되도록 하기 위한 제 1 수단과,
    상기 제 2 노드와 상기 제 1 수단 사이에 경로를 설정하여 상기 제 2 노드의 전위를 조절하기 위한 제 2 스위칭 수단과,
    상기 제 1 수단의 입력단의 전위와 기준 전압을 비교하여 상기 제 2 스위칭 수단을 구동시키기 위한 비교기를 포함하여 이루어진 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  7. 제 6 항에 있어서, 상기 제 1 스위칭 수단은 전원 단자와 상기 제 2 노드 사이에 접속되며, 게이트 단자에 접지 전위가 인가되어 항상 턴온 상태를 유지하는 PMOS 트랜지스터인 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀.
  8. 제 6 항에 있어서, 상기 제 1 수단은 프로그램 검증 신호에 따라 구동되는 제 1 스위칭 수단을 통해 소정 전류가 흐를 수 있도록 설정된 제 1 저항과,
    독출 신호에 따라 구동되는 제 2 스위칭 수단을 통해 소정 전류가 흐를 수 있도록 설정된 제 2 저항과,
    소거 검증 신호에 따라 구동되는 제 3 스위칭 수단을 통해 소정 전류가 흐를 수 잇도록 설정된 제 3 저항을 포함하여 이루어진 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  9. 제 8 항에 있어서, 상기 제 1, 제 2 및 제 3 스위칭 수단은 각각 NMOS 트랜지스터인 것을 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  10. 제 8 항에 있어서, 상기 제 1 저항은 상기 제 1 수단의 입력단에 1V가 인가되었을 때 20㎂의 전류가 흐를 수 있도록 저항값을 설정하는 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  11. 제 8 항에 있어서, 상기 제 2 저항은 상기 제 1 수단의 입력단에 1V가 인가되었을 때 60㎂의 전류가 흐를 수 있도록 저항값을 설정하는 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  12. 제 8 항에 있어서, 상기 제 3 저항은 상기 제 1 수단의 입력단에 1V가 인가되었을 때 100㎂의 전류가 흐를 수 있도록 저항값을 설정하는 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  13. 제 6 항에 있어서, 상기 제 2 스위칭 수단은 상기 제 2 노드와 상기 제 1 수단의 입력단 사이에 접속된 NMOS 트랜지스터인 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
  14. 제 6 항에 있어서, 상기 비교기에 입력되는 기준 전압 및 상기 제 1 수단의 입력 단자의 전위는 각각 1V인 것을 특징으로 하는 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로.
KR1019990062973A 1999-12-27 1999-12-27 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로 KR20010060576A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062973A KR20010060576A (ko) 1999-12-27 1999-12-27 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062973A KR20010060576A (ko) 1999-12-27 1999-12-27 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로

Publications (1)

Publication Number Publication Date
KR20010060576A true KR20010060576A (ko) 2001-07-07

Family

ID=19630359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062973A KR20010060576A (ko) 1999-12-27 1999-12-27 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로

Country Status (1)

Country Link
KR (1) KR20010060576A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085914B1 (ko) * 2004-09-21 2011-11-23 매그나칩 반도체 유한회사 플래쉬 메모리 장치
KR101594733B1 (ko) 2015-04-27 2016-02-16 유동기 이너림부에 공동부가 형성된 자동차 휠
KR101714204B1 (ko) 2015-09-02 2017-03-08 임만희 방진기능을 갖는 차량용 휠

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101085914B1 (ko) * 2004-09-21 2011-11-23 매그나칩 반도체 유한회사 플래쉬 메모리 장치
KR101594733B1 (ko) 2015-04-27 2016-02-16 유동기 이너림부에 공동부가 형성된 자동차 휠
KR101714204B1 (ko) 2015-09-02 2017-03-08 임만희 방진기능을 갖는 차량용 휠

Similar Documents

Publication Publication Date Title
KR100387001B1 (ko) 불휘발성 반도체 기억 장치
KR100463954B1 (ko) 플래시 메모리 장치 및 그 소거 방법
TWI413123B (zh) 記憶體結構及其程式化方法
US6507523B2 (en) Non-volatile memory with power standby
US7952937B2 (en) Wordline driver for a non-volatile memory device, a non-volatile memory device and method
KR100725373B1 (ko) 플래쉬 메모리 장치
KR100265390B1 (ko) 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
KR960005370B1 (ko) 비휘발성 반도체 메모리 장치를 소거하고 검증하기 위한 방법 및 장치
KR100501962B1 (ko) 전기적으로프로그램가능한메모리및프로그래밍방법
KR20010002603A (ko) 비휘발성 메모리 센싱장치 및 방법
EP0992998B1 (en) Nonvolatile memory device and inspection method thereof
JP3709606B2 (ja) 不揮発性半導体記憶装置及びベリファイ方法
JP2010123155A (ja) 不揮発性半導体メモリ装置
US8254194B2 (en) Sense amplifier with reduced area occupation for semiconductor memories
US7164602B2 (en) Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure
US7889559B2 (en) Circuit for generating a voltage and a non-volatile memory device having the same
KR20010060576A (ko) 섹터 프로텍션 확인용 플래쉬 메모리 셀 독출 회로
KR100525913B1 (ko) 플래쉬 메모리 소자의 포스트 프로그램 검증 회로
JP3993665B2 (ja) 不揮発性半導体記憶装置
JP2006525622A (ja) Ｈｃｉプログラミングのためにソース電極上にバイアスを有する不揮発性メモリ
JP2007334925A (ja) 不揮発性半導体記憶装置
JP4484344B2 (ja) 不揮発性半導体記憶装置
KR100398036B1 (ko) 코드 저장 메모리 셀 센싱 회로
KR100459206B1 (ko) 퓨즈셀읽기회로
KR100502565B1 (ko) 플래쉬 메모리셀의 소거 확인 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination