KR20040008529A - 플래시 메모리의 캠셀 프로그램/소거 검증 회로 - Google Patents

플래시 메모리의 캠셀 프로그램/소거 검증 회로 Download PDF

Info

Publication number
KR20040008529A
KR20040008529A KR1020020042168A KR20020042168A KR20040008529A KR 20040008529 A KR20040008529 A KR 20040008529A KR 1020020042168 A KR1020020042168 A KR 1020020042168A KR 20020042168 A KR20020042168 A KR 20020042168A KR 20040008529 A KR20040008529 A KR 20040008529A
Authority
KR
South Korea
Prior art keywords
cam cell
verification
program
erase
voltage
Prior art date
Application number
KR1020020042168A
Other languages
English (en)
Inventor
신태승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042168A priority Critical patent/KR20040008529A/ko
Publication of KR20040008529A publication Critical patent/KR20040008529A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 캠셀의 스캔 독출 동작을 이용하여 프로그램/소거 검증을 실시할 수 있도록 하는 캠셀 프로그램 및 소거 검증 회로에 관한 것으로, 검증제어 신호에 따라 프로그램 검증시에는 캠셀의 게이트 단자에 독출시 인가되는 전압 보다 큰 전압을, 소거 검증시에는 독출 전압 보다 낮은 전압을 인가하는 캠셀 검증 전압 인가부 및 캠셀로부터의 프로그램/소거를 검증하기 위한 신호를 수신하기 위하여, 상기 검증 제어 신호 및 검증제어 타이밍 신호에 의하여 프로그램/소거 검증 시간을 제어하는 검증 시간 제어부를 구비하되, 검증제어 시간은 상기 캠셀의 독출시 사용되는 시간 보다 적은 시간으로 프로그램/소거 검증을 실시하는 플래시 메모리의 캠셀 프로그램/소거 검증 회로을 제공한다.

Description

플래시 메모리의 캠셀 프로그램/소거 검증 회로{CIRCUIT FOR VERIFYING PROGRAM/ERASE OF CAM CELL IN FLASHMEMORY}
본 발명은 플래시 메모리의 캠셀 프로그램/소거 검증 회로에 관한 것으로, 상세하게는 캠셀의 스캔 독출 동작을 이용하여 프로그램/소거 검증을 실시할 수 있도록 하는 캠셀 프로그램 및 소거 검증 회로에 관한 것이다.
이하, 종래기술에 의한 캠셀회로와 이를 제어하는 캠셀 제어회로를 설명한다.
도 1은 종래의 캠셀 회로를 도시한 도면이다. 캠셀을 독출하기 위한 신호 CAMRSTB를 입력받으며, 전원전압과 노드(Q) 사이에 접속된 PMOS트랜지스터(P1)와 신호 CAMRSTB가 입력될 때 해당 캠셀을 인에이블시킬 수 있도록 스위칭되는 NMOS트랜지스터(N1)를 구비한다. 또한, 캠셀을 센싱하기 위하여 인버터들로 구성된 래치부(I1 및 I2)를 포함한다. 마찬가지로, 이와 유사하게 캠셀 회로를 프로그램하기 위하여, CAMSELE신호, CAMPASS신호 및 전원전압 VPPD에 접속되어 프로그램시 캠셀에 전압을 인가하기 위한 PMOS트랜지스터(P2) 및 NMOS트랜지스터(N2)로 구성되어 있다.
도 2는 종래 기술에 의한 캠셀 제어 회로를 도시한 도면이다. 캠셀 제어 회로는 TPGMCAM, TERACAM, POR 및 각종 전원 전압들을 인가 받아, 도 1의 캠셀을 제어하는 회로구성을 가지며, 캠셀 독출 제어부는 OR게이트(OR4) 및 인버터(I8, I9 및 I10)들로 구성되어, 캠셀을 독출하는 도 1의 PMOS트랜지스터(P1)와 NMOS트랜지스터(N1)를 제어하며, 캠셀 프로그램/소거 제어부는 인버터들(I3 내지 I7), OR게이트들(OR1 내지 OR3) 및 하이레벨 래치들(HVLAT, 1 및 2)로 구성되어, CAMPASS 및 CGATE 단자를 통해서 캠셀(10)에 프로그램을 수행한다.
도 1 내지 도 3을 참조하여 플래시 메모리의 캠셀 제어회로의 동작을 살펴보면 다음과 같다. 도 3a는 독출동작시 단자들의 타이밍도이고, 도 3b는 프로그램동작시 단자들의 타이밍도이다.
캠셀을 독출하지 않을 때는 신호 CAMRSTB가 로우 레벨 신호인데, 로우 레벨 신호는 PMOS 트랜지스터(P1)의 게이트로 인가되어 PMOS트랜지스터를 턴온시킨다. 이 때 신호 CAMEN은 로우 레벨 신호로 되어 노드(Q)는 전원전압 레벨, 즉 하이레벨을 유지한다.
캠셀을 독출하기 위해서는, 먼저 전원인가시 칩에 전원이 들어가면 칩내부에 전원 감지 회로(미도시)가 있어서 도 2의 POR 신호는 도 3a과 같이 동작하고, 신호 CAMRSTB가 하이 레벨 신호가 되면, PMOS 트랜지스터는 턴-오프된다. 그리고, 신호 CAMEN은 로우레벨 신호에서 하이 레벨 신호가 되어, 도 2의 CAMRSTB, CAMEN은 도 3a와 같은 타이밍을 나타내고, 캠셀 게이트 전압 CGATE에는 VPPI가 인가된다. POR 신호가 도 3과 같이 인에이블되면 내부 펌프(미도시)가 동작하여 독출시 필요한 CGATE 전압을 만들게 된다. 펌프(미도시)를 사용하는 이유는 안정적인 바이어스를 확보하기 위함이다. 독출 동작은 CAMRSTB에 의해 노드(Q)는 하이 레벨로 프리차지되고, 캠셀 상태가 소거상태이면 노드(Q)는 캠셀로 방전되어 도 1의 REDA는 하이 레벨로 된다. 반면에 프로그램 상태이면, REDA는 초기 CAMRSTB에 의해 프리차지된 상태를 유지하게 된다.
다음으로, 캠셀의 프로그램의 동작을 설명하면, TPGMCAM 테스트 비트를 세팅하면, VPPI는 프로그램시 필요한 캠셀 게이트 전압을, 도 1의 VPPD에는 프로그램시필요한 드레인 전압이 만들어진다. 도 1의 CAMPASS에는 CGATE와 같은 바이어스 전압이 전달된다. 또한, CAMSELB는 캠셀 중에서 프로그램해야 하는 것과, 프로그램하지 말아야 할 것을 제어하기 위한 제어신호이다. CAMSELB 신호레벨이 로우레벨이 되면 캠셀 드레인에는 VPPD가 CGATE에는 VPPI로 전달되어 캠셀을 프로그램한다. 이 때, 도 2의 라이레벨 래치회로(1, 2)은 입력전압이 로우 레벨이면 출력이 로우레벨이 되고, 입력전압이 하이 레벨이면 출력은 VPPI를 전달하는 일종의 레벨 쉬프트 회로이다.
다음으로, 캠셀 소거 동작을 설명하면, TERACAM 테스트 비트가 세팅되면 도 2의 CAMPASS는 0V가 되고, 도 2의 VEEI에는 -8V가 인가되고 CGATE에는 -8V가 전달되어, PWELL, NWELL(도 1)에는 +8V가 인가되어 캠셀을 소거한다.
이와 같은 종래 기술에 의한 플래시 메모리에서의 캠셀은 칩에서 필요한 정보를 저장하는 또하나의 기록 장치로 안정적으로 동작하는 것이 중요하다. 그러나. 메인 플래시 셀은 프로그램/소거 동작후에 꼭 검증을 하여 독출모드에서의 마진을 확보하는데 비해 캠셀은 이러한 검증을 하지 않음으로 해서 검출동작에서 잘못된 데이터를 독출할 수 있는 문제점이 있었다.
따라서, 상술한 문제검을 해결하기 위하여, 본 발명의 목적은 캠셀 스캔 독출 동작을 이용하여 프로그램/소거 검증을 실시하고자 하는 것이다.
또한, 본 발명의 다른 목적은 캠셀의 검증을 위하여, 테스트 모드로 검증하여 검출 마진을 확보하여 정확한 캠셀 데이터를 독출하고자 하는 것이다.
도 1은 종래 기술에 의한 캠셀 회로의 구성도를 도시한 도면이다.
도 2는 종래 기술에 의한 캠셀 제어 회로의 구성도를 도시한 도면이다.
도 3a 및 도 3b는 종래 기술에 의한 캠셀 제어 회로의 독출 및 프로그램시의 타이밍도이다.
도 4는 본 발명의 바람직한 실시예에 따른 캠셀 프로그램/소거 검증 회로의 구성도를 나타낸 도면이다.
*도면의 주요부분에 대한 간단한 설명
10 : 캠셀 검증 전압 인가부
20 : 레벨쉬프트
30 : 검증 시간 제어부
상술한 문제점을 해결하기 위하여, 본 발명은 전원 전압들 및 소정의 제어신호를 인가 받아, 캠셀을 독출하는 캠셀 독출부 및 캠셀에 프로그램을 수행하는 캠셀 프로그램부를 구비하는 캠셀 제어회로, 검증제어 신호에 따라 프로그램 검증시에는 캠셀의 게이트 단자에 독출시 인가되는 전압 보다 큰 전압을, 소거 검증시에는 독출 전압 보다 낮은 전압을 인가하는 캠셀 검증 전압 인가부 및 캠셀로부터의 프로그램/소거를 검증하기 위한 신호를 수신하기 위하여, 상기 검증 제어 신호 및 검증제어 타이밍 신호에 의하여 프로그램/소거 검증 시간을 제어하는 검증 시간 제어부를 구비하되, 검증제어 시간은 캠셀의 독출시 사용되는 시간 보다 적은 시간으로 프로그램/소거 검증을 실시하는 플래시 메모리의 캠셀 프로그램/소거 검증 회로를 제공한다.
또한, 캠셀 검증 전압 인가부는 검증제어 신호에 따라 외부 전압을 상기 캠셀의 게이트에 인가하는 레벨 쉬프트부를 포함하여 구성될 수 있다.
이하, 본 발명의 일실시예에 따른 캠셀 프로그램/소거 검증 회로를 도 4를 참조하여 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전 하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 4는 본 발명의 바람직한 실시예에 따른 캠셀 프로그램/소거 검증 회로의 구성도를 나타낸 도면이다.
도 4의 캠셀 프로그램/소거 검증 회로는 제어신호들을 통해서 OR게이트(OR14) 및 인버터(I18 및 I19)를 구비하는 켐셀 독출 제어부, 켐셀 독출 제어부와 접속되어 프로그램/소거 검증 시간을 제어하기 위하여 낸드(NAND1 및 NAND2) 및 인버터(I20 및 I21)을 구비하는 검증시간 제어부(30), 인버터들(I13 내지 I17), OR게이트들(OR11 내지 OR13) 및 하이레벨 래치들(HVLAT, 1 및 2)을 구비하는 캠셀 프로그램/소거 제어부 및 검증 제어 신호(TCAMVFY)와 검증제어 타이밍 신호(WEB)에 의하여, 외부전압을 캠셀의 게이트 단자에 인가하는 레벨쉬프트(20)를 포함하는 캠셀 검증 전압 인가부(10)를 포함하여 구성된다. 외부전압은 내부펌핑에 의해 만들어지는 것도 가능하다.
따라서, 도 4의 캠셀 프로그램/소거 검증 회로는 도 3의 캠셀 제어회로에서 수행하는 캠셀의 제어동작을 그대로 실시하면서, 추가로 검증제어 신호(TCAMVFY)에 따라 프로그램 검증시는 VPPI 전압 보다 높은 외부전압(EXPVPPI)을 게이트 단자에 인가하고, 소거 검증시는 VPPI 전압보다 낮은 외부전압(EXPVPPI)을 인가하는 캠셀 검증 전압 인가부(10) 및 검증 제어 신호(TCAMVFY)와 검증제어 타이밍 신호(WEB)에 의하여 검증 타이밍을 제어하는 검증 시간 제어부(30)를 구비하여 구성된다.
도 3의 종래의 캠셀 제어회로과 비교하면, 종래에는 CGATE에 VPPI 전압만을 인가한 반면, 검증제어 신호(TCAMVFY)에 따라 프로그램 검증시는 VPPI 전압 보다높은 외부전압(EXPVPPI)이 인가되고, 소거 검증시는 VPPI 전압보다 낮은 전압을 외부전압(EXPVPPI)을 인가하며, 검증제어 시간은 캠셀의 독출시 사용되는 시간 보다 적은 시간으로 프로그램/소거 검증을 실시한다.
이와 같은 구성에 의하여 캠셀의 프로그램 검증 동작을 설명하면, POR 신호가 로우레벨로 인가되어 CAMRSTB 단자에는 하이레벨 신호가 인가되고, HVLAT(3, 4)의 한쪽 단자에 하이 레벨 신호가 각각 인가된다. 또한, CAMPASS에는 하이레벨 신호가 인가된다. 이 때, 검증 시간 제어부(30)의 NAND1에 입력되는 TCAMVFY와 WEB신호는 독출하는 시간을 제어하기 위한 것이다. WEB는 외부의 회로(미도시)에 의해 제어되는 캠셀의 검증 시간을 제어하기 위한 단자이다. 즉, TCAMVFY가 인에이블되어 캠셀을 독출할 때, 캠셀을 독출하는 시간을 WEB 신호로 제어하기 위한 것이다. 따라서, TCAMVFY가 하이레벨이면, "A"노드에 VPPI 보다 높은 EXPVPPI(외부 바이어스)가 전달되고, TERACAM이 하이레벨이면 VDD 전압이 "A"노드에 전달되고 이외의 조건에서는 VPPI가 전달되어 제어한다. 종래에는 CAMPASS와 CGATE에 같은 VPPI가 전달되도록 하였다.
따라서, 본 실시예에서는 프로그램 검증시, TCAMVFY을 인에이블시키고, 캠셀의 게이트 전압은 검출동작시의 게이트 전압보다 높은 전압을 외부전압(EXPVPPI)으로 인가하고, 검증 시간은 검출 동작시보다 적은 시간 간격을 WEB으로 인가하여 검증을 하여 도 1의 REDA가 하이 레벨이면 다시 프로그램을 진행하고 로우레벨이면 프로그램을 종료한다.
한편, 소거 검증 동작을 설명하면 다음과 같다. POR 신호, TPGMCAM신호 및 TERACAM 신호가 로우레벨로 인가되어 CAMRSTB 단자에는 하이레벨 신호가 인가되고, HVLAT(3, 4)의 한쪽 단자에 하이 레벨 신호가 각각 인가된다. CAMPASS에는 하이레벨 신호가 인가된다. 이 때, 검증 시간 제어부(30)의 NAND1에 입력되는 TCAMVFY와 WEB신호는 독출하는 시간을 제어하기 위한 것이다. WEB는 외부의 회로(미도시)에 의해 제어되는 캠셀의 검증 시간을 제어하기 위한 단자이다. 즉, TCAMVFY가 인에이블되어 캠셀을 독출할 때, 캠셀을 독출하는 시간을 WEB 신호로 제어하기 위한 것이다. 따라서, TCAMVFY가 하이레벨이면, "A"노드에 VPPI 보다 낮은 EXPVPPI(외부 바이어스)가 전달되고, TERACAM이 하이레벨이면 VDD 전압이 "A"노드에 전달되고 이외의 조건에서는 VPPI가 전달되어 제어한다. 종래에는 CAMPASS와 CGATE에 같은 VPPI가 전달되도록 하였다.
즉, TCAMVFY 테스트 비트를 인에이블시키고, 캠셀의 게이트 전압은 검출동작시의 게이트 전압보다 낮은 전압을 외부전압(EXPVPPI)으로 인가하고, 검증 시간은 검출 동작 시보다 작은 시간 간격을 WEB으로 인가하여 도 1의 REDA가 로우레벨이면 다시 소거하고, 하이레벨이면 소거 동작을 종료한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을것이다.
플래시메모리에서의 캠셀 칩에서 필요한 중요한 정보를 저장하는 또하나의 기록 장치로 안정적으로 동작하는 것이 중요하다. 그러나 메인셀은 프로그램/소거 동작 후에 꼭 검증동작을 하여 독출모드에서의 마진을 확보하는데 비해 캠셀은 이러한 검증을 하지 않음으로 해서 잘못된 데이터를 독출할 수 있었으나. 본 발명에의하면, 캠셀도 테스트 모드에서 검증 실시할 수 있도록 하여 독출 마진을 확보하여 정확한 캠셀 데이터를 독출할 수 있는 효과가 있다.

Claims (2)

  1. 전원 전압들 및 소정의 제어신호를 인가 받아, 캠셀을 독출하는 캠셀 독출 제어부 및 캠셀에 프로그램/소거를 수행하는 캠셀 프로그램/소거 제어부를 구비하는 캠셀 제어회로를 이용하는 플래시 메모리의 캠셀 프로그램/소거 검증 회로에 있어서,
    검증 제어 신호에 따라, 프로그램 검증시에는 독출시 인가되는 전압 보다 큰 전압을, 소거 검증시에는 독출 전압 보다 낮은 전압을 캠셀의 게이트 단자에 각각 인가하는 캠셀 검증 전압 인가부; 및
    상기 캠셀로부터의 프로그램/소거를 검증하기 위한 신호를 수신하기 위하여, 상기 검증 제어 신호 및 검증 제어 타이밍 신호에 의하여 프로그램/소거 검증 시간을 제어하는 검증 시간 제어부를 구비하되,
    상기 검증 제어 시간은 상기 캠셀의 독출시 사용되는 시간 보다 적은 시간으로 프로그램/소거 검증을 실시하는 것을 특징으로 하는 플래시 메모리의 캠셀 프로그램/소거 검증 회로.
  2. 제 1 항에 있어서, 상기 캠셀 검증 전압 인가부는 검증 제어 신호에 따라 외부 전압을 상기 캠셀의 게이트에 인가하는 레벨쉬프트부를 포함하여 구성된 것을 특징으로 하는 플래시 메모리의 캠셀 프로그램/소거 검증 회로.
KR1020020042168A 2002-07-18 2002-07-18 플래시 메모리의 캠셀 프로그램/소거 검증 회로 KR20040008529A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042168A KR20040008529A (ko) 2002-07-18 2002-07-18 플래시 메모리의 캠셀 프로그램/소거 검증 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042168A KR20040008529A (ko) 2002-07-18 2002-07-18 플래시 메모리의 캠셀 프로그램/소거 검증 회로

Publications (1)

Publication Number Publication Date
KR20040008529A true KR20040008529A (ko) 2004-01-31

Family

ID=37317577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042168A KR20040008529A (ko) 2002-07-18 2002-07-18 플래시 메모리의 캠셀 프로그램/소거 검증 회로

Country Status (1)

Country Link
KR (1) KR20040008529A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773427B2 (en) 2007-06-19 2010-08-10 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating
US8045382B2 (en) 2008-01-28 2011-10-25 Samsung Electronics Co., Ltd. Flash memory devices and erasing methods thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08147999A (ja) * 1994-11-17 1996-06-07 Kawasaki Steel Corp 内容アドレス式メモリのテスト方法
KR20000006643U (ko) * 1998-09-18 2000-04-25 김영환 플래쉬 메모리의 소거장치
US6212098B1 (en) * 2000-02-14 2001-04-03 Advanced Micro Devices, Inc. Voltage protection of write protect cams
KR20030002697A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 코드 저장 메모리 셀 센싱 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08147999A (ja) * 1994-11-17 1996-06-07 Kawasaki Steel Corp 内容アドレス式メモリのテスト方法
KR20000006643U (ko) * 1998-09-18 2000-04-25 김영환 플래쉬 메모리의 소거장치
US6212098B1 (en) * 2000-02-14 2001-04-03 Advanced Micro Devices, Inc. Voltage protection of write protect cams
KR20030002697A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 코드 저장 메모리 셀 센싱 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773427B2 (en) 2007-06-19 2010-08-10 Samsung Electronics Co., Ltd. Non-volatile memory device and method of operating
US8045382B2 (en) 2008-01-28 2011-10-25 Samsung Electronics Co., Ltd. Flash memory devices and erasing methods thereof

Similar Documents

Publication Publication Date Title
KR0172366B1 (ko) 불휘발성 반도체 메모리 장치의 독출 및 프로그램 방법과 그 회로
US6219277B1 (en) Device and method for the reading of EEPROM cells
JP3940570B2 (ja) 半導体記憶装置
KR940006611B1 (ko) 전기적으로 소거 및 프로그램이 가능한 반도체 메모리장치의 자동 소거 최적화회로 및 방법
US9640272B2 (en) Semiconductor device control circuit and method thereof
US6404680B1 (en) Circuit to check overerasing of repair fuse cells
KR20040086827A (ko) 불휘발성 반도체 기억 장치 및 반도체 집적 회로 장치
US10978154B2 (en) Semiconductor device
US6967889B2 (en) No-precharge FAMOS cell and latch circuit in a memory device
KR100296329B1 (ko) 플래쉬 메모리 장치의 소거 방법 및 리커버리용기판 전압공급 회로
US7224616B2 (en) Circuit and method for generating wordline voltage in nonvolatile semiconductor memory device
KR20040008529A (ko) 플래시 메모리의 캠셀 프로그램/소거 검증 회로
US6115293A (en) Non-volatile semiconductor memory device
KR19980018548A (ko) 비휘발성 메모리
US5896319A (en) Current control circuit and non-volatile semiconductor memory device having the same
US6973003B1 (en) Memory device and method
US6870383B2 (en) Semiconductor device with high speed switching of test modes
TWI777784B (zh) 半導體記憶體裝置
KR19990014177A (ko) 비휘발성 반도체 메모리 장치
KR100779373B1 (ko) 낸드 플래쉬 메모리 소자
KR100222574B1 (ko) 반도체 메모리 장치의 어드레스 버퍼회로
CN115966236A (zh) 半导体内存装置
KR100205244B1 (ko) 불휘발성 반도체 메모리 장치의 로우 디코더
JPH10340593A (ja) 不揮発性半導体記憶装置
KR100633440B1 (ko) 고전압 발생 효율을 향상시키는 고전압 발생회로 및 이를포함하는 불휘발성 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application