KR100394250B1 - 정전방전으로부터보호하기위한구조물을가진반도체소자 - Google Patents
정전방전으로부터보호하기위한구조물을가진반도체소자 Download PDFInfo
- Publication number
- KR100394250B1 KR100394250B1 KR1019960004733A KR19960004733A KR100394250B1 KR 100394250 B1 KR100394250 B1 KR 100394250B1 KR 1019960004733 A KR1019960004733 A KR 1019960004733A KR 19960004733 A KR19960004733 A KR 19960004733A KR 100394250 B1 KR100394250 B1 KR 100394250B1
- Authority
- KR
- South Korea
- Prior art keywords
- vss1
- supply line
- semiconductor
- line
- clamping
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 4
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
반도체 소자에서 ESD 보호회로(13), 및 정전 방전으로부터 보호될 기능소자(1)가 2개의 상이한 공급라인(VSS2, VSS1)에 접속되면, 신호라인(12) 보다 긴 공급라인(VSS2, VSS1)의 접속통로로 인해 기생 소자 및 전파시간 차이가 작용한다. 따라서, 기능소자(1)에서 허용가능한 최고 전압이 초과됨으로써, 기능소자(1)가 파괴된다. 이러한 단점을 없애기 위해, 클램핑 소자(3)가 제공된다. 상기 클램핑 소자에 의해 기능소자(1)의 바로 근처에서 신호라인(12)이 기능소자(1)에 전압을 공급하는 공급라인(VSS1)에 접속된다. 정전 방전시 잔류 전압펄스는 클램핑 소자(30)에 의해 제한되고 과전압 에너지가 공급라인(VSS1)으로 흐르게된다.
Description
본 발명은, 전도성 접속라인을 통해 반도체 기능소자에 접속된 단자 패드를 가진 반도체 몸체, 단자 패드와 반도체 기능소자 사이에 접속된, 정전 방전으로 부터의 보호를 위한 보호 소자, 반도체 기능소자에 접속된, 제 1 공급전위용 제 1 공급라인, 보호소자에 접속되고 제 1 공급라인에 전기전도적으로 접속된, 제 2 공급전위용 제 2 공급라인, 및 상기 접속 라인(12) 및 제 1 공급 라인(VSS1)에 연결되어 있는 클램핑 소자(30)를 포함하며, 상기 클램핑 소자에 의해서 상기 클램핑 소자(30)에 인가되는 전압이 클램핑 값으로 제한되도록 구성된 반도체 소자에 있어서, 상기 보호 소자(13)는 단자 패드(11)와 반도체 기능 소자(1) 사이에 접속된 저항(51)을 포함하며, 상기 저항(51)의 저항값은, 상기 저항값과 접속 라인(12)의 저항값(50)의 총합이 미리 정해진 값을 갖도록 설정되는 것을 특징으로 하는 반도체 소자에 관한 것이다.
반도체칩에서, 칩내에 포함된 상이한 회로 소자들은 공지된 바와 같이 서로 분리된 공급라인으로부터 전압을 공급받는다. 이것의 목적은 예컨대 스위칭 과정에 의해 야기되는 공급전압의 변동이 다른 회로 소자에 결합되지 않도록 각각의 회로소자를 서로 분리하려는 것이다. 이러한 조치는 예컨대 고집적 반도체 메모리에서 드라이버단에 대한 전압 공급을 나머지 회로소자, 특히 입력 버퍼에 대한 전압 공급으로부터 분리시키기 위해 적용된다. 드라이버단은 공지된 바와 같이 전압 공급원으로부터 비교적 높은 전류를 끌어내므로, 무시할 수 없는 벌크 저항 및 공급라인의 기생 인덕턴스 및 캐패시턴스로 인해 이러한 전류 펄스 동안 공급전압이 단시간 동안 줄어들게 된다.
이러한 반도체칩은 또한 정전 과전압 및 그로인해 야기되는 정전 방전으로부터 입력 및 출력을 보호하기 위한 보호회로(Electrostatic Discharge - ESD 보호소자)를 포함한다. 이러한 소자는 집적회로의 입력 패드와 보호될 입력단자 또는 출력단자 사이에 접속되고, 과전압의 인가시 보호소자가 도통되며 과전압 펄스가 공급 전압 스트립 도체로 유도되도록 하기 위해 제공된다.
공지된 반도체 회로에서 입력 보호 구조물은 단자 패드의 근처에 제공된다. 단자 패드는 비교적 높은 구동 전류로 인해 출력 드라이버의 근처에 배치된다. 입력 보호 구조물은 출력 드라이버에 전압을 공급하는 공급라인에 접속된다. 일반적으로 보호 소자와 회로 입력 사이의 접속라인은 ESD 보호소자의 공급전위측 단자와 입력단의 공급전위측 단자 사이의 접속라인과는 다른 길이를 갖는다. 이러한 접속라인은 본드 접속부 및 단자핀을 포함할 수 있다. 실제의 경우, 입력신호 라인의 길이는 약 1 mm 인 한편, 공급 전위 통로의 라인 길이는 10mm 이다. 이 경우, ESD 보호소자와 입력단 사이의 접속라인의 공급전위측 통로의 벌크 저항, 그것의 인덕턴스 및 그것의 기생 용량성 작용이 더 이상 무시될 수 없다. 이것은 공급전위측 통로에서 전압 펄스의 유도가 전압 강하를 야기시키는 결과를 낳는다. 따라서, 전압 펄스가 ESD 보호소자에 의해 완전히 없어지지않는다. 이 경우, ESD 보호소자 뒤에 남아있는 잔류 전압펄스는 기생 소자의 영향을 받는 공급라인의 비교적 긴 입력신호라인의 통로를 따른 것 보다 훨씬 더 빨리 입력신호 라인을 따라 전파된다. 이로인해, 입력신호 단자와 공급전위 단자 사이의 입력단에 인가되는 전압의 허용 한계치가 초과되고 거기에 있는 회로소자가 파괴된다.
본 발명의 목적은 정전 방전에 대한 강도가 증가되도록 전술한 방식의 반도체 소자를 구성하는 것이다.
상기 목적은 본 발명에 따라 접속라인 및 제 1 공급라인에 접속되며, 클램핑 소자에 인가되는 전압을 클램핑 값으로 제한하는 클램핑 소자를 포함하는 것을 특징으로 하는 전술한 방식의 반도체 소자에 의해 달성된다.
본 발명에 따른 해결책에서는 ESD 보호소자 다음에 그리고 반도체 기능소자 앞에 남아있는 전압펄스가 클램핑 소자에 의해 유도됨으로써, 신호입력과 공급전위 단자 사이의 입력단에 직접 인가되는 잔류 전압펄스가 거기에 배치된 입력단 소자의 파괴 한계 이하에 놓이게 된다. 클램핑 소자는 바람직하게는 차단방향으로 접속된 다이오드, 즉 과전압 펄스의 경우에는 브레이크 다운으로 동작하는 다이오드이다. 선택적으로 소위, 0 볼트 트랜지스터가 사용될 수 있는데, 상기 트랜지스터의 게이트-소오스 구간은 신호라인 단자와 입력단의 공급전위 단자 사이에 접속되고, 그것의 게이트 단자와 소오스 단자는 서로 접속된다. 물론, 전압 임계치의 초과시 전압을 제한하는 다른 모든 회로 소자도 가능하다.
ESD 보호소자는 통상적으로 직렬 저항을 포함한다. 상기 직렬저항은 지금까지는 신호라인이 매우 짧은 최악의 경우에 대해 설계되었다. 본 발명과 관련해서 ESD 보호 구조물의 상기 직렬저항의 저항값을 그것에 접속된 라인의 길이에 따라 설계함으로써, 상이한 라인길이에서도 라인 저항과 보호소자의 직렬 저항의 합이 대략 일정하게 유지되는 것이 바람직하다. 이것은 긴 신호라인길이에 있어서, ESD 보호소자의 직렬저항이 상응하게 줄어든다는 것을 의미한다. 따라서, 긴 신호라인을 따른 신호전파시간이 줄어들기 때문에, 모듈의 액세스 속도가 전체적으로 증가된다. 이 경우에는 모든 신호라인을 따른 신호 전파가 대략 일정하다.
본 발명을 도면을 참고로 보다 상세히 설명하면 하기와 같다.
제 5도에 따른 반도체 소자에서는 집적회로의 입력단에 전압을 공급하기 위해 제 1 공급라인(VSS1, VCC1)이 제공된다. 공급라인(VSS1)의 공급전위는 접지측 공급전위이며, 공급라인(VCC1)의 공급전위는 접지에 대한 양의 공급전위이다. 출력 드라이버(3, 4)에 전압을 공급하기 위해, 두 공급전압에 대해 각각 하나의 제 2 공급라인(VSS2, VCC2)이 제공된다. 접지측 공급전위에 대한 공급라인(VSS1, VSS2)은 공간적으로 서로 분리되며 전기적으로만 서로 접속되므로, 동일한 전압 공급원으로 부터의 전압 공급이 가능하다. 전압 공급원에 대한 접속을 위해 단자핀(5)이 제공된다. 상기 단자핀(5)은 본드 와이어와 같은 본드 접속부(6, 7)를 통해 공급라인(VSS1, VSS2)에 접속된다. 상응하는 방식으로, 공급라인(VCC1, VCC2)은 본드 접속부(8), (9)를 통해 단자핀(10)에 접속된다. 전압 공급을 위한 단일 단자핀 대신에, 공급라인(VSS1, VSS2) 또는 (VCC1, VCC2)에 대한 별도의 단자핀이 제공될 수도 있다. 이 경우에, 상기 별도의 단자핀은 프린트 회로의 스트립 도체를 통해 또는 전압원의 극을 통해 접속된다.
입력단(1)에 대해 하나의 단자 패드(11)가 제공되며, 상기 단자 패드(11)는 신호라인(12)을 통해 입력단(1)의 입력에 접속된다. 단자 패드(11)와 입력단(1) 사이에는 정전 방전에 대한 보호소자(13)가 접속된다. 보호소자(13)가 공급라인(VSS2)에 접속되므로, 단자 패드(11)에 결합된 과전압 펄스는공급라인(VSS2)을 통해 접지로 유도된다. 단자 패드(11)는 또한 출력 드라이버(3)의 출력에 접속된다. 상응하는 방식으로 입력단(2)은 신호라인(14)을 통해 단자 패드(15)에 접속된다. 또한, 패드(15)와 입력단(2) 사이에서 패드의 근처에 ESD 보호 구조물(16)이 제공된다. 패드(15)는 또한 출력 드라이버(4)에 대한 단자 패드로서 사용된다.
입력 보호 구조물(13)과 입력단(1)의 단자(20) 사이의 신호 라인(12)의 길이는 접지측 단자(21)와 입력단(1)의 접지측 단자(22) 사이의 라인 길이 보다 훨씬 더 짧다. 후자의 라인 길이는 공급라인(VSS2)의 라인 섹션(23), 본드 접속부(7), (6) 및 공급라인(VSS1)의 섹션(24)으로 이루어진다. 상기 전기 접속을 따라 라인의 벌크 저항 및 기생 인덕턴스 및 캐패시턴스가 작용한다. 특히 본드 접속부는 유도성 작용을 한다. 따라서, 패드(11)에 인가되는 과전압 펄스가 입력 보호 구조물에 의해 완전히 없어질 수 없다. 라인(12)을 따른 신호 전파시간과 신호 통로(23, 7, 6, 24)를 따른 신호 전파시간의 상이함으로 인해, 입력단(1)의 트랜지스터(25)의 게이트-소오스 구간에서 게이트 산화물을 파괴시킬 수 있는 전압이 인가된다, 상응하는 것이 트랜지스터(27)의 게이트 산화물에 관련한 입력단(2)에도 적용된다. 거기서 보호구조물(16)과 트랜지스터(27)의 접지 접속이 보다 짧은 라인 거리를 갖기 때문에, 브레이크 다운의 위험이 약간 줄어들기는 하지만 여전히 위험이 있다.
제 5도에 도시된 레이아웃 중 입력단(1)에 관련된 부분의 회로도가 제 1도에 도시되어 있다. 동일한 소자에는 동일한 도면 부호가 제공되어 있다. 단자 패드(11)에서 전압 펄스의 발생시 트랜지스터(25)의 게이트 산화물에 남아있는 잔류 전압펄스를 제한하기 위해, 클램핑 소자(30)가 제공된다. 상기 클램핑 소자(30)에 의해, 패드(11)에서의 정전 방전 후 MOS트랜지스터(25)의 게이트·소오스 구간을 통과하는 유효 잔류전압이 크램핑 소자(30)에 의해 발생된 클램핑 전압으로 제한된다. 따라서, 허용될 수 없는 높은 전압이 게이트 산화물에 인가되지 않는다. 클램핑 소자에 인가되는 전압이 임계값을 초과하면, 클램핑 소자가 도통되므로, 전압 펄스가 접지라인(VSS1)으로 흐르게 된다. 따라서, 전압이 클램핑 전압으로 제한된다.
클램핑 소자(30)는 바람직하게는 입력단(1)의 입력 단자(20)의 바로 근처에서 신호라인(12)에 접속된다. 또한, 클램핑 소자(30)의 접지측 단자는 입력단(1)의 접지측 단자(22)의 바로 근처에서 공급라인(VSS1)에 접속된다. 클램핑 소자(30) 및 그 단자의 배치는 일반적으로 신호라인(12)이 본드 접속부(6)의 단자와 입력단(1)의 접지 단자(22) 사이의 공급라인(VSS1)의 섹션(24)에서 접속되도록 이루어져야 한다.
클램핑 소자(30)에 대한 회로 기술적 구현이 제 2a도 및 제 2b도에 도시되어 있다. 제 2a도에 따르면, 클램핑 소자(30)는 바람직하게는 소위 0 볼트 트랜지스터이고, 그것의 드레인-소오스 구간은 신호라인(12)과 공급라인(VSS1) 사이에 접속되며 그것의 게이트 단자는 마찬가지로 공급라인(VSS1)에 접속된다. 제 2b도에 따르면, 클램핑 소자(30)는 선택적으로 라인(12), (VSS1) 사이에 차단방향으로 접속된 다이오드로서도 구현될 수 있다. 즉, 다이오드의 애노드 단자는 라인(VSS1)에 접속되고 캐소드 단자는 신호라인(12)에 접속된다. 제 2도에 따른 다이오드는 활성화시브레이크 다운으로 동작한다. 상응하는 클램핑소자가 신호라인(14)과 접속라인(VSS1) 사이에서 입력단(2)의 근처에도 접속된다.
보호 구조물(13, 16)에 대한 실시예는 제 4도에 도시되어 있다. 보호구조물은 확산 저항으로 구현될 수 있는 직렬저항(40)를 포함한다. 입력단의 측면에서 0 볼트 트랜지스터(41)가 보호 구조물내에 제공된다. 패드측에 는 필드 산화물 트랜지스터(42)가 제공된다. 필드 산화물 트랜지스터(42)의 주 전류 통로는 신호 라인(12)과 공급 라인(VSS2) 사이에 접속된다. 필드 산화물 트랜지스터(42)의 제어 전극은 공지된 바와 같이, 트랜지스터(41)와 같이 게이트 산화물로서 구현되는 것이 아니라 수직 방향의 두꺼운 필드 산화물로서 구현된다. 상기 필드 산화물은 반도체의 다른 분야에도 특히, 표면 절연을 위해서도 사용된다.
본 발명의 바람직한 실시예는 제 3도에 도시되어 있다. 라인(12)의 벌크 저항은 저항(50)의 형태로 상징적으로 도시되어 있다. 상이한 입력단에 있어서, 저항(50)은 신호라인의 상이한 길이로 인해 상이한 값을 갖는다. 보호 구조물(13)의 직렬저항(51)의 저항값은 종방향으로 작용하는 저항(51)과 저항(50)의 합이 모든 입력단에서 일정하도록 제조시 설정된다. 이로인해, 신호 라인의 상이한 길이에도 불구하고, 모든 입력단에서 신호 라인을 따른 신호 전파가 대략 동일하게 된다. 저항(51)으로부터 탭된 직렬저항값은 라인(12)의 길이 증가에 따라 줄어든다. 따라서, 가급적 큰 저항값은 신호 라인(12)이 가장 짧은 최악의 경우에 매칭된다. 클램핑 소자(30)에 의해 회로의 ESD 강도가 유지될 수 있다. 이 경우에는 0 볼트 트랜지스터(41)가 선택적으로 사용될 수 있다.
제 1도는 본 발명에 중요한 반도체 소자의 구성 부분를 나타낸 회로도.
제 2a도와 제 2b도는 클램핑 소자의 실시예를 나타낸 회로도.
제 3도는 ESD 보호 구조물의 변동가능한 직렬저항을 가진 본 발명의 개선예를 나타낸 회로도.
제 4도는 ESD 보호 구조물의 실시예를 나타낸 회로도.
제 5도는 반도체 소자의 레이 아웃을 나타낸 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기능소자 3,4 : 출력 드라이버
6,7 : 본드 접속부 10 : 공급핀
11 : 단자 패드 12 : 접속 라인
13 : 보호소자 16 : ESD 보호 구조물
22 : 단자 30 : 클램핑 소자
41,42 : 트랜지스터 50,51 : 저항
Claims (9)
- 반도체 소자로서,- 전기 전도성 접속 라인(12)을 통해 반도체 기능 소자(1)와 접속된 단자 패드(11)를 갖는 반도체 몸체,- 상기 단자 패드(11)와 반도체 기능 소자(1) 사이에 접속되어 정전방전으로부터 보호하기 위한 보호 소자(13),- 상기 반도체 기능 소자(1)가 연결되어 있는, 제 1 공급 전위를 위한 제 1 공급 라인(VSS1),- 상기 보호 소자(13)가 연결되어 있고, 상기 제 1 공급 라인(VSS1)과 전기 전도성으로 접속된, 제 1 공급 전위를 위한 제 2 공급 라인(VSS2), 및- 상기 접속 라인(12) 및 제 1 공급 라인(VSS1)에 연결되어 있는 클렘핑 소자(30)를 포함하며,- 상기 클램핑 소자에 의해서 상기 클램핑 소자(30)에 인가되는 전압이 클램핑 값으로 제한되도록 구성된 반도체 소자에 있어서,상기 보호 소자(13)는 단자 패드(11)와 반도체 기능 소자(1) 사이에 접속된 저항(51)을 포함하며,상기 저항(51)의 저항값은, 상기 저항값과 접속 라인(12)의 저항값(50)의 총합이 미리 정해진 값을 갖도록 설정되는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 제 1 공급 라인 및 제 2 공급 라인(VSS1, VSS2)이 적어도 하나의 본딩 접속부(6, 7)를 통해 서로 결합되는 것을 특징으로 하는 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 클램핑 소자(30)가 상기 반도체 기능 소자(1)의 단자(22)와 상기 본딩 결합부(6)의 단자 사이에 놓인, 상기 제 1 공급 라인(VSS1)의 섹션에 연결되는 것을 특징으로 하는 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 제 1 공급 라인(VSS1)에 대한 상기 클램핑 소자(30)의 제 1 연결부와 접속 라인(12)에 대한 클램핑 소자의 제 2 연결부는, 상기 라인(VSS1, 12)에 대한 반도체 기능 소자(1)의 각각의 연결부에 공간적으로 매우 근접하여 배치되는 것을 특징으로 하는 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 클램핑 소자(30)가 MOS-트랜지스터를 포함하고, 상기 트랜지스터의 주 전류 경로는 상기 접속 라인(12) 및 상기 제 1 공급 라인(VSS1)과 연결되고, 상기 트랜지스터의 게이트 단자는 상기 제 1 공급 라인(VSS1)에 연결되는 것을 특징으로 하는 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 클램핑 소자(30)는, 상기 접속 라인(12) 및 상기 제 1 공급 라인(VSS1)에 연결되고 상기 접속 라인으로부터 제 1공급 라인 쪽으로 차단 방향으로 향하고 있는 다이오드인 것을 특징으로 하는 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 다수의 보호 소자(13), 및 각각의 접속 라인(12)을 통해 상기 보호 소자(13)에 연결된 반도체 기능 소자(1)가 제공되며,상기 보호 소자의 저항(51)의 각각의 저항값과 상기 접속 라인(12)의 저항값(50)의 총합이 일정한 것을 특징으로 하는 반도체 소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 보호 소자(13)가 필드 산화물 트랜지스터(42)를 포함하고, 상기 트랜지스터의 주 전류 경로는 단자 패드(11)와 제 2 공급 라인(VSS2) 사이에 접속되며, 상기 트랜지스터의 게이트 단자는 상기 단자 패드(11)와 연결되는 것을 특징으로 하는 반도체소자.
- 제 1 항 또는 제 2 항에 있어서, 상기 반도체 기능 소자(1)는 입력 스위칭 단이며, 상기 단자 패드(11)에 연결된 출력 드라이버 단(3)이 제공되고, 상기 드라이버 단(3)은 제 2 공급 라인(VSS2)에 연결되는 것을 특징으로 하는 반도체 소자.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19507313.4 | 1995-03-02 | ||
DE19507313A DE19507313C2 (de) | 1995-03-02 | 1995-03-02 | Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960036012A KR960036012A (ko) | 1996-10-28 |
KR100394250B1 true KR100394250B1 (ko) | 2003-10-22 |
Family
ID=7755459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960004733A KR100394250B1 (ko) | 1995-03-02 | 1996-02-27 | 정전방전으로부터보호하기위한구조물을가진반도체소자 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5646434A (ko) |
EP (1) | EP0730332A1 (ko) |
JP (1) | JPH08250667A (ko) |
KR (1) | KR100394250B1 (ko) |
DE (1) | DE19507313C2 (ko) |
TW (1) | TW283800B (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE229230T1 (de) * | 1995-04-06 | 2002-12-15 | Infineon Technologies Ag | Integrierte halbleiterschaltung mit einem schutzmittel |
US6246122B1 (en) * | 1996-07-09 | 2001-06-12 | Winbond Electronics Corp. | Electrostatic discharge protective schemes for integrated circuit packages |
US6549114B2 (en) | 1998-08-20 | 2003-04-15 | Littelfuse, Inc. | Protection of electrical devices with voltage variable materials |
US6614633B1 (en) * | 1999-03-19 | 2003-09-02 | Denso Corporation | Semiconductor device including a surge protecting circuit |
US6608744B1 (en) * | 1999-11-02 | 2003-08-19 | Oki Electric Industry Co., Ltd. | SOI CMOS input protection circuit with open-drain configuration |
US6587320B1 (en) | 2000-01-04 | 2003-07-01 | Sarnoff Corporation | Apparatus for current ballasting ESD sensitive devices |
DE10102354C1 (de) | 2001-01-19 | 2002-08-08 | Infineon Technologies Ag | Halbleiter-Bauelement mit ESD-Schutz |
CN1541437A (zh) * | 2001-07-10 | 2004-10-27 | 力特保险丝有限公司 | 网络设备用静电放电装置 |
US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
JP4902944B2 (ja) * | 2002-04-08 | 2012-03-21 | リッテルフューズ,インコーポレイティド | 直接塗布するための電圧可変物質、及び電圧可変物質を使用するデバイス |
US7132922B2 (en) * | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
US7183891B2 (en) * | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
FR2856196B1 (fr) * | 2003-06-13 | 2005-09-09 | St Microelectronics Sa | Composant electronique protege contre les decharges electrostatiques |
US7522394B2 (en) * | 2003-08-21 | 2009-04-21 | Broadcom Corporation | Radio frequency integrated circuit having sectional ESD protection |
JP4806540B2 (ja) * | 2005-05-18 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7672101B2 (en) * | 2007-09-10 | 2010-03-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit and method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02281653A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 半導体装置 |
JPH06188380A (ja) * | 1992-12-17 | 1994-07-08 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0693497B2 (ja) * | 1986-07-30 | 1994-11-16 | 日本電気株式会社 | 相補型mis集積回路 |
US5180932A (en) * | 1990-03-15 | 1993-01-19 | Bengel David W | Current mode multiplexed sample and hold circuit |
US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
DE4200884A1 (de) * | 1991-01-16 | 1992-07-23 | Micron Technology Inc | Integrierte halbleiterschaltungsvorrichtung |
EP0623958B1 (de) * | 1993-05-04 | 1998-04-01 | Siemens Aktiengesellschaft | Integrierte Halbleiterschaltung mit einem Schutzmittel |
GB2283622B (en) * | 1993-11-03 | 1998-01-14 | Plessey Semiconductors Ltd | Overvoltage protection circuit |
JP2570610B2 (ja) * | 1993-12-24 | 1997-01-08 | 日本電気株式会社 | 半導体装置 |
US5561577A (en) * | 1994-02-02 | 1996-10-01 | Hewlett-Packard Company | ESD protection for IC's |
-
1995
- 1995-03-02 DE DE19507313A patent/DE19507313C2/de not_active Expired - Lifetime
-
1996
- 1996-01-15 TW TW085100411A patent/TW283800B/zh not_active IP Right Cessation
- 1996-02-22 EP EP96102691A patent/EP0730332A1/de not_active Withdrawn
- 1996-02-27 KR KR1019960004733A patent/KR100394250B1/ko not_active IP Right Cessation
- 1996-02-28 JP JP8067232A patent/JPH08250667A/ja not_active Withdrawn
- 1996-03-04 US US08/610,523 patent/US5646434A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02281653A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 半導体装置 |
JPH06188380A (ja) * | 1992-12-17 | 1994-07-08 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
DE19507313A1 (de) | 1996-09-05 |
DE19507313C2 (de) | 1996-12-19 |
EP0730332A1 (de) | 1996-09-04 |
TW283800B (ko) | 1996-08-21 |
KR960036012A (ko) | 1996-10-28 |
JPH08250667A (ja) | 1996-09-27 |
US5646434A (en) | 1997-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100394250B1 (ko) | 정전방전으로부터보호하기위한구조물을가진반도체소자 | |
US5272586A (en) | Technique for improving ESD immunity | |
US4692781A (en) | Semiconductor device with electrostatic discharge protection | |
KR100801863B1 (ko) | 정전 방전 보호 회로 | |
US5237395A (en) | Power rail ESD protection circuit | |
EP0171495B1 (en) | Mos transistor circuit with breakdown protection | |
US4996626A (en) | Resistorless electrostatic discharge protection device for high speed integrated circuits | |
US6552597B1 (en) | Integrated circuit with closely coupled high voltage output and offline transistor pair | |
KR960005986A (ko) | 반도체 집적회로장치 | |
KR0154181B1 (ko) | 패드로부터 방전선으로 서지 전압을 직접 방전하기 위한 보호 시스템을 갖춘 반도체 집적 회로 장치 | |
CN110767649A (zh) | 集成电路的静电放电防护装置 | |
KR0134285B1 (ko) | 반도체 장치를 전압 서지(voltage surge)로부터 보호하는 보호 회로 | |
KR100452741B1 (ko) | 반도체집적회로장치 | |
US6590263B2 (en) | ESD protection configuration for signal inputs and outputs in semiconductor devices with substrate isolation | |
US5515232A (en) | Static protection circuit for a semiconductor integrated circuit device | |
US5170312A (en) | Protection circuit on a lead of a power device | |
KR100530449B1 (ko) | Esd 보호 소자를 포함하는 반도체 소자 | |
KR100338338B1 (ko) | 반도체 집적 회로 | |
KR100263866B1 (ko) | 반도체장치 | |
JPH0327566A (ja) | サージ保護装置 | |
JP2002076282A (ja) | 半導体集積回路装置及びその設計方法 | |
KR19990061127A (ko) | 반도체 소자의 esd 보호회로 | |
JP3834436B2 (ja) | 半導体集積回路 | |
JP2650276B2 (ja) | 半導体集積回路装置 | |
JP3800501B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120723 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20130718 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 13 |
|
EXPY | Expiration of term |