JPH08250667A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPH08250667A
JPH08250667A JP8067232A JP6723296A JPH08250667A JP H08250667 A JPH08250667 A JP H08250667A JP 8067232 A JP8067232 A JP 8067232A JP 6723296 A JP6723296 A JP 6723296A JP H08250667 A JPH08250667 A JP H08250667A
Authority
JP
Japan
Prior art keywords
line
semiconductor device
vss1
connection
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8067232A
Other languages
English (en)
Inventor
Ioannis Chrysostomides
クリゾストミデス イオアニス
Xaver Guggenmos
グツゲンモス クサーフアー
Wolfgang Nikutta
ニクツタ ウオルフガング
Werner Reczek
レクツエク ウエルナー
Johann Rieger
リーガー ヨハン
Johannes Stecker
シユテツカー ヨハネス
Hartmud Terletzki
テルレツキ ハルトムート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7755459&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH08250667(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH08250667A publication Critical patent/JPH08250667A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの静電放電に対する耐性を高
める。 【解決手段】 電気的接続線１２を介して半導体機能素
子１に接続された接続パッド１１を有する半導体基体
と、接続パッド１１と半導体機能素子１との間に接続さ
れた静電放電から保護するための保護素子１３と、半導
体機能素子１に接続された第１の給電線ＶＳＳ１と、保
護素子１３に接続された第１の給電線ＶＳＳ１に電気的
に接続された第２の給電線と、接続線１２と第１の給電
線ＶＳＳ１に接続されたクランプ素子３０とを備え、ク
ランプ素子３０にかかる電圧をクランプ値に制限する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電気的接続線を介
して半導体機能素子に接続された接続パッドを有する半
導体基体と、接続パッドと半導体機能素子との間に接続
された静電放電から保護するための保護素子と、半導体
機能素子に接続された第１の供給電位用の第１の給電線
と、保護素子に接続され第１の給電線に電気的に接続さ
れた第２の給電線とを含む半導体デバイスに関する。
【０００２】
【従来の技術】半導体チップにおいては良く知られてい
るように、このチップ内に含まれた種々の回路素子は互
いに独立した給電線から電圧を供給される。これは、例
えばスイッチング過程で惹き起こされた供給電圧の変動
が他の回路素子へ入力しないように各回路素子を互いに
減結合する目的で使われている。このような措置は、ド
ライバー段用の電圧供給をその他の回路素子、特に入力
バッファ用の電圧供給から分離するために、例えば大規
模集積形半導体メモリに適用される。ドライバー段は良
く知られているように供給電圧から比較的高い電流を取
出し、それゆえ供給路の無視し得ない線路抵抗、寄生イ
ンダクタンス及びキャパシタンスに基づいて供給電圧は
その電流パルスの期間中短時間だけ減少する。
【０００３】この種の半導体チップはさらに静電過電圧
及びこの静電過電圧によって惹き起こされる静電放電に
対して入力端又は出力端を保護するための保護回路（Ｅ
ｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｇｅ（ＥＳ
Ｄ）保護素子）を含んでいる。この素子は、集積回路の
入力パッドと保護されるべき入力接続部又は出力接続部
との間に接続され、過電圧印加時に保護素子が導通して
過電圧パルスが供給電圧導体路へ誘導されるように作用
する。
【０００４】公知の半導体回路において入力端保護構造
要素は接続パッドに空間的に接近して設けられている。
さらに、この接続パッドは比較的高い駆動電流のために
出力ドライバーの近くに配置されている。その結果入力
端保護構造要素は出力ドライバーに給電する給電線に接
続される。一般的に保護素子と回路入力端との間の接続
線は、ＥＳＤ保護素子の供給電位側接続部と入力段の供
給電位側接続部との間の接続とは異なった線路長を有し
ている。この接続はボンディング結合要素及び接続ピン
を含むこともできる。実際の場合、入力信号線の線路長
はほぼ１ｍｍ程度の大きさであり、一方供給電位路に対
する線路長は１０ｍｍ程度の大きさである。その場合、
ＥＳＤ保護素子と入力段との間の接続の供給電位側路の
線路抵抗、インダクタンスならびに寄生容量作用はもは
や無視し得ない。このことによって、供給電位側路への
電圧パルスの誘導は電圧降下を生ぜしめる。その結果、
電圧パルスはＥＳＤ保護素子によって完全には取除かれ
ない。ＥＳＤ保護素子の後に留まっている残留電圧パル
スは入力信号線に沿って、寄生素子の影響を受ける比較
的長い給電線路に沿う場合より著しく高速に伝播する。
このことによって、入力信号接続部と供給電位接続部と
の間の入力段にかかる電圧の許容限界値が越えられ、そ
の入力段に存在する回路素子が破壊されることになる。
【０００５】
【発明が解決しようとする課題】本発明の課題は、静電
放電に対する耐性が高まるように上述した半導体デバイ
スを改善することにある。
【０００６】
【課題を解決するための手段】このような課題を解決す
るため、本発明によれば、電気的接続線を介して半導体
機能素子に接続された接続パッドを有する半導体基体
と、接続パッドと半導体機能素子との間に接続された静
電放電から保護するための保護素子と、半導体機能素子
に接続された第１の供給電位用の第１の給電線と、保護
素子に接続され第１の給電線に電気的に接続された第２
の給電線とを含む半導体デバイスにおいて、接続線及び
第１の給電線に接続されたクランプ素子を設け、このク
ランプ素子によって、クランプ素子にかかる電圧がクラ
ンプ値に制限される。
【０００７】本発明においては、ＥＳＤ保護素子の後及
び入力段の前に残留する電圧パルスはクランプ素子によ
って誘導され、その結果信号入力端と供給電位接続部と
の間の入力段に直接かかる残留電圧パルスは入力段のそ
こに配置されているデバイスの破壊限界以下になる。ク
ランプ素子は阻止方向に接続され過電圧パルスがかかっ
たとき破壊導通で作動するダイオードが有利である。ま
た、ゲート・ソース区間が入力段の信号線接続部と供給
電位接続部との間に接続されかつゲート端子とソース端
子とが互いに接続されたいわゆるゼロボルト・トランジ
スタを使用することもできる。さらに、電圧閾値を上回
ったら電圧を制限するような他のあらゆる回路素子も対
象とすることができる。
【０００８】ＥＳＤ保護素子は通常直列抵抗を含んでい
る。この直列抵抗は従来では信号線が非常に短い最悪の
場合のために設計されている。本発明と関連して、ＥＳ
Ｄ保護構造要素のこの直列抵抗の抵抗値をそれに接続さ
れた線路長に関係して定め、それにより線路抵抗の値と
保護素子の直列抵抗の値との和が異なった線路長に対し
てほぼ一定であるようにすることは有利である。このこ
とは信号線長さが長い場合ＥＳＤ保護素子の直列抵抗が
相応して減少することを意味する。これによって長い信
号線に沿った信号伝播時間が減少し、それにより全体的
にモジュールのアクセス速度が高まる。その場合全ての
信号線に沿った信号伝播はほぼ一定である。
【０００９】
【実施例】次に本発明の実施例を図面に基づいて詳細に
説明する。
【００１０】図５は半導体素子の配置状態を原理的に示
すもので、この半導体デバイスにおいては、集積回路の
入力段への給電のために第１の給電線ＶＳＳ１、ＶＣＣ
１が設けられている。供給電位ＶＳＳ１はアース側供給
電位であり、供給電位ＶＣＣ１はアースに対して正の供
給電位である。出力ドライバー３、４への給電のために
両供給電位に対してそれぞれ第２の給電線ＶＳＳ２、Ｖ
ＣＣ２が設けられている。アース側供給電位ＶＳＳ１、
ＶＳＳ２用の給電線は空間的に互いに分離され電気的に
のみ互いに接続され、その結果同一の供給電位源からの
給電が可能である。供給電位源への接続のために接続ピ
ン５が設けられ、この接続ピン５はボンディングワイヤ
６、７を介して給電線ＶＳＳ１、ＶＳＳ２に接続されて
いる。同様にして給電線ＶＣＣ１、ＶＣＣ２がそれぞれ
ボンディングワイヤ８、９を介して給電ピン１０に接続
されている。供給電位を導入するための単一給電ピンの
代わりに、給電線ＶＳＳ１、ＶＳＳ２、ＶＣＣ１、ＶＣ
Ｃ２用の独立した給電ピンを設けることもでき、その場
合その給電ピンはプリント回路の導体路又は電源の極を
介して接続される。
【００１１】入力段１に対して接続パッド１１が設けら
れ、この接続パッド１１は信号線１２を介して入力スイ
ッチング段１の入力端に接続されている。接続パッド１
１と入力段１との間には静電放電に対する保護素子１３
が接続されている。この保護素子１３は給電線ＶＳＳ２
に接続されており、接続パッド１１に入った過電圧パル
スは給電線ＶＳＳ２を介してアースへ誘導される。接続
パッド１１はさらに出力ドライバー３の出力端と接続さ
れている。同様にして入力段２は信号線１４を介して接
続パッド１５に接続されている。この接続パッド１５と
入力段２との間にはさらに接続パッドの近傍にＥＳＤ保
護構造要素１６が設けられている。接続パッド１５はさ
らに出力ドライバー４用の接続パッドとして使われる。
【００１２】入力端保護構造要素１３と入力バッファ１
の接続部２０との間の信号線１２の長さはアース側接続
部２１と入力段１のアース側接続部２２との間の線路長
さより著しく短い。即ち、後者の線路長さは給電線導体
路ＶＳＳ２の線路部分２３と、ボンディングワイヤ７、
６と、給電線導体路ＶＳＳ１の線路部分２４とから構成
されている。この電気的接続に沿って各線路抵抗ならび
に寄生インダクタンス及びキャパシタンスが作用する。
特にボンディングワイヤは誘導作用を有している。接続
パッド１１にかかる過電圧パルスは従って入力端保護構
造要素１３によって完全には取除かれない。信号線１２
に沿った信号走行時間と信号路２３、７、６、２４に沿
った信号走行時間とが異なることにより、入力段１のト
ランジスタ２５のゲート・ソース区間には、ゲート酸化
物を破壊に至らしめ得る電圧がかかる。同様なことはス
イッチング段２に対してもトランジスタ２７のゲート酸
化物に関して当てはまる。そこでは保護構造要素１６と
トランジスタ２７とのアース接続は線路長が短いので、
ブレークダウンの危険は若干減少するが、しかしながら
それにも拘わらずまだ存在する。
【００１３】図５に示された配置における入力段１に該
当する部分の電気的等価回路が図１に示されている。同
一素子には同一符号が付されている。接続パッド１１に
電圧パルスが発生した際にトランジスタ２５のゲート酸
化物に留まる残留電圧パルスを制限するために、クラン
プ素子３０が設けられている。このクランプ素子３０に
よって、接続パッド１１における静電放電に基づいてＭ
ＯＳトランジスタ２５のゲート・ソース区間を介して作
用する残留電圧はクランプ素子３０によって作られたク
ランプ電圧に制限される。許容し得ない程の高電圧がゲ
ート酸化物にかからないことが保証される。クランプ素
子３０はこのためにスイッチング閾値を有している。ク
ランプ素子３０にかかる電圧がこのスイッチング閾値を
上回ると、クランプ素子３０は導通し、それにより電圧
パルスはアース線ＶＳＳ１へ分流させられる。従って電
圧はクランプ電圧に制限される。
【００１４】クランプ素子３０は入力バッファ１の入力
接続部２０の間近で信号線１２に接続されている。さら
に、クランプ素子３０のアース側接続部は入力バッファ
１のアース側接続部２２の間近で給電線ＶＳＳ１に接続
されている。クランプ素子３０及びその接続部の配置
は、一般的に、信号線１２がボンディングワイヤ６の接
続部と入力バッファ１のアース側接続部２２との間に在
る給電線路ＶＳＳ１の線路部分２４に接続されるように
行われる。
【００１５】クランプ素子３０のための実際の回路技術
的構成は図２ａ及び図２ｂに示されている。図２ａによ
れば、スイッチング素子３０は、特にいわゆるゼロボル
ト・トランジスタであり、そのドレイン・ソース区間が
信号線１２と給電線ＶＳＳ１との間に接続され、ゲート
端子が同様に給電線ＶＳＳ１に接続されている。図２ｂ
に示されているように、スイッチング素子３０は信号線
１２、給電線ＶＳＳ１間に阻止方向に接続されているダ
イオードとして構成することもできる。このことは、ダ
イオードのアノード端子がアース線ＶＳＳ１に接続され
かつカソード端子が信号線１２に接続されることを意味
する。作動時には図２ｂのダイオードはブレークダウン
で作動される。同様なスイッチング素子は入力バッファ
２の近くで信号線１４と給電線ＶＳＳ１との間にも接続
される。
【００１６】保護構造要素１３、１６の実現例は図４に
示されている。この保護構造要素は拡散抵抗として構成
し得る直列抵抗４０を含んでいる。入力バッファ側では
保護構造要素内にゼロボルト・トランジスタ４１が設け
られている。パッド側にはフィールド酸化物形トランジ
スタ４２が設けられている。このフィールド酸化物形ト
ランジスタ４２の主電流路は信号線１２と給電線ＶＳＳ
２との間に接続されている。フィールド酸化物形トラン
ジスタ４２の制御端子は信号線１２に接続されている。
フィールド酸化物形トランジスタ４２の制御電極は、ト
ランジスタ４１で構成されているようなゲート酸化物と
してではなく、垂直方向に厚く構成されたフィールド酸
化物として良く知られている。このフィールド酸化物は
半導体基体の別の領域ではとりわけ表面絶縁のためにも
使用される。
【００１７】本発明の有利な実施形態は図３に示されて
いる。信号線１２の線路抵抗は抵抗５０の形で示されて
いる。種々の入力バッファに対して抵抗５０は信号線１
２の長さが異なることにより異なった値を有する。保護
構造要素１３の直列抵抗５１の抵抗値は製造時に、縦方
向の有効抵抗５１と抵抗５０との和が全ての入力バッフ
ァにおいてほぼ一定となるように調整される。これによ
って、全ての入力バッファにおいて信号線１２の長さが
異なるにも拘わらず信号線１２に沿った信号伝播はほぼ
同じになることが達成される。抵抗５１によって調整さ
れる直列抵抗値は信号線１２の長さの増大に応じて減少
される。最大抵抗値は最短信号線１２が該当する最悪の
場合に合わせられる。クランプ素子３０によって、回路
の耐ＥＳＤ性が保持され続けることが保証される。ゼロ
ボルト・トランジスタ４１はこの適用例に対しては選択
的に使用することができる。
【図面の簡単な説明】
【図１】半導体デバイスの本発明にとって重要な部分の
電気的等価回路を示す回路図である。
【図２】クランプ素子の実現例を示す回路図で、ａは第
１の実現例を示す回路図、ｂは第２の実現例を示す回路
図である。
【図３】ＥＳＤ保護構造要素の可変直列抵抗を備えた本
発明の実施形態を示す回路図である。
【図４】ＥＳＤ保護構造要素の一実施例を示す回路図で
ある。
【図５】半導体デバイスの配置を示す原理的平面図であ
る。
【符号の説明】
ＶＳＳ１、ＶＣＣ１ 第１の給電線 ＶＳＳ２、ＶＣＣ２ 第２の給電線 １ 入力段 ３、４ 出力ドライバー ５ 接続ピン ６、７、８、９ ボンディングワイヤ １１ 接続パッド １２ 信号線 １３ 保護素子 １４ 信号線 １５ 接続パッド １６ 保護構造要素 ２０ 入力接続部 ２１、２２ アース側接続部 ２３ 線路部分 ２４ 線路部分 ２５ トランジスタ ２７ トランジスタ ３０ クランプ素子 ４０ 直列抵抗 ４１ ゼロボルト・トランジスタ ４２ フィールド酸化物形トランジスタ ５０、５１ 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クサーフアー グツゲンモス ドイツ連邦共和国 85221 ダーヒアウ ヨハン‐セバスチアン‐バツハ‐ヴエーク 11 (72)発明者 ウオルフガング ニクツタ ドイツ連邦共和国 81541 ミユンヘン ウエリンハーシユトラーセ 101 (72)発明者 ウエルナー レクツエク ドイツ連邦共和国 85521 オツトーブル ン プツブルンナーシユトラーセ 78 (72)発明者 ヨハン リーガー ドイツ連邦共和国 93199 ツエル アン テルススドルフアーシユトラーセ ３ (72)発明者 ヨハネス シユテツカー ドイツ連邦共和国 80992 ミユンヘン トライチユケシユトラーセ ７ (72)発明者 ハルトムート テルレツキ ドイツ連邦共和国 81827 ミユンヘン シユペルバーシユトラーセ ４

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電気的接続線（１２）を介して半導体機
    能素子（１）に接続された接続パッド（１１）を有する
    半導体基体と、接続パッド（１１）と半導体機能素子
    （１）との間に接続された静電放電から保護するための
    保護素子（１３）と、半導体機能素子（１）に接続され
    た第１の供給電位用の第１の給電線（ＶＳＳ１）と、保
    護素子（１３）に接続され第１の給電線（ＶＳＳ１）に
    電気的に接続された第２の給電線（ＶＳＳ２）とを含む
    半導体デバイスにおいて、接続線（１２）及び第１の給
    電線（ＶＳＳ１）に接続されたクランプ素子（３０）を
    設け、このクランプ素子（３０）によって、クランプ素
    子にかかる電圧がクランプ値に制限されることを特徴と
    する半導体デバイス。
  2. 【請求項２】 第１の給電線（ＶＳＳ１）及び第２の給
    電線（ＶＳＳ２）は少なくとも１つのボンディング結合
    要素（６、７）を介して互いに接続されることを特徴と
    する請求項１記載の半導体デバイス。
  3. 【請求項３】 クランプ素子（３０）は、第１の給電線
    （ＶＳＳ１）の、半導体機能素子（１）の接続部（２
    ２）とボンディング結合要素（６）の接続部との間に位
    置する線路部分に接続されることを特徴とする請求項１
    又は２記載の半導体デバイス。
  4. 【請求項４】 クランプ素子（３０）の第１の給電線
    （ＶＳＳ１）に対する第１の接続部と、クランプ素子
    （３０）の接続線（１２）に対する第２の接続部とは、
    これらの線（ＶＳＳ１、１２）に対する半導体機能素子
    の各接続部に空間的に間近に接近して位置することを特
    徴とする請求項１乃至３のいずれか１つに記載の半導体
    デバイス。
  5. 【請求項５】 クランプ素子（３０）はＭＯＳトランジ
    スタを含み、このＭＯＳトランジスタの、主電流路が接
    続線（１２）及び第１の給電線（ＶＳＳ１）に接続され
    かつゲート端子が第１の給電線（ＶＳＳ１）に接続され
    ることを特徴とする請求項１乃至４のいずれか１つに記
    載の半導体デバイス。
  6. 【請求項６】 クランプ素子（３０）はダイオードであ
    り、このダイオードは接続線（１２）及び第１の給電線
    （ＶＳＳ１）に接続されかつその接続線から第１の給電
    線へ向けて阻止方向に配置されていることを特徴とする
    請求項１乃至４のいずれか１つに記載の半導体デバイ
    ス。
  7. 【請求項７】 保護素子（１３）は接続パッド（１１）
    と半導体機能素子（１）との間に接続された抵抗（５
    １）を含み、この抵抗（５１）の抵抗値は、この抵抗値
    と接続線（１２）の抵抗値（５０）との和が予め与えら
    れた値を有するように調整されることを特徴とする請求
    項１乃至６のいずれか１つに記載の半導体デバイス。
  8. 【請求項８】 多数の保護素子（１３）と各接続線（１
    ２）を介してこの保護素子（１３）に接続された半導体
    機能素子（１）とが設けられ、保護素子（１３）の各抵
    抗（５１）の抵抗値と接続線（１２）の抵抗値（５０）
    との和はこの多数のものに対してほぼ一定であることを
    特徴とする請求項７記載の半導体デバイス。
  9. 【請求項９】 保護素子（１３）はフィールド酸化物形
    トランジスタ（４２）を含み、このトランジスタの主電
    流路が接続パッド（１１）と第２の給電線（ＶＳＳ２）
    との間に接続され、ゲート端子が接続パッド（１１）に
    接続されることを特徴とする請求項７又は８記載の半導
    体デバイス。
  10. 【請求項１０】 半導体機能素子（１）は入力スイッチ
    ング段であり、接続パッド（１１）に接続された出力ド
    ライバー段（３）が設けられ、この出力ドライバー段
    （３）は第２の給電線（ＶＳＳ２）に接続されているこ
    とを特徴とする請求項１乃至９のいずれか１つに記載の
    半導体デバイス。
JP8067232A 1995-03-02 1996-02-28 半導体デバイス Withdrawn JPH08250667A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19507313.4 1995-03-02
DE19507313A DE19507313C2 (de) 1995-03-02 1995-03-02 Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung

Publications (1)

Publication Number Publication Date
JPH08250667A true JPH08250667A (ja) 1996-09-27

Family

ID=7755459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8067232A Withdrawn JPH08250667A (ja) 1995-03-02 1996-02-28 半導体デバイス

Country Status (6)

Country Link
US (1) US5646434A (ja)
EP (1) EP0730332A1 (ja)
JP (1) JPH08250667A (ja)
KR (1) KR100394250B1 (ja)
DE (1) DE19507313C2 (ja)
TW (1) TW283800B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE229230T1 (de) * 1995-04-06 2002-12-15 Infineon Technologies Ag Integrierte halbleiterschaltung mit einem schutzmittel
US6246122B1 (en) * 1996-07-09 2001-06-12 Winbond Electronics Corp. Electrostatic discharge protective schemes for integrated circuit packages
US6549114B2 (en) 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
US6614633B1 (en) * 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6608744B1 (en) * 1999-11-02 2003-08-19 Oki Electric Industry Co., Ltd. SOI CMOS input protection circuit with open-drain configuration
US6587320B1 (en) 2000-01-04 2003-07-01 Sarnoff Corporation Apparatus for current ballasting ESD sensitive devices
DE10102354C1 (de) 2001-01-19 2002-08-08 Infineon Technologies Ag Halbleiter-Bauelement mit ESD-Schutz
CN1541437A (zh) * 2001-07-10 2004-10-27 力特保险丝有限公司 网络设备用静电放电装置
US7034652B2 (en) * 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
JP4902944B2 (ja) * 2002-04-08 2012-03-21 リッテルフューズ，インコーポレイティド 直接塗布するための電圧可変物質、及び電圧可変物質を使用するデバイス
US7132922B2 (en) * 2002-04-08 2006-11-07 Littelfuse, Inc. Direct application voltage variable material, components thereof and devices employing same
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
FR2856196B1 (fr) * 2003-06-13 2005-09-09 St Microelectronics Sa Composant electronique protege contre les decharges electrostatiques
US7522394B2 (en) * 2003-08-21 2009-04-21 Broadcom Corporation Radio frequency integrated circuit having sectional ESD protection
JP4806540B2 (ja) * 2005-05-18 2011-11-02 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7672101B2 (en) * 2007-09-10 2010-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693497B2 (ja) * 1986-07-30 1994-11-16 日本電気株式会社 相補型ｍｉｓ集積回路
JP2751372B2 (ja) * 1989-04-21 1998-05-18 日本電気株式会社 半導体装置
US5180932A (en) * 1990-03-15 1993-01-19 Bengel David W Current mode multiplexed sample and hold circuit
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
DE4200884A1 (de) * 1991-01-16 1992-07-23 Micron Technology Inc Integrierte halbleiterschaltungsvorrichtung
JPH06188380A (ja) * 1992-12-17 1994-07-08 Hitachi Ltd 半導体集積回路装置
EP0623958B1 (de) * 1993-05-04 1998-04-01 Siemens Aktiengesellschaft Integrierte Halbleiterschaltung mit einem Schutzmittel
GB2283622B (en) * 1993-11-03 1998-01-14 Plessey Semiconductors Ltd Overvoltage protection circuit
JP2570610B2 (ja) * 1993-12-24 1997-01-08 日本電気株式会社 半導体装置
US5561577A (en) * 1994-02-02 1996-10-01 Hewlett-Packard Company ESD protection for IC's

Also Published As

Publication number Publication date
DE19507313A1 (de) 1996-09-05
DE19507313C2 (de) 1996-12-19
EP0730332A1 (de) 1996-09-04
TW283800B (ja) 1996-08-21
KR960036012A (ko) 1996-10-28
KR100394250B1 (ko) 2003-10-22
US5646434A (en) 1997-07-08

Similar Documents

Publication Publication Date Title
EP1277236B1 (en) Electrostatic discharge (esd) protection circuit
JPH08250667A (ja) 半導体デバイス
US5289334A (en) CMOS on-chip ESD protection circuit and semiconductor structure
US5272586A (en) Technique for improving ESD immunity
US4605980A (en) Integrated circuit high voltage protection
KR100200057B1 (ko) 집적 회로용 정전방전 보호회로
US4876584A (en) Electrostatic discharge protection circuit
KR940001389A (ko) 집적 회로
JPH07321628A (ja) ヒステリシストリガ回路を用いる静電放電保護
JPH08293583A (ja) 集積回路の入出力静電放電保護回路
US5229635A (en) ESD protection circuit and method for power-down application
KR940001383A (ko) 출력 버퍼의 정전 방전 보호회로를 구비한 집적회로
US5818086A (en) Reinforced ESD protection for NC-pin adjacent input pin
US6590263B2 (en) ESD protection configuration for signal inputs and outputs in semiconductor devices with substrate isolation
US5515232A (en) Static protection circuit for a semiconductor integrated circuit device
US20040051163A1 (en) Strobe light control circuit and IGBT device
US5910873A (en) Field oxide transistor based feedback circuit for electrical overstress protection
EP0687068A2 (en) Output driver for use in semiconductor integrated circuit
JP3464340B2 (ja) 半導体集積回路装置
EP0540926B1 (en) Protection circuit on a lead of a power device
US5644459A (en) Bipolarity electrostatic discharge protection device and method for making same
KR20120020230A (ko) 반도체 장치의 정전기 방전 보호회로
US5499152A (en) Protection circuit
US6785109B1 (en) Technique for protecting integrated circuit devices against electrostatic discharge damage
JP3063711B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506