KR100393648B1 - 탄탈 산화막의 제조 방법 - Google Patents

탄탈 산화막의 제조 방법 Download PDF

Info

Publication number
KR100393648B1
KR100393648B1 KR10-1999-0049927A KR19990049927A KR100393648B1 KR 100393648 B1 KR100393648 B1 KR 100393648B1 KR 19990049927 A KR19990049927 A KR 19990049927A KR 100393648 B1 KR100393648 B1 KR 100393648B1
Authority
KR
South Korea
Prior art keywords
oxide film
tantalum oxide
heat treatment
temperature
film
Prior art date
Application number
KR10-1999-0049927A
Other languages
English (en)
Other versions
KR20000035415A (ko
Inventor
고야나기겐이찌
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20000035415A publication Critical patent/KR20000035415A/ko
Application granted granted Critical
Publication of KR100393648B1 publication Critical patent/KR100393648B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 고밀도 DRAM 에 사용하기에 적합한 고유전율 및 작은 누설 전류를 가지는 탄탈 산화막의 제조 방법을 개시한다.
본 발명에서, 수분 및 유기 물질로서 불순물을 포함하는 비정질 상태에서 탄탈 산화막을 형성한 후 및 그 막을 결정화하기 전에, 비정질 상태에서 탄탈 산화막에 비정질 상태에서 탄탈 산화막의 형성 온도보다 높고 비정질 상태에서 탄탈 산화막의 결정화 온도보다 낮은 온도에서 제 1 열처리가 실시된다. 제 1 열처리의 결과로서, 막에 존재하는 수분 및 유기 물질로서의 불순물이 막으로부터 확실하게 제거된다. 따라서, 고온에서 결정화를 위한 후속의 열처리에서, 막에서의 불순물이 제거되고 있는 한편, 막의 결정화가 진행하는 현상은 발생하지 않는다. 부언하면, 얻어진 결정화된 탄탈 산화막은 스트레스 및 결함이 없다.
또한, 제 1 열처리 후에, 탄탈 산화막에 활성 산소 분위기에서의 저온 제 2 열처리를 실시하고, 그 막에 결정화를 위한 열처리가 실시되는 것이 또한 바람직하다. 이 방법이 채용된 때, 결정화를 위한 열처리가, 제 1 열처리에 의하여 불순물이 제거되는 부분에 대한 제 2 열처리에 의하여, 산소를 공급하여 실시된다. 따라서, 결정화를 위한 열처리에서, 산소가 불순물이 제거되는 막의 부분에 공급된다. 그 결과로써, 결정화를 위한 열처리에서, 불순물이 제거되고 있는 한편, 결정화가 진행하는 현상은 발생하지 않는다. 부언하면, 형성된 결정화 탄탈 산화막은 스트레스 및 결함이 없게 된다.

Description

탄탈 산화막의 제조 방법{METHOD OF MANUFACTURING A TANTALUM OXIDE FILM}
본 발명은 탄탈 산화막의 제조 방법에 관한 것이며, 보다 구체적으로는, 탄탈 산화막을 채용하는 반도체 장치에 관한 것이다.
지금까지, 고유전체 재료는 캐패시터 절연막으로서 요구되어 왔다.
특히, 탄탈 산화막은 그러한 막으로서 유망한 대상으로 고려되어 왔으며, 광범위하게 연구되어 왔다. 탄탈 산화막의 형성 방법으로서, 일반적으로 유기 탄탈을 사용하는 화학 증착 (CVD) 방법을 채용한다. CVD 방법에 의하여 형성되는 탄탈 산화막은 그 형성 직후에 비정질 상태에 있으며, 막 중에 수분과 유기물 등의 불순물을 포함한다.
비정질 상태의 탄탈 산화막에 800 ℃ 의 비활성 분위기 중에서 열처리하는 것은 일본 특개소 58-134464 호에 개시되어 있다. 하지만, 상기 발명에서의 제조 방법에 따르면, 막에 존재하는 대량의 불순물은 800 ℃ 에서의 열처리를 통하여 제거되는 한편, 비정질 상태의 탄탈 산화막은 결정화된다. 따라서, 이 제조 방법에서, 결정화된 탄탈 산화막에 큰 변형이 발생하여, 막에 많은 결함이 생기는 문제가 생긴다.
또한, 일본 특개평 10-223856 호에는 활성 산소 분위기에서 탄탈 산화막의 결정화 처리가 개시된다. 상기 발명에 개시된 기술에 따르면, 우선 일부분에서 결정화된 탄탈 산화물을 함유하는 비정질 탄탈 산화막이 형성되어, 활성 산소 분위기에서 저온 열처리가 실시됨으로써, 일부분에 결정화된 탄탈 산화를 포함하는 비정질 탄탈 산화막은 결정화된 탄탈 산화막으로 변환된다. 하지만, 상기 방법에 따르면, 전술한 발명과 유사하게, 결정화된 탄탈 산화막에 많은 결함이 발생되고, 그 결함이 누설 전류의 원인이 되는 문제를 발생시킬 수도 있다.
또한, 일본 특개평 2-283022 호에는 CVD 방법에 의하여 탄탈 산화막이 형성된 후 300 ℃ 의 오존 대기에서 열처리가 실시되어, 그 결과물에 800 ℃ 의 산화 분위기에서 결정화를 위한 열처리가 실시 되는 방법이 개시된다.
유사하게, 일본 특개평 5-102422 호에는 탄탈 산화막의 형성 후에 탄탈 산화막이 산소 또는 오존 분위기에서 열처리에 의하여 완전하게 산화되어, 결정화를 위하여 탄탈 산화막에 800 ℃ 의 산소 분위기에서 추가적으로 열처리되는 방법이 개시되어 있다.
마지막 두 발명에 있에서, 비정질 탄탈 산화막에 고온에서 결정화를 위한 열처리 이전에 열처리가 실시된다. 하지만, 약 300 ℃ 의 저온에서의 산화 처리는 그 막에 포함되는 수분 및 유기물 등의 불순물을 남기게 된다. 결과적으로, 고온에서의 결정화를 위한 비정질 탄탈 산화막의 후속 열처리에서, 다량의 불순물이 제거되는 동안, 그 막은 결정화되어, 결정화된 탄탈 산화막이 그 속에 많은 결함을 포함하는 문제가 발생한다.
추가적으로, 일본 특개평 10-229080 호는 비정질 탄탈 산화막의 제조에 관한 것이다. 이 발명에서는, 탄탈 산화막의 형성 후에, 그 막에 300 내지 500 ℃ 의 범위의 온도의 오존 분위기에서 열처리가 실시된다. 이 기술에 따르면, 비정질 탄탈 산화막은 아직 결정화되지 않고, 상기에 기재된 제조 방법으로 형성되며, 캐패시터용 절연막으로 사용된다.
또한, 일본 특개평 8-69998 호는 비정질 탄탈 산화막의 제조에 관한 것이다. 이 발명에서 400 ℃ 의 저온 오존 또는 산소 플라즈마에서 열처리가 실시되는 방법이 개시된다. 이 기술에 따르면, 비정질 탄탈 산화막은 아직 결정화되지 않고, 상기에 기재된 제조 방법으로 형성되며, 캐패시터용 절연막으로 사용된다.
또한, 일본 특개평 6-163519 호는 비정질 탄탈 산화막의 제조에 관한 것이다. 이 발명에서 450 내지 600 ℃ 의 범위의 온도의 산화 분위기에서 탄탈 산화막을 열처리함으로써 비정질 탄탈 산화막을 제조하는 방법을 개시한다.
본 발명의 목적은 전술한 종래 기술의 결점을 개량함으로써 고밀도화된 DRAM에 사용하는 것으로 적합한 고유전율을 가지며 막에서 결함이 거의 없으며 우수한 파괴 강도를 가지고 또한 누설 전류가 작은 탄탈 산화막을 제조하는 방법을 제공함과 동시에, 상기 형성된 탄탈 산화막을 사용한 반도체 장치를 제공하는 것이다.
상기 종래 기술에서, 비정질 탄탈 산화막은 막 결정화를 위하여 고온의 열처리 이전에 저온의 산화 처리가 실시된다. 하지만, 비정질 탄탈 산화막이 저온의 열처리되는 경우에도, 막에 존재하는 수분 및 유기물질 등의 불순물을 제거할 수 없어서, 막에 그대로 잔존한다. 따라서, 불순물을 포함하는 비정질 탄탈 막은 후속적으로 고온에서 결정화를 위한 열처리가 실시되는 경우, 막에서 다량의 불순물이 제거되는 한편 결정화가 진행한다. 그 결과로서, 결정화된 탄탈 산화막이 다수의 결함을 포함하는 문제가 발생한다.
탄탈 산화막을 제조하는 본 방법은 비정질 상태의 탄탈 산화막의 형성 후에, 막 형성을 위한 온도보다 높고 및 비정질 상태의 비정질 탄탈 산화막의 결정을 위한 온도보다 낮은 온도에서 열처리되는 것을 특징으로 한다. 이에 후속하여, 비정질 상태의 탄탈 산화막이 결정화된다.
본 발명에서, 수분 및 유기 물질 등의 불순물을 포함하는 비정질 상태에서의 탄탈 산화막은 결정화 이전에 비정질 상태에서 탄탈 산화막의 막 형성 온도보다 높고, 비정질 상태에서 탄탈 산화막의 결정 온도보다 낮은 온도에서 열처리가 실시된다. 이 열처리의 결과로서, 막에 존재하는 수분 및 유기물질 등의 불순물은 그 막으로부터 완전하게 제거된다. 따라서, 결정화를 위한 후속 고온에서, 불순물이 그 막으로부터 제거되면서 결정화되는 것은 발생하지 않는다. 부언하면, 형성된 결정화 탄탈 산화막은 막에서 변형 및 결함을 가지지 않는다.
또한, 비정질 상태에서 탄탈 산화막의 막 형성을 위한 온도보다 높고 비정질 상태의 탄탈 산화막의 결정화를 위한 온도보다 낮은 온도에서 비정질 탄탈 산화막에 제 1 열처리를 실시하고, 그 막에 최종적으로 결정화를 위한 열처리를 실시하기 전에 저온의 활성 산소 분위기에서 제 2 열처리를 실시하는 것이 바람직하다. 이 방법에서, 제 1 열처리에 의하여 막에서 불순물이 제거된 부분에 제 2 열처리에서 산소를 공급한 후에, 결정화를 위한 열처리가 실시된다. 따라서, 결정화를 위한 열처리에서, 산소는 불순물이 제거된 막의 부분에 공급된다. 그 결과로서, 결정화를 위한 열처리에서, 결정화가 진행되는 동안, 그 막으로부터 불순물이 제거되는 방법으로 진행하지 않는다. 부언하면, 형성된 결정화 탄탈 산화막은 그 막에서 변형 및 결함을 가지지 않는다.
도 1a 내지 1g 는 본 발명에 따른 탄탈 산화막의 제조 방법을 포함하는 반도체 장치의 제조 공정의 구체적인 실시예의 주요 부분의 단면도.
도 2 는 본 발명에 따른 탄탈 산화막을 포함하는 반도체 장치의 구체적인 실시예의 주요 부분의 단면도.
도 3 은 본 발명에 따른 탄탈 산화막 및 종래 방법에 의하여 제조되는 탄탈 산화막에 대한 특성값의 차이를 도시하는 그래프.
도 4 는 본 발명에 따른 탄탈 산화막 및 종래 방법에 의하여 제조되는 탄탈 산화막에 대한 또 다른 특성값의 차이를 도시하는 그래프.
도 5 는 본 발명에 따른 탄탈 산화막을 사용함으로써 제조되는 반도체 장치에서의 누설 전류 및 종래 방법에 의하여 제조되는 탄탈 산화막을 사용함으로써 제조되는 반도체 장치에서의 누설 전류 사이의 비교를 도시하는 그래프.
도 6 은 본 발명에 따른 탄탈 산화막을 사용하는 반도체 장치에 대한 특성값의 예를 도시하는 그래프.
도 7 은 본 발명에 따른 탄탈 산화막을 사용하는 반도체 장치에 대한 또 다른 특성값의 예를 도시하는 그래프.
도 8 은 종래 방법에 의하여 제조되는 탄탈 산화막을 포함하는 반도체 장치의 구체적인 실시예의 주요 부분의 단면도.
도 9 는 종래 방법에 의하여 제조되는 탄탈 산화막을 포함하는 반도체 장치의 또 다른 구체적인 실시예의 주요 부분의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
100 반도체 장치 101 기판
102 절연 산화막 103 하부 전극 패턴
104 실리콘 질화막 105 탄탈 산화막
106 질소 분위기에서 열처리한 탄탈 산화막
107 오존 분위기에서 열처리한 탄탈 산화막
108 결정화한 탄탈 산화막 109 질화 티타늄 막
110 인을 첨가한 폴리실리콘 120 상부 전극
본 발명의 상기 및 다른 목적, 장점 및 특징은 첨부 도면과 연결한 다음의 설명으로부터 보다 명확해진다.
본 발명은 기본적으로 다음에 기재된 기술적인 구성을 채용한다.
즉, 본 발명에 따른 탄탈 산화막의 제조 방법은 비정질 상태의 탄탈 산화막을 형성하는 단계, 비정질 상태의 탄탈 산화막의 형성을 위한 온도보다 높고 비정질 상태의 탄탈 산화막의 결정화를 위한 온도보다 낮은 온도에서 비정질 상태의 탄탈 산화막을 열처리하는 단계, 및 비정질 상태에서 탄탈 산화막을 결정화하는 단계를 포함하는 것을 특징으로 한다.
또한, 비정질 상태의 탄탈 산화막에 비정질의 탄탈 산화막의 형성을 위한 온도보다 높고 비정질 상태의 탄탈 산화막의 결정화를 위한 온도보다 낮은 온도에서 막을 열처리하는 단계 후에 500 ℃ 이하의 온도에서 열처리하는 단계를 실시하고, 그 후에 그 막에 결정화를 위한 열처리를 실시하는 것이 바람직하다.
또한, 비정질 상태의 탄탈 산화막에 비정질 상태의 탄탈 산화막의 형성을 위한 온도보다 높고 비정질 상태에서 탄탈 산화막의 결정화를 위한 온도보다 낮은 온도에서 막을 열처리하는 단계 후에 활성 산소 분위기에서 열처리하는 단계를 실시하고, 그 후에 그 막에 결정화를 위한 열처리를 실시하는 것이 바람직하다.
보다 상세하게, 본 발명은 물질로서 유기 탄탈을 사용하는 CVD 방법에 의하여 탄탈 산화막을 형성한 후와 막의 결정화 이전에, 그 막에 2단계에서 열처리가 실시되는 것을 특징으로 한다.
즉, 비정질에서의 탄탈 산화막에 제 1 온도에서 우선 열처리가 실시되어, 연속적으로 제 1 온도보다 낮은 온도의 오존 분위기에서 열처리가 실시된다.
보다 구체적으로는, 제 1 열처리는 탄탈 산화막에 포함된 수분 및 유기물질 등의 불순물을 제거하기 위한 것이다. 오존 분위기에서의 후속 열처리, 즉 제 2 열처리는 불순물이 제거되는 막의 부분에 산소를 보충할 것을 목적으로 한다.
제 1 열처리는 탄탈 산화막의 형성의 온도, 즉 400 ℃ 보다 높은 온도에서 수행된다. 막으로부터 불순물을 제거하는 효과는 높은 온도에서 더욱 현저하기 때문에, 500 ℃ 보다 높은 온도에서 수행하는 것이 바람직하다. 하지만, 이 열처리의 온도는 탄탈 산화막의 결정화 온도 (650 ℃ 이상)를 초과해서는 안된다.
여기서, 제 1 열처리에 대한 분위기는 산소를 포함할 것이 필수적으로 필요한 것은 아니지만, 열처리가 감압 상태 하에서 실시되는 경우에 보다 효과적이다. 감압 상태 하에서의 열처리는 정상압 상태 하에서 보다 막으로부터 불순물을 제거하는데 보다 효과적이다. 보다 구체적으로는, 10 Torr 이하의 압력이 바람직하다. 제 1 열처리는 막에서 불순물이 완전하게 제거되는 기간 동안에 지속될 필요가 있고, 특히 2분 이상 지속되는 것이 바람직하다.
다른 한편, 제 2 열처리는 400 ℃ 이하의 온도에서 실시되는 것이 바람직하다. 제 2 열처리는 오존 분위기에서 실시되고, 오존의 수명은 400 ℃ 이상의 온도에서 급격하게 감소된다. 따라서, 제 2 열처리가 400 ℃ 이상의 온도에서 수행되면, 탄탈 산화막을 산화하는 효과는 감소된다.
또한, 본 발명에서, 탄탈 산화막은 고온에서의 제 1 열처리와 오존 분위기에서의 후속 열처리 사이에서 가능한 한 공기에 노출되지 않도록 주의하여야 한다. 보다 구체적으로는, 막을 공기 중에 노출시키지 않는 상태에서 열처리 장치를 밀봉된 상태로 유지하는 동안 각 열처리를 실시하는 것이 바람직하다.
부언하면, 제 1 열처리 후의 막의 조건은 막에서의 불순물이 제거되지만 불순물이 제거되는 부분은 산소 등에 의하여 보충되지 않은 상태이다. 따라서, 제 1 열처리 후에 탄탈 산화막이 공기에 노출되면, 불순물이 제거된 막의 부분은 외부 대기에서 수분을 흡수한다. 그 결과로서, 고온에서의 열처리의 효과는 자멸적으로 사라진다.
이러한 이유로, 탄탈 산화막이 형성된 후에, 어닐링 처리는 2단계에서 실시되고, 결정화를 위한 열처리가 그 이후 수행된다. 보다 구체적으로는, 제 1 열처리는 고온에서 수행되고 다음 열처리는 활성 산소를 포함하는 분위기의 저온에서 수행된다. 이러한 방법으로, 탄탈 산화막은 더 적은 결함을 포함하게 되고, 그 결과로서 누설 전류가 감소된다.
본 발명에서, 탄탈 산화막이 주구성 요소로서 펜타에톡시 탄탈 (Ta(C2H5OH)5) 로 구성되는 것이 바람직하다.
본 발명에서, 제 1 열처리의 온도는 탄탈 산화막의 결정화 온도를 초과하지 않고, 탄탈 산화막의 형성 온도보다 높은 것이 바람직하다. 또한, 제 1 열처리의 온도는 400 내지 650 ℃ 의 범위에 놓여지는 것이 바람직하다.
또한, 본 발명에서, 제 1 열처리는 질소 분위기에서 실시될 수도 있다. 또한, 제 1 열처리는 감압 하에서 실시되는 것이 바람직하다.
본 발명에서의 제 2 열처리의 온도는 400 ℃ 미만이고, 제 2 열처리는 활성 산소 분위기에서 실시되는 것이 바람직하다. 또한, 제 2 열처리는 오존 분위기에서 실시되는 것이 바람직하다.
이 밖에도, 본 발명의 제 1 열처리 및 제 2 열처리 사이에서 탄탈 산화막의 반송은 공기에 탄탈 산화막을 노출시키는 공정을 포함하지 않는 것이 바람직하다.
다음에서, 도면을 참조하여, 본 발명에 따른 탄탈 산화막을 제조하는 방법 및 그 탄탈 산화막을 사용하는 반도체 장치의 구체적인 실시예가 상세하게 기재된다.
즉, 도 1a 내지 1g 는 본 발명에 따른 탄탈 산화막의 구체적인 실시예를 제조하는 방법의 주요 단계를 도시하는 단면도이다. 이 도면들은 탄탈 산화막의 형성에 이어서 우선, 그 막에 제 1 온도에서 열처리가 실시되고, 탄탈 산화막에 활성 산소를 포함하는 분위기에서 제 1 온도보다 낮은 제 2 온도에서 열처리가 실시되는 탄탈 산화막의 제조 방법을 설명한다.
부언하면, 도 1a 내지 1g 는 본 발명에 따른 탄탈 산화막의 제조 방법에서 각각의 주요 공정의 구조 단면도를 도시한다.
우선, 도 1a 에 도시된 바와 같이, 예를 들어, 실리콘 산화막 (102)과 같은 절연 산화막이 실리콘 기판 (101)상에 형성되고, 이후 적절한 개구부가 그 절연막에 형성된다. 이후, 인이 첨가된 폴리실리콘막은 개구부 및 실리콘 절연막 (102)상에 형성되고, 캐패시터용 하부 전극 패턴 (103)은 폴리실리콘막을 패터닝함으로써 형성된다.
다음으로, 도 1b 에 도시된 바와 같이, 실리콘 질화막 (104)은 RTN (Rapid Thermal Nitriding) 방법에 의하여 전극 (103)의 표면을 질화함으로써 형성된다. 이 경우에, RTN 처리의 조건은 실리콘 질화막에 대하여 2 ㎚ 의 두께를 얻을 수 있도록 설정된다.
다음으로, 도 1c 에 도시된 바와 같이, 두께 10 ㎚ 의 탄탈 산화막 (105)은저압 CVD 방법에 의하여 기판 및 전극 표면 (103) 상에 형성된다. 탄탈 산화막 (105)의 형성을 위하여, 원료로서 펜타에톡시 탄탈 (Ta(C2H5OH)5) 및 산소가 사용된다. 원료의 유량은 각각 펜타에톡시 탄탈에 대하여 0.1㎖/min 이고, 산소에 대하여 2 SLM (Standard Liter/Min) 으로 설정된다. 그 밖에, 그 막의 형성 시에 가스의 압력 및 기판의 온도는 각각 1 Torr 및 450 ℃ 이다.
본 실시예에서, 탄탈 산화막은 저압 CVD 방법을 사용하여 형성되지만, 본 발명은 다른 방법 및 다른 조건하에서 형성된 탄탈 산화막이 사용되더라도 영향을 받지 않는다.
다음으로, 도 1d 에 도시된 바와 같이, 탄탈 산화막의 형성에 후속하여, 그 막에 550 ℃에서 30 분 동안 질소 분위기에서 열처리, 즉, 제 1 열처리가 실시되어 질소 분위기에서 열처리되는 탄탈 산화막 (106)을 형성한다.
계속하여, 도 1e 에 도시된 바와 같이, 그 막에 300 ℃에서 10 분 동안 오존 분위기에서 열처리, 즉, 제 2 열처리가 실시되어 오존 분위기에서 열처리되는 탄탈 산화막 (107)을 형성한다.
도 1d 에 도시된 제 1 열처리 및 도 1e 에 도시된 제 2 열처리 동안에, 막 (106)을 외부 공기에 노출시키지 않기 위하여 질소로 충전된 분위기에서 웨이퍼가 반송된다.
상기 열처리 이후에, 탄탈 산화막 (107)에 탄탈 산화막 (107)을 결정화시키기 위하여 800 ℃에서 10분 동안 산소 분위기에서 로 (furnace) 어닐링이 실시되어, 도 1f 에 도시된 바와 같은 결정화된 탄탈 산화막 (108)을 가지는 반도체 장치를 얻는다.
이후에, 도 1g 에 도시된 바와 같이, 티타늄 질화막 (109) 및 인이 첨가된 폴리실리콘막 (110)은 각각 CVD 방법에 의하여 20 및 200 ㎚ 의 두께로 결정화된 탄탈 산화막 (108)상에 형성된다. 이러한 방법으로, 폴리실리콘 (110)으로 구비된 상부 전극 (120)이 형성된다.
결국, 결정화된 탄탈 산화막 (108), 티타늄 질화막 (109) 및 폴리실리콘막 (110)이 포토리소그래피 및 건식 에칭 방법에 의하여 소정의 형태로 패턴된다. 따라서, 탄탈 산화막 (108)을 사용한 캐패시터 절연막을 가지는 반도체 장치 (100)가 도 2 에 도시된 바와 같이 완결된다.
여기서, 본 발명에 따른 제조 방법에 의하여 형성된 탄탈 산화막의 성질 및 종래 방법에 의하여 제조된 탄탈 산화막의 성질이 이하에 기재된다.
도 3 및 도 4 는 각각 TDS (Thermal Desorption Spectroscopy)에 의하여 질량수 16 및 18을 가지는 화학 물질에 대한, 종래 제조 방법에 의하여 형성된 탄탈 산화막 및 본 발명에 의하여 형성된 탄탈 산화막의 측정 결과를 각각 나타낸다.
도 3 은 탄탈 산화막으로부터 검출되는 강도로서 표시되는 질량수 16 의 물질, 즉, CH4의 개수의 온도의 변화에 대한 의존성을 나타낸다.
추가적으로, 도 4 는 탄탈 산화막으로부터 검출되는 강도로서 표시되는 질량수 18 의 물질, 즉, H2O 가 의 개수의 온도의 변화에 대한 의존성을 나타낸다.
도 3 및 도 4 에서, 곡선 (a) 은 원료로서 유기 탄탈을 사용하는 저압 CVD에 의한 그 형성 직후에 탄탈 산화막에 대한 강도를 나타낸다. 곡선 (b) 은 원료로서 유기 탄탈을 사용하는 저압 CVD 에 의한 그 형성 후에 오존 분위기에서 300 ℃ 의 열처리가 실시되는 탄탈 산화막에 대한 강도를 나타낸다. 또한, 곡선 (c) 는 본 발명의 제 1 및 제 2 열처리가 실시되는 탄탈 산화막, 즉 원재료로서 유기 탄탈을 사용하는 저압 CVD 에 의하여 형성되고 550 ℃ 의 질소 분위기에서의 열처리가 실시되고, 300 ℃ 의 오존 분위기에서 열처리가 실시된 탄탈 산화막에 대한 강도를 나타낸다.
도 3 및 도 4 의 곡선에 도시된 바와 같이, 300 ℃ 의 오존 분위기에서 열처리가 실시된 탄탈 산화막 (b)이 탄탈 산화막의 형성 직후에 탄탈 산화막 (a)과 비교하여 감소된 CH4강도 및 H2O 강도를 가져도, 그 감소의 정도는 충분히 큰 것은 아니다.
하지만, 본 발명의 열처리가 실시된 탄탈 산화막 (c)에서, 각각의 불순물의 탈착 (desorption) 량에서의 감소는 매우 현저하다. 즉, 본 발명에 따른 제 1 및 제 2 열처리가 형성된 탄탈 산화막에 적용되는 경우, 막에서 현저한 양의 불순물이 제거된다. 따라서, 열처리 후 탄탈 산화막으로부터 탈착된 불순물의 양은 아주 작다.
도 5에서 탄탈 산화막을 사용하는 반도체 장치의 누설 전류 특성이 도시된다.
도 5 의 곡선 (a)은 원료로서 유기 탄탈을 사용하는 저압 CVD 방법에 의하여 형성된 직후 탄탈 산화막이 사용되는 경우의 반도체 장치의 누설 전류 특성을도시한다. 곡선 (b)은 원료로서 유기 탄탈을 사용하는 저압 CVD 방법에 의하여 형성된 후 300 ℃ 의 오존 분위기에서 열처리가 실시되는 탄탈 산화막이 사용되는 경우의 누설 전류 특성을 도시한다. 또한, 곡선 (c) 는 본 발명의 제 1 및 제 2 열처리가 실시된 탄탈 산화막, 즉 원료로서 유기 탄탈을 사용하는 저압 CVD 방법에 의한 막 형성 후 550 ℃ 의 질소 분위기에서 열처리가 실시되고, 300 ℃ 의 오존 분위기에서 열처리가 실시된 탄탈 산화막이 사용되는 경우 누설 전류 특성을 나타낸다.
도 5 에서 곡선의 비교에서 보면, 본 발명에 따른 탄탈 산화막의 제조 방법의 산화 및 열처리가 실시되는 탄탈 산화막에 대한 누설 전류 (c)는 300 ℃ 의 오존 분위기에서 열처리되는 탄탈 산화막에 대한 누설 전류 (b)와 비교하여 크기의 수 개의 차수의 누설 전류의 감소를 보여준다. 따라서, 본 발명의 제 2 열처리에 의한 산화 효과는 매우 중요하다는 것이 명백하다. 즉, 막의 불순물이 질소 분위기에서 고온의 열처리, 즉 제 1 열처리에 의하여 효과적으로 제거되기 때문에, 후속하는 제 2 열처리에 의한 산화는 매우 효과적으로 실시될 수 있다는 것이 보여진다.
상기 구체적인 실시예에서, 제 1 열처리는 질소 분위기에서 실시되고, 제 2 열처리는 오존 분위기에서 실시된다. 하지만, 열처리는 이러한 경우에 한정되는 것은 아니고 다른 열처리가 각 열처리 단계에 적용될 수도 있다.
그러한 경우에 중요한 것은 제 1 열처리가 고온에서 실시되고, 제 2 열처리가 활성 산소 분위기에서 실시된다는 것이다. 열처리가 이러한 조건들은 만족시키는 한, 상기 구체적인 실시예와 다른 조건을 채용할 수 있다.
예를 들어, 정상압 하에서보다 불순물의 제거가 보다 효과적으로 수행되는, 감압 하에서의 제 1 열처리를 실시하는 것이 바람직하다.
또한, 산소를 포함하는 분위기에서 제 1 열처리를 실시하는 것 또한 효과적이다. 산소 분위기는 탄소류 불순물의 제거에 향상된 효과를 가진다. 그러한 방법을 채용함으로써, 수분의 제거에 추가하여 탄소류 불순물의 효과적인 제거를 수행할 수 있다.
구체적인 실시예에서, 제 2 열처리는 오존 분위기에서 실시되지만, 다량의 활성 산소가 사용 가능해지기 때문에, 자외선으로 오존을 조사하면서 열처리가 수행되면 보다 큰 효과가 기대될 수 있다.
또한, 자외선으로 산소를 조사하면서 산소 분위기에서 열처리를 실시함으로써 유사한 효과를 기대할 수 있다. 이것은 상기 경우와 유사하게, 활성 산소는 자외선으로 산소를 조사함으로써 발생될 수 있다. 또한, 플라즈마 분위기를 통과하는 산소를 공급하는 동안 열처리를 실시함으로써 유사한 효과를 기대할 수 있다.
후속 열처리가 활성 산소 분위기에서 실시되기 때문에, 막에서 카본 베이스 불순물을 제거하는 것이 가능하다.
상기 실시예에서, 제 1 열처리 및 제 2 열처리 사이에서 막을 공기 중에 노출시키지 않는 것이 바람직하다. 그 막이 공기에 노출되면, 그 막은 제 1 열처리의 효과를 희석시키면서, 공기에서 수분을 흡수한다.
따라서, 질소 분위기에서 형성된 탄탈 산화막의 반송이 바람직하지만, 감압에서의 막의 반송은 대체 방법으로서 효과적인 방법이기도 하다.
본 발명에 의하여 형성된 탄탈 산화막을 사용함으로써 구성된 반도체 장치는 예를 들어, 도 2 에 도시된 구조를 가진다. 이 반도체 장치 (100)의 특징은 이하에 기재된다. 기판 (101) 상의 층 절연막 (102)에 제공된 개구를 통하여 형성된 전극부 (103)의 표면상에서, 탄탈 산화막 (108)은 실리콘 질화막 (104)을 통하여 형성된다. 도전막 (120)은 티타늄 질화막 (109)을 통하여 탄탈 산화막 (108)상에 형성된다. 이 장치는 그 누설 전류가 작고 그 용량이 큰 성질을 가진다.
본 발명에 따른 반도체 장치의 1 실시예 (100)의 성질은 도 6 및 도 7 에 도시된다.
즉, 도 6 은 도 2 또는 도 8 또는 도 9 에 도시된 구성을 가지는 탄탈 산화막 (108 또는 208 또는 308)을 채용하는 반도체 장치 (100, 200, 또는 300)의 상부 전극에 1.2V 의 전압이 인가될 때의 경우에 대한, 13개 지점에서의 측정에 대한 정규 대수 분포의 면에서 누설 전류 분포에 대한 발생 확률의 의존도를 도시하는 도면이다. 세로 좌표는 발생 확률을 나타내며 가로 좌표는 누설 전류 밀도 (A/㎠)를 나타낸다.
도 6 의 곡선 중에, 백색 원으로 이어지는 곡선은 본 발명에 따른 제조 방법의 제 1 열처리 및 제 2 열처리가 실시된 탄탈 산화막 (108), 즉 원료로서 유기 탄탈을 사용한 저압 CVD 방법에 의하여 형성되고, 550 ℃ 의 질소 분위기에서 열처리가 실시되고, 그 막에 300 ℃ 의 오존 분위기에서 열처리가 실시되는 탄탈 산화막에 의하여 얻어지는 탄탈 산화막 (108)을 채용하는 반도체 장치 (100)의 누설 전류 밀도에 대한 발생 확률을 도시한다. 흑색 원으로 도시된 곡선은 종래 제조 방법에 의하여 형성된 탄탈 산화막 (208), 즉 원료로서 유기 탄탈을 사용한 저압 CVD 방법에 의하여 형성된 탄탈 산화막 (105)에 400 ℃ 온도의 자외선 방사의 조사하의 오존 분위기에서 열처리가 실시되는 탄탈 산화막 (208)을 채용하는 반도체 장치 (200)의 누설 전류 밀도에 대한 발생 확률을 도시한다. 흑색 삼각형으로 도시된 곡선은 종래 제조 방법에 의하여 형성된 탄탈 산화막 (308), 즉 원료로서 유기 탄탈을 사용한 저압 CVD 방법에 의하여 형성된 탄탈 산화막 (105)에 통상적인 열처리가 실시되는 탄탈 산화막 (308)을 채용하는 반도체 장치 (300)의 누설 전류 밀도에 대한 발생 확률을 도시한다.
이러한 곡선들에서 명백한 것처럼, 본 발명에 따른 반도체 장치에 대한 (빈 원으로 도시된) 곡선이 종래 기술에 따른 반도체 장치 (200)에 대한 (흑색 원으로 도시된) 곡선 및 반도체 장치 (300)에 대한 (흑색 삼각형으로 도시된) 곡선을 포함하는 도 6 에서의 모든 곡선의 제일 왼쪽에 있다. 이것은 본 발명에 따른 반도체 장치가 종래 기술에 따른 것들을 포함하는 모든 반도체 장치의 누설 전류에 대한 최소 발생 확률을 가진다는 것을 의미한다.
도 7 에는 도 2 또는 도 8 또는 도 9 에 도시된 구성을 가지는 반도체 장치 (100 또는 200 또는 300)의 상부 전극 (120)에 1V 의 전압이 인가되고 탄탈 산화막 (108 또는 208 또는 308)의 두께를 80 Å으로 설정되는 경우에 대하여 탄탈 산화막(105)의 두께를 실리콘 산화막의 두께로 환산한 경우 도 6 과 동일한 방법으로 측정된 누설 전류에 대한 발생 확률의 곡선이 도시되는 도면이다.
부언하면, 도면에서 세로 방향은 발생 확률을 표시하고 가로 방향은 실리콘 산화막의 두께로 환산된 탄탈 산화막 (108 또는 208 또는 308)의 두께를 나노미터 (nm)로 표시한다.
도면에서, 백색 원으로 도시된 곡선은 본 발명에 따른 제조 방법의 제 1 열처리 및 제 2 열처리가 실시되는 탄탈 산화막 (108), 즉 유기 탄탈을 사용하는 저압 CVD 방법에 의하여 형성된 탄탈 산화막에 550 ℃ 의 질소 분위기에서 열처리하고, 그 막에 300 ℃ 의 오존 분위기에서 열처리함으로써 얻어지는 탄탈 산화막을 채용하는 반도체 장치 (100)의 누설 전류 밀도에 대한 발생 확률을 도시한다. 흑색 원으로 도시된 곡선은 종래 제조 기술에 의해 형성되는 탄탈 산화막 (208), 즉 원료로서 유기 탄탈을 사용하는 저압 CVD 방법에 의하여 형성된 탄탈 산화막 (105)에 400 ℃ 의 자외선을 조사하면서 오존 분위기에서 열처리를 실시함으로써 얻어지는 탄탈 산화막 (208)을 채용하는 반도체 장치 (200)의 누설 전류 밀도에 대한 발생 확률을 도시한다. 흑색 삼각형으로 도시된 곡선은 종래 기술에 따라 형성된 탄탈 산화막 (308), 즉 유기 탄탈을 사용하는 저압 CVD 방법에 의하여 형성된 탄탈 산화막 (105)에 통상적인 열처리를 실시함으로써 얻은 탄탈 산화막 (308)을 채용하는 반도체 장치 (300)의 누설 전류 밀도에 대한 발생 확률을 도시한다.
이러한 곡선들에서 명백한 것처럼, 본 발명에 따른 반도체 장치 (100)에 대한 (백색 원으로 도시된) 곡선은 종래 기술에 따라서 얻은 반도체 장치 (200)에대한 (흑색 원으로 도시된) 곡선 및 반도체 장치 (300)에 대한 (흑색 삼각형으로 도시된) 곡선을 포함하는 반도체 장치의 모든 경우에 대하여 도 7 에 제일 좌측에서 발견된다. 이것은 종래 기술에 따라서 제조되는 것을 포함한 모든 반도체 장치 중에서, 동일 양의 전하가 분배되는 경우, 본 발명에 따른 반도체 장치가 전하를 유지하기 위하여 요구되는 실리콘 산화막의 최소 두께를 가지는 것을 의미한다.
이러한 결과들은 본 발명에 따른 반도체 장치가 종래 기술에 따른 장치보다 고용량 유지 성능을 가지는 것을 보여준다.
본 발명에 따른 제조 방법은 상기 기재한 바와 같은 기술적 구성을 채용하기 때문에, 고밀도 DRAM 에 적용하기 적절한 고유전율과 작은 누설 전류를 가지는 탄탈 산화막을 제조하는 것이 가능하다. 동시에, 탄탈 산화막을 채용하는 반도체 장치의 제조는 용이하게 하는 부가적인 효과를 가진다.
본 발명은 상기 실시예에 한정되지 않고, 본 발명의 범위를 벗어나지 아니한 수정 및 변경이 가능할 수도 있다.

Claims (16)

  1. 탄탈 산화막을 형성하는 단계;
    상기 탄탈 산화막에 상기 탄탈 산화막의 상기 막 형성 단계의 온도보다 높고 상기 탄탈 산화막의 결정화를 위한 온도보다 낮은 제 1 온도에서 열처리를 실시하는 제 1 열처리 단계;
    상기 제 1 열처리 후에, 상기 제 1 온도보다 낮은 제 2 온도에서 상기 탄탈 산화막에 열처리를 실시하는 제 2 열처리 단계; 및
    상기 제 2 온도에서의 상기 제 2 열처리 후에, 상기 탄탈 산화막을 상기 제 1 온도보다 높은 제 3 온도에서 결정화하는 단계를 구비하는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  2. 비정질 상태의 탄탈 산화막을 형성하는 단계;
    비정질 상태의 상기 탄탈 산화막에 상기 비정질 상태의 상기 탄탈 산화막의 상기 막 형성 단계의 온도보다 높고 비정질 상태의 상기 탄탈 산화막의 결정화를 위한 온도보다 낮은 제 1 온도에서 제 1 열처리를 실시하는 제 1 열처리 단계;
    상기 제 1 열처리 후에, 상기 제 1 온도보다 낮은 제 2 온도에서 상기 탄탈 산화막에 열처리를 실시하는 제 2 열처리 단계; 및
    상기 제 2 온도에서의 상기 제 2 열처리 후에, 비정질 상태의 상기 탄탈 산화막을 상기 제 1 온도보다 높은 제 3 온도에서 열처리하여 결정화하는 단계를 구비하는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 2 열처리 단계에서이 온도는 500 ℃ 미만인 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  4. 제 2 항에 있어서,
    상기 제조 방법이 상기 제 1 열처리 단계 이후에, 활성 산소 분위기에서 탄탈 산화막에 열처리를 실시하는 제 2 열처리 단계를 더 포함하는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  5. 제 2 항에 있어서,
    상기 제 1 열처리의 열처리 온도가 400 내지 700 ℃ 의 범위 내에 놓인 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  6. 제 2 항에 있어서,
    상기 제 1 열처리 단계는 질소 분위기에서 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  7. 제 2 항에 있어서,
    상기 제 1 열처리 단계는 감압 하에서 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  8. 제 2 항에 있어서,
    상기 제 1 열처리 단계는 10 Torr 를 초과하지 않는 압력 하에서 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  9. 제 4 항에 있어서,
    상기 제 2 열처리 단계는 오존 분위기에서 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  10. 제 4 항에 있어서,
    상기 제 2 열처리 단계는 자외선이 조사되는 오존 분위기에서 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  11. 제 4 항에 있어서,
    상기 제 2 열처리 단계는 자외선이 조사되는 산소 분위기에서 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  12. 제 4 항에 있어서,
    상기 제 2 열처리 단계는 플라즈마 분위기를 관통하는 산소를 제공함으로써 실시되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  13. 제 2 항에 있어서,
    상기 탄탈 산화막은 재료로서 펜타에톡시 탄탈 (Ta(C2H5OH)5)을 사용하여 형성되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  14. 제 2 항에 있어서,
    상기 탄탈 산화막은 450 ℃ 이하의 온도에서 저압 CVD 방법에 의하여 형성되는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  15. 제 2 항에 있어서,
    상기 방법은 제 1 열처리 단계 및 제 2 열처리 단계 사이에서 상기 탄탈 산화막을 공기 중에 노출시키지 않는 것을 특징으로 하는 탄탈 산화막의 제조 방법.
  16. 삭제
KR10-1999-0049927A 1998-11-13 1999-11-11 탄탈 산화막의 제조 방법 KR100393648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32365598A JP3228245B2 (ja) 1998-11-13 1998-11-13 酸化タンタル膜の製造方法
JP98-323655 1998-11-13

Publications (2)

Publication Number Publication Date
KR20000035415A KR20000035415A (ko) 2000-06-26
KR100393648B1 true KR100393648B1 (ko) 2003-08-06

Family

ID=18157139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0049927A KR100393648B1 (ko) 1998-11-13 1999-11-11 탄탈 산화막의 제조 방법

Country Status (3)

Country Link
US (1) US6187693B1 (ko)
JP (1) JP3228245B2 (ko)
KR (1) KR100393648B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530416B2 (ja) * 1999-04-21 2004-05-24 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
US20020197793A1 (en) * 2000-01-06 2002-12-26 Dornfest Charles N Low thermal budget metal oxide deposition for capacitor structures
JP2001284340A (ja) * 2000-03-30 2001-10-12 Hitachi Kokusai Electric Inc 半導体製造装置および半導体装置の製造方法
KR100618682B1 (ko) * 2000-06-01 2006-09-06 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
JP2008112762A (ja) * 2006-10-27 2008-05-15 Tokyo Electron Ltd 高誘電体膜の形成方法および半導体装置の製造方法
JP6249722B2 (ja) * 2013-11-06 2017-12-20 ルネサスエレクトロニクス株式会社 検査方法及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014185A (ko) * 1996-08-08 1998-05-15 김광호 커패시터 형성방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58134464A (ja) 1982-02-04 1983-08-10 Fujitsu Ltd 半導体装置の製造方法
JPH02283022A (ja) 1989-01-25 1990-11-20 Hitachi Ltd 半導体装置の製造方法
JPH05102422A (ja) 1991-10-07 1993-04-23 Matsushita Electric Ind Co Ltd 酸化タンタル薄膜の形成方法
JPH06163519A (ja) 1992-11-17 1994-06-10 Matsushita Electric Ind Co Ltd 酸化タンタル薄膜の製造方法
US5521423A (en) * 1993-04-19 1996-05-28 Kawasaki Steel Corporation Dielectric structure for anti-fuse programming element
JPH10229080A (ja) 1996-12-10 1998-08-25 Sony Corp 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH10223856A (ja) 1997-02-06 1998-08-21 Hitachi Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980014185A (ko) * 1996-08-08 1998-05-15 김광호 커패시터 형성방법

Also Published As

Publication number Publication date
JP2000150511A (ja) 2000-05-30
KR20000035415A (ko) 2000-06-26
US6187693B1 (en) 2001-02-13
JP3228245B2 (ja) 2001-11-12

Similar Documents

Publication Publication Date Title
KR100202003B1 (ko) 반도체 및 반도체기판표면의 산화막의 형성방법
JP3584129B2 (ja) 半導体素子のキャパシタ製造方法
US5837593A (en) Methods of fabricating microelectronic capacitors having tantalum pentoxide dielectrics
JP2605594B2 (ja) 半導体装置の製造方法
KR20040019949A (ko) 반도체 장치의 제조 방법
KR100195355B1 (ko) 드라이산화를 포함하는 반도체장치의 제조방법
US7364965B2 (en) Semiconductor device and method of fabrication
KR100376351B1 (ko) 커패시터 소자 제조 방법
KR100393648B1 (ko) 탄탈 산화막의 제조 방법
JP2000294549A (ja) 半導体装置及びその製造方法
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JPH0964307A (ja) 酸化物薄膜の熱処理方法
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
KR100326269B1 (ko) 반도체소자의고유전체캐패시터제조방법
KR0175174B1 (ko) 반도체 장치의 제조방법
JP2007165733A (ja) 半導体装置及びその製造方法
JP3316848B2 (ja) 酸化タンタル膜を用いたキャパシタ構造の製造方法
JPH1050701A (ja) 半導体及び半導体基板表面の酸化膜の形成方法
JP3210510B2 (ja) 半導体装置の製造方法
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
KR100200298B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR100321702B1 (ko) 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법
KR20000003455A (ko) 반도체 장치의 탄탈륨산화막 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee