KR100372089B1 - 용량성 인쇄회로기판용 박막-적층형 패널 및 그 제조 방법 - Google Patents

용량성 인쇄회로기판용 박막-적층형 패널 및 그 제조 방법 Download PDF

Info

Publication number
KR100372089B1
KR100372089B1 KR10-2000-7005289A KR20007005289A KR100372089B1 KR 100372089 B1 KR100372089 B1 KR 100372089B1 KR 20007005289 A KR20007005289 A KR 20007005289A KR 100372089 B1 KR100372089 B1 KR 100372089B1
Authority
KR
South Korea
Prior art keywords
panel
dielectric layer
thin
laminated
edge
Prior art date
Application number
KR10-2000-7005289A
Other languages
English (en)
Other versions
KR20010024642A (ko
Inventor
필리온아더제이.
고가미오사무
구라타간지
머리제프리에이.
스미스테런시에이.
Original Assignee
마츠시다 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시다 덴코 가부시키가이샤 filed Critical 마츠시다 덴코 가부시키가이샤
Publication of KR20010024642A publication Critical patent/KR20010024642A/ko
Application granted granted Critical
Publication of KR100372089B1 publication Critical patent/KR100372089B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4981—Utilizing transitory attached element or associated separate material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 박막-적층형 패널(즉, 약 0.006인치(0.15mm) 이하의 유전층 및 유전층의 어느 한쪽에 적층되는 도전층을 구비하는 박막-적층형 패널)을 제공하며, 패널의 유전층 에지에는 구리와 같은 도전 재료가 남아 있지 않게 된다. 박막-적층형 패널은 그 상부에 형성될 집적회로 전체 또는 대부분에 대해 요구되는 정전용량을 제공하도록 설계된다. 본 발명에 따른 박막-적층형 패널은 PCB를 생산하기 위해 상기 패널을 추가로 처리하기 전에, 단락 회로와 같은 제조 결함에 대해 테스트될 수 있다. 유전층 상에 도전 재료가 번지지 않도록 하는 방식으로 미마감된 박막-적층 시트를 본 발명의 마감된 박막-적층형 패널로 절단하는 "마감" 방법이 또한 제공된다. 패널이 절단되는 경우, 미마감된 박막-적층형 패널의 도전층으로부터의 도전 재료가 유전층의 에지 상에 번지지 않도록 보장하기 위해, 수직으로 장착된 라우터 비트의 회전 면은 패널의 표면에 의해 정해지는 면에 일치한다. 본 발명에 따른 마감된 박막-적층형 패널을 생산하도록 패널의 에지를 절단하는 면에 하나 이상의 미마감된 박막-적층형 패널을 고정하는 고정 장치 또는 설치물이 또한 제공된다. 고정 장치는 관통홀을 뚫거나 또는 패널의 유용한 영역 또는 일부를 제거할 필요 없이 마감 과정 동안 미마감된 패널이 일측 표면에 고정되는 것을 가능하게 한다.

Description

용량성 인쇄회로기판용 박막-적층형 패널 및 그 제조 방법 {THIN-LAMINATE PANELS FOR CAPACITIVE PRINTED-CIRCUIT BOARDS AND METHODS FOR MAKING THE SAME}
도전체 플레이트("레이어") 또는 인쇄회로기판(PCB)은 통상적으로 자신의 일측 또는 양측 모두를 적층시킨 구리와 같은 도전성 재료의 연속 박막층을 갖는 하나 이상의 절연 재료 패널 또는 유전 재료 패널로 이루어진다. 이후 인쇄회로의 도전 경로 및 도전 영역에 대한 소정의 레이아웃 또는 패턴은 상기 유전 재료로부터 상기 도전층의 선택된 영역을 제거하여 PCB를 생산하게 된다. 이후 하나 이상의 소자(통상적으로 집적회로)가 상기 PCB 상에 형성되거나 장착된다.
보다 구체적으로, 상기 PCB의 각각의 패널은 합성수지가 주입된 유리 섬유 층("유전층")과 같은 유전 재료를 포함한다. 상기 패널은 상기 유전층의 양측 모두에 적층되는 박막의 도전층(예를 들면, 구리를 입힘(copper foil))을 추가로 포함한다. 상기 박막-적층형 패널은 상기 "용량성" PCB 상에 형성되는 집적회로 모두 또는 거의 대부분에 대해 소정의 정전용량(capacitance)을 제공한다.
종래의 PCB는 두께가 약 0.059인치 이상(즉, 약 1.5mm)인 다중의 후막 패널(multiple thick panels)("후막 적층형"으로 불림)로 이루어진다. 하지만, 전기 공학자는 인쇄회로를 형성하는 상기 도전층들 사이에 보다 두꺼운 유전 공간을 요구하는 집적회로를 설계하고 있다. 따라서, 이와 같은 패널 내의 유전 재료의 두께(이에 따른 도전층들 사이의 거리)는 상대적으로 줄어들며, 통상적으로 약 0.006인치(즉, 0.15mm) 이하이다. 박막-적층형 패널에 대한 특정 유전층의 실제 두께는 상기 패널로 이루어지는 용량성 PCB 상에 형성되는 특정 집적회로에 대해 요구되는 정전용량의 레벨에 기초하여 결정된다. 이와 같은 적층형 패널은 "박막 적층형" 또는 박막-적층형 패널로 불린다.
용량성 PCB를 제조하는데 사용되는 박막-적층형 패널의 손상률은 상기 박막-적층형 패널 자신의 제조 결함 때문에 흔히 높은 편이다. 상기 박막-적층형 패널은 상기 패널의 유전층을 이루는 재료 내의 불순물과 같은 여러 인자 때문에 흔히 불완전하다. 상기 유전층 내에 도입되는 도전 재료는 통상적으로 (상기 도전층의 선택적 제거에 의해 정해지는) 회로층을 형성하는 도전층들 사이에 단락을 발생시킨다. 따라서, 상기 패널은 상기 용량성 PCB를 생산하도록 상기 패널을 처리하기 전에 이와 같은 제조 결함이 테스트되는 것이 바람직하다. 불행하게도, 종래 기술에 따른 박막-적층형 패널은 상기 패널의 유전층들 에지 상에 존재하는 도전 재료 때문에 상기 PCB의 처리 전에 정확하게 테스트될 수 없다.
구체적으로, 박막-적층형 패널은 초기에 대형 시트로 이루어지며, 이후 상기 시트는 제조된 PCB로부터 상대적으로 작은 패널로 잘라진다. 도 1a에 예시된 종래기술에 따른 박막-적층형 패널을 참조하여, 상기 박막 적층의 대형 시트가 다중의 박막-적층형 패널을 제공하기 위해 절단되거나 또는 잘리기 때문에, 상기 적층의 상대적으로 소프트한 도전층(6)이 통상적으로 상기 패널의 하나 이상의 에지(12)를 따라 도전 재료(6a)를 번지게 하거나 유포시킨다. 상기 번진 도전 재료(6a)를 통해 형성되는 2개의 도전층(6)을 연결하는 것은 전기적 결함에 대해 상기 패널을 정확하게 테스트하기 어렵게 만든다.
보다 구체적으로, 상기 패널은 유전층 내에 남아 있는 도전 재료에 기인하여 상기 패널의 2개의 도전층 사이의 원하지 않는 전기적 연결이 테스트되는 것이 바람직하다. 상기 유전층을 통해 이렇게 전기적으로 연결되면 PCB를 순차 처리시에 제거되지 않는다. 따라서, 상기 유전층을 통한 연결이 PCB에 결함을 발생시키게 된다. 이러한 불순물에 대해 상기 패널을 테스트하는 경우, 상기 유전층의 에지 상의 도전 재료에 기인하는 상기 2개의 도전층 사이의 전기적 연결은 잘못된 고장을 발생한다. 즉, 패널 에지 상의 도전 재료는 상기 유전층을 통하는 전기 도전성이 있는 것으로 나타난다. 다른 방식으로, 상기 유전층 에지 상의 유포된 도전 재료는 상기 패널의 도전층 사이에서 회로를 단락시키며, 상기 박막-적층형 패널이 결함이 없을지라도 상기 유전층을 통하는 전기 도전성에 기인하여 상기 패널이 결함이 있음을 나타내게 된다. 상기 패널의 에지에서 회로의 단락은 상기 패널의 연속적인 PCB 처리에 의해 회피될 수 있다. 하지만, 상기 박막-적층형 패널의 에지 상의 도전 재료가 잘못된 고장을 일으키는 회로의 단락을 발생하기 때문에, PCB를 생산하기 위해 상기 패널을 처리하기 전에 상기 패널은 테스트되지 않는다. 즉,상기 패널이 PCB를 처리하기 전에 테스트되는 경우, 다른 무-결함 박막-적층형 패널은 상기 유포된 도전 재료에 의해 야기되는 잘못된 고장에 기인하여 결함이 있으므로 폐기시킨다. 상기 패널의 PCB 처리는 상기 적층형 패널 자신과 같이 보다 많은 비용뿐만 아니라 시간이 소요된다. 따라서, 상기 박막-적층형 패널의 효율적이고 정확한 테스트가 PCB의 처리 및 잘못된 고장의 회피 전에 명백한 장점을 제공한다.
도 1b에 예시된 종래 기술에 따른 박막-적층형 패널을 참조하면, 패널의 절단은 상기 유전층(8)의 에지(12)를 따라 번진 유전 재료(6a)가 문제를 유발시키지 않게 된다. 즉, 유전층(8)의 에지(12)를 단지 부분적으로 덮는 번진 도전 재료가 상기 패널(2)의 도전층들(6) 사이의 기존의 작은 간격을 단축시킨다. 상기 도전층들 사이의 단축된 간격은 전기적 결함에 대해 상기 패널을 정확하게 테스트하기 어렵게 만든다. 상기 패널을 테스트하는 경우, 상기 단축된 간격은 통상적으로 하나의 도전층으로부터 다른 도전층으로 전기 도전을 가능하게 하며, 상기 유전층을 통해 전기 도전성이 존재하는 것처럼 보이게 한다. "단락 회로"가 유전층 내의 도전 불순물에 기인하기 때문인지 또는 단지 유전층의 에지 상의 도전 재료(이것은 PCB 처리 중에 제거될 수 있음)에 기인하는지의 여부를 결정하는 것이 불가능하기 때문에 이후 이와 같은 패널은 결함이 있는 것으로서 폐기된다. 따라서, 박막-적층형 패널에 있어서 상기 유전층의 에지 상의 소량의 도전 재료조차도 해가 된다.
종래의 PCB가 후막-적층형 패널(예를 들어, 약 0.059인치(약 1.mm))로 이루어지기 때문에, 유전 재료 내의 도전 불순물은 통상적으로 상대적으로 후막의 유전재료층에 기인하여 문제가 되지 않는다. 달리 말하면, 상대적으로 다량의 상기 유전층의 유전 재료는 통상적으로 상기 도전 불순물의 어떠한 해로운 영향을 제한한다. 결국, 후막-적층형 패널의 유전층 에지 상의 도전 재료는 통상적으로 테스트될 필요가 없는 후막-적층형 패널로서 문제가 되지 않는다.
과거에, 절단자는 후막-적층형 패널 PCB의 에지를 제공하는데 라운드형 프로파일(profile)을 사용하였다. 상기 라운드형 프로파일은 보다 안전하게 상기 후막-적층형 패널 PCB를 조작하도록 해준다. 이러한 절단은 어떠한 전기적 장점을 산출하지 않는다(산출할 의도도 없음). 즉, 일단 적층형 패널이 상기 PCB를 한정하기 위해 처리되는 경우, 번짐을 발생하는 상기 적층 영역에 배치되는 어떠한 도전 재료로 존재하지 않는다. 따라서, 현재의 절단 과정은 상기 후막-적층형 PCB가 한번에 하나가 절단될 필요가 있다.
따라서, PCB 생산을 위해 박막-적층형 패널이 요구되며, 여기서 박막-적층형 패널은 에지에 도전 재료가 남아 있지 않도록 마감되는 에지를 포함한다. 상기 패널의 유전층 에지 상에 도전 재료가 남아 있지 않은 경우 PCB의 처리 전에 제조 결점에 대한 패널의 테스트를 가능하게 하며 잘못된 고장에 기인하는 무-결점 박막-적층형 패널을 폐기하는 것을 회피하게 된다. 또한, 유전층의 에지를 따라 도전 재료의 번짐을 발생시키지 않는 방식으로 박막-적층형 패널의 에지를 마감하는 방법 및 이를 수행하는 장치가 필요하다.
본 발명은 용량성 인쇄회로기판(capacitive PCB)을 형성하는데 사용되는 박막-적층형 패널(thin-laminate panel)이 관한 것으로, 보다 구체적으로, 구리를 입힌(copper-clad) 박막-적층형 패널 및 그 제조 방법에 관한 것이다.
도 1a는 종래 기술에 따른 박막-적층형 패널의 측면도.
도 1b는 종래 기술에 따른 또 다른 박막-적층형 패널의 측면도.
도 2는 본 발명의 바람직한 실시예에 따른 마감된 박막-적층형 패널의 사시도.
도 3은 본 발명의 제1 실시예에 따른 박막-적층형 패널 고정 장치의 사시도.
도 4는 본 발명의 제2 실시예에 따른 박막-적층형 패널 고정 장치의 사시도.
도 5는 본 발명의 방법을 실시하는데 사용되는 박막-적층형 패널의 스택에 대해 라우터(router)의 수직 방향 지정을 예시하는 도면.
도 6은 본 발명의 방법을 실시하는데 사용되는 라우터 비트 블레이드(router bit blade)의 부분 평면도.
도 7a 및 도 7b는 본 발명의 제3 및 제4 실시예에 따른 마감된 박막-적층형 패널의 부분 측면도.
종래 기술의 문제점을 해결하기 위해, 본 발명은 약 0.006인치(0.15mm) 이하의 유전층을 갖는 "마감된" 박막-적층형 패널을 제공한다. 박막의 전도층(예를 들면, 구리)은 유전층의 어느 한쪽에 적층되고 상기 박막-적층형 패널의 유전층 에지는 도전 재료가 남아 있지 않도록 마감된다. 전술한 바와 같이, 상기 박막-적층형 패널은 하나 이상의 패널로 이루어지는 PCB 상에 장착되거나 또는 형성될 집적회로 전체 또는 대부분에 대해 요구되는 정전용량을 제공하도록 설계된다. 본 발명에 따른 상기 마감된 박막-적층형 패널은 PCB를 생산하기 위해 상기 패널을 추가로 처리하기 전에 단락 회로와 같은 제조 결함에 대해 테스트될 수 있다. 또한, 이러한 테스트는 본 발명에 따른 패널의 유전층 에지에 도전 재료가 존재하지 않기 때문에, 무-결함 패널의 폐기를 발생하는 잘못된 고장의 위험 없이 수행될 수 있다.
본 발명은 또한 유전층 상에 도전 재료를 추가로 번지게 하지 않는 방식으로 미마감된 박막-적층형 패널로부터 도전 재료를 제거하는 "마감" 방법을 제공한다. 수직으로 장착된 라우터 비트를 갖는 CNC 라우터라 사용되는 것이 바람직하다. 상기 패널의 에지의 일부가 제거됨으로써, 미마감된 박막-적층형 패널의 도전층으로부터의 도전 재료가 상기 유전층의 에지 상에 번지지 않도록 보장하기 위해, 상기 라우터 비트의 회전이 상기 패널의 표면에 의해 정해지는 면에 일치하도록 이루어진다. 추가적으로, 상기 라우터 비트는 절단 동작이 상기 라우터 비트 회전 방향이 되도록 와선 방향 또는 나선 방향이 아니라 축상으로 연장되는 절단 에지를 구비한다. 또한, 상기 라우터 비트는 상기 절단 과정 동안 임의의 지점에서 상기 패널 면에 대해 수직으로 이동되지 않는다.
본 발명은 또한 유전층 에지로부터 도전 재료의 제거를 위해 일측 표면에 하나 이상의 미마감된 박막-적층형 패널을 고정하는 고정 장치(securing apparatus) 또는 설치물(fixture)을 제공한다. 상기 박막-적층형 패널은 패널의 에지를 절단하고 본 발명의 마감된 박막-적층형 패널을 생산하도록 고정 장치 내에 장착된다. 본 발명의 이러한 고정 장치는 관통홀을 뚫거나 또는 패널의 유용한 부분을 제거할 필요 없이 상기 절단 과정 동안 상기 패널이 일측 표면에 고정되는 것을 가능하게 한다.
전술한 본 발명의 목적, 특징 및 장점 및 기타 목적, 특징 및 장점이 첨부되는 도면을 참조하여 수행되는 이하의 바람직한 실시예의 상세한 설명으로부터 보다 명백해진다.
본 발명은 "마감된" 박막-적층형 패널을 제공한다. 상기 박막-적층형 패널은 약 0.006인치(0.15mm) 이하의 두께, 바람직하게는 0.002인치(0.05mm) 이하의 두께를 갖는 유전층을 포함한다. 상기 유전층은 그 일측 상에 도전층을 구비한다. 마감된 박막-적층형 패널의 유전층 에지에는 도전 재료가 남아 있지 않게 된다.
본 명세서 내에 사용되는 바와 같이, "마감된" 이라는 용어는 하나 이상의 박막-적층형 패널의 일부를 기계적 제거 또는 연마 제거, 또는 상기 마감된 박막-적층형 패널의 유전층의 에지에 도전 재료가 남아 있지 않도록 박막-적층형 패널의 하나 이상의 유전체의 에지로부터 도전 재료를 기계적 제거, 화학적 제거, 또는 연마 제거를 칭한다.
보다 구체적으로, 도 2를 참조하면, 본 발명의 박막-적층형 패널(2)은 도전 재료의 2개의 시트 또는 층(6) 및 유전 재료의 중간 시트 또는 층(8)을 포함하는 것이 바람직하다. 상기 도전층(6) 및 유전층(8)은 적층에 의해 서로 결합되어 상기 박막-적층형 패널(2)을 형성하는 구조적으로 단단한 어셈블리를 형성한다. 상기 박막-적층형 패널(2)은 바람직하게는 개별 층의 적층에 의해, 패널의 제작을 용이하게 하도록, 또한 이로부터 용량성 PCB의 제작을 용이하게 하도록 충분히 단단하다. 상기 박막-적층형 패널(2)의 구조적으로 단단한 어셈블리는 원하는 패널의 사용에 따라 실제로 경성이거나, 유연하거나, 또는 탄성적일 수 있다. 도 2에 단일 박막-적층형 패널만이 도시되지만, 하나 이상의 박막-적층형 패널이 PCB의 내부 구성 요소로 사용될 수 있다.
전술한 바와 같이, 상기 박막-적층형 패널(2)은 상기 박막-적층형 패널로 이루어지는 용량성 PCB 상에 장착되거나 또는 형성되도록 전체 또는 대부분의 집적회로(14)에 대해 필요한 정전용량을 제공하도록 설계된다. 일반적으로, 상기 도전층(6) 및 상기 유전층(8)을 형성하도록 선택되는 재료 및 상기 각 층의 두께는 최신 기술에 따라 선택된다.
특히, 필요한 만큼의 정전용량을 제공하도록, 상기 박막-적층형 패널(2)의 유전층(8)은 두께 수치가 정밀하게 제어된다. 또한, 상기 유전층(8)을 형성하는데 적합한 재료는 정전용량 요구량을 만족시키는데 충분한 유전 상수를 갖도록 선택된다. 상기 유전 재료는 당업자에게 알려진 임의의 적합한 용량성 재료로 이루어질 수 있다. 부분적으로 유전 재료의 선택은 상기 박막-적층형 패널에 대해 요구되는 유연도 또는 경도의 크기에 따라 달라진다. 예를 들면, 상기 유전 재료는 아크릴 제품 또는 DuPont사로부터 구입 가능한 KAPTON™과 같은 폴리이미드와 같은 플라스틱 필름으로 이루어질 수 있다. 대안적으로 상기 유전 재료는 합성수지가 주입된 보강재로 이루어질 수 있다. 상기 유전 재료 보강재는 직물 또는 비직물의 광섬유, 석영, 셀룰로오스, 종이, (DuPont사로부터 각각 구입 가능한 KEVLAR™ 또는 THERMOUNT™과 같은) 방향성 폴리아미드 섬유, 및 이들의 혼합으로 이루어지는 군으로부터 선택되는 것이 바람직하다. 상기 합성수지는 열가소성 합성수지 (thermoplastic resin), 열경화성 합성수지(thermoset resin), 및 이들의 혼합으로 이루어지는 군으로부터 선택되는 것이 바람직하다. 본 발명에 있어서, 상기 유전 재료의 두께는 약 0.0005인치(0.012mm) 내지 약 0.01인치(0.15mm)이며, 약 0.001인치(0.025mm) 내지 약 0.006인치(0.15mm)인 것이 바람직하다. 특히 약 0.002인치(0.051mm)의 유전층 두께가 유용한 것으로 알려져 있다.
상기 도전층(6)은 단위 영역 당의 크기에 관하여 또는 두께에 관하여 자신의 적합한 동작에 대해 충분한 정전용량을 갖는 PCB 상에 형성되는 각각의 집적회로를 제공하는데 필요한 적합한 전류 흐름을 허용하도록 충분한 도전 재료가 제공된다. 상기 도전 재료는 도전성 금속 및 도전성 잉크와 같은 임의의 다양한 도전 재료로 형성되는 것이 바람직하다. 바람직하게는, 상기 도전 재료는 알루미늄, 은, 금, 구리, 및 이들의 혼합물과 같은 도전성 금속으로 이루어진다. 본 발명에 대해, 상기 도전층은 모든 다른 비-귀금속(non-precious metal)에 비해 우수한 도전 특성을 갖기 때문에 구리(copper)로 이루어지는 것이 가장 바람직하다. 상기 도전층(6)의 두께는 약 0.0001인치(0.0025mm) 내지 약 0.01인치(0.25mm)인 것이 바람직하며, 약 0.0014인치(즉, 약 0.036mm)인 것이 보다 바람직하다.
상기 도전층을 통해 상기 패널의 에지에서 상기 도전층들(6) 사이의 간격은 상기 유전층(8) 및 상기 도전층(6)의 두께를 제어함으로써 정확하게 제어된다. 본 발명의 박막-적층형 패널은 "에지 마감부(edge finish)"를 추가로 포함하며, 여기서 상기 유전층의 에지에는 도전 재료가 남아 있지 않도록 기계적으로, 연마적으로, 또는 화학적으로 처리된다. 상기 유전층(8)의 에지들 어느 부분에도 도전 재료가 남아 있지 않은 경우 상기 박막-적층형 패널은 잘못된 고장에 기인하여 폐기되는 패널의 손실 없이, 상기 유전층(8) 내의 도전성 불순물의 존재 또는 부재를 결정하거나 또는 상기 박막-적층형 패널 내의 다른 전기적 결함을 검출하도록 고-전위 시험(이하 기술됨)과 같은 전기 도전성에 대해 시험이 가능해진다. 또한, 상기 유전층(8) 및 각각의 도전층(6) 사이의 인터페이스는 상기 도전층(6) 사이의 두께를 명확하게 제어한다.
본 발명의 박막-적층형 패널(2)은 당업자에게 알려진 전기 도전성에 대한 표준 시험을 사용하여 상기 유전층(8) 내의 도전성 불순물의 존재와 같은 전기적 결함에 대해 시험될 수 있다. 예를 들면, 고-전위(고-전압) 시험은 메그옴(megohm) 계측기(예를 들어, Hipotronics HMA3A 메그옴 계측기)를 사용하여 수행될 수 있다. 상대적으로 고 전압이 상기 박막-적층형 패널(2)의 제1 표면(16) 상의 도전층(6)에 인가된다. 이후 상기 패널(2)의 제2 표면(20) 상의 도전층(6)에 임의의 응답 전압이 검출된다. 결함이 있는 박막-적층형 패널은 상기 패널의 제1 표면으로부터 상기 제2 표면(20)으로 전류가 도전된다. 전술한 바와 같이, 종래 기술의 박막-적층형 패널의 경우처럼 상기 박막-적층형 패널(2)이 상기 유전층(8)의 에지(12) 상에 도전 재료가 남아 있는 경우, 상기 패널 내의 전기적 결함에 대한 시험은 상기 패널이 결함이 있는지의 여부를 정확하게 결정하도록 수행될 수 없다.
본 발명은 본 발명의 박막-적층형 패널을 생산하도록 박막-적층형 패널의 에지를 마감하는 방법을 또한 제공한다. 본 발명에 따른 바람직한 방법은 미마감된 박막-적층형 패널의 상대적으로 작은 에지 부분을 제거하는 과정을 제공한다. 상기 마감 방법은 하나 이상의 유전층(8) 에지 상에 존재하는 임의의 도전성 재료를제거한다. 추가적으로, 상기 마감 방법은 하나 이상의 상기 유전층(8) 에지(12) 상에 상기 패널의 도전층(6)으로부터 도전 재료를 더 이상 번지지 않게 하는 방식으로 수행된다.
먼저, 상대적으로 대형인 박막-적층 시트(도시되지 않음)는 최신 기술에 따라, 즉, Howard 등에게 1992년 1월 7일에 특허부여된 미국 특허번호 제5,079,069호, Howard 등에게 1992년 10월 13일에 특허부여된 미국 특허번호 제5,155,655호, Howard 등에게 1992년 11월 3일 특허부여된 미국 특허번호 제5,161,086호, 및 Lucas에게 1993년 11월 16일에 특허부여된 미국 특허번호 제5,261,153호에 개시된 방법에 따라 이루어지며, 상기 모든 문헌은 본 명세서 내에 참조되어 본 발명의 일부를 이룬다. 상기 대형 박막-적층형 시트는 이후 다중(미마감된) 박막-적층형 패널로 절단된다. 전술한 바와 같이, 상기 패널은 대형 적층 시트로부터 절단되므로, 도전 재료가 통상적으로 상기 유전층 상의 박막-적층형 시트의 하나 이상의 도전층으로부터 번지게 된다. 상기 번진 도전 재료는 상기 박막-적층형 패널(2)의 하나 이상의 유전층(8) 에지(12) 상에 박막의 도전 재료(6a) 영역을 형성한다(종래 기술의 도 1a 및 1b 참조). 본 발명의 바람직한 마감 방법은 미마감된 패널의 유전층(8) 에지(12)로부터 도전 재료를 제거하도록 상기 패널의 작은 부분을 절삭(milling) 또는 연마(abrading)하는 과정을 제공한다.
도 4를 참조하면, 하나 이상의 박막-적층형 패널은 동시에 마감될 수 있다. 에지를 마감하는 경우, 단일 박막-적층형 패널(2) 또는 박막-적층형 패널의 스택(32)이 고정 장치(24)를 사용하여 소정 위치에 고정된다. 상기 고정 장치(24)는 지지 표면(26)에 연결되는 한 쌍의 금속판(28)을 포함할 수 있다. 미마감된 박막-적층형 패널의 스택(32)은 상기 한 쌍의 금속판(28), 및 하부의 테이블이나 또는 지지 표면(26) 사이에 배치된다. 상기 금속판(28)은 상기 미마감된 패널의 스택(32)이 상기 패널 내에 세공 홀(tool hole)을 형성하지 않고 상기 금속판(28) 및 상기 지지 표면(26) 사이에 안전하게 고정되도록 일측 또는 양측 단부에서 상기 지지 표면(26)에 볼트로 고정되는 것이 바람직하다.
대안적으로, 도 3을 참조하면, 본 발명의 상기 고정 장치(24)는 상부 지지 보드(upper backer board; 36b)와 결합하는데 사용되는 하부 지지 보드(36a)를 포함할 수 있다. 상기 하부 지지 보드(36a)는 금속으로 이루어지거나, 또는 상기 패널의 에지가 절단되므로, 상기 하부 지지 보드(36a) 상에 직접 배치되는 미마감 박막-적층형 패널이 상기 상부 지지 보드(36b)의 협조로 안전하게 소정의 위치에 고정되도록 충분한 마찰력을 갖는 표면을 구비한다.
상기 하부 지지 보드(36a)는 상기 박막-적층형 패널(2)의 도전층(6)을 손상시키지 않도록 상대적으로 충분히 유연한 박막 재료인 시트를 포함하는 것이 바람직하다. 예를 들면, 상기 하부 지지 보드(36a)는 폐쇄-셀 발포제(closed-cell foam)(예를 들면, 텍사스주의 Houston 소재의 Denca Chemical Corporation으로부터 구입 가능한 NEOPRENE™)를 포함할 수 있다.
상기 상부 지지 보드(36b)는 상기 패널이 처리되는 경우 소정 위치에 상기 스택을 고정시키는 것을 용이하게 하도록 상기 패널의 스택(32)의 상부에 배치되는 웨이트(weight) 역할을 한다. 상기 상부 지지 보드(36b)는 상기 패널에 손상을 발생함이 없이 상기 패널의 스택(32)을 소정 위치에 안전하게 고정시키도록 충분한 중량인 것이 바람직하다. 상기 상부 지지 보드(36b)는 각 패널의 에지가 상기 하부 지지 보드(36a)의 간섭 없이 (이하 기술되는 바와 같이) 마감될 수 있도록 상기 미마감된 박막-적층형 패널의 영역에 비해 크기가 작다. 상기 상부 지지 보드(36b)는 1인치(25.4mm) 강판(예를 들면, 약 30Ibs(13.6Kg)의 중량)으로 이루어지는 것이 바람직하다. 대안적인 실시예로, MASONITE™과 같은 복합 판지(composition hardboard)로 이루어지는 것이 바람직한 보호층(38)이 상기 패널의 스택(32) 및 상기 상부 지지 보드(36b) 사이에 배치된다. 상기 보호층(38)은 상기 상부 지지 보드(36b)에 의해 손상을 받는 것으로부터 스택 내의 최상부 패널의 도전층(6)을 보호한다. 상기 보호층(38)은 상기 상부 지지 보드(36b)가 상기 스택(28)과 직접 접촉하지 않는 크기인 것이 바람직하다.
동작 시, 상기 하부 지지 보드(36a)는 상기 지지 표면(26) 상에 배치된다. 미마감된 박막-적층형 패널의 스택(32)은 이후 상기 하부 지지 보드(36a) 상에 배치된다. 상기 보호층(38) 및 상기 상부 지지 보드(36b)는 이후 상기 패널의 에지가 상기 상부 지지 보드(36b) 또는 보호층(38)과의 간섭 없이 마감될 수 있는 방식으로 상기 스택(32)의 상부 상에 배치된다.
다른 고정 장치가 본 발명의 방법을 수행하는데 사용될 수 있다는 점에 유의하여야 한다. 예를 들면, 상기 고정 장치는 클램프, 스트랩(strap), 여러 가지 웨이트, 흡입 장치(suction device)(즉, 진공관), 접착제, 자석 등을 사용하여 일측 표면에 하나 이상의 미마감된 박막-적층형 패널의 부착을 포함할 수 있다.
도 5를 참조하면, 바람직하게는, 표준 컴퓨터 수치 제어(CNC) 라우터(40)가 상기 박막-적층형 패널을 마감하는데 사용된다. 라우터 비트(router bit; 44)가 도시된 바와 같이 수직으로 배치된다. 도 5에서, Z-축은 상기 수직으로 배치된 라우터 비트에 평행하며, X-축은 페이지 면에 수평한 방향으로 연장되며, Y-축은 상기 페이지 면에 수직인 방향으로 연장된다. 상기 CNC 라우터(40)는 X-축 및 Y-축 방향 모두에서 상기 라우터 비트(44)를 이동시키도록 동작 가능하다. 상기 라우터 비트(44)는 상기 스택(32)의 에지 부분을 따라 이동되어 상기 스택 내의 각각의 패널의 각각의 에지의 상대적으로 작은 부분을 절단, 절삭, 또는 연마한다(예를 들어, 상기 패널 에지의 약 0.125인치(3.18mm) 내지 약 0.250인치(6.35mm)가 제거됨).
상기 미마감된 박막-적층형 패널의 도전층(6)으로부터의 도전 재료가 상기 패널의 스택(32)이 정돈됨에 따라 상기 유전층(8) 에지(12) 상으로 번지지 않는 것을 보장하기 위해, 상기 라우터 비트(44)의 회전축은 상기 패널의 스택(32)의 표면(48)에 의해 정해지는 면에 수직이다. "깨끗한" 유전층 에지를 또한 보장하기 위해, 상기 라우터 비트(44)는 나선형이거나 또는 와선형이 아니라 축상으로 연장하는 절단 에지 또는 블레이드를 갖는다(도 6 참조). 달리 말하면, 상기 라우터 비트(44)는 X, Y 면에서만 연장되는 절단 표면을 갖는다. 따라서, 상기 라우터 비트의 절단 동작은 단지 라우터 비트 회전 방향인 R에서 수행된다. 또한, 도 5를 다시 참조하면, 상기 라우터 비트(44)는 상기 패널의 에지 마감 동안 임의의 지점에서 Z-축을 따라 이동되지 않는다. 본 발명의 방법을 수행하는 바람직한 라우터비트(44)는 캘리포니아주 Buena Park 소재의 Megatool로부터 구입 가능한 Router Part No. RI1250과 같은 1/8인치(3.18mm) 라우터 비트이다.
미마감된 박막-적층형 패널의 스택(32)이 도 4에 예시되는 고정 장치 내에 장착되는 경우, 상기 패널의 스택(32)의 한 쌍의 대향 에지(A 및 B)가 스택의 양측 상의 Y-축을 따라 상기 라우터 비트(44)를 이동시킴으로써 먼저 마감된다. 부분적으로 마감된 패널의 스택(32)은 이후 고정 장치(24)로부터 제거되고 90°회전되며 다시 고정된다. 상기 패널의 스택의 2개의 남은 에지가 이후 동일한 방식으로 마감된다.
미마감된 박막-적층형 패널의 스택(32)이 도 3에 예시된 고정 장치에 장착되는 경우, 상기 스택의 4개의 에지 모두는 도 4에 도시된 고정 장치가 요구되지 않으므로 패널의 스택을 제거 및 회전시킬 필요 없이 마감되거나 또는 잘릴 수 있다(즉, 절삭, 절단, 또는 연마).
상기 유전층 에지로부터 도전 재료를 제거하기 위한 본 발명의 다른 바람직한 마감 방법은 물-분사 절단 장치, 레이저 절단 장치, 경사 절단 장치, 및 줄로 다듬기(filing), 고속 연마(sanding), 또는 절삭 장치 등과 같은 도구를 포함하거나, 또는 전술한 라우터를 사용하지 않고 화학적 식각을 사용할 수 있다.
상기 박막-적층형 패널(2)의 제2 실시예(도 7a에 도시됨)에서, 도 2에 도시된 제1 실시예와 마찬가지로, 도전 재료는 유전층(8)의 에지로부터 제거된다. 또한, 하나 이상의 전도층(6)의 작은 단부 부분이 상기 유전층(8)의 에지 부분(40)으로부터 제거된다.
상기 박막-적층형 패널(2)의 제3 실시예(도 7b에 도시됨)에서, 도전층(6) 및 유전층(8) 양자 모두의 하나 이상의 모서리 부분의 제거에 의해 도전 재료가 상기 유전층(8)의 에지로부터 제거된다. 상기 박막-적층형 패널(2)의 제3 실시예는 상기 패널의 표면에 의해 정해지는 면에 대해 약 45°각도에서 절단되도록 설계된 라우터 비트를 사용하여, 도전층(6) 및 유전층(8)의 하나 또는 양자 모두의 모서리 부분의 제거에 의해 "마감"될 수 있다. 상기 라우터 비트는 상기 도전층(6)으로부터 상기 유전층(8)의 에지로 도전 재료를 끌어당기는 것이 아니라 상기 유전층(8)으로부터 상기 도전층(6)으로 도전 재료를 끌어당기도록 배치되는 나선형 절단 에지(spiral cutting edge)를 포함한다.
본 발명이 여러 실시예를 참조하여 기술되었지만, 본 발명이 이들 실시예에 국한되지 않는 점이 이해될 것이다. 반면에, 본 발명은 첨부되는 청구범위에 의해 정해지는 본 발명의 정신 및 범위 내에 포함될 수 있는 모든 변형, 변경, 및 등가물을 포함하게 된다.
본 발명에 따르면 패널의 유전층 에지 상에 도전 재료가 없는 경우 PCB의 처리 전에 제조 결점에 대한 패널의 테스트를 가능하게 하며 잘못된 고장에 기인하는 무-결점 박막-적층형 패널을 폐기하는 것을 회피할 수 있다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 용량성 인쇄회로기판을 형성하는 박막-적층형 패널을 제조하는 마감 방법(finishing method)으로서,
    제1 표면 및 제2 표면을 갖는 유전층을 제공하는 단계,
    상기 유전층의 제1 표면에 제1 도전층을 결합하는 단계,
    구조적으로 단단한 어셈블리가 형성되도록 상기 유전층의 제2 표면에 제2 도전층을 결합하는 단계, 그리고
    상기 유전층의 에지에 도전성 재료가 남아 있지 않도록 상기 구조적으로 단단한 어셈블리의 하나 이상의 에지로부터 상대적으로 작은 부분을 제거하는 단계
    를 포함하는 마감 방법.
  15. 제14항에서,
    상기 구조적으로 단단한 어셈블리의 하나 이상의 에지로부터 상대적으로 작은 부분을 제거하는 상기 단계는 상기 제1 도전층으로부터 또는 제2 도전층으로부터의 도전 재료가 상기 유전층의 임의의 에지로 유포되지 않는 방식으로 수행되는 마감 방법.
  16. 제14항에서,
    상기 구조적으로 단단한 어셈블리의 하나 이상의 에지가 자신의 하나 이상의 에지로부터 상대적으로 작은 부분을 제거하도록 라우팅되는 마감 방법.
  17. 제16항에서,
    하나 이상의 에지는 상기 유전층의 에지에 도전성 재료가 남아 있지 않도록 상기 유전층의 제1 및 제2 표면에 의해 정해지는 면에서만 회전하는 라우터 비트(router bit)로 라우트되는 마감 방법.
  18. 제14항에서,
    상기 구조적으로 단단한 어셈블리를 고정하기 위해 자신의 하나 이상의 에지 로부터 상대적으로 작은 부분을 제거하기 위한 한 위치에서 상기 구조적으로 단단한 어셈블리 상에 웨이트(weight)를 배치하는 단계를 추가로 포함하는 마감 방법.
  19. 제14항에서,
    지지 표면(supporting surface) 및 플레이트(plate) 사이에 상기 구조적으로 단단한 어셈블리를 배치하는 단계, 그리고
    상기 구조적으로 단단한 어셈블리가 자신의 하나 이상의 에지로부터 상대적으로 작은 부분을 제거하기 위해 고정되도록 상기 지지 표면에 상기 플레이트의 제1 단부 또는 제2 단부를 연결하는 단계
    를 추가로 포함하는 마감 방법.
KR10-2000-7005289A 1998-10-13 1999-10-12 용량성 인쇄회로기판용 박막-적층형 패널 및 그 제조 방법 KR100372089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/170,933 1998-10-13
US09/170,933 US6114015A (en) 1998-10-13 1998-10-13 Thin-laminate panels for capacitive printed-circuit boards and methods for making the same

Publications (2)

Publication Number Publication Date
KR20010024642A KR20010024642A (ko) 2001-03-26
KR100372089B1 true KR100372089B1 (ko) 2003-02-12

Family

ID=22621867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7005289A KR100372089B1 (ko) 1998-10-13 1999-10-12 용량성 인쇄회로기판용 박막-적층형 패널 및 그 제조 방법

Country Status (10)

Country Link
US (3) US6114015A (ko)
EP (1) EP1038417B1 (ko)
JP (2) JP3721989B2 (ko)
KR (1) KR100372089B1 (ko)
CN (1) CN100338979C (ko)
DE (1) DE69929912T2 (ko)
HK (1) HK1033736A1 (ko)
MY (1) MY117742A (ko)
TW (1) TW583900B (ko)
WO (1) WO2000022895A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114015A (en) * 1998-10-13 2000-09-05 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
JP4240457B2 (ja) * 2002-05-30 2009-03-18 三井金属鉱業株式会社 両面銅張積層板及びその製造方法
WO2004019663A2 (en) * 2002-08-26 2004-03-04 Park Electrochemical Corp. The laminate structures and method for the electrical testing thereof
US6768316B2 (en) * 2002-12-11 2004-07-27 Polyclad Laminates, Inc. Laser cutting of laminates for electrical insulation testing
JP2004200556A (ja) * 2002-12-20 2004-07-15 Mitsui Mining & Smelting Co Ltd キャパシタ層用積層材の耐電圧検査ロール及びそのキャパシタ層用積層材ロールを用いた耐電圧測定方法
US7430128B2 (en) * 2004-10-18 2008-09-30 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
US8017220B2 (en) * 2006-10-04 2011-09-13 Corning Incorporated Electronic device and method of making
US7742276B2 (en) * 2007-03-30 2010-06-22 Industrial Technology Research Institute Wiring structure of laminated capacitors
ITUD20070195A1 (it) * 2007-10-24 2009-04-25 Baccini S P A Procedimento di produzione e controllo di piastre per elettronica e relativo apparato
US10579920B2 (en) 2007-12-24 2020-03-03 Dynamics Inc. Systems and methods for programmable payment cards and devices with loyalty-based payment applications
CN101772263A (zh) * 2009-12-31 2010-07-07 广州杰赛科技股份有限公司 嵌入式电容印刷线路板及其制作方法
KR101762338B1 (ko) 2011-02-14 2017-07-28 삼성전자 주식회사 라우터 장치
US9419403B2 (en) * 2011-07-01 2016-08-16 Samtec, Inc. Transceiver system
JP6650616B2 (ja) * 2015-02-24 2020-02-19 パナソニックＩｐマネジメント株式会社 両面金属張積層板の製造方法
IT201700032290A1 (it) * 2017-03-23 2018-09-23 Torino Politecnico Condensatori per circuiti risonanti in applicazioni di potenza

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05229059A (ja) * 1992-02-24 1993-09-07 Hitachi Chem Co Ltd 金属張積層板

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US193256A (en) 1877-07-17 Improvement i
US3369293A (en) * 1963-10-29 1968-02-20 Mc Donnell Douglas Corp Method of manufacturing etched circuitry
US3555964A (en) * 1968-10-18 1971-01-19 Lawrence T Fleming Insulation stripping device
JPS4870855A (ko) * 1971-12-29 1973-09-26
US3768351A (en) * 1972-05-08 1973-10-30 Gte Automatic Electric Lab Inc Method and apparatus for forming holes in a material
LU67391A1 (de) * 1972-09-27 1973-06-18 Siemens Ag Elektrischer kondensator
US3863816A (en) * 1972-11-01 1975-02-04 Precision Valve Corp Variable flow rate actuator button for a pressurized aerosol dispenser
US3863316A (en) 1973-12-07 1975-02-04 Herbert G Yeo Rotary cutting tool and method of manufacturing same
US3913196A (en) * 1974-08-29 1975-10-21 Lear Siegler Inc Rotary cutting tool
FR2318556A1 (fr) * 1975-07-12 1977-02-11 Seebach Juergen Procede de fabrication de plaques de circuits electriques et appareil mettant en oeuvre ce procede
JPS5278069A (en) * 1975-12-24 1977-07-01 Fuji Kinzoku Kakou Kk Printed circuit board
US4103102A (en) * 1976-07-01 1978-07-25 Bell Telephone Laboratories, Incorporated Reinforced flexible printed wiring board
US4158987A (en) * 1976-11-15 1979-06-26 Excellon Industries Pressure foot for machine tool
SE424608B (sv) * 1977-09-27 1982-08-02 Bert Larsson Borr- coh fresmaskin for monsterkort
US4343088A (en) * 1980-06-30 1982-08-10 Western Electric Co., Inc. Precision trimming device
US4543295A (en) * 1980-09-22 1985-09-24 The United States Of America As Represented By The Director Of The National Aeronautics And Space Administration High temperature polyimide film laminates and process for preparation thereof
US5125138A (en) * 1983-12-19 1992-06-30 Spectrum Control, Inc. Miniaturized monolithic multi-layer capacitor and apparatus and method for making same
US4532839A (en) 1983-12-21 1985-08-06 Tektronix, Inc. Method for simultaneously cutting a plurality of circuit boards
IT1179960B (it) * 1984-02-09 1987-09-23 Prt Pluritec Italia Spa Metodo di scontornatura e relativa macchina scontornatrice di circuiti stampati
DE3413434A1 (de) 1984-04-10 1985-10-17 Dielektra GmbH, 5000 Köln Verfahren zum kontinuierlichen herstellen von kupferkaschiertem basismaterial fuer leiterplatten
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US4680220A (en) * 1985-02-26 1987-07-14 W. L. Gore & Associates, Inc. Dielectric materials
US4751146A (en) * 1985-07-09 1988-06-14 Showa Denko Kabushiki Kaisha Printed circuit boards
US4742615A (en) * 1986-06-23 1988-05-10 Cencorp, Inc. Routing method and apparatus for cutting printed circuit boards
US4830554A (en) * 1986-06-23 1989-05-16 Cencorp, Inc. Routing apparatus for cutting printed circuit boards
DE3629837A1 (de) * 1986-09-02 1988-03-03 Siemens Ag Elektrischer kondensator aus einem verfestigten wickel oder verfestigten stapel von aneinander geschichteten metallisierten kunststofflagen und verfahren zu seiner herstellung
DE3630269A1 (de) 1986-09-05 1988-03-17 Held Kurt Verfahren und vorrichtung zur aufteilung metallkaschierter laminatbahnen in einzelne platten
US5097390A (en) 1986-12-10 1992-03-17 Interflex Corporation Printed circuit and fabrication of same
US4961806A (en) * 1986-12-10 1990-10-09 Sanders Associates, Inc. Method of making a printed circuit
DE3737868A1 (de) 1987-11-07 1989-05-18 Loehr & Herrmann Gmbh Vorrichtung zum trennen und besaeumen von leiterplatten
US4856400A (en) 1988-02-17 1989-08-15 Kelzer Robert A Scoring cutter
US5022439A (en) * 1988-07-20 1991-06-11 Nissan Motor Co., Ltd. Cloth roller replacing system for loom
KR970004752B1 (ko) * 1989-03-07 1997-04-03 로-무 가부시기가이샤 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5161086A (en) * 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) * 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US4988241A (en) * 1989-09-15 1991-01-29 The Boeing Company Cutter with angled diamond inserts
US5002439A (en) 1990-02-14 1991-03-26 Advanced Composite Materials Corporation Method for cutting nonmetallic materials
FR2660072B1 (fr) * 1990-03-21 1992-07-24 Int Market Dev Appareil de test de circuit imprime.
IT1242351B (it) * 1990-09-26 1994-03-04 Quintilio Lupi Perfezionamenti alle mole per macchine utensili per la lavorazione del marmo granito, e simili
JP2854702B2 (ja) 1990-10-25 1999-02-03 松下電工株式会社 プリント配線板の製造方法
DE4035792C1 (en) 1990-11-10 1992-04-23 Loehr & Herrmann Gmbh, 7531 Neuhausen, De Printed circuit board panel de-edging device - has two saw-blades mounted in bearingblockings which can be positionally adjusted
US5162977A (en) 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
JPH06114797A (ja) 1992-03-13 1994-04-26 Tamachi Kogyo Kk プリント基板等の切断工法
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5261153A (en) * 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
JPH0832922A (ja) * 1994-07-14 1996-02-02 Hitachi Ltd 磁気記録再生装置
US5652055A (en) * 1994-07-20 1997-07-29 W. L. Gore & Associates, Inc. Matched low dielectric constant, dimensionally stable adhesive sheet
US5521513A (en) * 1994-10-25 1996-05-28 Teradyne Inc Manufacturing defect analyzer
JP2831971B2 (ja) * 1995-04-28 1998-12-02 株式会社イースタン 半導体素子搭載用プリント配線板およびその製造方法
US6357672B1 (en) * 1995-07-06 2002-03-19 United Technologies Corporation Sealing means for a multi-axis nozzle
JP3496347B2 (ja) 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
US5692286A (en) * 1995-10-02 1997-12-02 Posulax S.A. Method for shaping parts in one or more stacked board shaped elements and machine tool for implementing this method
US5638251A (en) * 1995-10-03 1997-06-10 Advanced Refractory Technologies, Inc. Capacitive thin films using diamond-like nanocomposite materials
US6100951A (en) * 1996-09-30 2000-08-08 U.S. Philips Corporation Thin-film switching elements for electronic devices and a method of manufacturing the same
US6038336A (en) * 1997-12-04 2000-03-14 Daewoo Electronics Co., Ltd. PCB testing circuit for an automatic inserting apparatus and a testing method therefor
JP3784202B2 (ja) 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
US6120569A (en) * 1998-09-23 2000-09-19 Kuo; Ching-An Method for production and structure of stone pattern processing mills
US6783620B1 (en) * 1998-10-13 2004-08-31 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
US6114015A (en) 1998-10-13 2000-09-05 Matsushita Electronic Materials, Inc. Thin-laminate panels for capacitive printed-circuit boards and methods for making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05229059A (ja) * 1992-02-24 1993-09-07 Hitachi Chem Co Ltd 金属張積層板

Also Published As

Publication number Publication date
TW583900B (en) 2004-04-11
EP1038417B1 (en) 2006-02-15
CN100338979C (zh) 2007-09-19
KR20010024642A (ko) 2001-03-26
US6789298B1 (en) 2004-09-14
JP4270178B2 (ja) 2009-05-27
EP1038417A1 (en) 2000-09-27
JP3721989B2 (ja) 2005-11-30
DE69929912T2 (de) 2006-10-05
JP2002527913A (ja) 2002-08-27
US20040264106A1 (en) 2004-12-30
US7018703B2 (en) 2006-03-28
CN1277796A (zh) 2000-12-20
HK1033736A1 (en) 2001-09-14
US6114015A (en) 2000-09-05
MY117742A (en) 2004-07-31
JP2005328084A (ja) 2005-11-24
DE69929912D1 (de) 2006-04-20
WO2000022895A1 (en) 2000-04-20

Similar Documents

Publication Publication Date Title
JP4270178B2 (ja) 容量性プリント回路板のための薄層パネルの仕上げ方法
JP5491026B2 (ja) プリント配線基板中に補強コア材料を構成する製造方法
US5773764A (en) Printed circuit board panel
JPH07506218A (ja) 高密度導体ネットワーク並びにその製造方法と製造装置
KR100787002B1 (ko) 복수개의 보조테이프가 배열된 캐리어테이프 및 이를이용한 ｆｐｃｂ 보조테이프 부착방법
KR20080086404A (ko) 리세스 형성 방법, 리세스 형성 장치, 및 리세스용 형성재료
US6783620B1 (en) Thin-laminate panels for capacitive printed-circuit boards and methods for making the same
WO1998018015A1 (en) Apparatus for testing of printed circuit boards
EP0676914A2 (en) Method of constructing high yield, fine line, multilayer printed wiring board panel
KR930004542B1 (ko) 편향연삭 어셈블리
KR20180047145A (ko) 기판 가공용 지그, 기판 관통홀 가공 설비 및 기판 관통홀 가공 시스템
CN113015335A (zh) 一种提高芯板直压类pcb钻孔对准度的方法
KR930012264B1 (ko) 연마가이드 및 이를 제공하기 위한 방법
US8221635B2 (en) Process for multiple platings and fine etch accuracy on the same printed wiring board
TWM541179U (zh) 鑽孔系統
EP0235270A1 (en) Grinding guide and method for controlling the automatic grinding of objects
JPH05177478A (ja) プレート材の加工検査方法
KR100797668B1 (ko) 인쇄회로기판 및 이의 제조 방법
CN116441180A (zh) 一种高性能电路板的制作工艺
Hodsong et al. Everything you ever needed to know to process PTEF Microwave and RF Printed Circuit Boards (Without local Anesthesia)
Nelson Metallographic techniques in the electronics industry
WO2004019663A2 (en) The laminate structures and method for the electrical testing thereof
JPH0271591A (ja) 回路基板修復方法
JPS60141498A (ja) オ−トパタ−ンカツト装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 17