KR100371574B1 - 리드 단자를 갖는 세라믹 전자 부품 - Google Patents
리드 단자를 갖는 세라믹 전자 부품 Download PDFInfo
- Publication number
- KR100371574B1 KR100371574B1 KR10-2001-0011997A KR20010011997A KR100371574B1 KR 100371574 B1 KR100371574 B1 KR 100371574B1 KR 20010011997 A KR20010011997 A KR 20010011997A KR 100371574 B1 KR100371574 B1 KR 100371574B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- ceramic
- electrode
- electronic component
- alloy
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 115
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 48
- 239000000956 alloy Substances 0.000 claims abstract description 48
- KHYBPSFKEHXSLX-UHFFFAOYSA-N iminotitanium Chemical compound [Ti]=N KHYBPSFKEHXSLX-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910001000 nickel titanium Inorganic materials 0.000 claims abstract description 44
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 20
- 229910052709 silver Inorganic materials 0.000 claims abstract description 20
- 229910052737 gold Inorganic materials 0.000 claims abstract description 18
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 13
- 239000003985 ceramic capacitor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 238000005476 soldering Methods 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 115
- 239000010949 copper Substances 0.000 description 25
- 239000003990 capacitor Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001755 magnetron sputter deposition Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229910018054 Ni-Cu Inorganic materials 0.000 description 3
- 229910018481 Ni—Cu Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 239000002003 electrode paste Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
Abstract
본 발명에 따른 세라믹 전자 부품은 전극들을 포함하며, 각 전극이, 세라믹 소자를 구성하는 세라믹 재료의 표면에 밀착하도록 형성되며 Ni-Ti 합금으로 이루어진 제 1 전극층, 제 1 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 2 전극층, 제 2 전극층상에 형성되며 Ni-Ti 합금으로 이루어진 제 3 전극층, 및 제 3 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 4 전극층을 갖는다. 4층 구조를 갖는 상기 전극에 솔더 부재에 의해 리드 단자가 각각 결합된다.
Description
본 발명은 세라믹 전자 부품에 관한 것으로, 특히, 세라믹 소자에 형성된 전극에 결합하는 리드 단자(lead terminals)를 갖는 세라믹 전자 부품에 관한 것이다.
예를 들면, 유전체 세라믹으로 이루어진 단일 시트(시트 세라믹체:sheet ceramic body)에 형성된 전극을 갖는 단일 시트형 세라믹 커패시터(소위 시트형상세라믹 커패시터라 함)은 상기 시트 세라믹체의 앞뒤 양면에 전극이 형성되고, 리드 단자가 솔더(solder)를 통해 전극에 결합된 구조를 갖는다.
종래에는, 상기 전극들은 솔더링이 용이한 금속인 Ag, Cu 등의 전기도전성(electroconductive) 성분을 함유하는 전극 페이스트를 도포하여 형성된 베이킹(baking) 전극이거나, 또는 습식 도금(plating) 방법으로 형성된 도금 전극이었다.
게다가, 최근에, 솔더에 함유된 Sn이 확산되기 어려운 금속인 Ni, Zn 등을 도전 성분으로 하는 전극 페이스트를 도포, 베이킹하거나, 또는 습식 도금에 의하여 형성되는 Ni전극, Zn 전극 등을 채용하는 것이 검토되고 있다.
Ag, Cu 등으로 이루어진 상기 베이킹 전극 또는 상기 습식 도금 전극에 리드 단자를 솔더에 의해 결합하는 구조를 갖는 상기 세라믹 커패시터에 대해, 세라믹 커패시터가 고온 환경(예를 들면, 약 150℃의 온도)에서 사용될 때, 리드 단자를 결합시키기 위하여 사용된 솔더에 함유된 Sn이 전극내에 확산된다. 그 결과, 상기 세라믹 소자를 구성하는 세라믹 및 전극의 밀착력(adhesion force)이 저하된다. 이는 경우에 따라서는 상기 세라믹 커패시터의 유전 손실을 증가시킬 수 있으며, 상기 전극 및 상기 세라믹 간에 발생한 공극에서의 코로나 방전(corona-discharge)으로 인해, 상기 세라믹 소자를 파괴시킬 수 있다.
또한, Ni, Zn등으로 이루어진 상기 베이킹 전극 또는 상기 습식 도금 전극은 상기 전극에 상기 리드 단자를 솔더링하는 것이 용이하지 않다. 그래서, 어떤 경우에는, 신뢰성의 견지에서 문제시되고 있는 염소형 플럭스(chlorine-type fluxes)를사용하거나, 또는 다른 결합용 전극을 형성할 필요가 있다.
상술한 문제를 해결하기 위한 목적으로, 세라믹에 밀착시키기 위한 전극층을 스퍼터링(sputtering)에 의해 형성하고, 높은 솔더링 특성을 갖는 전극 재료로 이루어진 솔더링층을 전극층에 형성하는 방법(다층 구조법)이 제안된다. 상술한 방법에 의해 형성한 전극을 갖는 제품의 경우일지라도, 상기 제품이 고온 상태하에서 사용될 때는, 상기 제품의 특성이 저하될 것이다. 사실, 상기 고온 상태하에서 사용할 때 상기의 특성 저하 문제는 충분히 해결될 수 없다.
상술한 문제를 해결하기 위한 본 발명의 바람직한 실시형태는, 전극에 리드 단자를 용이하고 확실하게 솔더하는 것이 가능하고, 리드 단자의 접속 신뢰성이 높고, 고온 상태하에서의 사용으로 인한 특성의 저하를 최소화하는 세라믹 전자 부품을 제공한다.
상기 목적을 달성하기 위하여, 본 발명의 바람직한 실시형태에 따르면, 세라믹 전자 부품은 세라믹 소자의 표면에 형성된 전극 및 상기 전극에 부착되는 리드 단자를 포함하며, 상기 전극은 각각 (a) 세라믹 소자를 구성하는 세라믹 재료의 표면에 밀착하도록 형성되며 Ni-Ti 합금으로 이루어진 제 1 전극층, (b) 제 1 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 2 전극층, (c) 제 2 전극층상에 형성되며 Ni-Ti 합금으로 이루어진 제 3 전극층, 및 (d) 제 3 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 4 전극층을 포함하며, 상기 리드 단자는 솔더를통해 상기 4층 구조를 갖는 상기 전극에 각각 결합된다.
각 전극을, 세라믹 소자를 구성하는 세라믹 재료의 표면에 밀착하도록 형성되며 Ni-Ti 합금으로 이루어진 제 1 전극층, 제 1 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 2 전극층, 제 2 전극층상에 형성되며 Ni-Ti 합금으로 이루어진 제 3 전극층, 및 제 3 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 4 전극층을 포함하는 4층 구조를 갖도록 하고, 이 4층 구조를 갖는 전극에 리드 단자를 솔더링함으로써, 상기 리드 단자를 전극에 확실하게 결합할 수 있으며, 고온 환경하에서 사용될 때 부품의 특성 저하를 방지할 수 있다.
본 발명의 바람직한 실시형태에서, 제 1 전극층을 구성하는 재료로써, 상기 세라믹 소자의 세라믹 재료에 결합하기 위한 적당한 결합력을 얻을 수 있는 Ni-Ti 합금을 사용하는 것이 바람직하다. 또한, 합금과 세라믹간의 결합력은 상기 세라믹 내의 산소와 상기 금속(합금)간의 결합력에 의해 얻게 될 것이다. 만약 금속 및 산소의 결합력이 낮다면, 밀착력이 불충분하다. 만약 금속 및 산소의 결합력이 높다면, 상기 세라믹 재료의 환원에 의한 제품의 특성 저하가 생긴다. 본 발명의 바람직한 실시형태에서는 Ni-Ti 합금을 사용하는 경우, 다른 특성의 저하없이 충분한 결합력을 얻을 수 있다.
제 2 전극층은 고온 환경하에서 도전성을 확보하고, 특성 저하를 방지하는 기능을 실행한다. 본 발명의 바람직한 실시형태에서는, 제 2 전극층을 구성하는 재료로써, Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 한 종을 사용하는것이 바람직하다.
제 3 전극층은 솔더 성분의 확산이 제 2 전극층에 진행하는 것을 방지하는 기능을 실행한다. 본 발명의 바람직한 실시형태에서는, 제 3 전극층을 구성하는 재료로써, 솔더 성분의 확산을 최소화하는 Ni-Ti 합금을 사용하는 것이 바람직하다.
제 4 전극층에 리드 단자가 솔더링된다. 본 발명의 바람직한 실시형태에서는, 솔더 습윤성이 높은 금속으로써, Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 한 종을 사용하는 것이 바람직하다.
즉, 본 발명의 바람직한 실시형태에 따른 리드 단자를 갖는 세라믹 전자 부품은,
(1) 제 1 전극층은 세라믹 소자의 세라믹 재료와의 충분한 결합성을 확보하는 기능을 가지며,
(2) 제 2 전극층은 고온 상태하에서 도전성을 확보하는 기능을 가지며,
(3) 제 3 전극층은 솔더 성분의 확산을 방지하는 기능을 가지며,
(4) 제 4 전극층은 양호한 솔더 습윤성을 확보하는 기능을 가지므로,
리드 단자 및 전극의 접속 신뢰성을 높게 유지하고, 고온 상태하에서의 사용으로 인한 특성 저하를 억제할 수 있다.
상기 각 전극을 구성하는 제 1 전극층, 제 2 전극층, 제 3 전극층 및 제 4 전극층은 각각 스퍼터링 방법으로 형성하는 것이 바람직하다.
상기 각 전극을 구성하는 제 1 전극층, 제 2 전극층, 제 3 전극층 및 제 4 전극층을, 각각 스퍼터링 방법으로 형성함으로써, 세라믹 소자를 구성하는 세라믹에 대한 밀착성 및 솔더링 특성이 높은 전극을, 용이하고 확실하게 형성하는 것이 가능하다.
그러나, 제 1 전극층, 제 2 전극층, 제 3 전극층 및 제 4 전극층을 형성하는데 다른 방법을 사용해도 된다.
제 1 전극층 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량(Ti 비율)은, 약 5∼20중량%의 범위로 설정하는 것이 바람직하다.
또한, 제 1 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량(Ti 비율)을 약 5∼20중량%의 범위로 설정함으로써, 세라믹 소자에 대한 밀착성 및 솔더링 특성이 높은 전극을, 용이하고 확실하게 형성하는 것이 가능하다. 따라서, 본 발명의 바람직한 실시형태가 효과적이다.
Ni-Ti 합금의 Ti 함량(Ti 비율)을 약 5∼20중량%의 범위로 설정하는 이유 중의 하나는 하기와 같다. 만약 Ti 함량이 5중량% 이하이면, 세라믹 소자를 구성하는 세라믹에 대한 합금의 밀착성이 확보되기 어렵고, 게다가, Ni 비율이 과도하게 증가하여, Ni- Ti 합금이 자성을 가져, 마그네트론 스퍼터링(magnetron sputtering) 방법을 적용할 수 없게 된다. 게다가, Ti 함량이 20중량%을 초과하면, 세라믹과의 반응에 의해, 전극 및 세라믹간의 이종 위상(heterogeneous phase)이 생기고, 유전 손실을 증가시킨다.
또한, 제 1 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량(Ti 비율)을 약 5∼10중량%의 범위로 설정하여도 된다.
Ni-Ti 합금의 Ti 함량(Ti 비율)을 약 5∼10중량%의 범위로 설정하는 이유중의 하나는 하기와 같다. 세라믹 소자를 구성하는 세라믹에 대한 합금의 밀착성이 우수하고, 이종 위상으로 인한 유전 손실의 증가가 확실하게 방지된다.
또한 리드 단자를 갖는 세라믹 전자 부품에서, 세라믹 소자는 단일 시트형 세라믹 커패시터용 유전체 세라믹으로 이루어진 시트 세라믹체이고, 세라믹 전자 부품은 단일 시트형 세라믹 커패시터이다.
본 발명의 바람직한 실시형태는 세라믹 소자가 단일 시트형 세라믹 커패시터용 유전체 세라믹으로 이루어진 시트 세라믹체인, 리드 단자를 갖는 단일 시트형 세라믹 커패시터에 적용될 때, 리드 단자를 갖는 세라믹 커패시터는 상기 세라믹 소자에 대한 전극의 밀착성이 매우 높고, 전극에 대한 리드 단자의 솔더링 강도가 매우 높고, 게다가, 고온 환경하에서 사용할 때 상기 커패시터의 안정성이 우수하다.
본 발명의 다른 특징, 특성, 구성요소 및 이점들은 첨부한 도면들을 참조로 한 본 발명의 실시형태의 설명으로부터 더욱 자명할 것이다.
도 1은 본 발명의 바람직한 실시형태에 따른 리드 단자를 갖는 세라믹 전자 부품(리드 단자를 갖는 단일 시트 세라믹 커패시터)의 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
1a, 1b ... 제 1 전극층 2a, 2b ... 제 2 전극층
3a, 3b ... 제 3 전극층 4a, 4b ... 제 4 전극층
5a, 5b ... 전극 6a, 6b ... 솔더
7a, 7b ... 리드 단자 10 ... 세라믹체
하기에, 본 발명의 바람직한 실시형태를 통해 본 발명의 특징을 더욱 상세하게 설명할 것이다.
바람직한 실시형태에서는, 시트 세라믹체(단일 시트형 세라믹 커패시터용 세라믹 소자)의 앞뒤 양면에 형성된 전극에 리드 단자가 결합되는 구조를 갖는 단일 시트형 커패시터를 예를 들어 설명한다.
도 1에 도시된 바와 같이, 상기 바람직한 실시형태의 리드 단자를 갖는 단일시트형 세라믹 커패시터(하기에서는, 간단히 커패시터라 말함)는, 유전체 세라믹으로 형성된 시트 세라믹체(10), 상기 세라믹체(10)의 앞뒤 양면에 형성된 전극(5a, 5b), 및 상기 전극(5a, 5b)에 솔더 부재(6a, 6b)에 의해 결합한 리드 단자(7a, 7b)를 포함한다.
세라믹체(10)는 구체적으로 BaTiO3계, SrTiO3계, TiO2계 등의 유전체 세라믹으로 형성된다.
또한, 세라믹체(10)의 앞뒤 양면에 형성된 상기 전극(5a, 5b)은 마그네트론 스퍼터링 방법에 의해, 소정의 온도로 가열된다.
스퍼터링을 하기 위한 세라믹체(10)의 가열 온도는 임의이지만, 세라믹체(10)내의 잔류열응력을 적게 하는 견지에서 약 150℃ 이하로 설정하는 것이 바람직하다.
바람직한 실시형태의 커패시터에는, 전극(5a, 5b)이 각각 제 1 전극층(1a, 1b), 제 2 전극층(2a, 2b), 제 3 전극층(3a, 3b), 및 제 4 전극층(4a, 4b)으로 이루어지는 4층 구조를 포함한다.
상기 전극(5a, 5b)을 부분적으로 구성하는 제 1 전극층(1a, 1b)은 각각 Ni-Ti 합금으로 형성되고, 상기 세라믹체(10)의 양면(표면)에 밀착하도록 형성된다.
상기 Ni-Ti 합금은, 세라믹체(10)를 구성하는 세라믹 및 Ni-Ti합금 사이에 적당한 결합력을 제공할 수 있다. 게다가, 상기 Ni-Ti 합금은 상기 세라믹이 환원될 때 특성 저하가 최소화되는 전극 재료이다. 상기 Ni-Ti 합금으로써, Ti 함량(Ti비율)이 약 5∼20중량%의 범위의 조성이 적용된다. 상기 이유는 다음과 같다. 만약 상기 Ni-Ti 합금의 Ti 함량이 약 5중량% 이하이면, 상기 합금과 상기 세라믹간의 결합력이 불충분하다. 즉, 소망하는 결합 강도를 얻을 수 없다. 만약 상기 Ni-Ti 합금의 Ti 함량이 20중량% 이상이면, 상기 세라믹의 환원때문에 Ni-Ti 합금의 특성이 저하된다.
상기 전극(5a, 5b)을 부분적으로 구성하는 제 2 전극층(2a, 2b)은 각각 제 1 전극층(1a, 1b)의 표면에 형성되고, Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 한 종으로 형성된다. 상기 제 2 전극층(2a, 2b)은 도전성을 확보하기 위해 형성된 전극층이다.
상기 전극(5a, 5b)을 부분적으로 구성하는 제 3 전극층(3a, 3b)은, 상기 제 2 전극층(2a, 2b)의 산화, 또는 상기 리드 단자(7a, 7b)를 결합하기 위해 사용된 솔더 부재(6a, 6b)로부터 솔더 성분의 확산으로 인한 도전성의 저하를 방지하기 위한 전극층이다. 제 3 전극층(3a, 3b)은 Ni-Ti 합금으로 형성된다. 즉, 상기 Ni-Ti 합금으로 이루어진 제 3 전극층은, 내부식성이 높고, 솔더 성분인 Sn, Pb의 확산을 방지하여 상기 제 2 전극층(2a, 2b)을 보호하는 기능을 실행한다.
또한, 상기 전극(5a, 5b)을 부분적으로 구성하는 제 4 전극층(4a, 4b)은 상기 솔더(6a, 6b)에 대한 습윤성이 높은 전극층이고, 상기 리드 단자의 솔더링 특성을 확보하는 기능을 실행한다.
하기에서는, 본 발명의 바람직한 실시형태에 따른 상기 커패시터의 전기 특성을 설명할 것이다.
특성의 측정에 필요한 커패시터(시료)로써, 리드 단자를 갖는 단일 시트 세라믹 커패시터를 하기의 방법으로 준비한다.
(1) 직경이 약 13㎜, 두께가 약 0.5㎜인 디스크형상(disk shape)의 BaTiO3으로 이루어진 상기 세라믹체(10)를, 약 10∼2Pa의 진공중에 100℃로 가열한다. 그 후에, 마그네트론 스퍼터링 방법으로 상기 세라믹체(10)의 상하 양면에, Ni-Ti 합금(Ti 함량 7.5중량%의 Ni-Ti 합금)으로 이루어진 상기 제 1 전극층(1a, 1b)을 두께 약 200㎚로 형성한다.
(2) 다음, 상기 제 1 전극층(1a, 1b)상에, 마그네트론 스퍼터링 방법으로 Cu로 이루어진 제 2 전극층(2a, 2b)을 두께 약 200㎚로 형성한다.
(3) 그 후에, 제 2 전극층(2a, 2b)상에, 마그네트론 스퍼터링 방법으로 Ni-Ti 합금(Ti 함량 7.5중량%의 Ni-Ti 합금)으로 이루어진 제 3 전극층(3a, 3b)을 두께 약 100㎚로 형성한다.
(4) 게다가, 제 3 전극층(3a, 3b)상에, 마그네트론 스퍼터링 방법으로 Cu로 이루어진 제 4 전극층(4a, 4b)을 두께 약 100㎚로 형성한다.
(5) 그리고 나서, 상기 세라믹체(10)의 양면에 형성된 4층 구조의 전극(5a, 5b)에, 솔더링될 연동선(soft copper wires)으로 이루어진 직경 0.6㎜의 리드 단자(7a, 7b)를 솔더 부재(6a, 6b)를 통해 결합한다. 따라서, 특성 측정용 시료로써 상기 리드 단자를 갖는 단일 시트형 세라믹 커패시터를 얻는다.
상술한 대로 준비한 커패시터(실시예 1)를 약 125℃의 온도로 유지하면서1000시간동안 방치하였다. 시료로서 선택된 상기 커패시터의 전기 특성(유전율, 유전 손실, 및 절연 저항)을 측정하였다.
표 1은 그 결과이다.
| Ti 함량 (Ti 비율) | |||||
| 5중량% | 10중량% | 15중량% | 20중량% | 25중량% | |
| 유전 손실(%) | 0.35 | 0.35 | 0.41 | 0.47 | 1.21 |
| 밀착력(N) | 37 | 38 | 49 | 57 | 57 |
또한, 표 1은 전극의 솔더 습윤성 및 상기 세라믹체에 대한 전극의 밀착력에 관한 자료이다.
게다가, 표 1에는, 상기 바람직한 실시형태의 시료들의 전기 특성과 함께, 하기의 비교예 1, 2, 3에서 측정한 전기 특성을 보여준다.
(1) 전극으로써 Cu 후막 전극층을 갖는 커패시터(비교예 1).
(2) 하기 전극층을 포함하는 3층 구조를 갖는 각 전극으로 형성된 커패시터(비교예 2)
(a) Cu로 이루어진 제 1 전극층(하층 전극) : 두께 약 300㎚
(b) Ti로 이루어진 제 2 전극층(중간층 전극) : 두께 약 100㎚ 및
(c) Ni-Cu로 이루어진 제 3 전극층(상층 전극) : 두께 약 300㎚.
(3) 하기 전극층을 포함하는 2층 구조를 갖는 전극으로 형성된 커패시터(비교예 3)
(a) Cu로 이루어진 제 1 전극층(하층 전극) : 두께 약 300㎚,
(b) Ni-Ti로 이루어진 제 2 전극층(상층 전극) : 두께 약 300㎚.
표 1에 도시된 바와 같이, 상기 실시형태의 커패시터는 유전율, 유전 손실, 및 절연 저항과 같은 전기 특성, 전극의 솔더 습윤성 및 세라믹체에 대한 전극의 밀착력이 상기 비교예와 동등하거나 또는 그보다 높다.
또한, 상기 실시예 1의 커패시터에서, 제 1 전극층 및 제 3 전극층의 구성재료로써 Ni-Ti 합금의 Ti 함량(Ti 비율)을 변화시키면서, Ti 함량, 유전 손실, 및 세라믹체에 대한 전극의 밀착력의 관계를 조사하였다. 그 결과를 표 2에 나타낸다.
| 전극 | 125℃에서 1000시간후의 전기 특성 | 솔더 습윤성 | 밀착력(N) | ||
| 외관 유전율εr | 유전 손실(%) | 절연저항(㏁) | |||
| 실시예 1 | 8250 | 0.35% | 70000 | 양호 | 37 |
| 비교예 1Cu 후막 전극 | 6800 | 0.78% | 68000 | 양호 | 33 |
| 비교예 2스퍼터링 전극Cu/Ti/Ni-Cu300㎚/100㎚/300㎚ | 8250 | 0.50% | 70000 | 양호 | 18 |
| 비교예 3스퍼터링 전극Cu/Ni-Cu300㎚/300㎚ | 7200 | 0.78% | 70000 | 양호 | 13 |
표 2에서 알 수 있는 바와 같이, Ti 함량이 약 5∼20중량%일 때, 유전 손실 및 전극의 밀착력의 양 특성에 대해, 실용상 문제를 일으키지 않고 소망하는 결과를 얻을 수 있다.
상기 바람직한 실시형태에서, 리드 단자를 갖는 단일 시트형 세라믹 커패시터를 예를 들어 설명하였다. 본 발명은 상기 단일 시트형 세라믹 커패시터에 한정되지 않는다. 본 발명은 세라믹 소자에 결합한 전극에 솔더에 의해 리드 단자가 결합하는 구조를 갖는 각종 세라믹 전자 부품에 적용이 가능하다.
또한, 상술한 바람직한 실시형태에서, 제 2 및 제 4 전극층으로써, Cu로 이루어진 전극층을 형성하는 것이 바람직하다. 제 2 및 제 4 전극층을 구성하는 재료는 Cu에 한정되지 않는다. Cu, Ag, 및 Au의 적어도 한 종을 포함하는 다양한 조성의 것을 사용하는 것이 가능하다.
본 발명은, 다른 점에서도 상기 바람직한 실시형태에 한정되지 않는다. 상기 세라믹 소자 및 상기 리드 단자의 구체적인 형상 및 크기, 및 상기 전극의 배열 패턴 등에 관하여, 본 발명의 요지 및 범위로 부터 벗어나지 않는 한 여러가지 응용 및 변형이 가능하다.
상술한 바와 같이, 본 발명의 바람직한 실시형태에 따른 리드 단자를 갖는 세라믹 전자 부품에서, 상기 전극들은 각각 세라믹 소자를 구성하는 세라믹 재료의 표면에 밀착하도록 형성되며 Ni-Ti 합금으로 이루어진 제 1 전극층, 제 1 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 2 전극층, 제 2 전극층상에 형성되며 Ni-Ti 합금으로 이루어진 제 3 전극층, 및 제 3 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 4 전극층을 포함하는 4층 구조를 가지며, 상기 리드 단자들은 솔더를 통해 상기 4층 구조를 갖는 상기 전극들에 결합한다. 이러한 독특한 구조에 의해, 리드 단자들이 상기 전극들에 확실하게 결합하고, 게다가, 고온 환경하에서의 사용으로 인한 특성 저하를 확실하게 억제할 수 있다.
특히, 4층 구조를 갖는 각 전극은 하기와 같이 형성하는 것이 바람직하다.
(1) 제 1 전극층(베이스 전극층:undercoat electrode layer)으로서, 세라믹에 대한 밀착성이 높은 Ni-Ti 합금이 사용되고 (2) 상기 제 1 전극층상에, 도전성을 확보하기 위한 Cu 등으로 이루어진 제 2 전극층이 형성되고 (3) 게다가, 상기 제 2 전극층상에, 솔더 성분의 확산을 억제하는 Ni-Ti 합금으로 이루어진 제 3 전극층이 형성되고 (4) 표면층으로써, 솔더링 특성이 높은 Cu등으로 이루어진 제 4 전극층이 형성되고, 상기 각각의 전극층은 상술한 기능을 실행한다. 따라서, 리드 단자의 결합 강도는 크게 향상되고, 고온 환경에서의 사용으로 인한 특성 저하를 효율적으로 방지하고, 신뢰성을 향상시키는 것이 가능하다.
또한, 리드 단자를 갖는 세라믹 전자 부품에는, 전극을 구성하는 제 1 전극층, 제 2 전극층, 제 3 전극층, 및 제 4 전극층을 각각 스퍼터링 방법으로 형성함으로써, 상기 세라믹 소자를 구성하는 세라믹 재료에 대한 밀착성 및 솔더링 특성이 우수한 전극을, 용이하고 확실하게 형성할 수 있다. 따라서, 본 발명을 더욱 효과적으로 할 수 있다.
제 1 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량을 약 5∼20중량%의 범위로 설정함으로써, 세라믹 소자를 구성하는 세라믹 재료에 대한 밀착성 및 솔더링 특성이 우수한 전극을 용이하고 확실하게 형성할 수 있다. 따라서, 본 발명을 더욱 효과적으로 할 수 있다.
리드 단자를 갖는 세라믹 전자 부품은, 제 1 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량을 약 5∼10중량%의 범위로 설정함으로써, 세라믹 소자를 구성하는 세라믹에 대한 밀착성이 높고 세라믹에 생긴 이종 위상(heterogeneous phase)으로 인한 유전 손실의 증가가 감소될 수 있다.
또한, 본 발명은 세라믹 소자가 단일형 세라믹 커패시터용 시트 세라믹체인 단일 시트형 세라믹체에 적용하는 것이 바람직하다. 따라서, 상기 세라믹 소자에 대한 전극의 밀착성이 매우 높고, 상기 전극에 대한 리드 단자의 솔더링 강도가 매우 높고, 게다가 고온 환경하에서 사용될 때 커패시터의 안정성이 우수한, 리드 단자를 갖는 단일 시트형 세라믹 커패시터를 얻을 수 있다.
이상, 본 발명을 본 발명의 바람직한 실시형태를 참조하여 상세히 설명하였으나, 당업자라면 본 발명의 요지 및 범위내에서 여러가지 응용 및 변형이 가능하다는 것을 알 것이다.
Claims (18)
- 세라믹 재료로 이루어진 세라믹 소자;상기 세라믹 소자의 표면에 형성된 복수의 전극; 및상기 전극에 부착되는 복수의 리드 단자;를 포함하는 세라믹 전자 부품으로,상기 전극들중 적어도 하나의 전극은,(a) 세라믹 소자를 구성하는 세라믹 재료의 표면에 밀착하도록 형성되며 Ni-Ti 합금으로 이루어진 제 1 전극층;(b) 제 1 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 2 전극층;(c) 제 2 전극층상에 형성되며 Ni-Ti 합금으로 이루어진 제 3 전극층; 및(d) 제 3 전극층상에 형성되며 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 4 전극층을 포함하는 4층 구조를 가지며,상기 리드 단자는 솔더(solder)에 의해 상기 전극에 각각 결합하는 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 전극을 구성하는 상기 제 1 전극층, 제 2 전극층, 제 3 전극층, 및 제 4 전극층은 스퍼터링(sputtering)에 의해 형성된 전극인 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 제 1 전극층 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량은 약 5∼20중량%의 범위에 있는 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 제 1 전극층 및 제 3 전극층을 구성하는 Ni-Ti 합금의 Ti 함량은 약 5∼10중량%의 범위에 있는 것을 특징으로 하는, 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 세라믹 소자는 단일 시트형 세라믹 커패시터용 유전체 세라믹으로 이루어진 시트 세라믹체이고, 상기 세라믹 전자부품은 단일 시트형 세라믹 커패시터인 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 각 전극은 4층 구조를 갖는 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 세라믹 소자는 BaTiO3,SrTiO3,및 TiO2중의 하나로 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 제 2 전극층 및 제 4 전극층이 Cu로 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
- 제 1 항에 있어서, 상기 제 2 및 제 4 전극층이 Cu, Ag, 및 Au의 조합으로 이루어지는 것을 특징으로 하는 세라믹 전자 부품.
- 세라믹 재료로 이루어진 세라믹 소자를 형성하는 단계;상기 세라믹 소자의 표면에 복수의 전극을 형성하는 단계; 및상기 전극에 부착되도록 복수의 리드 단자를 형성하는 단계;를 포함하는 세라믹 전자 부품의 형성 방법으로,상기 복수의 전극중 적어도 하나의 전극은,(a) 세라믹 소자를 구성하는 세라믹 재료의 표면에 밀착하도록 형성되며 Ni-Ti 합금으로 이루어진 제 1 전극층을, 세라믹 소자에 형성하는 단계;(b) 상기 제 1 전극층상에 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 2 전극층을 형성하는 단계;(c) 상기 제 2 전극층상에 Ni-Ti 합금으로 이루어진 제 3 전극층을 형성하는 단계; 및(d) 상기 제 3 전극층상에 Cu, Ag, 및 Au로 이루어진 그룹으로부터 선택된 적어도 하나로 이루어진 제 4 전극층을 형성하는 단계;에 의해 형성되고,상기 리드 단자를 솔더에 의해 상기 전극에 결합하는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 전극을 구성하는 상기 제 1 전극층, 제 2 전극층, 제 3 전극층, 및 제 4 전극층이 전극 스퍼터링에 의해 형성되는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 제 1 및 제 3 전극층을 구성하는 상기 Ni-Ti 합금의 Ti 함량은 약 5∼20중량%의 범위에 있는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 제 1 및 제 3 전극층을 구성하는 상기 Ni-Ti 합금의 Ti 함량은 약 5∼10중량%의 범위에 있는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 세라믹 소자가 단일 시트형 세라믹 커패시터용 유전체 세라믹으로 이루어진 시트 세라믹체이고, 상기 세라믹 전자부품은 단일 시트형 세라믹 커패시터인 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 각 전극이 4층 구조를 갖는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 세라믹 소자가 BaTiO3,SrTiO3,및 TiO2중의 하나로 이루어지는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 제 2 전극층 및 제 4 전극층이 Cu로 이루어지는 것을 특징으로 하는, 세라믹 전자 부품의 형성 방법.
- 제 10 항에 있어서, 상기 제 2 및 제 4 전극층이 Cu, Ag, 및 Au의 조합으로 이루어지는 것을 특징으로 하는 세라믹 전자 부품의 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-070002 | 2000-03-14 | ||
| JP2000070002A JP3446713B2 (ja) | 2000-03-14 | 2000-03-14 | リード端子付きセラミック電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010091933A KR20010091933A (ko) | 2001-10-23 |
| KR100371574B1 true KR100371574B1 (ko) | 2003-02-07 |
Family
ID=18588795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0011997A KR100371574B1 (ko) | 2000-03-14 | 2001-03-08 | 리드 단자를 갖는 세라믹 전자 부품 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6373684B2 (ko) |
| EP (1) | EP1134757B1 (ko) |
| JP (1) | JP3446713B2 (ko) |
| KR (1) | KR100371574B1 (ko) |
| CN (1) | CN1192402C (ko) |
| DE (1) | DE60107311T2 (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498561B2 (en) * | 2001-01-26 | 2002-12-24 | Cornerstone Sensors, Inc. | Thermistor and method of manufacture |
| TW200412603A (en) * | 2003-10-02 | 2004-07-16 | wei-hao Zhang | Electrode layer manufacturing method to inhibit the corona effect of ceramic capacitor body |
| US20060003174A1 (en) * | 2004-06-30 | 2006-01-05 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Titanium material and method for manufacturing the same |
| US7119655B2 (en) * | 2004-11-29 | 2006-10-10 | Therm-O-Disc, Incorporated | PTC circuit protector having parallel areas of effective resistance |
| US20090140423A1 (en) * | 2007-11-29 | 2009-06-04 | International Business Machines Corporation | Underbump metallurgy employing sputter-deposited nickel titanium alloy |
| KR101018645B1 (ko) * | 2008-11-03 | 2011-03-03 | 삼화콘덴서공업주식회사 | 고압 및 고주파용 세라믹 커패시터 |
| JP2010129621A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| CN102800475B (zh) * | 2012-08-03 | 2015-12-09 | 广东风华高新科技股份有限公司 | 真空溅射多层金属电极圆片瓷介电容器及其制备方法 |
| KR101656723B1 (ko) * | 2015-06-30 | 2016-09-12 | 재단법인 오송첨단의료산업진흥재단 | 피드스루 제조방법 |
| CN105355348A (zh) * | 2015-11-30 | 2016-02-24 | 兴勤（常州）电子有限公司 | 电子元器件多层复合金属电极及其制备工艺 |
| CN107331489A (zh) * | 2017-05-16 | 2017-11-07 | 揭阳空港经济区弘新电子有限公司 | 一种复合电极电子陶瓷元件的制造工艺 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3581167A (en) * | 1970-02-19 | 1971-05-25 | Erie Technological Prod Inc | Reinforced ceramic capacitor and method of making the same |
| DE3638286A1 (de) * | 1986-11-10 | 1988-05-11 | Siemens Ag | Elektrisches bauelement aus keramik mit mehrlagenmetallisierung und verfahren zu seiner herstellung |
| JP2803227B2 (ja) * | 1989-09-29 | 1998-09-24 | 株式会社村田製作所 | 積層型電子部品 |
| DE69205063T2 (de) * | 1991-05-16 | 1996-02-29 | Nec Corp | Dünnschichtkondensator. |
| JP3031268B2 (ja) * | 1996-11-20 | 2000-04-10 | 株式会社村田製作所 | 磁器コンデンサ |
| JP3468122B2 (ja) * | 1998-09-17 | 2003-11-17 | 住友金属鉱山株式会社 | ＴｉＮｉ系ターゲット材料および電極材料 |
-
2000
- 2000-03-14 JP JP2000070002A patent/JP3446713B2/ja not_active Expired - Lifetime
-
2001
- 2001-02-07 CN CNB011026596A patent/CN1192402C/zh not_active Expired - Lifetime
- 2001-02-16 US US09/784,844 patent/US6373684B2/en not_active Expired - Lifetime
- 2001-03-08 KR KR10-2001-0011997A patent/KR100371574B1/ko active IP Right Grant
- 2001-03-09 EP EP01105906A patent/EP1134757B1/en not_active Expired - Lifetime
- 2001-03-09 DE DE60107311T patent/DE60107311T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1134757A3 (en) | 2004-01-21 |
| US6373684B2 (en) | 2002-04-16 |
| EP1134757A2 (en) | 2001-09-19 |
| EP1134757B1 (en) | 2004-11-24 |
| JP2001267174A (ja) | 2001-09-28 |
| KR20010091933A (ko) | 2001-10-23 |
| DE60107311T2 (de) | 2005-11-24 |
| CN1192402C (zh) | 2005-03-09 |
| DE60107311D1 (de) | 2004-12-30 |
| US20010048580A1 (en) | 2001-12-06 |
| CN1313616A (zh) | 2001-09-19 |
| JP3446713B2 (ja) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031268B2 (ja) | 磁器コンデンサ | |
| JP3376971B2 (ja) | セラミック電子部品 | |
| JP2017191929A (ja) | 積層型キャパシター及びその製造方法 | |
| JP2001035739A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP5239236B2 (ja) | 電子部品およびその製造方法 | |
| KR100371574B1 (ko) | 리드 단자를 갖는 세라믹 전자 부품 | |
| JP3494431B2 (ja) | セラミック電子部品の製造方法およびセラミック電子部品 | |
| JP3436127B2 (ja) | 電子部品用端子電極及び電子部品 | |
| JP4363372B2 (ja) | はんだ組成物およびはんだ付け物品 | |
| JPH08330173A (ja) | 積層セラミックコンデンサならびにその製造方法 | |
| JP4560874B2 (ja) | セラミック電子部品 | |
| JP2003109838A (ja) | セラミック電子部品 | |
| JPH08203769A (ja) | セラミック電子部品 | |
| JP2996016B2 (ja) | チップ型電子部品の外部電極 | |
| JP2002252124A (ja) | チップ型電子部品及びその製造方法 | |
| JP3458701B2 (ja) | 電子部品及びその製造方法 | |
| JP2002198253A (ja) | セラミック電子部品及び導電性ペースト | |
| JP2996015B2 (ja) | チップ型電子部品の外部電極 | |
| JP3391286B2 (ja) | セラミック電子部品 | |
| JP2001023438A (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP3785961B2 (ja) | セラミック電子部品 | |
| JPH07201637A (ja) | 積層セラミック電子部品 | |
| JP3840936B2 (ja) | セラミック電子部品 | |
| JP2773314B2 (ja) | 積層セラミックコンデンサ | |
| JPH10223402A (ja) | チップ部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121220 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170113 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180112 Year of fee payment: 16 |