KR100367054B1

KR100367054B1 - 하드웨어에 기초한 순차 마스크롬 어댑터

Info

Publication number: KR100367054B1
Application number: KR10-2000-0019862A
Authority: KR
Inventors: 프레드에치.와이.첸; 피터쥐.와이.리오우; 헨리에치.비.쉬
Original assignee: 인벤테크 베스타 컴퍼니
Priority date: 2000-04-15
Filing date: 2000-04-15
Publication date: 2003-01-09
Also published as: KR20010100312A

Abstract

CPU와 SROM(Sequential-mask Read Only Memory)장치 사이에 연결되도록 설계되어 CPU가 소프트웨어에 기초한 억세스제어에 관계없이 전적으로 하드웨어수단에 의해 SROM을 억세스하도록 하는 하드웨어에 기초한 SROM어댑터를 제공한다. 상기 SROM어댑터는 어드레스래치와, 제1의 3상논리게이트, 어드레스비교장치, 주제어장치, 억세스제어신호발생장치, 데이터래치 및 제2의 3상논리게이트를 구비하여 구성되며, 어드레스비교장치를 사용하여 논페이지리드모드를 사용할지 페이지리드모드를 사용할지를 결정하고 주제어장치와 억세스제어신호발생장치를 사용하여 결정된 모드에 맞는 제어신호를 생성하는 것을 특징으로 한다. 이 SROM어댑터에 의하면 현존하는 CPU버스구조를 변경할 필요없이 SROM에 직접 연결할 수 있다. 또한, 소프트웨어로 제어되는 SROM보다 억세스 속도를 빠르게 할 수 있다. 이러한 특징으로 인해 상기 SROM어댑터는 종래기술에 비해 그 이용에 있어서 보다 비용효과적이며 편리하다.

Description

하드웨어에 기초한 순차 마스크롬 어댑터{HARDWARE-BASED SEQUENTIAL MASK READ-ONLY MEMORY ADAPTER}

본 발명은 컴퓨터기술에 관한 것으로, 특히 CPU(Central Processing Unit)와 SROM(Sequential-mask Read Only Memory)장치 사이에 연결되도록 설계되어 CPU가 소프트웨어에 기초한 억세스제어에 관계없이 전적으로 하드웨어수단에 의해 SROM을 억세스하도록 하는 하드웨어에 기초한 SROM 어댑터에 관한 것이다.

SROM은 컴퓨터시스템이나 전자사전과 같은 지능(intelligent) 전자장치의 영구적인 데이터 저장장치로 사용할 수 있는 새로운 형태의 메모리이다. SROM은 억세스속도가 종래의 ROM에 비해서 느리지만 용량이 크고 가격이 낮기 때문에 컴퓨터 산업에 있어서 더욱 더 널리 보급되어 사용되고 있다.

어드레스입력과 데이터입력을 위해 두 개의 버스를 사용하는 종래의 ROM과는 달리 SROM은 어드레스입력과 데이터입력에 모두 사용되는 하나의 공용 어드레스/데이터버스만을 구비하고 있다. 또한, SROM은 논페이지리드모드(Non-page read mode) 또는 페이지리드모드(page read mode)로 데이터검색(data retrieval)을 행한다. 동일한 페이지내의 연속적인 어드레스들에 요청된 데이터가 저장되어 있으면 데이터검색을 페이지리드모드하에서 수행하고, 요청된 데이터가 다른 페이지에 저장되어 있으면 데이터검색을 논페이지리드모드하에서 수행한다. 기본적으로 페이지리드모드는 논페이지리드모드보다 빠르다.

도 1은 전형적인 SROM장치의 I/O포트를 나타낸 도면이다. 도시된 바와 같이 SROM장치는 하나의 16비트 어드레스/데이터버스(AD[15:0])와 1세트의 4개의 제어신호입력포트들([ALEH, ALEL, /CE, /RD])로 구성되는바, 각각의 기능을 아래의 표 1에 나타내었다.

어드레스/데이터버스(AD[15:0])는 아래의 표2에 주어진 바와 같은 제어신호들[ALEH, ALEL, /CE, /RD]의 논리상태에 따라 어드레스입력과 데이터출력에 모두 사용할 수 있는 공용 어드레스/데이터버스이다.

L:LOW전압상태, H:HIGH전압상태, X:돈케어(don't care)

SROM은 스탠바이상태와 어드레스입력상태 및 내부활성화상태의 3가지 동작상태를 갖는다. 데이터요청이 없는 경우, SROM은 스탠바이상태가 된다. 데이터리드요청이 있을 경우, SROM은 어드레스입력상태로 변환되어 요청된 데이터의 어드레스를 입력한 다음 내부활성화상태로 전환되어 요청된 데이터를 검색하여 출력한다.

상술한 바와 같이 SROM은 논페이지모드 또는 페이지모드하에서 동작한다.SROM을 어떤 특정모드로 전환하기 위해서는 제어신호들[ALEH, ALEL, /CE, /RD]이 특정한 논리상태가 되어 소정의 시퀀스로 입력되어야 한다. 이에 대한 상세한 사항은 사용되는 SROM의 기술핸드북에서 알아 볼 수 있으므로 더 이상의 설명은 생략하기로 한다.

SROM장치를 별개의 어드레스버스와 데이터버스를 가진 CPU에 연결하기 위해서는 CPU의 두 개의 버스가 SROM의 하나의 어드레스/데이터버스에 전환가능하도록 연결되어야 한다. 또한, SROM장치가 논페이지리드모드 또는 페이지리드모드하에서 동작하도록 제어하는 제어신호들[ALEH, ALEL, /CE, /RD]을 생성하기 위한 외부수단을 사용해야 한다. 통상적으로 이러한 제어신호들[ALEH, ALEL, /CE, /RD]의 생성은 소프트웨어에 기초한 제어에 의해 수행된다.

도 2는 종래의 SROM장치(20)를 억세스하기 위한 CPU(10)를 위한 소프트웨어에 기초한 구조를 블록도로 도시하였다(단순화시키기 위해 그 구조의 일부만을 도시하였다). CPU(10)는 어드레스버스(11)와 데이터버스(12)를 구비하고 있다(즉, CPU(10)는 별개의 어드레스버스와 데이터버스를 가진다). SROM장치(20)를 CPU(10)에 연결하기 위해 어드레스래치(31), 제1의 3상(tri-state)논리게이트(32), 제2의 3상논리게이트(33)를 이용하여 SROM(20)의 공용 어드레스/데이터버스(21)를 CPU(10)의 어드레스버스(11)와 데이터버스(12)의 양쪽에 연결한다. CPU(10)가 SROM(20)을 억세스하기 위해서는 CPU(10)가 소프트웨어 프로그램을 수행해야 한다. 이 소프트웨어 프로그램의 처리과정을 도 3에 간략하게 나타내었다. 이 처리과정은 데이터리드요청이 있을 때마다 시작된다.

도 2와 도 3을 참조하면, 제1단계(301)에서 CPU의 현재 송출된 어드레스값이 페이지리드모드에 적합한지 체크한다. 적합하다면 302단계로 진행하고, 적합하지 않으면 308단계로 간다. 302단계에서 CPU(10)는 어드레스의 상부를 송출한다. 다음 단계인 303단계에서 CPU(10)는 ALEH를 HIGH로 세트한 다음, 304단계에서 ALEH를 LOW로 세트한다. 그런 다음, 305단계에서 CPU(10)는 어드레스의 하부를 송출한다. 다음 단계인 306단계에서 CPU(10)는 ALEL을 LOW로 세트한다. 307단계에서 SROM(20)은 내부활성화시간이 경과할 때까지 지연된다. 308단계에서 요청된 데이터가 SROM(20)으로부터 검색된다.

그러나 상기의 SROM에 대한 소프트웨어에 기초한 억세스제어구조는 다음과 같은 단점을 갖는다. 우선, 논페이지리드모드하에서 동작하는 경우 리드동작의 각 주기마다 많은 수의 명령을 코딩해야 하므로 프로그래머의 소프트웨어 프로그래밍작업이 방대해진다. 또한, 각각의 어드레스에 대한 데이터검색이 논페이지리드모드에서 수행되는지 페이지리드모드에서 수행되는지를 체크하는 단계로 인해 전체적인 억세스속도가 감소되어 데이터검색 성능이 매우 저하된다. 또한, SROM을 CPU에 연결하기 위해 CPU저변의 하드웨어구조를 변경해야 하므로 SROM에댑터의 사용이 매우 불편하고 비용효과적이지 않다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, SROM에 대한 억세스제어를 소프트웨어에 기초한 억세스제어와 무관하게 전적으로 하드웨어 수단을 통해 수행할 수 있도록 하는 하드웨어에 기초한 SROM어댑터를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 종래기술에 비해 억세스속도를 증가시킬 수 있는 하드웨어에 기초한 SROM어댑터를 제공하는데 있다.

본 발명의 또 다른 목적은 현존하는 CPU버스구조를 변경하지 않고 SROM에 직접적으로 연결되도록 하는 하드웨어에 기초한 SROM어댑터를 제공하는데 있다.

상기한 목적들에 따라 본 발명은 하드웨어에 기초한 SROM어댑터를 제안한다. 본 발명의 SROM어댑터는 CPU와 SROM장치사이에 연결되어 CPU가 SROM장치를 억세스하도록 한다. CPU는 어드레스버스와 제어신호버스 및 데이터버스를 갖는 형태의 것이다. SROM어댑터는 어드레스래치, 제1의 3상논리게이트, 어드레스비교장치, 주제어장치, 억세스제어신호발생장치, 데이터래치, 제2의 3상논리게이트를 포함하여 구성된다.

상기 어드레스래치는 CPU의 어드레스버스에 연결되어 CPU의 현재 송출된 어드레스값을 래치한다. 상기 제1의 3상논리게이트는 어드레스래치와 SROM장치의 공용 어드레스/데이터버스 사이에 연결되어 어드레스래치에 래치된 어드레스값을 SROM장치로 보낸다. 어드레스비교장치는 CPU의 어드레스버스와 어드레스래치에 연결되어 CPU의 현재 송출된 어드레스값과 어드레스래치에 래치된 이전에 송출된 어드레스값을 비교하여 그 값이 같으면 명령신호를 출력하지 않고, 현재 송출된 어드레스가 이전에 송출된 어드레스에 연속되는 값이면 제1명령신호를 출력하고 그렇지 않으면 제2명령신호를 출력한다. 주제어장치는 CPU의 제어신호들과 어드레스비교장치의 출력에 의한 명령에 따라 상기 제1 및 제2의 3상논리게이트들과 억세스제어신호발생장치 및 데이터래치를 제어하여 CPU의 제어신호들과 어드레스비교장치의 출력에 따른 특정 방식으로 동작하도록 한다. 상기 억세스제어신호발생장치는 SROM장치의 제어신호 입력포트에 연결된 출력단을 가지며, 상기 주제어장치의 제어에 의해 동작하는바, 상기 제1명령신호에 응답하여 주제어장치가 억세스제어신호발생장치를 활성화시켜 SROM장치로 페이지리드모드 활성화신호를 출력하여 SROM장치로 하여금 페이지리드모드하에서 요청된 데이터를 출력하도록 하고, 상기 제2명령신호에 응답하여 주제어장치가 억세스제어신호발생장치를 활성화시켜 논페이지리드모드 활성화신호를 SROM장치로 출력하여 SROM장치로 하여금 논페이지리드모드하에서 요청된 데이터를 출력하도록 하는 방식으로 동작한다. 상기 데이터래치는 SROM장치의 공용 어드레스/데이터버스에 연결되어 SROM장치의 출력데이터를 래치한다. 상기 제2의 3상논리게이트는 상기 데이터래치와 CPU의 데이터버스 사이에 연결되어 데이터래치에서 래치된 데이터를 CPU의 데이처버스로 보낸다.

본 발명의 SROM어댑터의 모든 구성요소들은 하드웨어적인 요소들로서, 소프트웨어에 기초한 억세스제어로 인한 종래기술의 문제점들은 제거할 수 있다.

도 1은 종래의 전형적인 SROM장치의 I/O포트를 나타낸 도면,

도 2는 종래기술에 의한 SROM장치의 억세스를 위한 소프트웨어에 기초한 구조를 나타낸 블록도,

도 3은 종래기술에 의한 SROM장치의 억세스를 위한 소프트웨어에 기초한 억세스제어구조에 의해 수행되는 과정들을 나타낸 흐름도,

도 4는 본 발명의 SROM어댑터를 이용한 컴퓨터시스템구조의 블록도,

도 5는 본 발명의 SROM어댑터의 내부구조를 나타낸 블록도.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

본 발명에 의한 SROM어댑터의 바람직한 실시예를 도 4 및 도 5를 참조하여 다음에 상세히 설명한다.

도 4는 본 발명의 SROM어댑터를 이용한 컴퓨터시스템구조를 블록도로 나타낸 것이다. 도시된 바와 같이 상기 컴퓨터시스템은 CPU(100)와 SROM장치(200)로 구성된다. 본 발명의 SROM어댑터(참조부호 300)는 CPU(100)와 SROM장치(200) 사이에 연결되어 CPU(100)가 SROM장치(200)를 억세스하도록 한다. CPU(100)는 어드레스버스(ADDR)(101)와 제어신호버스(102) 및 데이터버스(DATA)(103)를 구비하며(즉, CPU(100)는 별개의 어드레스버스와 데이터버스를 갖는 형태의 것이다), SROM장치(200)는 공용 어드레스/데이터버스(201)와 제어신호입력버스(202)를 구비한다.

실제로는 SROM장치(200)와 SROM어댑터(300)를 단일모듈(이하, 적응 SROM모듈(adapted SROM module)이라 한다)로 집적화하여 동일한 버스구조를 갖는 어떠한 CPU와도 연결할 수 있도록 하는 것이 바람직하다. 즉, CPU의 현존하는 버스구조(즉, 별개의 어드레스버스(101)와 데이터버스(103))를 CPU주변의 현존하는 하드웨어를 변경하지 않고 SROM기술을 이용하도록 용이하게 연결할 수 있다.

어드레스버스(101)는 요청된 데이터가 SROM장치(200)내의 어느 곳에 위치하는 가를 나타내는 어드레스 시퀀스를 전달한다. 제어신호버스(102)는 적어도 4개의 제어신호라인[/RD, /WR, RESET, /CE]을 구비하며, CPU(100)가 SROM장치(200)로부터 데이터를 리드하고자 할 때 리드요청신호를 송출하도록 한다. 검색된 데이터는 데이터버스(103)를 통해 들어오게 된다.

도 5는 SROM어댑터(300)의 내부구조를 도시한 블록도이다. 도시된 바와 같이 SROM어댑터(300)는 어드레스래치(310)와 제1의 3상논리게이트(320), 어드레스비교장치(330), 주제어장치(340), 억세스제어신호발생장치(350), 데이터래치(360) 및 제2의 3상논리게이트(370)를 구비하여 구성된다.

상기 어드레스래치(310)는 CPU의 어드레스버스(110)에 연결되어 CPU(100)가리드요청을 송출하면 각각의 리드주기동안 CPU(100)로부터 송출된 각각의 어드레스값을 래치한다.

CPU(100)가 SROM장치(200)로부터 데이터를 리드하고자 하면, CPU는 제어신호버스(102)로부터 리드요청신호를 송출한 다음, 어드레스버스(101)로부터 어드레스 시퀀스를 송출한다. CPU(100)가 제1어드레스를 송출할 때 CPU는 또한 주제어장치(340)가 어드레스래치(310)를 이네이블하고 제1의 3상논리게이트(320)를 온시키도록 명령한다. 이에 따라 제1어드레스는 제1의 3상논리게이트(320)와 공용 어드레스/데이터버스(201)를 통해 SROM장치(200)로 곧바로 보내지게 된다. 이와 동시에 주제어장치(340)는 제어신호들[ALEH, ALEL, /CE, /RD]을 특정한 논리상태로 만들어 소정의 시퀀스로 SROM의 제어신호입력버스(202)를 통해 SROM장치(200)로 출력함으로써 억세스제어신호발생장치(350)로 하여금 논페이지리드모드 활성화신호를 출력하도록 명령한다. 이에 따라 SROM장치(200)는 논페이지리드모드하에서 특정한 어드레스로부터의 데이터검색을 수행한다. 검색된 데이터는 공용 어드레스/데이터버스(201)를 통해 데이터래치(360)로 전송된다(이러한 동작이 이루어지는 주기동안 주제어장치(340)는 제1의 3상논리게이트(320)를 오프시키고 데이터래치(360)를 이네이블한다). 이어서 데이터래치(360)에서 래치된 데이터는 제2의 3상논리게이트(370)와 CPU의 데이터버스(103)를 통해 CPU(100)로 보내진다.

그 다음으로 송출되는 어드레스는 우선 어드레스비교장치(330)에 의해서 어드레스래치(310)에 현재 래치된 이전에 송출된 어드레스값과 비교된다. 그 비교결과는 다음 3가지 경우중의 하나가 된다.

( 경우 1) 동일한 어드레스

( 경우 2) 동일한 페이지내의 연속적인 어드레스

( 경우 3) 기타

경우 1에 있어서, 어드레스비교장치(330)는 명령신호를 출력하지 않고, SROM장치(200)상에서는 더 이상 리드동작이 수행되지 않으며, 데이터래치(360)의 업데이트가 행해지지 않는다. 그 결과, CPU(100)는 데이터래치(360)에 현재 래치된 데이터를 계속해서 입력하게 된다.

경우 2에 있어서, 제어신호들[ALEH, ALEL, /CE, /RD]을 특정한 논리상태로 만들어 소정의 시퀀스로 SROM의 제어신호입력버스(202)를 통해 SROM장치(200)로 출력함으로써 어드레스비교장치(330)는 제1명령신호(C1)를 주제어장치(340)로 출력하여 주제어장치(340)로 하여금 억세스제어신호발생장치(350)를 활성화시키도록 하여 페이지리드모드 활성화신호를 출력한다. 이에 따라 SROM장치(200)는 페이지리드모드하에서 요청된 데이터를 현재 송출된 어드레스로부터 검색한다. 검색된 데이터는 공용 어드레스/데이터버스(201)를 통해 데이터래치(360)로 전달되어 이전에 송출된 어드레스의 이전에 래치된 데이터와 교체된다. 이러한 동작이 이루어지는 주기동안 주제어장치(340)는 제2의 3상논리게이트(370)를 온시키며, 이에 따라 데이터래치(360)에서 래치된 새롭게 검색된 데이터는 CPU의 데이터버스(103)를 통해 CPU(100)로 전송된다.

경우 3에 있어서, 제어신호들[ALEH, ALEL, /CE, /RD]을 특정한 논리상태로 만들어 소정의 시퀀스로 SROM의 제어신호입력버스(202)를 통해 SROM장치(200)로 출력함으로써 어드레스비교장치(330)는 제2명령신호(C2)를 주제어장치(340)로 출력하여 주제어장치(340)로 하여금 억세스제어신호발생장치(350)를 활성화시키도록 하여 논페이지리드모드 활성화신호를 출력한다. 이에 따라 SROM장치(200)는 논페이지리드모드하에서 요청된 데이터를 현재 송출된 어드레스로부터 검색한다. 검색된 데이터는 공용 어드레스/데이터버스(201)를 통해 데이터래치(360)로 전달되어 이전에 송출된 어드레스의 이전에 래치된 데이터와 교체된다. 이러한 동작이 이루어지는 주기동안 주제어장치(340)는 제2의 3상논리게이트(370)를 온시키며, 이에 따라 데이터래치(360)에서 래치된 새롭게 검색된 데이터는 CPU의 데이터버스(103)를 통해 CPU(100)로 전송된다.

상기한 동작과정은 요청된 모든 데이터가 SROM장치(200)로부터 검색되어 CPU(100)에 입력될 때까지 반복된다. 요청된 모든 데이터가 입력되면, CPU(100)는 제어신호버스(102)를 통해 주제어장치(340)로 스탠바이 요청신호를 송출하여 주제어장치(340)로 하여금 억세스제어신호발생장치(350)를 활성화시켜 SROM장치(200)로 스탠바이 이네이블신호를 출력하도록 할 수 있다.

종래기술과 비교하여 본 발명은 어드레스비교장치(330)를 이용하여 논페이지리드모드를 사용할지 페이지리드모드를 사용할지를 결정하고, 주제어장치(340)와 억세스제어신호발생장치(350)를 사용하여 결정된 모드에 맞는 제어신호를 생성한다는데 특징이 있다. 이러한 모든 구성요소들은 소프트웨어를 사용할 필요가 없는 하드웨어적인 요소들이기 때문에 소프트웨어에 기초한 억세스제어의 사용으로 인한종래기술의 문제점들을 제거할 수 있다. 본 발명의 SROM어댑터는 ASIC(application-specific integrated circuit)장치로 구현할 수 있다.

결론적으로, 본 발명은 CPU가 소프트웨어 제어와 무관하게 전적으로 하드웨어 수단을 통해 SROM장치를 억세스하도록 하는 하드웨어에 기초한 SROM어댑터를 제공한다. 또한, 본 발명의 SROM어댑터는 사용자로 하여금 CPU의 현존하는 버스구조를 변경할 필요없이 SROM기술을 이용할 수 있도록 한다.

본 발명의 SROM어댑터의 사용예로서는 영구적인 데이터저장장치가 사전의 방대한 양의 데이터를 저장해야 하는 전자장치가 있다. 아래의 표 3은 전자사전의 영구적인 데이터저장장치로서 사용할 경우의 본 발명의 SROM어댑터를 구비한 SROM과 소프트웨어에 기초하여 억세스제어가 이루어지는 SROM 및 종래의 ROM의 성능을 비교하여 나타낸 것이다.

상기 표 3으로부터 본 발명의 SROM어댑터에 의해 SROM에 대한 억세스속도를 소프트웨어에 기초한 억세스제어가 이루어지는 SROM에 비해 훨씬 증가시킬 수 있음을 알 수 있다. 따라서 종래 기술을 사용하는 것보다 본 발명이 유리하다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims

어드레스버스와 제어신호버스 및 데이터버스를 구비한 CPU와, 공용 어드레스/데이터버스와 한 세트의 제어신호 입력포트를 구비하고 입력제어신호의 논리상태에 따라 논페이지 리드모드 또는 페이지 리드모드하에서 동작 가능한 SROM장치의 사이에 연결되어 상기 CPU가 상기 SROM장치를 억세스할 수 있도록 하는 SROM어댑터에 있어서,

(a) 상기 CPU의 어드레스버스에 연결되어 CPU의 현재 송출된 어드레스 값을 래치하는 어드레스래치와,

(b) 상기 어드레스래치와 상기 SROM장치의 공용 어드레스/데이터버스 사이에 연결되어 어드레스래치에서 래치된 상기 어드레스 값을 SROM장치로 보내는 제1의 3상논리게이트,

(c) 상기 CPU의 어드레스버스와 상기 어드레스래치에 연결되어 CPU의 현재 송출된 어드레스 값과 상기 어드레스래치에서 래치된 이전에 송출된 어드레스 값을 비교하여 그 값들이 같으면 명령신호를 출력하지 않고, 현재 송출된 어드레스가 이전에 송출된 어드레스에 연속되면 제1명령신호를 출력하고 그렇지 않으면 제2명령신호를 출력하는 어드레스 비교장치,

(d) 상기 CPU의 제어신호와 상기 어드레스 비교장치의 출력의 명령에 따라 제 1 및 제 2의 3상논리게이트들과 억세스 제어신호 발생장치 및 데이터래치를 제어하여 CPU의 제어신호와 어드레스 비교장치의 출력에 따른 특정한 방식으로 동작하도록 하는 주제어장치,

(e) 상기 SROM장치의 제어신호 입력포트에 연결된 출력단을 구비하고, 상기 주제어장치의 제어에 의해 소정의 방식으로 동작하는 억세스 제어신호 발생장치,

(f) 상기 SROM 장치의 공용 어드레스/데이터버스에 연결되어 SROM장치로부터의 출력데이터를 래치하는 데이터래치, 및

(g) 상기 데이터래치와 CPU의 데이터버스 사이에 연결되어 데이터래치에서 래치된 데이터를 CPU의 데이터버스로 보내는 제2의 3상논리게이트를 포함하는 바,

상기 제 1 명령신호에 응답하여 상기 주제어장치가 상기 억세스 제어신호 발생장치를 활성화시켜 상기 SROM장치로 페이지 리드모드 활성화 신호를 출력하여 SROM장치로 하여금 페이지 리드모드하에서 요청된 데이터를 출력하도록 하고, 상기 제 2 명령신호에 응답하여 상기 주제어장치가 상기 억세스 제어신호 발생장치를 활성화시켜 상기 SROM장치로 논페이지 리드모드 활성화 신호를 출력하여 SROM장치로 하여금 논페이지 리드모드하에 요청된 데이터를 출력하도록 하는 SROM어댑터.
제1항에 있어서,

적응 SROM 모듈의 역할을 하는 단일모듈내에 상기 SROM장치와 함께 집적되는 것을 특징으로 하는 SROM어댑터.
제1항에 있어서,

상기 SROM장치가 처음으로 송출된 어드레스에 대하여 논페이지 리드모드하에서 동작하도록 최초로 세트되는 것을 특징으로 하는 SROM어댑터.
제1항에 있어서,

데이터 요청이 없으면, 상기 CPU가 CPU의 제어신호버스를 통해 상기 주제어장치로 스탠바이 요청신호를 송출하여 주제어장치로 하여금 상기 억세스 제어신호 발생장치에 상기 SROM장치로 스탠바이 이네이블신호를 출력하도록 명령하도록 하는 것을 특징으로 하는 SROM어댑터.
삭제
(a) 공용 어드레스/데이터버스와 한 세트의 제어신호 입력포트를 구비하며, 입력제어신호의 논리상태에 따라 논페이지 리드모드 도는 페이지 리드모드하에서 동작할 수 있는 SROM장치와,

(b) 외부로부터의 데이터리드 요청에 응답하여 페이지 리드모드 활성화 신호를 상기 SROM장치로 출력하여 SROM장치가 요청된 데이터를 페이지 리드모드하에서 출력하도록 하거나 논페이지 리드모드 활성화 신호를 상기 SROM장치로 출력하여 SROM장치가 요청된 데이터를 논페이지 리드모드하에서 출력하도록 하는 상기 SROM장치에 연결된 하드웨어에 기초한 SROM어댑터를 포함하는 SROM모듈.
제6항에 있어서,

상기 SROM어댑터가 CPU와 SROM장치 사이에 연결되어 CPU로 하여금 SROM장치를 억세스하도록 하는 바, 상기 CPU는 어드레스버스와 제어신호버스 및 데이터버스를 구비하는 것을 특징으로 하는 SROM모듈.
제7항에 있어서,

상기 SROM어댑터가

(b1) CPU의 어드레스버스에 연결되어 CPU의 현재 송출된 어드레스 값을 래치하는 어드레스래치와,

(b2) 상기 어드레스래치와 상기 SROM장치의 공용 어드레스/데이터버스 사이에 연결되어 어드레스래치에서 래치된 상기 어드레스 값을 SROM장치로 보내는 제1의 3상논리게이트,

(b3) 상기 CPU의 어드레스버스와 상기 어드레스래치에 연결되어 CPU의 현재 송출된 어드레스값과 상기 어드레스 래치에서 래치된 이전에 송출된 어드레스 값을 비교하여 그 값들이 같으면 명령신호를 출력하지 않고, 현재 송출된 어드레스가 이전에 송출된 어드레스에 연속되면 제1명령신호를 출력하고 그렇지 않으면 제2명령신호를 출력하는 어드레스 비교장치,

(b4) 상기 CPU의 제어신호와 상기 어드레스 비교장치의 출력의 명령에 따라 제1 및 제2의 3상논리게이트들과 억세스 제어신호 발생장치 및 데이터 래치를 제어하여 CPU의 제어신호와 어드레스 비교장치의 출력에 따른 특정한 방식으로 동작하도록 하는 주제어장치,

(b5) 상기 SROM장치의 제어신호 입력포트에 연결된 출력단을 구비하고, 상기 주제어장치의 제어에 의해 소정의 방식으로 동작하는 억세스 제어신호 발생장치,

(b6) 상기 SROM장치의 공용 어드레스/데이터버스에 연결되어 SROM장치로부터의 출력데이터를 래치하는 데이터래치, 및

(b7) 상기 데이터래치와 CPU의 데이터버스 사이에 연결되어 데이터래치에서 래치된 데이터를 CPU의 데이터버스로 보내는 제2의 3상논리게이트를 포함하는 바,

상기 제1명령신호에 응답하여 상기 주제어장치가 상기 억세스 제어신호 발생장치를 활성화시켜 상기 SROM장치로 페이지리드모드 활성화 신호를 출력하여 SROM장치로 하여금 페이지 리드모드하에서 요청된 데이터를 출력하도록 하고, 상기 제2명령신호에 응답하여 상기 주제어장치가 상기 억세스 제어신호 발생장치를 활성화시켜 상기 SROM장치로 논페이지 리드모드 활성화 신호를 출력하여 SROM장치로 하여금 논페이지 리드모드하에서 요청된 데이터를 출력하도록 하는 것을 특징으로 하는 SROM모듈.
삭제
삭제
삭제