KR100357005B1 - 전자조사에의해화상을형성하기위한화상형성장치 - Google Patents

전자조사에의해화상을형성하기위한화상형성장치 Download PDF

Info

Publication number
KR100357005B1
KR100357005B1 KR10-1998-0011250A KR19980011250A KR100357005B1 KR 100357005 B1 KR100357005 B1 KR 100357005B1 KR 19980011250 A KR19980011250 A KR 19980011250A KR 100357005 B1 KR100357005 B1 KR 100357005B1
Authority
KR
South Korea
Prior art keywords
support member
substrate
electron
spacer
electrode
Prior art date
Application number
KR10-1998-0011250A
Other languages
English (en)
Other versions
KR19980080945A (ko
Inventor
고지 야마자끼
마사히로 후시미
히데끼 미쯔타께
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR19980080945A publication Critical patent/KR19980080945A/ko
Application granted granted Critical
Publication of KR100357005B1 publication Critical patent/KR100357005B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/15—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen with ray or beam selectively directed to luminescent anode segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/866—Adhesives

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

화상 형성 장치에서, 정면판(30)과 배면판(31) 사이의 거리를 유지하기 위한 지지 부재(50)가 정면판(30)과 배면판(31) 사이에 삽입된다. 중간층(52)이 정면판(30) 부근의 영역에 형성된다. 중간층(52)은 저저항막이며, 정면판(30)과 거의 동일한 전위를 갖도록 설정된다. 결과적으로, 지지 부재(50) 근처의 전자 방출부로부터의 전자 빔은 정면판 근처에서 점차적으로 지지 부재쪽으로 가까워지는 궤도를 따른다. 지지 부재를 사이에 끼우고 서로 인접하는 전자 방출 소자들 간의 간격이 지지 부재를 사이에 끼우지 않고 서로 인접하는 소자들 간의 간격보다 커지도록 설정함으로써, 전자 빔은 정면판(30) 상의 정규 위치에 조사된다.

Description

전자 조사에 의해 화상을 형성하기 위한 화상 형성 장치{IMAGE FORMING APPARATUS FOR FORMING IMAGE BY ELECTRON IRRADIATION}
본 발명은 화상 형성 장치에 관한 것으로, 특히 지지 부재(스페이서)가 엔벨로프(envelope) 내에 배치되고, 전자 방출 소자에 의해 방출된 전자를 화상 형성 부재에 조사함으로써 화상을 형성하기 위한 장치에 관한 것이다.
종래에는, 2가지 유형의 장치, 즉 열 및 냉음극 소자가 전자 방출 소자로 공지되어 있다. 냉음극 소자의 공지된 예들은 표면 전도 방출(SCE)형 전자 방출 소자, 전계 방출 소자(이후 FE형 전자 방출 소자라고 함), 및 금속/절연체/금속형 전자 방출 소자(이후 MIM 형 전자 방출 소자라고 함)이다.
표면 전도 방출형 전자 방출 소자의 공지된 예는 예를 들어, M.I. Elinson, "Radio Eng. Electron Phys.," 10, 1290(1965)에 기술되어 있고 다른 예들이 이후설명된다.
표면 전도 방출형 전자 방출 소자는 막 표면을 통해 평행으로 전류를 흐르게 함으로써 기판 상에 형성된 소면적 박막으로부터 전자가 방출된다는 현상을 이용한 것이다. 표면 전도 방출형 전자 방출 소자는 전술한 Elinson에 따른 SnO2박막 이외에, Au 박막 [G. Dittmer, "Thin Solid Films", 9,317(1972)], In2O3/SnO2박막 [M. Hartwell 및 C.G. Fonstad, "IEEE Trans. ED Conf.", 519(1975)], 카본 박막 [Hisashi Araki 등., "Vacuum", Vol. 26, No. 1, p. 22(1983)]등을 사용하는 전자 방출 소자를 포함한다.
도 17은 이들 표면 전도 방출형 전자 방출 소자의 장치 구조의 전형적인 예로서 전술한 M. Hartwell 등에 의한 표면 전도 방출형 전자 방출 소자를 도시한 평면도이다. 도 17을 참조하면, 참조 번호(3001)는 기판을 표시하고, 참조 번호(3004)는 스퍼터링에 의해 형성된 금속 산화물로 이루어진 전도성 박막을 표시한다. 이 전도성 박막(3004)은 도 17에 도시한 바와 같이 H형 패턴을 갖는다. 전자 방출부(3005)는 도전성 박막(3004)에 대하여 대전 처리(이후에는 포밍 처리라고 함)를 수행함으로써 형성된다. 도 17에서의 간격 L은 0.5 내지 1㎜로 설정되고, 폭 W는 0.1㎜로 설정된다. 전자 방출부(3005)는 도시의 편의상 도전성 박막(3004)의 거의 중심에서 직사각형으로 도 17에 도시되어 있다. 그러나, 이것은 전자 방출부(3005)의 실제 위치 및 형상을 정확히 도시한 것은 아니다.
M. Hartwell 등에 의한 상기 표면 전도 방출형 전자 방출 소자 등에서, 전형적으로 전자 방출부(3005)는 전자 방출 전에 도전성 박막(3004)에 대해 이른바 포밍 처리라고 하는 대전 처리를 수행함으로써 형성된다. 즉, 포밍 처리는 전자 방출부를 대전에 의해 형성하는 것이다. 예를 들어, 일정한 DC 전압 또는 매우 낮은 속도로, 예를 들어, 1V/min으로 증가하는 DC 전압이 도전성 박막(3004)의 양단에 인가되어 도전성 박막(3004)을 부분적으로 파괴 또는 변형시켜, 전기적으로 높은 저항을 갖는 전자 방출부(3005)를 형성한다. 주목해야 할 것은 도전성 박막(3004)의 파괴 또는 변형된 부분은 균열(fissure)을 갖는다는 것이다. 포밍 처리 이후에 도전성 박막(3004)에 적절한 전압을 인가하는 때에, 전자는 균열 근처에서 방출된다.
FE형 전자 방출 소자의 공지된 예들은 W.P. Dyke 및 W. W, Dolan, "Field emission", Advance in Electron Physics, 8, 89(1956) 및 C.A. Spindt, "Physical properties of thin-film emission cathodes with molybdenium cones", J. Appl. Phys., 47, 5248(1976)에 기술되어 있다.
도 18은 FE형 장치 구조(상술한 C.A. Spindt 등에 의한 장치)의 전형적인 예를 도시한 단면도이다. 도 18을 참조하면, 참조 번호 3010은 기판을, 참조 번호3011는 도전성 물질로 이루어진 에미터 배선층을, 참조 번호 3012는 에미터 콘(emitter cone)을, 참조 번호 3013는 절연층을, 그리고 참조 번호 3014는 게이트 전극을 표시한다. 이 장치에서, 에미터 콘(3012)과 게이트 전극(3014) 사이에 전압이 인가되어, 에미터 콘(3012)의 말단부로부터 전자를 방출한다.
또 하나의 FE형 장치 구조로서, 에미터 및 게이트 전극이 도 18의 다층 구조이외에 기판의 표면에 거의 평행하도록 기판 상에 배치되는 예가 있다.
MIM형 전자 방출 소자의 공지된 예는 C.A. Mead, "Operation of Tunnel-Emission Devices", J. Appl. Phys., 32,646(1961)에 기술되어 있다. 도 19는 MIM형 장치 구조의 전형적인 예를 도시한 것이다. 도 19는 MIM형 전자 방출 소자의 단면도이다. 도 19를 참조하면, 참조 번호(3020)는 기판을, 참조 번호(3021)는 금속으로 이루어진 하부 전극을, 참조 번호(3022)는 약 100Å의 두께를 갖는 얇은 절연층을, 그리고 참조 번호(3023)는 금속으로 이루어지고 약 80 내지 300Å의 두께를 갖는 상부 전극을 표시한다. MIM형 전자 방출 소자에서, 상부 전극(3023)과 하부 전극(3021) 사이에 적절한 전압이 인가되어 상부 전극(3023)의 표면으로부터 전자를 방출한다.
전술한 냉음극 소자는 열음극 장치에서 보다 낮은 온도에서 전자를 방출할 수 있기 때문에, 이들은 어떤 히터도 필요로 하지 않는다. 그러므로, 냉음극 소자는 열음극 장치의 구조보다 간단한 구조를 가지고, 미세하게 패턴될 수 있다. 많은 수의 장치가 기판 상에 고밀도로 배치되어도, 기판의 열융합과 같은 문제는 일어나지 않는다. 또한, 냉음극 소자의 응답 속도는 높고, 열음극 장치의 응답 속도는 히터로 가열할 때 동작하기 때문에 낮다.
이 때문에, 냉음극 소자의 적용은 열광적으로 연구되어 왔다.
냉음극 소자들 중에서, 상기 표면 전도 방출형 전자 방출 소자가 유리한데 왜냐하면 이들은 간단한 구조를 갖고 용이하게 제조될 수 있기 때문이다. 이런 이유로, 많은 소자들이 넓은 영역 상에 형성될 수 있다. 본 출원인에 의해 출원된일본 특허 공개 제64-31332호에 기술된 바와 같이, 다수의 소자를 배치하고 구동시키는 방법이 연구되었다. 표면 전도 방출형 전자 방출 소자를 예를 들어 화상 디스플레이 장치 및 화상 기록 장치와 같은 화상 형성 장치, 전자 빔 소스 등에 적용하는 것에 관해서 연구되었다.
화상 디스플레이 장치에의 적용으로서, 특히, 본 출원인에 의해 출원된 미국 특허 제 5,066,833호 및 일본 특허 공개 제2-257551 및 4-28137호에 기술된 바와 같이, 표면 전도 방출형 전자 방출 소자와 전자 빔의 수신시에 발광하는 형광체와의 조합을 사용하는 화상 디스플레이 장치가 연구되어 왔다. 표면 전도 방출형 전자 방출 소자와 형광체의 조합을 사용하는 이런 유형의 화상 디스플레이 장치는 다른 종래의 화상 디스플레이 장치 보다 우수한 특성을 갖는 것으로 기대된다. 예를 들어, 최근의 인기있는 액정 디스플레이 장치와 비교하여, 상기 디스플레이 장치는 자기 방출형이고 넓은 시야각을 갖기 때문에 백라이트를 필요로 하지 않는다는 점에서 우수하다.
나란히 배치된 다수의 FE형 전자 방출 소자를 구동시키는 방법은 예를 들어, 본 출원인에 의해 출원된 미국 특허 제 4,904,895호에 개시되어 있다. FE형 전자 방출 소자의 화상 디스플레이 장치에의 적용은 R. Meyer 등 [R.Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9(1991)]에 의해 보고된 평면형 디스플레이 장치이다.
나란히 배치된 많은 수의 MIM형 전자 방출 소자의 적용의 화상 디스플레이장치로의 적용의 예는 본 출원인에 의해 출원된 일본 특허 공개 제3-55738호에 개시되어 있다.
전술한 것들과 같이 전자 방출 소자를 사용하는 화상 디스플레이 장치들 중에서, 얇고 평면형 장치는 소형 경량으로 인해 CRT(음극선관) 디스플레이 장치의 대안으로서 많은 주목을 받았다.
도 20은 패널의 내부를 도시하기 위해 패널의 일부가 제거된 평면형 화상 디스플레이 장치용의 디스플레이 패널의 예의 사시도이다.
도 20에서, 참조 번호 3115는 배면판(rear plate)을, 참조 번호 3116은 측벽을, 참조 번호 3117는 정면판을 표시한다. 배면판(3115), 측벽(3116), 및 정면판(3117)은 엔벨로프(기밀 용기)를 형성하여 디스플레이 패널의 내부를 진공으로 유지한다.
배면판(3115)은 이에 고정된 기판(3111)을 갖고, 이 기판 위에는 N ×M 냉음극 소자(3112)가 제공된다(M, N="2" 이상의 양의 정수이고, 디스플레이 화소의 물체 수에 따라 적절히 설정된다). 도 23에 도시한 바와 같이, N ×M 냉음극 소자(3112)는 M개의 열 방향 배선(3113) 및 N개의 행 방향 배선(3114)으로 배치된다. 기판(3111), 냉음극 소자(3112), 열 방향 배선(3113), 및 행 방향 배선(3114)으로 구성된 부분을 "다중 전자 빔 소스(multi electron beam source)"라고 할 것이다. 열 방향 배선(3113)과 행 방향 배선(3114)의 교점에서, 절연층(도시 안됨)이 배선들 사이에 형성되어, 전기적 절연을 유지한다.
또한, 형광체로 이루어진 형광막(3118)은 정면판(3117) 아래에 형성된다.형광막(3118)은 적색, 녹색 및 청색의 3원색 형광 물질(도시 안됨)로 채색된다. 흑색 도전성 물질(도시 안됨)이 형광막(3118)을 이루는 형광체들 사이에 제공된다. 또한, Al 등으로 이루어진 메탈 백(metal back)(3119)은 배면판(3115) 측 상의 형광막(3118)의 표면 상에 제공된다.
도 20에서, 기호(Dx1 내지 Dxm, Dy1 내지 Dyn, 및 Hv)는 디스플레이 패널과 전기 회로(도시 안됨)와의 전기적 접속을 위해 제공된 기밀 구조를 위한 전기 접속 단자를 표시한다. 단자(Dx1 내지 Dxm)는 다중 전자 빔 소스의 열 방향 배선(3113)에 전기적으로 접속되고; Dy1 내지 Dym은 행 방향 배선(3114)에 접속되고; Hv는 메탈 백(3119)에 접속된다.
기밀 용기의 내측은 약 10-6Torr로 배기된다. 화상 디스플레이 장치의 표시 영역이 커짐에 따라, 화상 디스플레이 장치는 기밀 용기의 내부와 외부 사이의 압력 차에 의해 생긴 배면판(3115)과 정면판(3117)의 변형 또는 파손을 방지하기 위한 수단을 필요로 한다. 배면판(3115) 및 정면판(3117)을 가열함으로써 변형 또는 파손이 방지된다면, 화상 디스플레이 장치의 중량이 증가할 뿐만 아니라, 사용자가 경사진 방향으로부터 물체를 볼 때 화상 왜곡 및 수차가 발생된다. 반면에, 도 20에서, 디스플레이 패널은 대기압에 견디기 위해서 비교적 얇은 유리로 이루어진 구조 지지 부재(스페이서 또는 리브(rib)라고 함)를 포함한다. 이 구조로, 다중 빔 전자 소스가 형성된 기판(3111)과 형광막(3118)이 형성된 정면판(3117) 사이의 간격이 정상적으로 서브밀리미터 내지 수 밀리미터로 유지된다. 전술한 바와 같이,기밀 용기의 내측은 고진공으로 유지된다.
전술한 디스플레이 패널을 사용하는 화상 디스플레이 장치에서, 전압이 외부 단자(Dx1 내지 Dxm 및 Dy1 내지 Dyn)를 통해 냉음극 소자(3112)에 인가될 때, 전자는 냉음극 소자(3112)에 의해 방출된다. 동시에, 수백 V 내지 수 ㎸의 고전압이 외부 단자(Hv)를 통해 메탈 백(3119)에 인가되어 방출된 전자를 가속시키고 이들을 정면판(3117)의 내면과 충돌하게 한다. 결과적으로, 형광막(3118)을 구성하는 개별적인 형광체는 발광하도록 여기되어, 화상을 표시한다.
화상 형성 장치 등의 상기 언급된 전자 빔 장치는 장치 내부에 진공을 유지하기 위한 엔벨로프, 엔벨로프 내부에 배치된 전자 소스, 전자 소스에 의해 방출된 전자 빔이 조사되는 타겟, 전자 빔을 타겟 쪽으로 가속시키기 위한 가속 전극 등을 포함한다. 이들 외에, 엔벨로프에 가해진 대기압에 대하여 그것의 내부로부터 엔벨로프를 지지하기 위한 지지 부재(스페이서)가 엔벨로프 내부에 배치되어 있다.
이 화상 디스플레이 장치의 디스플레이 패널은 다음의 문제를 갖는다.
스페이서 근처에서 방출된 전자들의 일부는 스페이서를 치고, 또는 방출된 전자의 작용에 의해 발생된 이온은 스페이서에 부착된다. 또한, 정면판에 도달한 전자들의 일부는 반사 및 분산되고, 분산된 전자들의 일부는 스페이서와 충돌하여 스페이서를 충전한다. 냉음극 소자에 의해 방출된 전자의 궤도는 스페이서의 대전(charge-up)에 의해 변경되고, 전자는 형광체 상의 정규 위치와는 다른 위치에 도달한다. 결과적으로, 왜곡된 화상이 스페이서 근처에 표시된다.
이 문제를 해결하기 위해서, 스페이서를 통해 작은 전류를 흐르게 함으로써스페이서의 대전은 제거된다(이후 대전 제거라고 함). 이 경우에, 스페이서의 표면을 통해 작은 전류를 흐르게 하도록 절연 스페이서의 표면 상에 고저항막이 형성된다.
냉음극 소자에 의해 방출된 전자량이 증가함에 따라, 대전 제거 능력은 약해지고, 대전량은 전자 빔의 강도에 의존한다. 이와 함께, 스페이서 근처의 장치에 의해 방출된 전자 빔은 전자 빔의 강도(휘도)에 따라 타겟 상의 적절한 위치로부터 이동한다. 예를 들어, 이동 화상을 표시하는데 있어서, 화상은 변동한다.
본 발명의 목적은 전자를 화상 형성 부재에 조사함으로써 화상을 형성하는데 있어서 왜곡 및 변동을 억제하면서 화상을 형성할 수 있는 화상 형성 장치를 제공하는 것이다.
스페이서 및 전자 방출 소자의 구조를 도 1a 및 1b를 참조하여 설명하겠다. 도 1a 및 1b를 참조하면, 참조 번호 30는 형광체와 메탈 백을 포함하는 정면판을, 참조 번호 31는 전자 소스 기판을 포함하는 배면판을, 참조 번호 50는 스페이서를, 참조 번호 51는 스페이서 표면 상의 고저항막을, 참조 번호 52는 정면판 쪽의 전극을, 참조 번호 13은 소자 구동 배선을, 참조 번호 111은 소자를, 참조 번호 112는 전형적인 전자 빔 궤도를, 참조 번호 25는 등전위선을 표시한다. 기호 a는 정면판의 내면으로부터 정면판 쪽의 중간층(저저항막)의 하단부까지의 길이를 표시하고, d는 전자 소스 기판과 정면판 사이의 거리를 표시한다.
본 발명의 개념에 대하여 이하 순차적으로 설명하겠다.
스페이서 근처에서 방출된 전자들의 일부는 스페이서를 치거나, 또는 방출된 전자의 작용에 의해 발생된 이온은 스페이서에 부착되고, 스페이서를 충전한다. 소자에 의해 방출된 전자의 궤도는 스페이서의 대전에 의해 변경되고, 전자는 정규 위치와 다른 위치에 도달하기 때문에, 왜곡된 화상이 스페이서 근처에 표시된다. 이 문제를 해결하기 위해서, 고저항막(51)은 스페이서의 대전을 완화하기 위해서 스페이서(50)의 표면 상에 형성된다. 그러나, 냉음극 소자에 의해 방출된 방출 전자들의 수가 증가함에 따라, 고저항막의 대전 제거 능력은 보다 약해지고, 대전량은 방출된 전자의 수에 의존한다. 이 경우에, 전자 빔은 바람직하지 못하게 변동한다. 특히 전자가 스페이서에 직접 충돌하지 않을 때, 정면판에 의해 반사된 전자에 의한 대전은 주로 스페이서의 대전에 기여하는 것으로 고려된다. 정면판에 의해 반사된 전자에 의한 스페이서의 대전은 대전량이 도 2에 도시한 바와 같이 정면판 쪽에 큰 분포를 갖는다. 이것으로부터, 전자 빔의 변동은 전극에서의 상기 대전 분포의 가장 많은 대전량을 갖는 위치를 커버함으로써 억제될 수 있다. 그러므로, 본 발명의 제1 요건으로서, 정면판 쪽의 (길이 a를 갖는) 전극(52)은 도 1a에 도시한 바와 같이 배면판 쪽으로 연장된다. 그러나, 스페이서 근처의 공간은 등전위선(52)에 의해 표시된 전계를 갖는다. 전자 빔은 궤도(112)와 같은 궤도를 따라 (부분(51 내지 53)을 포함하는) 스페이서(50) 쪽으로 서서히 이동할 것으로 기대된다. 따라서, 본 발명의 제2 요건으로서, 전자 빔은 이러한 소자에 의해 방출된 전자의 정면판 쪽의 도달 위치에 대응하는 위치로부터 스페이서로부터 떨어지는 방향으로 스페이서 근처의 전자 방출 소자(111)를 이동시킴으로써 정규 위치에도달하게 될 수 있다.
결과적으로, 정면판 상의 전자 빔의 랜딩 위치는 이동 화상을 표시하는데 있어서 화상의 왜곡 및 변동을 감소시키도록 전자 방출량에 거의 의존하지 않는다.
본 발명에 따른 화상 형성 장치의 제1 특징은 다음의 구성을 갖는다.
화상 형성 장치는, 복수의 전자 방출 소자가 실질적으로 선형으로 배치된 배면 기판, 전자 방출 소자가 방출하는 전자들에 의해 화상이 형성되는 화상 형성 부재를 갖는 정면 기판, 및 배면 기판과 정면 기판 사이의 간격을 유지하기 위한 지지 부재를 포함하고, 지지 부재가 정면 기판과 지지 부재 사이의 접합부로부터 배면 기판을 향하는 소정의 위치로 확장된 전극을 포함하고, 상기 전극은 고전위에 있으며, 실질적으로 선형으로 배치된 복수의 전자 방출 소자들 사이의 간격은, 지지 부재를 사이에 끼우지 않고 서로 인접하는 2개 전자 방출 소자들 사이의 간격보다 큰, 지지 부재를 사이에 끼우고 서로 인접한 2개 전자 방출 소자들 사이의 간격을 가지도록 설정된다.
이 구성에서, 전극은 지지 부재의 정면 기판과의 접합면으로부터 연장되고, 지지 부재가 특히 용이하게 대전되는 정면 기판 측 상의 지지 부재의 대전의 영향이 완화될 수 있다. 이 전극은 고전위에 있기 때문에, 전자 방출 소자에 의해 방출된 전자는 지지 부재 쪽으로 편향될 수 있다. 그러나, 전자 방출 소자는 편향시에 각각의 전자 방출 소자에 의해 방출된 전자의 불균일한 궤도 형상으로 인한 화상 형성 부재 상의 각각의 전자 방출 소자에 의해 방출된 전자의 조사점의 불균일성을 완화시키는 서로 다른 간격으로 배치된다.
이 구성에서, 정면 기판은 전자 방출 소자에서 방출된 전자를 가속하기 위해 전압이 인가된 가속 전극을 포함하고, 상기 지지 부재 위에 배치된 전극은 가속 전극에 연결될 수 있다. 지지 부재 상에 배치된 전극은 고전위를 갖도록 가속 전극에 접속된다.
본 발명에 따른 화상 형성 장치의 제2 특징은 다음의 구성을 갖는다.
화상 형성 장치는, 실질적으로 선형으로 배치된 복수의 전자 방출 소자를 갖는 배면 기판, 전자 방출 소자에서 방출된 전자들에 의해 화상이 형성되는 화상 형성 부재를 갖는 정면 기판, 배면 기판과 정면 기판 사이의 간격을 유지하기 위한 지지 부재, 및 정면 기판 위 또는 부근에 배치되고 전자 방출 소자에서 방출된 전자들을 상기 정면 기판으로 가속하기 위해 전압이 인가된 가속 전극을 포함하고, 지지 부재는 가속 전극에 연결되고 배면 기판을 향하는 소정의 위치로 확장된 전극을 포함하고, 실질적으로 선형으로 배치된 복수의 전자 방출 소자들의 간격은 지지 부재를 사이에 끼우지 않고 서로 인접하는 2개 전자 방출 소자 사이의 간격보다 큰 지지 부재를 사이에 끼우고 서로 인접하는 2개 전자 방출 소자 사이의 간격을 갖도록 설정된다.
이 구성에서, 지지 부재 상에 배치된 전극은 정면 기판 근처에 형성되기 때문에, 지지 부재가 특히 용이하게 대전되는 정면 기판 근처의 지지 부재의 대전의 영향이 완화될 수 있다. 지지 부재의 전극은 가속 전극에 접속되기 때문에, 전자 방출 소자에 의해 방출된 전자는 지지 부재 쪽으로 편향될 수 있다. 그러나, 전자 방출 소자는 편향시에 각각의 전자 방출 소자에 의해 방출된 전자의 불균일한 궤도형상으로 인한 화상 형성 부재 상의 각각의 전자 방출 소자에 의해 방출된 전자의 조사점의 불균일성을 완화시키는 서로 다른 간격으로 배치된다.
전술한 제1 및 제2 특징에서, 지지 부재는 지지 부재 상의 대전을 완화하기 위한 전도성을 제공하기 위한 도전 수단을 포함할 수 있다. 특히, 지지 부재의 배면 기판과의 접합부와 정면 기판과의 접합부 사이를 도전 상태로 설정하기 위한 도전 수단이 배치될 수 있다. 예를 들어, 도전 수단은 지지 부재의 배면 기판과의 접합부로부터 정면 기판과의 접합부까지 형성된 도전막이다. 전류를 이 도전 수단을 통해 흐르게 함으로써, 대전이 효과적으로 완화될 수 있다. 그러나, 전류가 중가함에 따라, 전력 소비가 증가한다. 이 때문에, 도전 수단의 저항은 바람직하게는 지지 부재상에 배치된 전극의 것보다 높게 설정된다.
본 발명에 따른 화상 형성 장치의 제3 특징은 다음의 구성을 갖는다.
화상 형성 장치는, 실질적으로 선형으로 배치된 복수의 전자 방출 소자를 갖는 배면 기판, 전자 방출 소자에서 방출된 전자들에 의해 화상이 형성되는 화상 형성 부재를 갖는 정면 기판, 및 배면 기판과 정면 기판 사이의 간격을 유지하기 위한 지지 부재를 포함하고, 지지 부재는 지지 부재의 대전을 완화하기 위한 도전성을 제공하기 위한 도전 수단 및 작동 중 도전 수단보다 높은 전위를 가지는 전극을 포함하고, 실질적으로 선형으로 배치된 복수의 전자 방출 소자들의 간격은 상기 지지 부재를 사이에 끼우지 않고 서로 인접하는 2개 전자 방출 소자 사이의 간격보다 큰 지지 부재를 사이에 끼우고 서로 인접하는 2개 전자 방출 소자 사이의 간격을 갖도록 설정된다.
본 발명에서, 예상되지 않는 방전을 억제하기 위해서, 지지 부재 상에 배치된 전극의 전위와 상기 지지 부재의 배면 기판과의 접합면의 전위 사이의 전위차 와 전극이 배치되지 않은 지지 부재부분의 길이가 8㎸/㎜ 이하의 관계를 갖고 보다 바람직하게는 4㎸/㎜ 이하의 관계를 갖는다.
즉, 전술한 각각의 특징에서, 지지 부재 상에 배치된 전극이 고전위에 있기 때문에, 방전이 발생할 수 있다. 그러나, 이 방전은 전위차와 전극이 배치되지 않은 지지 부재 부분의 길이 사이에 상기 관계를 설정함으로써 발생하기 어렵게 될 수 있다. 특히, 지지 부재 상에 배치된 전극에서의 방전은 배면판 근처의 전극의 부분에서 용이하게 발생하는 것으로 생각되고, 배면 기판 상의 전극의 전위와 지지 부재의 배면 기판과의 접합부의 전위 사이의 전위차와 전극이 배치되지 않는 지지 부재 부분의 길이는 상기 관계를 갖도록 설정된다. 예를 들어, 지지 부재 상에 배치된 전극이 전자를 가속하기 위해 전압을 인가하기 위한 가속 전극에 접속되고, 지지 부재의 전극에서의 전압 강하가 가속 전극에 인가된 전압 보다 작을 때, 가속 전극에 인가된 전압과 전극이 배치되지 않는 지지 부재의 부분의 길이는 상기 관계를 갖도록 설정된다.
전술한 각각의 특징에서, 지지 부재 상에 배치된 전극은 양호하게는 정면 기판에 접합하고 또한 접합면 상에 배치된다.
지지 부재 상에 배치된 전극이 예를 들어, 지지 부재 상의 층으로서 형성되어도, 이 층은 또한 정면 기판과의 접합면 상에 형성될 수 있다. 정면 기판이 지지 부재 상에 배치된 전극을 고전위로 설정하기 위한 전극을 가질 때(특히, 예를들어, 가속 전극도 이 기능을 갖는다), 지지 부재 상에 배치된 전극과 정면 기판 상에 배치된 전극 사이의 도전 상태는 개선될 수 있다.
지지 부재 상에 배치된 전극은 바람직하게는 106내지 1012Ω/sq의 면저항을 갖는다.
지지 부재 상에 배치된 전극은 지지 부재가 정면 기판과 접하는 위치로부터 측정될 때 정면 기판과 배면 기판 사이의 거리의 1/10이상에 대응하는 위치에 도달한다. 이 구조에서, 지지 부재가 가장 용이하게 대전되는 위치에 높은 대전 제거 능력이 얻어질 수 있다.
전술한 각각의 특징에서, 화상 형성 장치는 전자 방출 소자들에서 방출된 전자들에 대해 지지 부재에서 멀어지는 방향으로 힘을 발생시키기 위해, 지지 부재의 배면 기판과의 접합면 부근의 부분과 전자 방출 소자 사이에 배치된 편향 수단을 더 포함한다. 이 편향 수단을 사용하면, 지지 부재를 사이에 끼우고 서로 인접한 전자 방출 소자들 사이의 간격은 지지 부재를 사이에 끼우지 않고 서로 인접한 전자 방출 소자들 사이의 간격 보다 그렇게 클 필요는 없다. 이 편향 수단은, 예를 들어, 지지 부재의 배면 기판과의 접합부 근처에 배치된 전극이다. 이 전극은 예를 들어, 층으로서 형성된다. 전극은 양호하게는 전극이 배치되지 않은 지지 부재의 부분 보다 저항이 낮다. 저항이 낮으면, 정면 기판 쪽으로의 단위 길이당 전압 상승이 지지 부재에서 억제될 수 있어, 등전위선의 법선은 지지 부재의 배면 기판과의 접합부 부근에서 지지 부재로부터 멀어지는 방향으로 변화한다. 결과적으로,지지 부재로부터 멀어지는 방향으로의 힘이 전자에 가해질 수 있다. 지지 부재가 배면 기판 상의 배선상에 배치될 때, 전극은 양호하게는 이 배선에 전기적으로 접속된다.
상술한 각각의 측면에서, 복수의 전자 방출 소자들의 인접하는 전자 방출 소자들 간의 간격은 지지 부재를 향한 각각의 전자 방출 소자의 편향의 정도에 따라 설정될 수 있다. 특히, 상술한 각각의 측면에서, 각 전자 방출 소자의 배치 부분이 각 전자 방출 소자에 의해 방출된 전자가 화상 형성 부재 상에 조사되는 각 점을 배면 기판 상에 수직으로 투사함으로써 얻어진 위치로부터 지지 부재에서 멀어지는 방향으로 이동되는 경우, 이동량은 편향도에 따라 설정될 수 있다.
상술한 각각의 측면에서, 복수의 전자 방출 소자들의 인접한 전자 방출 소자들 간의 간격은 전자 방출 소자들에 의해 방출된 전자들의 조사 지점을 화상 형성 부재 상에 거의 동일한 간격으로 배치되도록 지지 부재를 향한 각 전자 방출 소자의 편향도에 따라 설정될 수 있다. 특히, 상술한 각각의 측면에서, 각 전자 방출 소자의 배치 부분이 각각의 전자 방출 소자에 의해 방출된 전자가 화상 형성 부재 상에 조사되는 각각의 지점을 배면 기판 상에 수직으로 투사함으로써 얻어진 위치로부터 지지 기판에서 벗어난 방향으로 이동시키는 경우, 이동량은 지지 부재에 보다 가까운 소자에 대해서는 보다 크게, 그리고 지지 부재에서 먼 소자에 대해서는 보다 작게 설정될 수 있다.
본 발명의 화상 형성 장치는 다음과 같은 형태를 갖는다.
(1) 냉음극 소자는 한 쌍의 전극 사이에 전자 방출부를 포함하는 도전막을갖는 냉음극 소자이고, 양호하게는 표면-도전 방출형 전자 방출 소자이다.
(2) 전자 소스는 복수의 냉음극 소자들이 복수의 열 방향 배선과 복수의 행 방향 배선에 의해 매트릭스로 배선되어 있는 단순 매트릭스 레이아웃을 갖는 전자 소스이다.
(3) 전자 소스는, 평행하게 배치되고 각 소자의 두 단자에 접속되는 복수의 냉음극 소자의 복수의 열(이하에서부터는 열 방향으로 부름)이 배치되어 있고, 배선에 수직인 방향(이하에서부터는 행 방향이라고 부름)을 따라 냉음극 소자들 위에 배치된 제어 전극(이하에서부터는 격자로 부름)이 냉음극 소자들에 의해 방출된 전자들을 제어하는 사다리형 레이아웃을 갖는 전자 소스이다.
(4) 본 발명의 개념에 따르면, 본 발명은 디스플레이에 적합한 화상 형성 장치에 국한되지 않는다. 상술한 화상 형성 장치는 감광성 드럼으로 만들어진 광 프린터를 위한 발광 다이오드, 발광 다이오드 등과 같은 것 대신에, 발광원으로서도 사용될 수 있다. 이 때, m개 열 방향 배선 및 n개 행 방향 배선을 올바르게 선택함으로서, 화상 형성 장치는 선형 발광원뿐만 아니라 2차원 발광원으로서도 사용될 수 있다. 이 경우, 화상 형성 부재는 본 실시예(이하에서 설명함)에서 사용되는 형광체와 같은 광을 직접적으로 방출하는 물질에 국한되지 않고, 전자의 대전에 의해 잠재적인 화상이 형성되는 부재일 수 있다.
본 발명의 다른 특징들 및 장점들은 첨부된 도면과 관련하여 취해진 다음의 설명으로부터 명백해질 것이며, 전 도면에 걸쳐 동일하거나 유사한 부분은 동일한 참조 번호로서 표시하였다.
도 1a 및 도 1b는 실시예의 스페이서 구조 및 전자의 진행 궤도를 도시하는 도면.
도 2는 스페이서의 대전 모델을 도시하는 그래프.
도 3a 및 도 3b는 실시예의 화상 디스플레이 장치의 개략적 단면도.
도 4a 및 도 4b는 디스플레이 패널의 정면판(face plate) 상의 형광체의 배치의 예들을 도시하는 평면도.
도 5a 및 도 5b는 실시예에서 사용되는 평면형의 표면-도전 방출형 전자 방출 소자의 평면도 및 단면도를 각각 도시하는 도면.
도 6a 내지 도 6e는 평면형의 표면-도전 방출형 전자 방출 소자를 제조하는 단계들을 개별적으로 도시하는 도면.
도 7은 포밍 공정(forming processing)에서 인가 전압의 파형을 도시하는 그래프.
도 8a 및 도 8b는 활성 공정에서 인가 전압의 파형 및 방출 전류 Ie의 변화를 각각 도시하는 그래프.
도 9는 실시예에서 사용되는 계단형 표면-도전 방출형 전자 방출 소자의 단면도.
도 10a 내지 도 10f는 계단형 표면-도전 방출형 전자 방출 소자 제조시의 단계들을 각각 도시하는 도면.
도 11은 실시예에 사용되는 표면-도전 방출형 전자 방출 소자의 전형적인 특성을 도시하는 그래프.
도 12는 실시예에서 화상 디스플레이 장치의 디스플레이 패널을 도시하는 부분적으로 절단한 사시도.
도 13은 실시예에서 사용되는 다중 전자 빔 소스의 기판의 부분적인 단면도.
도 14a 및 도 14b는 실시예에서 사용되는 다중 전자 빔 소스의 기판의 부분적인 평면도.
도 15는 실시예에서 사용되는 다중 전자 빔 소스의 전자 방출부의 부분적인 단면도.
도 16은 실시예의 화상 디스플레이 장치용 구동 회로의 개략적 구성을 도시하는 블럭도.
도 17은 표면 전도 방출형 전자 방출 소자의 예를 도시하는 도면.
도 18은 FE형 소자의 예를 도시하는 도면.
도 19는 MIM형 소자의 예를 도시하는 도면.
도 20은 화상 디스플레이 장치의 디스플레이 패널의 부분적으로 절단된 사시도.
도 21은 실시예에서 사용되는 다중 전자 빔 소스의 기판의 부분적인 평면도.
도 22a 및 도 22b는 실시예에서 사용되는 스페이서판의 평면도 및 단면도.
도 23a 및 도 23b는 실시예에서 사용되는 다른 스페이서판의 평면도 및 단면도.
도 24는 실시예의 스페이서 구조 및 전자의 진행 궤도를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
13 : 구동 배선
25, 325 : 등전위선
30, 1017, 330 : 정면판
31, 1015, 331 : 배면판
50, 1020, 350 : 스페이서
51, 52, 53, 351, 352, 353 : 저항막(중간층)
1016 : 측벽
1101, 1201 : 기판
1102, 1103 ,1202, 1203 : 소자 전극
1104 ,1204 : 도전 박막
1105, 1205, 3101 : 전자 방출부
111, 111-1, 111-2 : 전자 방출 소자
1113 ,1213 : 박막
1114 : 애노드 전극
112, 112-1, 112-2, 3112 : 전형적인 전자 빔 궤도
1206 : 계단 형성 부재
313 : 구동 회로
3102, 3103, 3104, 3105 : 소자 전극
3111 : 기판
3112 : 냉음극 소자
3113 : 열 방향 배선
3114 : 행 방향 배선
3118 : 형광막
본 발명의 실시예를 첨부된 도면을 참조하여 이하에서 상세하게 설명하겠다.
<화상 디스플레이 장치의 일반적인 설명>
먼저, 본 발명이 적용되는 화상 디스플레이 장치의 디스플레이 패널의 구조 및 이 디스플레이 패널을 제조하는 방법을 설명하겠다.
도 12는 패널의 내부 구조를 도시하기 위해 패널의 일부가 제거되어 있는 디스플레이 패널의 사시도이다.
도 12에서, 참조 번호 1015는 배면판을 나타내고, 1016은 측벽, 그리고 1017은 정면판을 나타낸다. 이들 부분들은 디스플레이 패널의 내부를 진공 상태로 유지시키기 위한 밀폐 용기를 형성한다. 밀폐 용기를 구성하기 위해서는, 충분한 강도를 얻고 밀폐 상태를 유지하도록 각 부분들을 밀봉 접속해야 한다. 예를 들면, 접합부에 프릿(frit) 글래스가 사용되고, 대기 또는 질소 상태에서 400 내지 500℃로 소결하여, 상기 부분들이 밀봉 접속된다. 상기 용기의 내부로부터 공기를 배기시키기 위한 방법을 이하에서 설명하겠다. 밀폐 용기의 내부는 약 10-6Torr의 배기 상태로 유지되기 때문에, 저 저항막(21)을 포함하는 스페이서(1020)는 기압 또는 갑작스런 충격에 의해 야기되는 밀폐 용기의 손상을 방지하도록 기압에 내성이 있는 구조로서 배치된다.
배면판(1005)은 N×M 냉음극 소자들(1012)이 구비되어 있는 고정된 기판(1011)을 갖는다(M, N= 2 이상의 양의 정수이고, 디스플레이 픽셀의 대상의 수에 따라서 대략 설정된다. 예를 들면, 고품질 텔레비젼 디스플레이를 위한 디스플레이 장치에서는, N=3000개 이상 , M=1000개 이상인 것이 바람직하다. 본 실시예에서는, N=3072 개, M=1024개이다). N x M 냉음극 소자(3112)는 M개 열 방향 배선(1013) 및 N개 행 방향 배선(1014)으로 배치된다. 이 부분들(1011 내지 1014)로 구성된 부분은 "다중 전자 빔 소스"로 부르겠다.
본 발명의 화상 디스플레이 장치에 사용되는 다중 전자 빔 소스에서 냉음극 소자의 재료, 모양 및 제조 방법은 전자 소스가 냉음극 소자들을 단순 매트릭스로 배선함으로써 제조되는 것에 국한되지 않는다. 따라서, 다중 전자 빔 소스는 표면-도전 방출(SCE)형 전자 방출 소자 또는 FE형 또는 MIM형 냉음극 소자를 사용할 수 있다.
기판 상에 냉음극 소자로서 SCE형 전자 방출 소자들(이하에서 설명함)을 배치하고 이들을 단순 매트릭스로 배선하여 제조되는 다중 전자 빔 소스의 구조를 설명하겠다.
도 14a 및 도 14b는 도 12의 디스플레이 패널에서 사용되는 다중 전자 빔 소스의 평면도이다. 도 14a는 스페이서가 배치되어 있지 않은 영역의 평면도이다. 도 14b는 스페이서가 배치되어 있는 영역의 평면도이다. 도 5a 및 도 5b에 도시되어 있는 SCE형 전자 방출 소자들(이하에서 설명함)이 기판(1011) 상에 배치되어 있다. 이들 소자들은 열 방향 배선 전극(1013) 및 행 방향 배선 전극(1014)에 의해 단순 매트릭스로 배선되어 있다. 각 열 방향 배선 전극(1013) 및 행 방향 배선 전극(1014)의 교차 부분에는, 절연층(도시되지 않음)이 전기적 절연을 유지하도록 전극들 사이에 형성되어 있다. 도 14a 및 도 14b의 기호 a는 빔 스팟이 형성되어 있는 위치를 갖는 라인을 나타낸다. 스페이서가 형성되지 않은 도 14a의 영역에서는, 전자 방출 소자 부분들이 동일한 피치로 배치되어 있다. 도 14b에 도시된 바와 같이, 스페이서 근처의 전자 방출 소자 부분들은 빔 스팟이 형성되어 있는 위치들에 대해 스페이서로부터 떨어져 배치된 위치에 형성되어 있다. 행 방향 배선 전극들(1014)에 평행하게 배치된 전자 방출부에서, 복수의 전자 방출부의 위치들이 빔 스팟이 형성되어 있는 라인들로부터 이동되는 경우, 빔 스팟이 형성되어 있는, 대응하는 라인 위치로부터 각 전자 방출 소자의 이동량은 스페이서 근처의 각 전자 방출부의 스페이서로부터 이동량이 보다 커지도록 설정된다.
도 15는 도 14a의 라인 B-B'를 따라 절취된 단면도를 도시한다.
이 구조를 갖는 다중 전자 빔 소스가 열 방향 배선 전극들(1013), 행 방향 배선 전극들(1014), 전극 절연막(도시되지 않음) 및 SCE형 전자 방출 소자들의 소자 전극 및 도전 박막을 기판 상에 먼저 형성한 다음, 열 방향 배선 전극(1013) 및 행 방향 배선 전극(1014)을 통하여 소자들에 전기를 공급하여 포밍 공정 및 활성화 공정(양자는 이하에서 설명할 것임)을 수행함으로써 제조된다.
이 실시예에서, 다중 전자 빔 소스의 기판(1011)은 밀폐 용기의 배면판(1015)에 고정된다. 그러나, 기판(1011)이 충분한 강도를 가지면, 다중 전자 빔 소스의 기판(1011) 자신이 밀폐 용기의 배면판으로서 사용될 수 있다.
또한, 정면판(1017) 아래에 형광막(1018)이 형성된다. 이 실시예가 칼라 디스플레이 장치이기 때문에, 형광막(1018)은 적색, 녹색 및 청색의 삼원색 형광체로채색된다. 형광체 부분은 도 4a에서 줄무늬로 도시되어 있고, 흑색 도전 재료(1010)가 줄무늬들 사이에 제공된다. 흑색 도전 재료(1010)를 제공하는 목적은 외부 광의 반사를 차단함으로써 디스플레이 콘트라스트의 저하를 방지하고, 전자빔에 의해 형광막의 대전 등을 방지하도록, 전자빔 조사 위치가 어느 정도 이동되더라도 디스플레이 색상의 이동을 방지하기 위한 것이다. 흑색 도전 재료(1010)는 주로 흑연을 포함하지만, 상기 목적이 성취될 수 있다면 다른 재료도 사용할 수 있다.
또한, 형광막의 삼원색은 도 4a에 도시된 것과 같은 줄무늬에만 국한되는 것이 아니다. 예를 들어, 도 4b에 도시된 것과 같은 델타 배치 또는 다른 임의의 배치들도 채택될 수 있다.
단색 디스플레이 패널이 형성되는 경우에는 단색 형광체가 형광막(1018)에 사용되고, 흑색 도전 재료는 생략될 수 있음을 주의하자.
또한, CRT 분야에서 널리 공지된 메탈 백(1019)은 형광막(1018)의 배면판 측면 상에 제공된다. 메탈 백(1019)을 제공하는 목적은 형광막(1018)으로부터 방출된 광의 일부를 미러-반사시킴으로써 광 이용률을 향상시키고, 음 이온들 간의 충돌로부터 형광막(1018)을 보호하며, 메탈 백(1019)을 전자 빔 가속 전압을 인가시키기 위한 전극으로 사용하고, 메탈 백(1019)을 형광막(1018)을 여기시킨 전자들에 대한 도전 경로로서 사용하기 위한 것 등이다. 메탈 백(1019)은, 정면판(1017) 상에 형광막(1018)을 형성한 후, 형광막의 정면 표면을 평탄화하고, 그 후 Al을 진공 증발시킴으로써 형성된다. 형광막(1018)이 저전압을 위한 형광 재료를 포함하는경우에, 메탈 백(1019)은 사용되지 않는 것에 주의한다.
또한, 가속 전압의 인가 또는 형광막의 도전성의 향상을 위해, 상기 실시예에서는 채용되지 않았지만, ITO 재료 등으로 제작된 투명 전극들이 정면판(1017)과 형광막(1018) 사이에 제공될 수 있다.
도 13은 도 12의 라인 A-A'를 따라 절취한 개략적인 단면도이다. 각 부분들의 참조 번호는 도 12와 동일하다. 이러한 실시예에서, 스페이서(1020)는 정면판 부근의 대전(charge-up)을 효과적으로 완화시키기 위한 전극의 역할을 하는 저 저항막(21)에 추가하여 절연 부재(1)의 표면 상의 대전을 완화시키기 위한 고 저항막(11)을 포함한다. 저 저항막(21)은 절연 부재(1)의 표면 상에 형성되어 대전을 완화시킨다. 또한, 저 저항막(21)은 정면판(1017)의 내측 표면(메탈 백(1019) 등)과 면하는 스페이서의 접합면(3)과, 정면판(1017)의 내측 표면과 접촉하는 스페이서의 측면(5) 상에 형성된다. 이러한 스페이서들의 필수적인 부재는 접합 재료(1041)와 필요한 간격을 두고 정면판의 내측 표면과 기판(1011)의 표면 상에 고정되어 상기 목적을 달성한다.
게다가, 고저항막(11)은 기밀 용기 내에서 진공 상태에 노출된, 절연 부재(1)의 표면들 중 최소한 몇몇의 표면들 상에 형성되고, 스페이서(1020) 상의 저저항막(21)과 접합 재료(1041)를 통해 정면판(1017)의 내측 표면(메탈 백(1019) 등)과 기판(1011)의 표면(열 또는 행 방향 배선(1013 또는 1014))에 전기적으로 접속된다. 이러한 실시예에서, 각각의 스페이서(1020)는 얇은 판형 형태를 가지며, 대응하는 열 방향 배선(1013)을 따라 연장하고, 그것에 전기적으로 접속된다.
스페이서(1020)는 기판(1011) 상의 열 및 행 방향 배선들(1013 및 1014)과 정면판(1017)의 내측 표면 상의 메탈 백(1019) 사이에 인가되는 고전압에 충분히 견딜 수 있는 우수한 절연 특성과, 스페이서(1020)의 표면이 대전되는 것을 방지하기에 충분한 도전성을 갖는다.
스페이서(1020)의 절연 부재(1)로서는, 예를 들어, 실리카 유리 부재, Na와 같은 소량의 불순물을 포함한 유리 부재, 소다 석회 유리 부재, 또는 알루미늄으로 구성된 세라믹 부재 등이 이용 가능하다. 주의할 점은 절연 부재(1)는 바람직하게는 기밀 용기 및 기판(1011)의 열 팽창 계수에 근접한 열 팽창 계수를 가지는 것이다.
대전을 방지하기 위한 고저항막(11)의 저항 Rs에 의해 고전위 측상의 정면판(1017)(메탈 백(1019) 등)에 인가된 가속 전압 Va를 분할함으로써 획득된 전류는 스페이서(1020)의 고저항막(11)으로 흐른다. 스페이서의 저항 Rs는 대전 방지와 전력 소모의 관점에서 원하는 범위로 설정된다. 면저항 R/sq.는 대전 방지의 관점에서 1012Ω/sq. 이하로 양호하게 설정된다. 충분한 대전 방지 효과를 얻기 위해, 면저항 R은 1011Ω/sq. 이하로 양호하게 설정된다. 이러한 면저항의 하한은 각각의 스페이서의 형태와 스페이서들 사이에 인가되는 전압에 따르며, 105Ω/sq. 이상으로 양호하게 설정된다.
절연 재료 상에 형성된 고저항막(11)의 두께 t는 양호하게 10 nm - 1 μm의 범위 내에 속한다. 10 nm 이하의 두께를 갖는 박막은 일반적으로아일랜드(island) 형태로 형성되고, 재료의 표면 에너지와 기판과의 접착 특성에 따른 불안정한 저항을 나타내고, 결과적으로 좋지 않는 재생 특성을 초래한다. 만약 두께 t가 1 ㎛ 이상이라면, 막 응력이 증가되어 막의 벗겨짐의 가능성이 증가된다. 게다가, 막을 형성하는 데 장기간의 시간이 요구되어 생산성이 낮아지게 된다. 두께는 양호하게 50 - 500 nm의 범위 내에 포함된다. 면저항 R/sq.는 ρ/t이고, 고저항막의 비저항 ρ는 R/sq. 및 t의 바람직한 범위를 고려하여 양호하게 0.1 Ωcm - 108Ωcm의 범위 내에 포함된다. 보다 양호한 범위 내에서 면저항과 막 두께를 설정하기 위해, 비저항 ρ는 양호하게 102- 106Ωcm로 설정된다.
상술한 바와 같이, 전류가 스페이서 상에 형성된 고저항막으로 흐르거나 또는 동작 중에 전체 디스플레이 장치가 열을 발생할 때, 스페이서의 온도는 상승한다. 만약 고저항막의 저항 온도 계수가 큰 음의 값이라면, 저항은 온도 증가와 함께 감소한다. 그 결과, 스페이서로 흐르는 전류는 증가하여 온도를 상승시킨다. 전류는 전원의 한도를 넘어 증가를 계속한다. 이러한 전류의 과도한 증가를 발생하는 저항 온도 계수는 절대값이 1% 이상인 음의 값이라는 것이 경험적으로 공지되어 있다. 즉, 고저항막의 저항 온도 계수는 -1% 미만으로 양호하게 설정된다.
대전 방지 특성을 갖는 고저항막(11)을 위한 재료로서, 예를 들어, 금속 산화물이 사용될 수 있다. 크롬 산화물, 니켈 산화물, 구리 산화물 등의 금속 산화물들이 양호하게 사용된다. 이는 상기의 산화물들이 상대적으로 낮은 2차 전자 방출 효율을 가지며, 냉음극 소자(1012)에 의해 방출된 전자들이 스페이서(1020)와충돌한다 해도 용이하게 대전되지는 않기 때문이다. 이러한 금속 산화물들에 추가하여, 낮은 2차 전자 방출 효율을 갖기 때문에 탄소 재료가 양호하게 사용된다. 비정질 탄소 재료는 높은 저항을 가지므로, 스페이서(1020)의 저항은 원하는 값으로 용이하게 제어될 수 있다.
스페이서(1020)의 저저항막(21)은 또한 고저항막(11)을 고전위측의 정면판(1017)(메탈 백(1019) 등)에 전기적으로 접속시키는 기능을 한다. 저저항막(21)은 또한 아래에서 중간 전극층(중간층)으로 언급될 것이다. 이러한 중간 전극층(중간층)은 다음과 같은 복수의 기능을 갖는다.
(1) 저저항막은 고정항막(11)을 정면판(1017)에 전기적으로 접속시킨다.
상술한 바와 같이, 고저항막(11)은 스페이서(1020)의 표면이 대전되는 것을 완화시키도록 형성된다. 그러나, 고저항막(11)이 직접 또는 접합 재료(1041)를 통해 정면판(1017)(메탈 백(1019) 등)에 접속될 때, 큰 접촉 저항이 접속부들 간의 계면에 발생된다. 그 결과, 스페이서(1020)의 표면 상에 생성된 전하는 신속하게 제거될 수 없다. 이러한 문제점은 정면판(1017) 및 접합 재료(1041)와 접촉되는 스페이서(1020)의 측면부(5) 및 접합부(3) 상에 저저항 중간층을 형성함으로써 해결될 수 있다.
(2) 저저항막은 고저항막(11)의 전위 분포를 균일하게 한다.
냉음극 소자들(1012)에 의해 방출된 전자들은 정면판(1017)과 기판(1011) 사이에 형성된 전위 분포에 따라 형성되는 궤도를 따른다. 전자 궤도가 스페이서(1020) 부근에 분포되는 것을 방지하기 위해, 스페이서(1020)의 전체 전위분포는 제어되어야 한다. 고저항막(11)이 직접 또는 접합 재료(1041)를 통해 정면판(1017)(메탈 백(1019) 등)과 기판(1011)(배선(1013 또는 1014) 등)에 접속될 때, 접속된 상태의 변화는 접속부들 간의 계면의 접촉 저항으로 인해 발생한다. 결과적으로, 고저항막(11)의 전위 분포는 원하는 값에서 벗어난다. 고저항막(11)의 전체 전위는 정면판(1017)과 접촉하는 스페이서(1020)의 스페이서 단부(접합 표면(3) 또는 측면부(5))의 전체 길이에 걸쳐 저저항 중간층을 형성하고, 원하는 전위를 중간층 부분에 인가함으로써 효과적으로 제어될 수 있다.
(3) 중간층은 방출된 전자들의 궤도를 제어한다.
냉음극 소자들(1012)에 의해 방출된 전자들은 정면판(1017)과 기판(1011) 사이에 형성된 전위 분포에 따라 형성된 궤도를 따른다. 스페이서 부근의 냉음극 소자들(1012)에 의해 방출된 전자들은 스페이서(1020)의 구조에 따라 제한(배선들 및 소자들의 위치의 변화)될 수 있다. 이러한 경우에, 왜곡과 불규칙성이 없는 화상을 형성하기 위해, 냉음극 소자에 의해 방출된 전자들의 궤도는 정면판(1017) 상의 원하는 위치에 전자를 조사하도록 제어되어야 한다. 정면판(1017)과 접촉하는 측면부(5) 상의 저 저항 중간층의 형성은 스페이서(1020) 부근의 전위 분포가 원하는 특성을 갖도록 하여, 방출된 전자들의 궤도를 제어한다.
저저항막(21)을 위한 재료로서, 고저항막(11)의 저항보다 충분히 낮은 저항을 갖는 재료가 선택될 수 있다. 예를 들어, 상기 재료는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, 및 Pd과 같은 금속, 이들의 합금, Pd, Ag, Au, RuO2, 및 Pd-Ag와 같은금속 또는 금속 산화물과 유리 등으로 구성된 프린팅된 도선, In2O3-SnO2와 같은 투명 도체, 및 폴리실리콘과 같은 반도체 재료로부터 적절하게 선택될 수 있다.
접합 재료(1041)는 스페이서(1020)를 열 방향 배선(1013)과 메탈 백(1019)에 전기적으로 접속시키기 위해 도전성을 가질 필요가 있다. 즉, 금속 입자 또는 도전성 충진재를 포함한 도전성 접착제 또는 프릿(frit) 유리가 적절하게 사용된다.
도 12에서, 기호들(Dxl - Dxm, Dyl - Dyn 및 Hv)는 전기 회로(도시 생략)와 디스플레이 패널의 전기적인 접속을 위해 제공된 기밀 구조를 위한 전기 접속 단자들을 나타내고 있다. 단자들(Dxl - Dxm)은 다중 전자 빔 소스의 열 방향 배선(1013)에 전기적으로 접속되고, 단자들(Dyl - Dyn)은 다중 전자 빔 소스의 행 방향 배선(1014)에 전기적으로 접속되고, 단자(Hv)는 정면판의 메탈 백(1019)에 전기적으로 접속된다.
기밀 용기의 내부로부터 공기를 배출시켜 내부를 진공 상태로 하기 위해, 기밀 용기의 형성 후에, 배기 파이프와 진공 펌프(모두 도시 생략)가 접속되어, 공기가 기밀 용기로부터 배출되어 약 10-7Torr의 진공 상태가 된다. 이후에, 배기 파이프는 밀봉된다. 기밀 용기 내부를 진공 상태로 유지시키기 위해, 게터막(getter film)(도시 생략)이 밀봉 바로 이전/이후에 기밀 용기 내의 소정의 위치에 형성된다. 게터막은 예를 들어 Ba를 주로 포함하는 게터 재료를 가열 및 증발, 가열 또는 고주파 가열에 의해 형성된 막이다. 게터막의 흡착 동작은 용기 내의 진공 상태를 1x10-5또는 1x10-7torr로 유지한다.
상기 디스플레이 패널을 사용한 화상 디스플레이 장치에서, 전압이 외부 단자들(Dx1 - Dxm 및 Dy1 - Dyn)을 통해 냉음극 소자들(1012)에 인가될 때, 전자들이 냉음극 소자들(1012)에 의해 방출된다. 동시에, 수백 V에서 수 kV의 고 전압이 외부 단자(Hv)를 통해 메탈 백(1019)에 인가되어 정면판(1017)의 내부 표면과 충돌하도록 방출된 전자들을 가속시킨다. 이러한 동작에서, 형광막(1018)을 구성하는 각각의 컬러 형광체가 여기되어 발광함으로써, 화상을 디스플레이한다.
본 발명의 냉음극 소자와 같은 각각의 SCE형 전자 방출 소자(1012)에 인가되는 전압은 일반적으로 약 12 - 16V로 설정되고, 메탈 백(1019)과 냉음극 소자(1012) 간의 거리 d는 일반적으로 약 0.1 mm - 8 mm로 설정되며, 메탈 백(1019)과 냉음극 소자(1012)에 걸리는 전압은 일반적으로 약 0.1 kV - 10 kV로 설정된다.
본 발명의 실시예에 따른 디스플레이 패널의 기본 구조 및 제조 방법과, 화상 디스플레이 장치에 대한 일반적인 설명이 기술되었다.
<다중 전자-빔 소스의 제조 방법>
다음으로, 본 발명의 실시예에 따라 디스플레이 패널에서 사용되는 다중 전자-빔 소스의 제조 방법이 설명될 것이다. 화상 디스플레이 장치에서 사용되는 다중 전자-빔 소스가 냉음극 소자를 단순 매트릭스 형태로 정렬함에 의해 얻어지면, 냉음극 소자의 재료, 형태 및 제조 방법은 제한되지 않는다. 그러므로 냉음극 소자로서, SCE형 전자 방출 소자 또는 FE형 또는 MIN형 냉음극 소자가 사용될 수 있다.
대형 디스플레이 스크린을 갖는 저가의 디스플레이 장치가 요구되는 상황에서는, 이러한 냉음극 소자 중에서 SCE형 전자 방출 소자가 특히 양호하다. 더욱 상세하게 말하자면, FE형 소자의 전자 방출 특성은 에미터 콘(cone) 및 게이트 전극의 상대적인 위치 및 형태에 의해 크게 영향을 받고, 따라서 이러한 소자 제조에 는 고-정밀 제조 기술이 요구된다. 이는 대형 디스플레이 영역 및 낮은 제조 단가를 달성하는데 있어서는 불리한 조건이다. MIM형 소자에 따르면, 절연층 및 상부 전극의 두께가 감소되고 균일하게 제조되어야 한다. 이러한 점도 대형 디스플레이 영역 및 낮은 제조 단가를 달성하는데 있어서는 불리한 조건이다. 이와는 대조적으로, SCE형 전자 방출 소자는 상대적으로 단순한 제조 방법에 의해 제조될 수 있으므로, 디스플레이 영역의 증가 및 제조 단가의 감소가 달성될 수 있다. 본 발명인들은 SCE형 전자 방출 소자들 중에서 전자 방출부 또는 그 주변부가 미립자막을 포함하는 전자 빔 소스가 우수한 전자 방출 특성을 가지며 또한 용이하게 제조될 수 있음을 발견하였다. 따라서, 이러한 유형의 전자 빔 소스는 고 휘도 및 대형 스크린 화상 디스플레이 장치의 다중 전자 빔 소스에 채택되기에 가장 적합한 전자 빔 소스이다. 실시예의 디스플레이 패널에서, 미립자막으로 형성된 전자 방출부 또는 주변부를 각각 갖는 SCE형 전자 방출 소자가 채용된다. 먼저, 양호한 SCE형 전자 방출 소자의 기본 구조, 제조 방법 및 특성이 설명되고, 단순-매트릭스로 배선된 SCE형 전자 방출 소자를 갖는 다중 전자 빔 소스의 구조가 후술될 것이다.
<SCE 소자의 양호한 구조 및 제조 방법>
전자 방출부 또는 그 주변부가 미립자막으로부터 형성되는 SCE형 전자 방출소자의 전형적인 구조는 평면형(flat type) 구조 및 계단형(stepped type) 구조를 포함한다.
<평면형의 SEC형 전자 방출 소자>
먼저, 평면형의 SCE형 전자 방출 소자의 구조 및 제조 방법이 설명될 것이다. 도 5a는 평면형의 SCE형 전자 방출 소자의 구조를 도시하는 평면도이며, 도 5b는 소자의 단면도이다. 도 5a 및 도 5b에서, 참조 번호 1101은 기판; 1102 및 1103은 소자 전극; 1104는 도전 박막; 1105는 포밍 공정에 의해 형성된 전자 방출부; 그리고 1113은 활성화 공정에 의해 형성된 박막을 나타낸다.
기판(1101)으로서, 석영 유리 및 소다-석회 유리 등의 각종 유리 기판, 알루미나 등의 각종 세라믹 기판 또는 그 위에 SiO2로 형성된 절연층을 갖는 상기 기판들 중의 임의의 기판이 채용될 수 있다.
기판(1101)에 수평이고 서로 대향되게 제공된 소자 전극(1102 및 1103)은 도전성 재료를 포함한다. 예를 들면, Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd 및 Ag와 같은 금속 또는 이들 금속의 합금, In2O3-SnO2과 같은 다른 금속 산화물, 또는 폴리실리콘과 같은 반도체 재료가 채용될 수 있다. 진공 증착과 같은 막 형성 기술과 포토리소그라피(photolithography) 또는 에칭과 같은 패터닝 기술의 조합으로 전극이 용이하게 형성될 수 있으나, 임의의 다른 방법(예를 들면 프린팅 기술)도 채용될 수 있다.
전극들(1102 및 1103)의 형태는 전자 방출 장치의 적용 대상에 따라 적절히설계된다. 일반적으로, 전극들 사이의 간격 L은 수백 Å 내지 수백 ㎛ 범위에서 적절한 값을 선택하여 설계된다. 디스플레이 장치에 대해 가장 양호한 범위는 수 ㎛ 내지 수십 ㎛이다. 전극 두께 d에 대해서는, 수백 Å에서 수 ㎛의 범위 내에서 적절한 값이 선택된다.
도전 박막(1104)은 미립자막을 포함한다. "미립자막"은 막 구성 부재로서 많은 미립자들(입자들의 집단을 포함)을 함유하는 막이다. 미시적 관점에서, 일반적으로 개별 입자는 소정의 간격으로, 또는 서로 인접하게, 또는 서로 중첩되어 막 내에 존재한다.
한 입자는 수 Å 내지 수천 Å 범위 내의 직경을 갖는다. 직경은 10Å 내지 200Å 범위 내인 것이 바람직하다. 막의 두께는 다음의 조건을 고려하여 적절히 설정된다. 즉, 소자 전극(1102 또는 1103)으로의 전기적 접속에 필요한 조건, 후술할 포밍 공정에 대한 조건, 후술할 미립자막 자신의 전기적 저항값을 적절한 값으로 설정하기 위한 조건 등이다. 특히, 막의 두께는 수 Å에서 수천 Å의 범위 내로 설정되며, 10Å 내지 500Å 범위로 설정되는 것이 더 바람직하다.
미립자막을 형성하는데 사용되는 재료는 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pb 등의 금속, PdO, SnO2, In2O3, PbO 및 Sb2O3등의 산화물, HfB2, ZrB2, LaB6, LeB4, YB4및 GdB4등의 붕화물(boride), TiC, ZrC, HfC, TaC, SiC 및 WC 등의 탄화물(carbide), TiN, ZrN 및 HfN 등의 질화물, Si 및 Ge 등의 반도체 및 탄소이다. 임의의 적절한 재료가 적절하게 선택된다.
전술한 바와 같이, 도전 박막(1104)은 미립자막을 갖도록 형성되며, 막의 면 저항은 103내지 107(Ω/sq)의 범위 내에 존재하도록 설정된다.
도전 박막(1104)이 소자 전극들(1102 및 1103)에 전기적으로 접속되는 것이 바람직하므로, 이들은 한 부분에서 서로 중첩되도록 배치된다. 도 5b에서, 각각의 부분들은 밑에서부터 기판, 소자 전극, 도전 박막의 순서로 중첩된다. 이러한 중첩 순서는 밑에서부터 기판, 도전 박막, 소자 전극의 순서가 될 수도 있다.
전자 방출부(1105)는 도전 박막(1104)의 일부에서 형성된 균열(fissure)부이다. 전자 방출부(1105)는 주변 도전 박막보다 높은 저항 특성을 갖는다. 균열은 도전 박막(1104) 상에서 후술할 포밍 공정에 의해 형성된다. 일부 경우에, 수 Å 내지 수백 Å의 직경을 갖는 입자가 균열부 내에서 배치된다. 전자 방출부의 실제 위치 및 형태를 정확하게 도시하는 것이 어려우므로, 도 5a 및 도 5b는 균열부들을 개략적으로 도시한다.
탄소 또는 탄소 화합물을 포함하는 박막(1113)은 전자 방출부(1115)와 그 주변부를 덮는다. 박막(1113)은 포밍 공정 후에 후술할 활성화 공정에 의해 형성된다.
박막(1113)은 양호하게는 흑연 단결정체, 흑연 다결정체, 비정질 탄소 또는 이들의 혼합물이며, 그 두께는 500Å 이하이고, 300Å 이하인 것이 더욱 바람직하다. 박막(1113)의 실제 위치 또는 형태를 정확하게 도시하는 것이 어려우므로, 도 5a 및 도 5b는 막을 개략적으로 도시한다. 도 5a는 박막(1113)의 일부가 제거된장치를 도시한다.
SCE형 전자 방출 소자의 양호한 기본 구조는 상술한 바와 같다. 실시예에서, 소자는 아래의 구성을 갖는다.
즉, 기판(1101)으로는 소다-석회 유리가 사용되고 소자 전극들(1102 및 1103)로는 Ni 박막이 사용된다. 전극 두께 d는 1000Å이고 전극 간격(L)은 2㎛이다.
미립자막의 주요 재료는 Pd 또는 PdO이다. 미립자막의 두께는 약 100Å이고, 폭 W는 100㎛이다.
다음으로, 양호한 평면형의 SCE형 전자 방출 장치를 제조하는 방법이 SCE형 전자 방출 소자의 제조 공정을 도시하는 단면도인 도6a 내지 도 6e를 참조하여 설명될 것이다. 참조 번호는 도 5a 및 도 5b와 동일하다.
(1) 먼저, 도 6a에 도시된 바와 같이, 소자 전극들(1102 및 1103)이 기판(1101) 상에 형성된다.
전극들(1102 및 1103)의 형성에 있어서, 먼저, 기판(1101)이 세제, 순수 및 유기 용액으로 완전히 세정되고, 다음으로 소자 전극의 재료가 그 위에 피착된다(피착 방법으로는, 증착 및 스퍼터링과 같은 진공 막-형성 기술이 사용될 수 있음). 그 후에, 포토리소그라피 에칭 기술을 사용한 패터닝이 피착된 전극 재료 상에서 수행된다. 그러므로, 도 6a에 도시된 소자 전극들(1102 및 1103) 쌍이 형성된다.
(2) 다음으로, 도 6b에 도시된 바와 같이, 도전 박막(1104)이 형성된다.
도전 박막(1104)의 형성에 있어서, 먼저, 유기 금속 용매가 도 6a의기판(1101)으로 도포되고, 그 다음 도포된 용매가 건조 및 소성 처리(sinter)되어 미립자막을 형성한다. 그 후에, 포토리소그라피 에칭 방법에 따라 미립자막이 소정의 형태로 패턴된다. 유기 금속 용매는 도전 박막을 형성하는데 사용되는 미립자의 재료를 주요 성분(즉, 이 예에서는 Pd)으로 함유하는 유기 금속 화합물의 용매를 의미한다. 이 실시예에서, 유기 금속 용매의 도포는 디핑(dipping)에 의해 수행되나, 스피너(spinner) 방법 및 스프레잉(spraying) 방법과 같은 다른 임의의 방법도 가능하다.
미립자로 제조된 도전 박막의 막 형성 방법으로서, 본 실시예에 사용되는 유기 금속 용매의 도포는 진공 증착 방법, 스퍼터링 방법 또는 화학적 기상 증착법(chemical vapor-phase accumulation method)과 같은 다른 임의의 방법으로 대체될 수 있다.
(3) 다음으로, 도 6c에 도시된 바와 같이, 포밍 공정을 위해 전원(1110)으로부터 적절한 전압이 소자 전극들(1102 및 1103) 사이에 인가되고 포밍 공정이 수행되어, 전자 방출부(1105)를 형성한다.
포밍 공정이란 미립자막으로 형성된 도전 박막(1104)을 전기적으로 활성화하여 도전 박막의 일부를 적절히 파괴, 변형 또는 변질하여, 막을 전자 방출에 적합한 구조로 변화시키는 것을 말한다. 도전 박막에서, 전자 방출을 위해 변화된 부분(즉, 전자 방출부(1105))은 박막 내에 적절한 균열을 갖는다. 전자 방출부(1105)를 갖는 박막(1104)과 형성 공정 이전의 박막을 비교할 때, 소자 전극(1102 및 1103) 사이에서 측정된 전기 저항은 크게 증가한다.
포밍 공정은 포밍 전원(1110)으로부터 인가된 적절한 전압의 파형의 예를 도시하는 도 7을 참조로 상세히 설명된다. 미립자막의 도전 박막을 형성하는 경우, 펄스형 전압이 채용되는 것이 바람직하다. 본 실시예에서, 펄스 폭이 T1인 삼각파 펄스가 도 7에 도시된 바와 같이 T2의 펄스 간격으로 연속적으로 인가된다. 인가시, 삼각파 펄스의 파고치 Vpf는 순차적으로 증가한다. 또한, 전자 방출부(1105)의 포밍 상태를 모니터하기 위한 모니터 펄스 Pm은 적절한 간격으로 삼각파 펄스 사이에 삽입되고, 삽입 시에 흐르는 전류는 검류계(1111)로 측정된다.
본 실시예에 있어서, 10-5Torr 진공 분위기에서, 펄스 폭 T1은 1msec로 설정되며, 펄스 간격 T2는 10msec로 설정된다. 파고치(Vpf)는 각 펄스에서 0.1V 만큼 증가된다. 삼각파가 5 펄스 동안 인가될 때마다, 모니터 펄스(Pm)가 삽입된다. 포밍 공정의 악영향을 방지하기 위해서, 모니터 펄스의 전압(Vpm)은 0.1V로 설정된다. 소자 전극들(1102 및 1103) 사이의 전기적 저항이 1×106Ω이 되는 경우, 즉 모니터 펄스의 인가 시에 검류계에 의해 측정된 전류가 1×10-7A 이하가 되는 경우, 포밍 공정의 대전이 종료된다.
전술한 처리 방법은 본 실시예의 SCE형 전자 방출 소자에 바람직함을 주의하자. 예를 들어 미립자막의 재료 또는 두께, 또는 소자 전극의 간격 L에 관한 SCE형 전자 방출 소자의 설계가 변경되는 경우, 통전에 대한 조건도 소자 설계의 변경에 따라 변경되는 것이 바람직하다.
(4) 다음으로, 도 6d에 도시된 바와 같이, 활성화 전원(1112)으로부터 적정전압이 소자 전극들(1102 및 1103) 사이에 인가되고, 선행 단계에서 얻어진 전자 방출 특성을 향상시키기 위해 활성화 공정이 수행된다.
여기에서 활성화 공정은 전자 방출부(1105) 주위에 탄소 또는 탄소 화합물을 피착하기 위해, 포밍 공정에 의해 형성된 전자 방출부(1105)를 적절한 조건에서 대전시키는 것이다. (도 6d에서, 탄소 또는 탄소 화합물의 피착재는 재료(1113)로 도시됨). 전자 방출부(1105)를 활성화 공정 이전의 것과 비교해 볼 때, 동일 전압에서 방출 전류는 전형적으로 100배 이상이 된다.
활성화는 진공 분위기 내에 존재하는 유기 화합물(들)로부터 주로 유도된 탄소 또는 탄소 화합물들을 축적하기 위하여 10-4또는 10-5의 진공 분위기에서 전압 펄스를 주기적으로 인가함으로써 만들어진다. 피착재(1113)는 흑연 단결정체, 흑연 다결정체, 비정질 탄소 또는 그들의 화합물 중 어느 것도 가능하다. 피착재(1113)의 두께는 500 Å 이하이며, 300 Å 이하인 것이 더 바람직하다.
활성화 공정이 활성화 전원(1112)으로부터 인가된 적정 전압 파형의 예를 도시하는 도 8a를 참고하여 더욱 상세하게 설명될 것이다. 본 예에서, 소정의 전압의 직각파가 활성화 공정을 수행하기 위해 인가된다. 더 상세하게 말하자면, 직각파 전압 Vac는 14V; 펄스 폭 T3는 1㎳; 그리고 펄스 간격 T4는 10㎳로 각각 설정된다. 상기의 대전 조건은 본 실시예의 SCE형 전자 방출 소자에 대해 바람직하다는 것에 유의하자. SCE형 전자 방출 소자에 대한 설계가 변경된 경우에, 소자 설계의 변경에 따라 대전 조건도 바람직하게 변경된다.
도 6d에서, 참조 번호 1114는 SCE형 전자 방출 소자로부터 방출되는 방출 전류 Ie를 포착하기 위한 애노드 전극을 나타내며, 이 애노드 전극은 DC 고전압 전원 장치(1115) 및 검류계(1116)에 접속된다 (활성화 공정 전에 기판(1101)이 디스플레이 패널에 탑재된 경우에는, 디스플레이 패널의 형광 표면 상의 Al 층이 애노드 전극(1114)으로 사용된다). 활성화 전원(1112)으로부터 전압이 인가되면, 검류계(1116)는 방출 전류 Ie를 측정하며, 그 결과 활성화 공정의 진행을 모니터하여 활성화 전원(1112)의 작동을 제어한다. 도 8b는 검류계(1116)로 측정된 방출 전류 Ie의 한 예를 도시한다. 본 예에서, 활성화 전원(1112)으로부터 펄스 전압의 인가가 개시되면, 시간이 경과함에 따라 방출 전류 Ie는 증가하여 점차로 포화되게 되며, 그 이후로는 거의 증가하지 않는다. 실질적인 포화점에서, 활성화 전원(1112)로부터의 전압 인가는 중단되며, 그 다음에 활성화 공정도 종료된다.
상기의 대전 조건은 본 실시예의 SCE형 전자 방출 소자에 대해 바람직하다는 것에 유의하자. SCE형 전자 방출 소자에 대한 설계가 변경된 경우에, 소자 설계의 변경에 따라 조건도 바람직하게 변경된다.
전술한 바와 같이, 도 6e에 도시된 것과 같은 SCE형 전자 방출 소자가 제조된다.
<계단형의 SCE형 전자 방출 소자>
다음으로, 전자 방출부 또는 그 주변부가 미립자막으로 형성된 SCE형 전자 방출 소자의 또 다른 형태 즉, 계단형의 SCE형 전자 방출 소자가 설명될 것이다.
도 9는 계단형의 SCE형 전자 방출 소자의 기본 구조를 개략적으로 도시하는단면도이다. 도 9에서, 참조 번호 1201은 기판; 1202 및 1203은 소자 전극; 1206은 전극들(1202 및 1203) 사이에 높이 차를 만들기 위한 계단 형성 부재; 1204는 미립자막을 이용한 도전 박막; 1205는 포밍 공정에 의해 형성된 전자 방출부; 그리고 1213은 활성화 공정에 의해 형성된 박막을 나타낸다.
계단형 소자 구조와 상기 언급된 평면형의 소자 구조의 차이점은 전극 소자 중의 하나(본 예에서 1202)가 계단 형성 부재(1206) 상에 제공되고, 도전 박막(1204)이 계단 형성 부재(1206)의 측면을 덮는다는 것이다. 도 5a와 도 5b에서 소자 간격 L은 이 구조에서 계단 형성 부재(1206)의 높이에 대응하는 높이 차이 Ls로서 설정된다. 기판(1201), 소자 전극들(1202 및 1203), 미립자막을 이용한 도전 박막(1204)은 평면형의 SCE형 전자 방출 소자의 설명에서 제시된 재료로 구성될 수 있음에 주의하자. 또, 계단 형성 부재(1206)는 SiO2와 같이 전기적으로 절연인 재료로 구성된다.
다음으로, 계단형의 SCE형 전자 방출 소자의 제조 방법이 제조 과정의 단면도인 도 10a 내지 도 10f를 참고로 하여 설명될 것이다. 이 도면들에서, 각 부분의 참조 번호들은 도 9에서와 동일하다.
(1) 첫 번째로, 도 10a에 도시된 바와 같이, 소자 전극(1203)이 기판(1201) 상에 형성된다.
(2) 다음으로, 도 10b에 도시된 바와 같이, 계단 형성 부재를 형성하기 위한 절연층이 피착된다. 절연층은 스퍼터링 방법으로 SiO2등을 축적함으로써 형성될수 있지만, 진공 증착법 또는 프린팅 방법과 같은 막-형성 방법을 이용하여 형성될 수도 있다.
(3) 다음으로, 도 10c에 도시된 바와 같이, 소자 전극(1202)이 절연층 위에 형성된다.
(4) 다음으로, 도 10d에 도시된 바와 같이, 절연층의 일부가 에칭 방법 등에 의해 제거되어, 소자 전극(1203)을 노출시킨다.
(5) 다음으로, 도 10e에 도시된 바와 같이, 미립자 막을 이용한 도전 박막(1204)이 형성된다. 형성시, 상기 언급된 평면형의 소자 구조와 유사한 도포 방법과 같은 막 형성 기술이 사용된다.
(6) 다음으로, 평면형의 소자 구조와 유사한 포밍 공정이 수행되어 전자 방출부(1205)를 형성한다(도 6c에서 설명된 것과 유사한 포밍 공정이 수행될 수 있다).
(7) 다음으로, 평면형의 소자 구조와 유사한 활성화 공정이 수행되어 전자 방출부 주위에 탄소 또는 탄소 화합물을 피착한다(도 6d에서 설명된 것과 유사한 활성화 과정이 수행될 수 있다).
전술한 바와 같이, 도 10f에 도시된 계단형의 SCE형 전자 방출 소자가 제조된다.
<디스플레이 장치에 사용된 SCE형 전자 방출 소자의 특성>
평면형의 SCE형 전자 방출 소자의 구조 및 제조 방법과 계단형의 SCE형 전자 방출 소자의 구조 및 제조 방법이 상기에 설명되었다. 다음으로, 디스플레이 장치내에서의 전자 방출 소자의 특성이 설명될 것이다.
도 11은 디스플레이 장치에서 사용된 소자의 방출 전류 Ie 대 소자 전압 Vf (즉, 소자에 인가될 전압)에 대한 특성 및 소자 전류 If 대 소자 인가 전압 Vf에 대한 특성에 대한 전형적인 예를 도시한다. 소자 전류 If와 비교할 때, 방출 전류 Ie는 매우 작기 때문에, 방출 전류 Ie를 소자 전류 If와 동일한 단위로 도시하기는 어렵다는 점에 주의하자. 게다가, 이러한 특성들은 소자의 크기 또는 모양과 같은 설계의 변경에 따라 변경된다. 이러한 이유들로 인해, 도 11의 그래프 내의 두 라인은 각각 임의의 단위로 제시된다.
방출 전류 Ie에 관하여, 디스플레이 장치에서 사용된 소자는 다음과 같은 세 가지의 특성을 갖는다.
첫번째, 소정의 레벨("임계 전압 Vth"로 표시함) 이상의 전압이 소자에 인가되는 경우에는 방출 전류 Ie가 급격하게 증가하지만, 임계 전압 Vth 미만의 전압이 인가된 경우에서는 방출 전류 Ie가 거의 검출되지 않는다.
즉, 방출 전류 Ie에 관하여, 소자는 명확한 임계 전압 Vth에 기초하는 비선형 특성을 가진다.
두번째, 방출 전류 Ie는 소자 인가 전압 Vf에 따라 변경된다. 따라서, 방출 전류 Ie는 소자 전압 Vf를 변경시킴으로써 제어될 수 있다.
세번째, 방출 전류 Ie는 소자 전압 Vf의 인가에 빠르게 반응하여 출력된다. 따라서, 소자로부터 방출될 전자의 전하량은 소자 전압 Vf의 인가 주기를 변경함으로써 제어될 수 있다.
상기 세가지의 특성을 가진 SCE형 전자 방출 소자는 디스플레이 장치에 바람직하게 응용된다. 예를 들어, 디스플레이 스크린의 픽셀의 수에 대응하여 제공된 다수의 소자들을 갖는 디스플레이 장치에서, 첫 번째 특성을 이용하면 디스플레이 스크린의 순차적인 스캐닝에 의한 디스플레이가 가능하다. 이것은 구동 중인 소자에는 임계 전압 Vth 이상의 전압이 적절하게 인가되는 반면에, 선택되지 않은 소자에는 Vth 미만의 전압이 인가된다는 것을 의미한다. 이러한 방식으로, 구동되는 소자를 순차적으로 변경하는 것은 디스플레이 스크린의 순차적인 스캐닝에 의한 디스플레이를 가능하게 한다.
또, 두 번째 또는 세 번째의 특성을 이용하여, 방출 휘도도 제어될 수 있으며, 이것은 다중-그라데이션(Multi-gradation) 디스플레이를 가능하게 한다.
<단순-매트릭스로 배선된 다중 전자 빔 소스의 구조>
다음으로, 상기 다수의 SCE형 전자 방출 소자가 단순-매트릭스 배선으로 배치되는 다중 전자 빔 소스의 구조가 아래에 설명될 것이다.
도 14는 도 12의 디스플레이 패널에 사용된 다중 전자 빔 소스의 평면도이다. 기판 위에 도 5a 및 도 5b에 도시된 것과 유사한 SCE형 전자 방출 장치가 있다. 이러한 장치들은 열 방향 배선(1013)과 행 방향 배선(1014)을 갖는 단순 매트릭스로 배치되어 있다. 배선들(1013 및 1014)들의 교점에 절연층(도시되지 않음)이 배선들 사이에 형성되어 전기적 절연을 유지한다.
도 15는 도 14의 B-B' 라인을 따라 자른 단면도이다.
이러한 유형의 다중 전자 빔 소스는 열 및 행 방향의 배선들(1013 및 1014),배선들의 교점에 형성된 절연층(도시되지 않음), 소자 전극 및 도전 박막을 기판 위에 형성하고, 열 및 행 방향의 배선들(1013 및 1014)을 통해 각 소자에 전기를 공급하여 포밍 공정과 활성화 공정을 수행함으로써 제조된다는 것에 주목하자.
<구동 회로의 배치 (및 구동 방법)>
도 16은 NTSC 방식 TV 신호에 기초하여 TV 디스플레이를 수행하기 위한 구동 회로의 개략적인 배치를 도시하는 블록 다이어그램이다.
도 16을 참고하면, 디스플레이 패널(1701)은 전술한 것과 동일한 방식으로 제조 작동된다. 스캐닝 회로(1702)는 디스플레이 라인을 스캔한다. 제어 회로(1703)는 스캐닝 회로(1702)로 입력될 신호 등을 생성한다. 쉬프트 레지스터(1704)는 라인 단위로 데이터를 이동한다. 라인 메모리(1705)는 쉬프트 레지스터(1704)로부터의 단일 라인 데이터를 변조 신호 생성기(1707)로 입력한다. 동기 신호 분리 회로(1706)는 NTSC 신호에서 동기 신호를 분리해낸다.
도 16의 각 구성 요소의 기능이 아래에 상세하게 설명될 것이다.
디스플레이 패널(1701)은 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn 그리고 고전압 단자 Hv를 통해 외부 전자 회로로 접속된다. 예를 들어, m×n 매트릭스로 배선된 전자 방출 소자(15) 그룹인 디스플레이 패널 내의 전자 소스(1)를 라인 단위(n개 소자 단위)로 순차적으로 구동하기 위해 스캐닝 신호가 단자 Dx1 내지 Dxm으로 인가된다.
상기의 스캐닝 신호들에 의해 선택된 단일 라인에 대응하는 전자 방출 소자(15)로부터 출력된 전자 빔을 제어하기 위해 변조 신호가 단자 Dy1 내지 Dyn에인가된다. 예를 들어, 5㎸의 DC 전압이 DC 전원 Va로부터 고전압 단자 Hv로 인가된다. 이 전압은 전자 방출 소자(15)로부터 출력된 전자빔에 형광체를 여기시키기 충분한 에너지를 공급하기 위한 가속 전압이다.
스캐닝 회로(1702)가 다음에 설명될 것이다.
이 회로는 m개의 스위치 소자(도 16에서 참조 번호 S1 내지 Sm으로 나타냄)를 포함한다. 각 스위치 요소는 DC 전원 Vx로부터의 출력 전압 또는 0V(접지 레벨) 중에 하나를 선택하는 역할을 하며, 디스플레이 패널(1701)의 단자 Dox1 내지 Doxm 중 대응하는 하나의 단자에 전기적으로 접속된다. 스위치 소자 S1 내지 Sm은 제어 회로(1703)에서 출력된 제어 신호 Tscan에 기초하여 작동한다. 실제로, 이러한 회로는 FET 등의 스위치 소자와의 조합으로 쉽게 형성될 수 있다.
DC 전원 Vx는 도 11의 전자 방출 장치의 특성에 기초하여 스캔되지 않은 소자에 인가될 구동 전압이 전자 방출 임계 전압 Vth 이하로 설정되도록 일정한 전압을 출력하도록 설정된다.
제어 회로(1703)는 각 소자들의 작동을 서로 매치시키는 역할을 하여 외부에서 입력된 화상 신호에 기초하여 적절한 디스플레이를 수행하도록 한다. 제어 회로(1703)는 다음에 설명될 동기 신호 분리 회로(1706)로부터 송신된 동기 신호 Tsync에 기초하여 각 구성 요소들에 대한 제어 신호 Tscan, Tsft 및 Tmry를 생성한다.
동기 신호 분리 회로(1706)는 외부에서 입력된 NTSC TV 신호로부터 동기 신호 성분과 휘도 신호 성분을 분리해 내기 위한 회로이다. 공지되어 있는 바와 같이, 이 회로는 주파수 분리 (필터) 회로를 이용하여 쉽게 형성될 수 있다. 동기 신호 분리 회로(1706)에 의해 분리된 동기 신호는 공지된 바와 같이 수직 동기 신호 및 수평 동기 신호로 구성된다. 이 경우에서는, 설명의 간편함을 위해 동기 신호는 신호 Tsync로 표시된다. TV 신호로부터 분리된 화상의 휘도 신호 성분은 표현의 간편함을 위해 신호 DATA로 표시된다. 이 신호는 쉬프트 레지스터(1704)로 입력된다.
쉬프트 레지스터(1704)는 시계열 방식으로 시리얼로 입력된 신호 DATA에 대해 화상의 라인 단위로 시리얼/패러럴(serial/parallel) 변환을 수행한다. 쉬프트 레지스터(1704)는 제어 회로(1703)에서 송신된 제어 신호 Tsft에 기초하여 작동한다. 즉, 제어 신호 Tsft는 쉬프트 레지스터(1704)에 대한 쉬프트 클럭이다.
시리얼/패러럴 변환에 의해 얻어진 단일 라인 데이터(n개의 전자 방출 소자를 위한 구동 데이터에 대응됨)는 쉬프트 레지스터(1704)로부터의 n개 신호 ID1 내지 IDn으로서 출력된다.
라인 메모리(1705)는 요구되는 시간 주기 동안 단일 라인의 데이터를 저장하기 위한 메모리이다. 이 라인 메모리(1705)는 제어 회로(1703)로부터 송신된 제어 신호 Tmry에 따라 신호 ID1 내지 IDn의 내용을 적절하게 저장한다. 저장된 내용은 변조 신호 생성기(1707)에 입력될 데이터 I'D1 내지 I'Dn으로 출력된다.
변조 신호 생성기(1707)는 각각의 화상 데이터 I'D1 내지 I'Dn에 따라 각 전자 방출 소자(15)에 대해 적절한 구동/ 변조를 수행하기 위한 신호 소스이다. 변조 신호 생성기(1707)로부터의 출력 신호는 단자 Doy1 내지 Doyn을 통해 디스플레이 패널 내의 전자 방출 소자(15)로 인가된다.
본 발명에 따른 전자 방출 소자는 도 11과 관련하여 전술한 바와 같이 방출 전류 Ie에 대해 다음의 기초 특성을 갖는다. 명확한 임계 전압 Vth(후술될 실시예의 표면-도전 방출형 전자 방출 장치에서는 8V)가 전자 방출을 위해 설정된다. 각각의 소자는 임계 전압 Vth 이상의 전압이 인가될 때만 전자를 방출한다.
또한, 방출 전류 Ie는 도 11에 도시된 바와 같이 전자 방출 임계 전압 Vth 이상의 전압의 변동과 함께 변동된다. 이러한 소장에 펄스형의 전압이 인가되어야 하는 경우에, 전자 방출 임계 전압 Vth 미만의 전압이 인가되면 전자가 방출되지 않을 것이 명백하다. 그러나, 전자 방출 임계 전압 Vth 이상의 전압이 인가되면, 전자 방출 소자는 전자 빔을 방출한다. 이러한 경우에, 출력 전자 빔의 세기는 펄스의 피크값 Vm을 변경함으로써 제어될 수 있다. 또한, 소자에서 방출된 전자 빔 전하의 총량은 펄스의 폭 Pw를 변경함으로써 제어될 수 있다.
그러므로, 입력 신호에 따라 각 전자 방출 소자로부터의 출력을 변조하는 방식으로서, 전압 변조 방식, 펄스 폭 변조 방식 등이 사용될 수 있다. 전압 변조 방식의 실행에서, 일정한 길이를 갖는 전압 펄스를 발생하고 입력 데이터에 따라 펄스의 피크값을 변조하기 위한 전압 변조 회로가 변조 신호 생성기(1707)로 사용될 수 있다. 펄스 폭 변조 방식에서는, 일정한 피크값을 갖는 전압 펄스를 발생하고 전압 펄스의 폭을 입력 데이터에 따라 변조하기 위한 펄스 폭 변조 회로가 변조 신호 발생기(1707)로서 사용될 수 있다.
쉬프트 레지스터(1704) 및 라인 메모리(1705)는 디지털 신호 방식 또는 아날로그 신호 방식일 수 있다. 즉, 화상 신호가 시리얼/패러럴 변환되고, 소정의 속도로 저장되면 충분하다.
상기의 구성 성분들이 디지털 신호 방식일 때, 동기 신호 분리 회로(1706)의 출력 신호 DATA는 디지털 신호로 변환되어야만 한다. 이러한 목적을 위해, A/D 변환기가 동기 신호 분리 회로(1706)의 출력 단자에 접속될 수 있다. 라인 메모리(1705)가 디지털 신호를 출력하는지 또는 아날로그 신호를 출력하는지의 여부에 따라 약간 다른 회로가 변조 신호 발생기로 사용된다. 좀 더 상세하게 말하자면, 디지털 신호를 사용하는 전압 변조 방식의 경우에서는 예를 들어 D/A 변환 회로가 변조 신호 발생기(1707)로 사용되며, 필요에 따라 증폭 회로 등이 첨가된다. 예를 들어 펄스 폭 변조 방식의 경우에서는 고속 오실레이터, 오실레이터에서 출력된 신호의 파수를 카운트하기 위한 카운터 및 카운터로부터의 출력값과 메모리로부터의 출력값을 비교하기 위한 비교기의 조합에 의해 구성된 회로가 변조 신호 발생기(1707)로 사용된다. 이러한 회로는 필요에 따라 비교기에서 출력된 펄스-폭-변조 신호의 전압을 전자 방출 소자를 위한 구동 전압으로 증폭하기 위한 증폭기를 포함할 수 있다.
아날로그 신호를 사용하는 전압 변조 방식의 경우에서는 예를 들어 연산 증폭기 등을 이용한 증폭 회로가 변조 신호 생성기(1707)로 사용될 수 있으며, 쉬프트 레벨 회로 등이 필요에 따라 그들에 첨가될 수 있다. 펄스 폭 변조 방식의 경우에는 예를 들어 전압 제어 오실레이터(VCO)가 사용될 수 있으며, 오실레이터로부터의 출력을 전자 방출 소자의 구동 전압으로 증폭하기 위한 증폭기가 필요에 따라첨가될 수 있다.
상기의 배치 중에 하나를 갖는 본 실시예의 화상 디스플레이 장치에서, 전압이 외부 단자 Dx1 내지 Dxm 및 Dy1 내지 Dyn을 통해 각각의 전자 방출 소자에 인가되면, 전자들이 방출된다. 전자 빔을 가속하기 위해 고전압 단자 Hv를 통하여 메탈 백(1019) 또는 투명 전극(도시되지 않음)에 고전압이 인가된다. 가속된 전자들은 형광막(1018)에 충돌하여 빛을 방출하게 하며, 그 결과 화상을 형성한다.
화상 디스플레이 장치의 상기 배치는 본 발명이 응용될 수 있는 화상 형성 장치의 한 예이다. 본 발명의 취지 및 범위 내에서 다양한 변경과 수정이 만들어질 수 있다. NTSC 방식에 기초한 신호가 입력 신호로 사용되지만, 입력 신호는 이것에만 국한되는 것이 아니다. 예를 들어, PAL 방식 및 SECAM 방식이 사용될 수 있다. 또한, 이러한 방식들보다 더 많은 수의 스캐닝 라인을 이용하는 TV 신호 (MUSE와 같은 고해상도 TV)방식도 사용될 수 있다.
<스페이서 부근의 전자 방출 소자 및 스페이서의 구조>
스페이서 및 전자 방출 소자의 구조가 도 1a 및 도 1b를 참고하여 설명될 것이다. 도 1a 및 도 1b를 참고하면, 참조 번호 30은 형광체 및 메탈 백을 포함한 정면판; 31은 전자 소스 기판을 포함하는 배면판; 50은 스페이서; 51은 스페이서 표면 상의 고저항막; 52는 정면판 쪽 전극(중간층), 13은 소자 구동 배선; 111은 소자; 112는 전형적인 전자 빔 궤도; 그리고 25는 등전위 선을 나타낸다. 기호 a는 정면판의 내부 표면에서 정면판 쪽의 전극(중간층) 하단까지의 길이를 나타내며, d는 전자 소스 기판과 정면판 사이의 거리를 나타낸다.
본 발명의 개념이 다시 차례로 설명될 것이다.
스페이서 부근에서 방출된 전자들 중 일부가 스페이서와 부딪히고, 또는 방출된 전자의 작용에 의해 생성된 이온들이 스페이서에 부착되어서 스페이서를 대전시킨다. 소자에 의해 방출된 전자들의 궤도는 스페이서의 대전(charge-up)에 의해 변경되고, 전자는 정규의 위치와는 다른 위치에 도달하게 되며, 그 결과 스페이서 부근에서는 화상이 일그러진다. 이러한 문제점을 해결하기 위해, 고저항막(51)이 스페이서(50)의 표면 위에 형성되어 스페이서의 대전을 완화한다. 그러나, 냉음극 소자에 의한 전자의 방출량이 증가함에 따라, 고저항막의 대전 방지 효율은 떨어지게 되고, 대전량은 방출된 전자의 수에 의존하게 된다. 이러한 경우에서, 전자 빔은 바람직하지 않게 변동된다. 특히 스페이서와 직접적으로 부딪히는 전자가 없는 경우에, 정면판에 의해 반사된 전자의 대전은 주로 스페이서를 대전시키는데 기여하는 것으로 생각된다. 정면판에 의해 반사된 전자들에 의한 스페이서의 대전은 도 2에 도시된 바와 같이, 정면판 측상에서 대전량이 큰 분포를 가진다. 도 2에 도시된 바와 같이, 대전량은 정면판으로부터 전자 소스 기판과 정면판 사이의 거리의 10분의 1에 대응하는 위치에서 가장 크다. 그러므로, 본 발명의 제1 요구 조건으로서, 전자 빔의 요동을 효과적으로 억제하기 위하여 가장 큰 대전량을 가지는 위치가 전극으로 커버된다. 이러한 목적을 위하여, 정면판 쪽의 중간층(52)(길이 a)은 도 1a에 도시된 바와 같이 배면판 쪽으로 확장된다.
전자 빔은 궤도(112)와 같은 궤도를 따를 것으로 기대되며, 스페이서(50)(부분 51 내지 53을 포함) 쪽으로 서서히 이동한다. 따라서, 본 발명의 제2 요구 조건으로서, 스페이서 부근의 전자 방출 소자(111)를 이 소자에 의해 방출된 전자의 정면판 상의 랜딩 위치에 대응하는 위치로부터 스페이서에서 멀어지는 방향으로 이동함으로써 전자 빔이 정규의 위치에 도달할 수 있게 한다. 스페이서에 보다 인접하는 소자일수록 정면판 쪽에서 스페이서의 전극으로 인해 더 쉽게 영향을 받기 때문에, 소자는 전자의 랜딩 위치에 대응되는 위치로부터 멀리 떨어져 있어야만 한다.
정면판 쪽 스페이서의 중간층이 너무 길게 만들어지면, 방전 내압의 감소는 소자를 스페이서 근처로 이동해도 교정될 수 없다. 이러한 이유로 인해, 스페이서 중간층의 길이는 가속 전압 및 스페이서의 고저항막의 노출 길이가 8㎸/㎜ 이하의 관계를 갖도록 설정되어야만 한다. 방전 내압을 더 증가시키기 위해, 스페이서 중간층의 길이는 가속 전압 및 고저항막의 노출 길이가 4㎸/㎜ 이하의 관계를 갖도록 설정되는 것이 바람직하다. 전자 소스 기판과 접촉하는 스페이서의 측면 및 전자 소스 기판에 접합된 스페이서의 접합면 위에, 스페이서가 전자 소스 기판과의 전위와 동일한 전위를 유지하도록 하기 위한 또 다른 전극이 배치될 수 있다. 이러한 경우에서, 전자 소스 기판과 스페이서 사이의 도전 상태는 개선된다. 또한, 스페이서의 측면 상에 소정의 양만큼 긴 전극을 배치함으로써 스페이서 부근의 소자에 의해 방출된 전자 빔은 일시적으로 스페이서로부터 멀어지는 방향으로 이동되고, 그 후에 정면판 쪽의 전극에 의해 스페이서 쪽으로 이동된다. 결과적으로, 전자 빔은 정규의 위치에 도달할 수 있다. 이 때, 전자 소스 기판 쪽의 전극이 너무 길게 제조되면, 일시적으로 스페이서로부터 멀어지는 방향으로 이동되었던 전자빔은정면판 쪽의 전극에 의해서도 다시 돌아올 수 없게 된다. 이러한 이유로 인해, 전자 소스 기판 쪽의 전극의 길이는 전자 소스 기판과 정면판 상의 거리에 따라 설정되어야만 한다. 이러한 방식으로, 중간층이 전자 소스 기판을 향하는 스페이서의 측면 및 접합면 상에 배치된 경우, 소자의 이동량은 전극이 배치되지 않았을 때에 비해 감소될 수 있으며, 그 결과 배선 및 소자를 형성하기 위한 마진은 증가한다.
실시예를 참고하여 본 발명이 더욱 상세하게 설명될 것이다.
아래의 각각의 실시예에서, 다중 전자 빔 소스는 전극들 사이의 도전성 미립자막 위에 전자 방출부를 각각 가지는 N ×M (N=3,072; M= 1,024)개의 SCE형 전자 방출 소자를 M개 열-방향 배선과 N개 행-방향 배선에 의해 매트릭스로 배선하여 제조된다.(도 12 및 도 14 참고)
적정 개수의 스페이서가 화상 형성 장치의 기압 저항을 얻기 위해 배치된다.
<실시예 1>
실시예 1이 도 1b 내지 도 3b를 참고하여 설명될 것이다. 참조 번호 30은 형광체 및 메탈 백을 포함하는 정면판; 31은 전자 소스 기판을 포함하는 배면판; 50은 스페이서; 51은 스페이서 표면 상의 도전 박막; 52는 정면판 쪽의 중간층; 53은 배면판 쪽의 중간층; 13은 행 또는 열 방향 배선; 111-1은 스페이서에 가장 인접한 행 또는 열(이하 최인접 라인으로 나타냄) 위에 있는 소자; 111-2는 스페이서에서 두번째로 가장 인접한 행 또는 열(이하 제2 인접 라인으로 나타냄; 연속적인 행 또는 열을 n번째 인접 라인으로 나타냄))의 소자; 112-1은 최인접 라인으로부터의 전자 빔의 전형적인 궤도; 112-2는 제2 인접 라인으로부터의 전자 빔의 전형적인 궤도; 및 25는 등전위 선을 나타낸다. 기호 a는 정면판의 내면에서 정면판 쪽의 중간층의 하단부까지의 길이; 기호 b는 배면판의 내면에서 배면판 쪽 중간층의 상단부까지의 길이; 그리고, 기호 d는 전자 소스 기판과 정면판 사이의 거리를 나타낸다.
실시예 1의 특징은 전자 방출 소자가 정규의 위치에서 이동하는 것에 더하여 전극(52)을 전기적으로 접속하는 것과 스페이서 부근의 전자빔의 궤도 즉, 궤도 112-1 및 112-2를 교정하는 것이다. 전자 소스 기판과 정면판 사이의 거리 d는 2㎜로 설정되고, 스페이서의 두께는 200㎛로 설정된다. 스페이서의 측면과 최인접 라인 사이의 거리는 560㎛, 제2 인접 라인과의 거리는 1,070㎛, 제3 인접 라인과의 거리는 1,680 ㎛, 그리고 제4 인접 라인과의 거리는 2,350㎛로 설정된다. 후속 라인들은 700㎛의 간격으로 배치된다.
실시예 1에서, 각각의 전자 방출 소자에 의해 방출된 전자들이 화상 형성 부재 위에 조사되는 위치들을 700㎛ 간격으로 배치하기 위하여, 소자의 피치들은 상기의 값으로 설정된다. 스페이서는 스페이서를 사이에 끼우고 서로 인접하는 전자 방출 소자들 사이의 중앙에 위치한다. 인접하는 전자 방출 소자들에서 방출된 전자들은 스페이서의 중앙에 대해 대칭되는 위치에 도달한다. 그러므로, 스페이서의 최인접 소자에서 방출된 전자의 조사 위치는 스페이서의 측면으로부터 약 250㎛의 간격을 가진다. 제2 인접 소자에서 방출된 전자의 조사 위치는 스페이서의 측면으로부터 약 950㎛의 간격을 가진다. 후속 전자 방출 소자에서 방출된 전자들은 각각 700㎛ 떨어진 위치에 조사된다. 실시예 1의 전자 방출 소자는 최인접 소자가조사점이 배면판에 수직으로 투사되는 위치로부터 스페이서에서 멀어지는 방향으로 310㎛ 정도 이동하도록 배치되고, 제2 인접 소자는 스페이서에서 멀어지는 방향으로 120㎛ 이동되며, 제3 인접 소자는 스페이서에서 멀어지는 방향으로 30㎛ 이동된다. 제4 인접 소자 및 후속 소자들은 스페이서의 전극에 의해 야기되는 편향에 거의 영향을 받지 않기 때문에 이동되지 않는다.
이러한 경우에, SnO2막이 스페이서의 도전막으로 사용되며, SiO2막의 면 저항은 1010Ω/sq의 단위로 설정되고, 정면판 쪽의 전극의 길이는 760㎛로 설정된다.
도 1b에 도시된 실시예에서, 배면판 측에는 전극(53)이 배치되지 않았음에 주목하자. 소자를 구동하기 위해 3㎸의 전압이 정면판(30)에 인가되는 경우에, 소자 당 3 ㎂의 전자 방출량 Ie에 대해서는 약 700㎛의 간격에서 정면판 위의 정규 위치에 빔들이 도달했으며, 소자 당 약 2 내지 6㎂의 전자 방출량 Ie에 대해서는 위치 변경(요동)이 발생하지 않았다. 정면판에 인가된 전압은 전자 빔의 랜딩 위치에 변경이 생기지 않도록 2㎸에서 6㎸으로 변경된다.
이것은 전극(53)이 기존의 스페이서와 같이 스페이서와 정면판 사이의 도전 상태를 만들기 위해서만 사용되기 때문이다. 소자를 통해 동일 간격의 정규의 위치에 도달하는 빔은 스페이서의 측면과 최인접 라인 사이의 거리가 250㎛이고, 라인들 사이의 간격이 700㎛인 경우보다 스페이서에서 더 멀었다. 이 때, 제4 인접 라인 보다 스페이서에서 멀리 떨어진 소자는 스페이서에 의해 거의 영향을 받지 않는다.
도 3a 및 도 3b에 도시된 바와 같이 스페이서와 전자 소스 기판 사이의 도전 상태를 향상시키기 위해 약 50㎛의 길이를 가진 전극(53)이 전자 소스 기판과 접촉된 스페이서의 측면에 형성되고, 도 3b에서와 같이 전자 소스 기판을 향한 스페이서의 접합면 위에 전극이 형성된 경우에, 소자들은 전자 소스 기판 상의 전극에 의해 야기되는 편향에 영향을 거의 받지 않았으며, 동일한 결과가 얻어졌다.
실시예 1에서 평면형의 전계 방출(FE) 소자를 전자 소스로 이용한 실시예가 도 21을 참고하여 설명될 것이다.
도 21은 평면형의 FE형 전자 방출 전자 소스의 평면도이다. 참조 번호 3101은 각각의 전자 방출부; 3102 및 3103은 전자 방출부(3101)에 전압을 인가하기 위한 소자 전극 쌍; 3104 및 3105는 소자 전극; 및 3113은 열 방향 배선을 나타낸다. 스페이서는 소자 전극(3105)에 접속된 열 방향 배선(3113) 위에 형성된다. 참조 번호 3114는 각각의 행 방향 배선을 나타내며, 1020은 스페이서를 나타낸다. 기호 a는 스팟의 중앙이 형성되는 각각의 라인을 나타낸다.
소자 전극들(3102, 3103)에 전압이 인가되어 전자 방출부(3101)의 뾰족한 선단부가 전자를 방출하게 한다. 전자는 전자 소스를 향하고 있는 가속 전압(도시되지 않음)에 의해 끌려서 형광체(도시되지 않음)와 충돌하여, 형광체가 빛을 방출하게 한다. 본 예시에서, 전술한 방식으로 소자 전극들(3104, 3105)을 이동함으로써, 스페이서 부근에서도 빔 이동이 억제된 고품질 화상을 얻을 수 있다.
본 예시에서, 빔 스팟 형성 주기는 1,350 ㎛로 설정되고, 스페이서와의 최인접 전자 방출부의 위치만 이동된다. 이 때, 스페이서의 측면과 최인접 전자 방출부 사이의 거리는 850㎛, 제2 인접 방출부까지의 거리는 1,925 ㎛, 제3 인접 방출부 까지의 거리는 3,275㎛로 설정된다.
본 발명은 Spindt형 전자 방출 소자에도 응용될 수 있으며, 상기에서 얻어진 것과 동일한 결과가 얻어질 수 있다.
실시예 1에서, 소다-석회 유리가 스페이서의 기판재로 사용된다. 그러나, 알루미나 또는 알루미나 질화물과 같은 절연성 세라믹이 사용되는 경우에도, 상기에 언급된 것과 동일한 결과가 얻어질 수 있다.
<실시예 2>
실시예 2는 전극이 스페이서와 전자 소스 기판 사이의 접합면 위치에서 정면판 쪽으로 180㎛ 연장되어 배치되고, 스페이서의 측면과 최인접 라인 사이의 거리가 180㎛, 제2 인접 라인과의 거리가 1,050㎛, 제3 인접 라인과의 거리가 1,680㎛ 그리고 제4 인접 및 후속 라인들은 정규 위치에 배치되었다는 점에서 실시예 1과 다르다.
실시예 2에서도, 각각의 전자 방출 소자에서 방출된 전자들이 화상 형성 부재 위에 조사되는 위치들을 700㎛의 간격으로 배치하기 위해, 소자 피치들은 상기의 값들로 설정된다. 스페이서는 스페이서를 사이에 끼우고 서로 인접한 전자 방출 소자들 사이의 중앙에 배치된다. 인접하는 전자 방출 소자들에 의해 방출된 전자들은 스페이서의 중앙에 대해 대칭되는 위치에 도달한다. 그러므로, 스페이서의 최인접 소자에서 방출된 전자의 조사 위치는 스페이서의 측면과 약 250㎛의 간격을 갖게 된다. 제2 인접 소자에서 방출된 전자들의 조사 위치는 스페이서의 측면과약 950㎛의 간격을 갖는다. 후속 인접 소자들에서 방출된 전자들은 각각 700㎛ 떨어진 위치에 조사된다. 실시예 2의 전자 방출 소자는 각 조사점이 배면판에 수직으로 투사되는 위치로부터 스페이서에서 멀어지는 방향으로 최인접 소자가 190㎛ 이동되고, 제2 인접 소자가 스페이서에서 멀어지는 방향으로 100㎛ 이동되며, 제3 인접 소자는 스페이서에서 멀어지는 방향으로 30㎛ 이동되도록 배치된다. 제4 인접 소자 및 후속 인접 소자들은 스페이서의 전극에 의해 야기되는 편향에 거의 영향을 받지 않기 때문에 이동되지 않는다. 실시예 2에서, 전자는 배면판 부근에 형성된 지지 부재의 전극에 의해 스페이서에서 멀어지는 방향으로 힘을 받기 때문에, 전자의 조사점이 배면판에 수직으로 투사되는 위치로부터 각각의 소자가 이동되는 양은 실시예 1에서보다 작아진다. 결과적으로 실시예 1에서와 동일한 결과가 얻어진다. 본 발명자는 스페이서 부근의 소자에서 방출된 빔이 전자 소스 기판 쪽에 형성된 지지 부재의 전극에 의해 스페이서에서 멀어지는 방향으로 이동될 경우 얻어지는 효과를 확인했으며, 소자는 스페이서로부터 떨어져서 배치되었다.
<실시예 3>
실시예 3은 전자 소스 기판과 정면판 사이의 거리 d가 3㎜로 설정되고, 배면판 쪽의 전극의 길이는 200㎛ 설정되며, 정면판 쪽의 전극의 길이는 1000㎛로 설정하고, 최인접 라인 내지 제5 인접 라인이 스페이서의 측면에서 각각 690, 1,210, 1,760, 2,420 및 3,070 ㎛ 떨어진 위치에 순차적으로 배치되며, 후속 라인들은 정규 위치에 배치된다는 점에서 실시예 1과 다르다.
결과적으로, 3㎂의 전자 방출량 Ie에 대해서는 모든 소자들에서 방출된 전자들이 정규의 위치에 도달하며, 전자 방출량 Ie가 3 내지 6㎂ 일 때도 변동되지 않는다.
전술한 바와 같이, 실시예 3에 따라, 전자 빔은 스페이서에 부딪히지 않고 타겟에 도달할 수 있으며, 스페이서 부근의 화상의 일그러짐도 감소될 수 있다. 또한, 스페이서 부근의 빔의 휘도에 의존하는 빔 랜딩 위치의 변경(변동)은 감소될 수 있다.
<실시예 4>
실시예 4는 실시예 1에서와 동일한 구조를 갖는 화상 형성 장치에서 중간층 구조가 부분적으로 변경된 경우이다.
실시예 4는 도 22a, 22b, 23a 및 23b를 참고하여 설명될 것이다. 도 22a 및 도 22b는 정면판 쪽의 접합면 위에 전극이 형성되고, 배면판 쪽의 위에도 전극이 형성되는 스페이서를 설명하는 도면이다. 도 23a 및 도 23b는 배면판 쪽의 접합면에 전극이 더 형성된 도 22a 내지 22b에 도시된 스페이서를 설명하는 도면이다. 도 22b 및 도 23b는 각각 도 22a 및 도 23a의 라인 A-A'를 따라 자른 스페이서의 단면도이다. 도 22a, 22b, 23a 및 23b를 참고하면, 참조 번호 52는 정면판 쪽의 전극; 51a는 스페이서 기판; 그리고 53은 배면판 쪽의 전극을 나타낸다. 상기의 실시예들 뿐만 아니라 실시예 4에서도, 고저항막(도시되지 않음)이 스페이서 기판 (51a)의 표면에 형성된다. 그 외의 구조는 실시예 1에서와 동일하다.
정면판 쪽의 전극 길이는 760㎛로 설정되었고, 배면판 쪽의 전극의 길이는 50㎛로 설정되었으며, 도 22a 및 22b의 스페이서와 도 23a 및 도 23b의 스페이서의각각은 스페이서 부근에서도 빔 이동이 억제된 고품질 화상을 얻기 위하여 실시예 1과 유사하게 실시예 1의 화상 장치에 적용되었다.
<실시예 5>
실시예 5는 도 24를 참고하면, 저항재가 실시예 1에서와 동일한 구조를 갖는 화상 형성 장치의 중간층 재료로 사용되었을 경우의 전자 방출 소자의 구조를 예시한다.
도 24를 참고하면, 참조 번호 330은 형광체와 메탈 백을 포함하는 정면판; 331은 전자 소스 기판을 포함하는 배면판; 350은 스페이서; 351은 스페이서 표면 위의 고저항막; 352는 정면판 쪽의 저항막(중간층); 353은 배면판 쪽의 저항막(중간층); 313은 소자 구동 회로 배선; 3111은 소자; 3112는 전형적인 전자 빔 궤도 그리고, 325는 등전위선을 나타낸다. 기호 h는 전자 소스 기판과 정면판 사이의 거리; a는 정면판 쪽의 저항막의 길이; 그리고 b는 배면판 쪽의 저항막의 길이를 나타낸다.
실시예 5에서, 전자 소스 기판과 정면판 사이의 거리 h는 3㎜로 설정되고, 정면판 쪽의 전극 길이 a는 1,050㎛로 설정되며, 배면판 쪽의 전극 길이 b는 50㎛로 설정된다. 실시예 5에서 스팟 사이의 거리는 650㎛, 스페이서를 사이에 끼우고 서로 가장 인접하는 소자들 사이의 거리는 710㎛, 그리고 스페이서를 사이에 끼우는 제2 인접 소자와의 거리는 1,330㎛로 설정된다. 스페이서에 대한 제3 인접 소자 및 후속 전자 방출 소자들은 도 24의 정규 위치에 배치된다.
각 중간층의 면저항값은 105/sq이고, 고저항막의 면저항은 109/sq이다. 실시예 5의 화상 형성 장치는 스페이서 부근에서도 빔 이동이 억제된 고품질 화상을 유사하게 얻기 위해 실시예 1에서와 동일한 방법으로 구동되었다.
실시예 5에서, 정면판 쪽의 중간층(352)의 저항과 배면판 쪽의 중간층(353)과 고저항막(351) 사이의 관계에 의해 중간층 부분에서의 전압 강하에 의해서도 전위 기울기가 생성된다. 따라서, 중간층과 고저항층(351) 사이의 계면에서의 전계기울기가 작기 때문에, 중간층과 고저항막(351) 사이의 전위 기울기는 낮은 저항 전극을 사용한 경우와 비교할 때 제조 과정에서 때때로 발생하는 중간층 일부에서의 방전을 억제할 수 있다.
실시예 5에서, 안티몬을 포함하는 주석 산화물 타겟이 중간층 재료로 사용되고, 아르곤 환경에서 스퍼터링이 수행되어 저항성 주석 산화막을 형성한다. 그러나, 중간층의 저항이 고저항막의 저항보다 낮은 한 다양한 재료가 선택될 수 있다. 실시예 5에서, 정면판의 저항막(352)과 배면판의 저항막(353)이 동일한 재료로 제조되어도, 그들 중의 하나는 전극으로 형성될 수 있다. 중간층이 전극으로 형성되면, 전술한 다양한 구조들이 채용될 수 있다.
<그 밖의 실시예>
본 발명은 SCE형 전자 방출 소자를 제외한 다른 냉음극 전자 방출 소자에 응용될 수 있다. 구체적인 예로서, 본 출원인에 의해 출원된 일본 특허 공개 No. 63-274047에 개시된 것과 같은 서로 면하고 있는 한 쌍의 전극이 전자 소스의 역할을 하는 기판 표면을 따라 형성된 전계 방출형 전자 방출 소자가 있다.
본 발명은 또한 단순 매트릭스형 전자 소스 이외의 전자 소스를 사용하는 화상 형성 장치에도 사용될 수 있다. 예를 들어, 본 출원인에 의해 출원된 일본 특허 공개 No. 2-25755에 개시된 바와 같이 제어 전극을 사용하는 SCE형 전자 방출 소자를 선택하기 위해, 전술한 것과 같은 지지 부재가 화상 형성 장치 내의 전자 소스와 제어 전극 사이에 사용된다.
본 발명의 개념에 따르면, 본 발명은 디스플레이에 적합한 화상 형성 장치에만 국한되는 것이 아니다. 상기 언급된 화상 형성 장치는 감광 드럼, 발광 다이오드 등으로 제조된 광 프린터용 발광 다이오드를 대신하여 사용될 수 있다. 이러한 경우에서, m개 열 방향 배선과 n개 열 방향 배선을 적절하게 선택하여, 화상 형성 장치는 선형 발광 소스뿐만 아니라 2차원 발광 소스로서 응용될 수 있다.
전술한 바와 같이, 본 발명에 따르면, 그 위에 형성된 화상 형성 부재를 갖는 정면 기판 상의 정규 위치와 전자의 조사점 사이의 이동이 억제되어, 왜곡과 요동이 거의 없는 화상이 형성될 수 있다.
본 발명의 취지와 범위를 벗어나지 않고 명백하게 광범위한 많은 다른 실시예들이 만들어질 수 있으며, 본 발명은 첨부된 청구항에 정의된 것을 제외한 그들의 다른 특정 실시예로 제한되는 것이 아니라는 것을 이해할 수 있을 것이다.

Claims (12)

  1. 화상 형성 장치에 있어서,
    복수의 전자 방출 소자가 실질적으로 선형으로 배치된 배면 기판(rear substrate);
    상기 전자 방출 소자들이 방출하는 전자들에 의해 화상이 형성되는 화상 형성 부재를 갖는 정면 기판(front substrate);
    상기 배면 기판과 상기 정면 기판 사이의 간격을 유지하기 위한 지지 부재; 및
    상기 정면 기판에 배치되고, 상기 전자 방출 소자가 방출하는 전자를 상기 정면 기판 쪽으로 가속시키기 위한 전압이 인가되는 가속 전극
    을 포함하고,
    상기 지지 부재는 상기 가속 전극에 접속되고 상기 정면 기판과 상기 지지 부재 사이의 접합부로부터 상기 배면 기판을 향하여 소정의 위치까지 연장하여 상기 전자 방출 소자에서 방출된 가속된 전자에 대해 상기 지지 부재 쪽으로 편향력을 발생시키기 위한 전극을 포함하고,
    상기 화상 형성 부재로의 각각의 조사(irradiation)점 사이의 간격이 실질적으로 서로 균등하게 되도록 상기 지지 부재를 사이에 끼우고 서로 인접하는 2개의 전자 방출 소자들 사이의 간격을 상기 편향력의 강도에 따라 결정함으로써 상기 지지 부재를 사이에 끼우고 서로 인접하는 2개의 전자 방출 소자들 사이의 간격은 상기 지지 부재를 사이에 끼우지 않고 서로 인접하는 2개의 전자 방출 소자들 사이의 간격보다 큰 화상 형성 장치.
  2. 제1항에 있어서,
    상기 지지 부재는 상기 지지 부재 상의 대전을 완화하기 위한 도전성을 제공하는 도전 수단을 포함하는 화상 형성 장치.
  3. 제2항에 있어서,
    상기 지지 부재는 상기 배면 기판 및 상기 정면 기판에 접합하고,
    상기 도전 수단은 상기 지지 부재의 상기 배면 기판과의 접합부로부터 상기 정면 기판과의 접합부까지 배치된 도전 부재인 화상 형성 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 지지 부재는 상기 배면 기판 및 상기 정면 기판과 접합하고, 상기 지지 부재 상에 배치되는 상기 전극의 전위와 상기 지지 부재의 상기 배면 기판과의 접합부의 전위의 전위 차, 및 전극이 배치되어 있지 않은 상기 지지 부재 부분의 길이는 8 kV/mm 이하의 관계를 가지는 화상 형성 장치.
  5. 제4항에 있어서,
    상기 지지 부재 상에 배치되어 있는 상기 전극의 전위와 상기 지지 부재의상기 배면 기판과의 접합부의 전위의 전위차, 및 전극이 배치되어 있지 않은 상기 지지 부재 부분의 길이는 4 kV/mm 이하의 관계를 가지는 화상 형성 장치
  6. 제1 내지 3항 또는 제5항 중 어느 한 항에 있어서,
    상기 지지 부재 상에 배치되어 있는 상기 전극은 상기 정면 기판에 접합하고, 상기 접합면상에도 배치되는 화상 형성 장치.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 지지 부재 상에 배치되어 있는 상기 전극은 106내지 1012Ω/sq.의 면저항을 가지는 화상 형성 장치.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 지지 부재 상에 배치되어 있는 상기 전극은 상기 지지 부재가 상기 정면 기판에 접합하는 위치로부터 측정될 경우 상기 정면 기판과 상기 배면 기판 사이의 거리의 1/10 이상에 대응하는 위치까지 도달하는 화상 형성 장치.
  9. 제4항에 있어서,
    상기 지지 부재 상에 배치되어 있는 상기 전극은 상기 지지 부재가 상기 정면 기판에 접합하는 위치로부터 측정될 경우 상기 정면 기판과 상기 배면 기판 사이의 거리의 1/10 이상에 대응하는 위치까지 도달하는 화상 형성 장치.
  10. 제7항에 있어서,
    상기 지지 부재 상에 배치되어 있는 상기 전극은 상기 지지 부재가 상기 정면 기판에 접합하는 위치로부터 측정될 경우 상기 정면 기판과 상기 배면 기판 사이의 거리의 1/10 이상에 대응하는 위치까지 도달하는 화상 형성 장치.
  11. 제1항 내지 제3항중 어느 한 항에 있어서,
    상기 지지 부재의 상기 배면 기판과의 접합부 근방의 부분과 상기 전자 방출 소자 사이에 배치되고, 상기 전자 방출 소자가 방출하는 전자에 대하여 상기 지지 부재로부터 멀어지는 방향으로 힘을 발생시키는 편향 수단을 더 포함하는 화상 형성 장치.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 복수의 전자 방출 소자의 인접하는 전자 방출 소자들 사이의 간격은 전자 방출 소자 각각의 상기 지지 부재 쪽으로의 편향되는 정도에 따라서 설정되는 화상 형성 장치.
KR10-1998-0011250A 1997-03-31 1998-03-31 전자조사에의해화상을형성하기위한화상형성장치 KR100357005B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8128297 1997-03-31
JP97-081282 1997-03-31
JP07185798A JP3195290B2 (ja) 1997-03-31 1998-03-20 画像形成装置
JP98-071857 1998-03-20

Publications (2)

Publication Number Publication Date
KR19980080945A KR19980080945A (ko) 1998-11-25
KR100357005B1 true KR100357005B1 (ko) 2003-01-24

Family

ID=26412972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0011250A KR100357005B1 (ko) 1997-03-31 1998-03-31 전자조사에의해화상을형성하기위한화상형성장치

Country Status (6)

Country Link
US (1) US6144154A (ko)
EP (2) EP0869528B1 (ko)
JP (1) JP3195290B2 (ko)
KR (1) KR100357005B1 (ko)
CN (1) CN1154149C (ko)
DE (2) DE69830532T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190783A (ja) 1996-01-11 1997-07-22 Canon Inc 画像形成装置
JP3234188B2 (ja) 1997-03-31 2001-12-04 キヤノン株式会社 画像形成装置とその製造方法
JPH1116521A (ja) * 1997-04-28 1999-01-22 Canon Inc 電子装置及びそれを用いた画像形成装置
JP3305283B2 (ja) * 1998-05-01 2002-07-22 キヤノン株式会社 画像表示装置及び前記装置の制御方法
JP3073491B2 (ja) * 1998-06-24 2000-08-07 キヤノン株式会社 電子線装置とこれを用いた画像形成装置及び電子線装置で用いる部材の製造方法
JP3302341B2 (ja) 1998-07-02 2002-07-15 キヤノン株式会社 帯電緩和膜及び電子線装置及び画像形成装置及び画像形成装置の製造方法
EP1152452B1 (en) * 1999-01-28 2011-03-23 Canon Kabushiki Kaisha Electron beam device
JP3518854B2 (ja) * 1999-02-24 2004-04-12 キヤノン株式会社 電子源および画像形成装置の製造方法、ならびにそれらの製造装置
JP3501709B2 (ja) * 1999-02-25 2004-03-02 キヤノン株式会社 電子線装置用支持部材の製造方法および画像表示装置の製造方法
JP3507392B2 (ja) * 1999-02-25 2004-03-15 キヤノン株式会社 電子線装置
DE60044482D1 (de) 1999-03-05 2010-07-15 Canon Kk Bilderzeugungsvorrichtung
JP2001319561A (ja) * 2000-05-08 2001-11-16 Canon Inc 電子源及び画像表示装置
JP3937906B2 (ja) * 2001-05-07 2007-06-27 キヤノン株式会社 画像表示装置
JP3647439B2 (ja) 2002-03-04 2005-05-11 キヤノン株式会社 表示装置
US7078854B2 (en) * 2002-07-30 2006-07-18 Canon Kabushiki Kaisha Image display apparatus having spacer with fixtures
JP3706850B2 (ja) 2002-09-25 2005-10-19 キヤノン株式会社 電子源基板の製造方法
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
JP3944211B2 (ja) * 2004-01-05 2007-07-11 キヤノン株式会社 画像表示装置
JP3927972B2 (ja) * 2004-06-29 2007-06-13 キヤノン株式会社 画像形成装置
EP2299982B1 (de) 2008-06-20 2018-04-04 Merck Patent GmbH Direkt verpressbare und schnell zerfallende tablettenmatirx
CN107595102B (zh) * 2017-09-28 2020-08-11 珠海格力电器股份有限公司 烹饪器具的控制方法、装置和系统、存储介质、处理器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675212A (en) * 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
US4904895A (en) * 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
JP2654012B2 (ja) * 1987-05-06 1997-09-17 キヤノン株式会社 電子放出素子およびその製造方法
DE3853744T2 (de) * 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
JPH02257551A (ja) * 1989-03-30 1990-10-18 Canon Inc 画像形成装置
JP3044382B2 (ja) * 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JP2967288B2 (ja) * 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
WO1994020975A1 (en) * 1993-03-11 1994-09-15 Fed Corporation Emitter tip structure and field emission device comprising same, and method of making same
EP0658916B1 (en) * 1993-11-09 1998-04-15 Canon Kabushiki Kaisha Image display apparatus
JPH087809A (ja) * 1994-06-23 1996-01-12 Canon Inc 画像形成装置
CN1271675C (zh) * 1994-06-27 2006-08-23 佳能株式会社 电子束设备
JP3083076B2 (ja) * 1995-04-21 2000-09-04 キヤノン株式会社 画像形成装置

Also Published As

Publication number Publication date
JPH10334837A (ja) 1998-12-18
EP1271600B1 (en) 2005-10-26
DE69830532T2 (de) 2006-05-11
CN1154149C (zh) 2004-06-16
DE69832107T2 (de) 2006-07-20
KR19980080945A (ko) 1998-11-25
EP0869528A3 (en) 1999-03-03
JP3195290B2 (ja) 2001-08-06
EP0869528A2 (en) 1998-10-07
US6144154A (en) 2000-11-07
DE69832107D1 (de) 2005-12-01
EP1271600A1 (en) 2003-01-02
EP0869528B1 (en) 2005-06-15
DE69830532D1 (de) 2005-07-21
CN1198583A (zh) 1998-11-11

Similar Documents

Publication Publication Date Title
KR100356242B1 (ko) 이미지형성장치및그제조방법
KR100357005B1 (ko) 전자조사에의해화상을형성하기위한화상형성장치
KR100265872B1 (ko) 전자-방출 디바이스를 사용하는 전자 장치 및 화상 형성 장치
KR100343238B1 (ko) 전자방출소자를이용한전자장치및화상형성장치
JP3703287B2 (ja) 画像形成装置
KR100339791B1 (ko) 화상형성장치및그제조방법
JP3466870B2 (ja) 画像形成装置の製造方法
JP3302293B2 (ja) 画像形成装置
JP2000235831A (ja) 電子線発生装置および画像形成装置
JP3619043B2 (ja) 画像形成装置
JP3478706B2 (ja) 電子線装置および画像形成装置
JP2000251709A (ja) 画像形成装置
JP2000243319A (ja) 画像形成装置
JPH10284284A (ja) 帯電防止膜及び表示装置
JPH11339696A (ja) 画像形成装置
JPH08138583A (ja) 画像表示装置
JP2000208032A (ja) 電子線装置
JP2000250457A (ja) 画像形成装置
JPH10283957A (ja) 画像形成装置
JP2000250460A (ja) 画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee