KR100339791B1 - 화상형성장치및그제조방법 - Google Patents

화상형성장치및그제조방법 Download PDF

Info

Publication number
KR100339791B1
KR100339791B1 KR1019980010776A KR19980010776A KR100339791B1 KR 100339791 B1 KR100339791 B1 KR 100339791B1 KR 1019980010776 A KR1019980010776 A KR 1019980010776A KR 19980010776 A KR19980010776 A KR 19980010776A KR 100339791 B1 KR100339791 B1 KR 100339791B1
Authority
KR
South Korea
Prior art keywords
spacer
image forming
forming apparatus
wiring
electron
Prior art date
Application number
KR1019980010776A
Other languages
English (en)
Other versions
KR19980080798A (ko
Inventor
히데아끼 미쯔다께
마사히로 후시미
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR19980080798A publication Critical patent/KR19980080798A/ko
Application granted granted Critical
Publication of KR100339791B1 publication Critical patent/KR100339791B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/866—Adhesives

Abstract

화상 형성 장치는 복수의 전자 방출 소자가 배열되어 있는 전자원을 갖는 기판, 상이한 색상의 광을 발광하며 전자원으로부터 전자 조사시 컬러 화상을 형성하도록 작용하는 스트라이프형 형광체가 구비되어 있는 정면판을 포함한다. 장방형의 스페이서는 기판과 정면판 사이에 배열되어 정면판에 접촉되게 기판에 고정되어 있으며, 스페이서의 길이 방향은 실질적으로 직각으로 스트라이프형 형광체의 길이 방향과 교차된다.

Description

화상 형성 장치 및 그 제조 방법{IMAGE FORMING APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전자원 및 형광체를 구비한 화상 형성 장치에 관한 것이다.
평면형 표시 장치는 박형이며 경량이다. 그러므로, CRT 타입의 표시 장치를 대체하는 장치로서 평면형 표시 장치가 주목받았다. 특히, 전자 방출 소자 및 전자빔 수신시 발광하는 형광체의 조합을 이용하는 표시 장치가 다른 종래의 구조를 기초로 한 표시 장치보다 양호한 특성을 가진다고 기대되었다. 예를 들어, 최근의 보편적인 액정 표시 장치에 비해 상기 표시 장치는 자체 발광형이기 때문에 백광(backlight)이 필요치 않다는 점과 광범위한 시야각을 갖는다는 점에서 우수하다.
종래에는, 전자 방출 소자로서 두가지 유형의 소자들, 즉 열음극 소자(hotcathode device) 및 냉음극 소자들이 공지되어 있었다. 냉음극 소자의 예로는 표면 전도형 방출(SCE)형의 전자 방출 소자, 전계 방출형 전자 방출 소자(이하, FE형 전자 방출 소자라 칭함) 및 금속/절연체/금속형 전자 방출 소자(이하, MIM형 전자 방출 디바이스라 칭함)가 공지되어 있다.
표면 전도형 방출 소자의 공지된 예가 예를 들어 M. I. Elinson, Radio Eng. Electron Phys., 10, 1290 (1965)에 기술되어 있으며, 다른 예들은 후술될 것이다.
표면 전도형 방출 소자는 막 표면을 통해 평행하게 전류를 흐르게 함으로써 기판 상에 형성된 작은 면적의 박막으로부터 전자가 방출되는 현상을 이용한다. 표면 전도형 방출 소자는 상술된 에린슨(Elinson)에 따른 SnO2박막이외에, Au 박막[G. Dittmer, "Thin Solid Films", 9,317 (1972)], In2O3/SnO2박막 [M. Hartwell과 C. G. Fonstad "IEEE Trans. ED Conf.", 519 (1975)], 카본 박막 [Hisashi Araki 등, "Vacuum" 26권 1호 22 페이지 (1983)] 등을 사용하는 전자 방출 소자를 포함한다.
도 15는 이들 표면 전도형 방출 소자의 소자 구성의 전형적인 예로서 상술된 엠. 하트웰 등에 의한 소자를 도시한 평면도이다. 도 15를 참조하면, 참조 번호(3001)은 기판을 나타내며, 참조 번호(3004)는 스퍼터링(sputtering)에 의해 형성된 금속 산화물로 제조된 도전성 박막을 나타낸다. 도전성 박막(3004)는 도 15에 도시된 바와 같이 H자형 패턴을 갖는다. 도전성 박막(3004)에 대해 통전 처리[이하, 포밍 처리(forming processing)라 칭함]를 수행함으로써 전자방출부(3005)가 형성된다. 도 15의 간격 L은 0.5 내지 1 ㎜이며, 폭 W은 0.1 ㎜로 설정된다. 도시의 편의를 위해, 전자 방출부(3005)는 도전성 박막(3004)의 중앙에 구형으로 도시되어 있다. 그러나, 이것은 전자 방출부의 실제 위치 및 형태를 정확히 나타낸 것은 아니다.
엠. 하트웰 등에 의한 상술된 표면 전도형 방출 소자 등에서, 일반적으로 전자 방출 전에 도전성 박막(3004)에 대한 소위 포밍 처리라 불리는 통전 처리를 수행함으로써 전자 방출부(3005)가 형성된다. 포밍 처리시에, 예를 들어, 도전성 박막(3004)의 양단에 약 1 V/min의 매우 낮은 비율로 증가되는 일정 직류 전압 또는 직류 전압이 인가되어, 도전성 박막(3004)를 부분적으로 파괴하거나 변형시킴으로써, 전기적으로 저항성이 높은 전자 방출부(3005)를 형성한다. 도전성 박막(3004)의 파괴되거나 변형된 부분은 균열을 갖는다는 것을 주의하라. 포밍 처리 이후에 도전성 박막(3004)에 적정 전압을 인가할 때, 균열 부근에서 전자가 방출된다.
FE형 전자 방출 소자의 예들은 W. P. Dyke 및 W. W. Dolan에 의한 "Field emission", Advance in Electron Physics, 8, 89(1956), 및 C. A. Spindt에 의한 "Physical properties of thin-film field emission cathodes with molybdenim cones", J. Appl. Phys., 47,5248(1976)에 공지되어 있다.
도 16은 FE형 소자 구성의 전형적인 예로서 상술된 씨. 에이. 스핀드 등에 의한 소자를 도시한 단면도이다. 도 16을 참조하면, 참조 번호(3010)은 기판을 나타내며, 참조 번호(3011)은 도전성 재료로 이루어진 에미터 배선을 나타내며, 참조 번호(3012)는 에미터 콘(cone)을 나타내며, 참조 번호(3013)은 절연층을 나타내며,참조 번호(3014)는 게이트 전극을 나타낸다. 이 소자에서, 에미터 콘(3012)와 게이트 전극(3014) 사이에 전압이 인가되어, 에미터 콘(3012)의 선단부로부터 전자가 방출된다. 다른 FE형 소자 구성으로서, 도 16의 다층 구조이외에, 기판의 표면과 거의 평행하게 되도록 기판 상에 에미터 및 게이트 전극이 배열되는 예가 있다.
MIM형 전자 방출 소자의 한 예가 씨. 에이. 미드(C. A. Mead)에 의한 "Operation of Tunnel-Emission Devices", J. Appl. Phys., 32,646 (1961)에 공지되어 있다. 도 17은 MIM형 소자 구성의 전형적인 예를 도시한다. 도 17은 MIM형 전자 방출 소자의 단면도이다. 도 17을 참조하면, 참조 번호(3020)은 기판을 나타내며, 참조 번호(3021)은 금속으로 이루어진 하부 전극을 나타내며, 참조 번호(3022)는 두께가 약 100 Å인 박막 절연층을 나타내며, 참조 번호(3023)은 금속으로 이루어지며 두께가 약 80 내지 300 Å인 상부 전극을 나타낸다. MIM형 전자 방출 소자에서, 상부 전극(3023)과 하부 전극(3021) 사이에 적정 전압이 인가되어, 상부 전극(3023)의 표면으로부터 전자가 방출된다.
상술된 냉음극 소자는 열음극 소자의 온도보다 낮은 온도에서 전자를 방출할 수 있기 때문에, 어떠한 히터도 필요치 않다. 그러므로, 냉음극 소자는 열음극 소자보다 단순한 구조를 가지며, 소형화될 수 있다. 기판 상에 다수의 소자들이 고밀도로 배열되더라도, 기판의 열용해와 같은 문제점들이 거의 발생되지 않는다. 게다가, 냉음극 소자의 응답 속도는 높고, 열음극 소자의 응답 속도는 낮은데, 그 이유는 열음극 소자의 경우 히터에 의해 가열될 때 동작하기 때문이다. 이러한 이유로 인해, 냉음극 소자의 응용에 대해 상당히 연구되어 왔다.
냉음극 소자들 중에서도 상술된 표면 전도형 방출 소자들은 간단한 구조를 가지며 용이하게 제조될 수 있으므로 유리하다. 이러한 이유로 인해, 많은 소자들이 광범위한 면적에 걸쳐 형성될 수 있다. 본원 출원인에 의해 출원된 일본 공개 공보 제64-31332호에 개시된 바와 같이, 다수의 소자들을 배열하고 구동하기 위한 방법이 연구되어 왔다.
표면 전도형 방출 소자의 응용에 있어서, 예를 들어, 화상 표시 장치 및 화상 기록 장치와 같은 화상 형성 장치, 전자원 등이 연구되었다.
화상 표시 장치에 응용으로서, 본원 출원인에 의해 출원된 미국 특허 제5,066,883호 및 일본 공개 공보 제2-257551호 및 제4-28137호에서는 표면 전도형 방출 소자 및 전자빔 수신시에 발광되는 형광체의 조합을 이용하는 화상 표시 장치가 연구되었다. 표면 전도형 방출 소자 및 형광체의 조합을 사용하는 이러한 형태의 화상 표시 장치는 종래의 다른 화상 표시 장치보다 우수한 특성을 가질 것이 기대된다. 예를 들어, 최근의 보편적인 액정 표시 장치에 비해, 상기 표시 장치는 자체 발광형이기 때문에 백광이 필요치 않다는 점과 광범위한 시야각을 갖는다는 점에서 우수하다.
예를 들어, 본원 출원인에 의해 출원된 미국 특허 공보 제4,904,895호에는 평행하게 배열된 복수의 FE 형 전자 방출 소자를 구동하기 위한 방법이 개시되어 있다. FE형 전자 방출 소자를 화상 형성 장치에 응용한 예로서 알. 메이어(R. Meyer) 등에 의해 보고된 평면형 표시 장치가 공지되어 있다[R. Meyer: "Recent Development on Microtips Display at LETI", Tech. Digest of 4th Int. VacuumMicroelectronics Conf., Nagahama, 6-9 페이지 (1991)].
평행하게 배열된 다수의 MIM형 전자 방출 소자를 화상 표시 장치에 응용한 예가 본원 출원인에 의해 출원된 일본 특허 공개 공보 제3-55738호에 개시되어 있다.
도 18은 평면형의 화상 표시 장치의 구성으로서 표시 패널부의 한 예를 도시한 부분 절단 사시도이며, 패널의 내부 구조를 도시한다.
도 18을 참조하면, 참조 번호(3115)는 배면판을 나타내며, 참조 번호(3116)은 측벽(side wall)을 나타내며, 참조 번호(3117)은 정면판을 나타낸다. 배면판(3115), 측벽(3116) 및 정면판(3117)은 내부를 진공으로 유지하는 엔벨로프(기밀 용기;airtight container)를 구성한다.
배면판(3115)에는 기판(3111)이 고정되며, 이 기판 상부에는 N×M개의 냉음극 소자(3112)가 형성되어 있다(M 및 N은 2 이상의 양의 정수이며, 소망의 표시 화소수에 따라 적절하게 설정된다). N×M개의 냉음극 소자(3112)는 M개의 행방향 배선(3113) 및 N개의 열방향 배선(3114)를 갖는 매트릭스 형태로 배열된다. 기판(3111), 냉음극 소자(3112), 행방향 배선(3113) 및 열방향 배선(3114)로 구성된 부분을 멀티 전자원이라 칭하기로 한다. 각각의 행방향 배선(3113)과 각각의 열방향 배선(3114) 사이에서 직각으로 서로 교차되는 적어도 일부에 절연층(도시되지 않음)이 형성되어, 전기적으로 절연시킨다.
형광체로 이루어진 형광막(3118)은 정면판(3117)의 하부 표면 상에 형성된다. 형광막(3118)은 적색(R), 녹색(G) 및 청색(B) 형광체(도시되지 않음), 즉 3원색의 형광체로 착색되어 있다. 흑색 도전성 부재(도시되지 않음)는 형광막(3118)의 각 색상의 형광체들 사이에 제공된다. 배면판(3115)측 상에 배치된 알루미늄(Al) 등으로 이루어진 메탈 백(3119)가 형광막(3118)의 표면 상에 형성된다. 참조 부호 Dx1 내지 DxM, Dy1 내지 DyN 및 Hv는 전기 회로(도시되지 않음)에 표시 패널을 접속하기 위해 제공된 기밀 구조의 전기 접속용 단자를 나타낸다. 단자들 Dx1 내지 DxM은 멀티 전자원의 행방향 배선(3113)에 전기적으로 접속되며, 단자들 Dy1 내지 DyN은 열방향 배선(3114)에 접속되며, 단자 Hv는 정면판의 메탈 백(3119)에 접속된다.
상기 기밀 용기내에서는 약 10-6Torr의 진공이 유지된다. 화상 표시 장치의 표시 면적이 증가됨에 따라, 본 장치는 배면판(3115) 및 정면판(3117)이 변형되는 것을 방지하거나 기밀 용기의 내부와 외부 사이의 압력차에 의해 파괴되는 것을 방지하는 수단이 필요하다. 배면판(3115) 및 정면판(3117)을 두껍게 하는 방법은 화상 표시 장치의 중량을 증가시키며, 표시 화면을 비스듬히 볼 때 화상 왜곡 및 시차가 발생된다. 이에 반해, 도 18에 도시된 구조는 비교적 얇은 글래스 판으로 구성되며 대기압을 견디도록 사용되는 구조 지지 부재[스페이서(spacer) 또는 립(rib)이라 칭함;3120)]를 포함한다. 이러한 구조의 경우, 멀티 전자원이 형성되어 있는 기판(3111)과 형광막(3118)이 형성되어 있는 정면판(3117) 사이에 서브밀리미터 또는 수 밀리미터의 간격이 보장되며, 상술된 바와 같이 기밀 용기 내에 고 진공이 유지된다.
상기 표시 패널을 사용하는 화상 표시 장치에서, 외부 단자 Dx1 내지 DxM 및 Dy1 내지 DyN를 통해 각각의 냉음극 소자(3112)에 전압이 인가되면, 냉음극 소자(3112)에 의해 전자들이 방출된다. 동시에, 외부 단자 Hv를 통해 수백 V 내지 수 kV의 고전압이 메탈 백(3119)에 인가되어, 방출 전자들을 가속화시켜 이 방출 전자들을 정면판(3117)의 내면에 충돌시킨다. 이러한 동작으로 인해, 형광막(3118)을 구성하는 각 색상의 형광체가 여기되어 발광된다. 그 결과, 화상이 화면 상에 표시된다.
상술된 화상 표시 장치의 표시 패널은 다음과 같은 문제점을 갖는다.
특히, 컬러 표시 장치가 제조되는 경우, 각 색상의 형광체로 코팅된 형광막(3118)을 갖는 정면판(3117), 냉음극 소자(3112)가 형성되어 있는 기판(3111), 및 기판(3111)과 정면판(3117) 사이에 제공된 스페이서(3120)은 적절한 위치 설정시에 조립되어야 한다. 그러나, 표시 패널의 면적이 증가함에 따라, 이들 소자의 위치 설정은 더욱 어려워진다. 그 결과, 소자들 사이의 위치 오프셋으로 인해 표시 화면 상의 휘도가 불규칙해지거나 색상 부정합(color misregistration)이 야기된다.
본 발명은 상기 종래의 기술을 고려하여 이루어지며, 휘도 불규칙성 및 색상 부정합을 감소시켜 색 재현성이 향상된 화상 형성 장치를 제공하는 것을 주요 목적으로 한다.
본 발명의 다른 목적은 본 장치 조립시에 화상 형성 장치의 스페이서의 위치설정을 용이하게 할 수 있는 화상 형성 장치를 제조하는 방법을 제공하는 것이다.
본 발명에 따르면, 화상 형성 장치는 전자원, 상이한 색상의 광을 발광하는 복수의 스트라이프형 형광체를 가지며, 전자원에 의해 방출된 전자의 조사시 화상을 형성하도록 작용하는 화상 형성 부재, 및 화상 형성 부재와 이것에 대향 배치된 부재 사이에 배열된 장방형의 스페이서(rectangular spacer)를 포함하며, 장방형의 스페이서는 화상 형성 부재에 대향 배치된 부재에 화상 형성 부재와 접촉되게 고정되어 있으며, 스페이서의 길이 방향은 스트라이프형 형광체의 길이 방향과 교차한다.
동일하거나 유사한 부분은 유사한 참조 번호로 나타내는 첨부된 도면과 함께 다음의 설명으로부터 본 발명의 다른 특징 및 이점을 분명히 알 수 있을 것이다.
도 1은 본 발명의 한 실시예에 따른 화상 형성 장치의 표시 패널의 부분 절단 사시도.
도 2는 본 발명의 한 실시예에 따른 표시 패널(도 1)의 A-A' 선을 따라 취해진 단면도.
도 3a는 본 발명의 한 실시예에 따른 표시 패널의 정면판의 스트라이프형 형광체 배열을 도시한 평면도.
도 3b는 스트라이프형 형광체와 스페이서 사이의 위치 관계를 나타낸 도면.
도 4는 본 발명의 한 실시예에서 사용되는 멀티 전자원의 기판의 일부를 도시한 평면도.
도 5는 본 발명의 한 실시예에서 사용되는 멀티 전자원의 기판의 일부를 도시한 단면도.
도 6a 및 6b는 각각 본 발명의 한 실시예에서 사용되는 평면형의 표면 전도형 방출 소자의 제조 공정을 도시한 평면도 및 단면도.
도 7a 및 7e는 평면형의 표면 전도형 방출 소자의 제조 공정을 도시한 단면도.
도 8은 포밍 처리시의 인가 전압의 파형을 도시한 그래프.
도 9a 및 9b는 각각 활성화 처리시의 인가 전압의 파형 및 활성화 처리시의 방출 전류 Ie의 변화를 도시한 그래프.
도 10은 본 발명의 한 실시예에서 사용되는 스텝형 표면 전도형 방출 소자를 도시한 단면도.
도 11a 및 11f는 스텝형 표면 전도형 방출 소자의 제조 공정을 도시한 단면도.
도 12는 본 발명의 한 실시예에서 사용되는 표면 전도형 방출 소자의 전형적인 특성을 도시한 그래프.
도 13은 본 발명의 한 실시예에 따른 화상 형성 장치의 구동 장치의 개략적 구성을 도시한 블럭도.
도 14a 내지 14d는 본 발명의 한 실시예에서의 표시 패널의 조립 순서의 한 예를 도시한 평면도.
도 15는 종래의 공지된 표면 전도형 방출 소자의 한 예를 도시한 평면도.
도 16은 종래의 공지된 FE형 소자의 한 예를 도시한 단면도.
도 17은 종래의 공지된 MIM형 소자의 한 예를 도시한 단면도.
도 18은 화상 표시 장치의 표시 패널을 도시한 부분 절단 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1011 : 기판
1012 : 냉음극 소자
1013 : 행방향 배선
1014 : 열방향 배선
1015 : 배면판
1016 : 측벽
1017 : 정면판
1018 : 형광막
1019 : 메탈 백
1020 : 스페이서
본 발명에 따른 화상 형성 장치는 상이한 색상의 광빔을 방출하기 위한 복수의 형광체의 스트라이프형 배열을 갖는 화상 형성 부재와 이 화상 형성 부재와 대향 배치된 부재 사이에 배치된 장방형의 스페이서를 포함한다. 이 스페이서는 화상 형성 부재와 대향 배치된 부재 상에 고정되며, 스페이서의 길이 방향이 스트라이프형 형광체의 길이 방향과 교차하도록 화상 형성 부재와 접촉한다.
본 발명에 따른 화상 형성 장치의 제조 방법에 있어서, 상이한 색상의 광빔을 방출하기 위한 복수의 형광체의 스트라이프형 배열을 갖는 화상 형성 부재와 이 화상 형성 부재와 대향 배치된 부재 사이에 배치된 장방형의 스페이서는 화상 형성 부재에 대향 배치된 부재에 고정되며, 스페이서의 길이 방향과 스트라이프형 형광체의 길이 방향이 교차하도록 화상 형성 부재에 접촉된다.
본 발명의 스페이서는 절연성 스페이서 및 도전성 스페이서를 포함한다. 예를 들어, 도 18에 도시된 화상 형성 장치에서, 다음 점들이 고려되어야 한다.
먼저, 스페이서(3120) 근방의 부분으로부터 방출된 전자들의 일부가 스페이서(3120)과 충돌하거나, 방출된 전자들의 효과에 기인하여 생성된 이온이 스페이서(3120)에 부착되는 경우, 스페이서(3120)이 대전될 수도 있다. 이러한 방식으로 스페이서(3120)이 대전되는 경우, 냉음극 소자(3112)에 의해 방출된 전자들의 궤도를 편향시킨다. 그 결과, 전자들이 형광체 상의 적절한 위치에 도달되며 스페이서(3120) 근방에 표시된다.
둘째로, 냉음극 소자(3112)에 의해 방출된 전자를 가속하기 위해 정면판(3117)과 멀티 전자원 사이에 수백 V 이상의 고전압(즉, 1 kV/mm 이상의 고 전계)이 인가되기 때문에, 스페이서(3120)의 표면 상에 방전이 일어날 수도 있다. 특히, 상기 경우에서와 같이 스페이서(3120)이 대전될 때, 방전이 유도될 수도 있다.
상기 점들을 고려하면, 고 인가 전압을 견디기에 충분한 양호한 절연성을 가지며 대전량을 감소시킬 수 있는 도전성 표면을 갖는 스페이서는 양호하게는, 스페이서 근방에서의 전자빔의 궤도의 편향 및 방전을 억제하기 위해 사용된다.
본 발명의 전자원은 냉음극 소자 또는 열음극 소자를 갖는 전자원을 포함할 수도 있다. 본 발명에서는, 양호하게는, 표면 전도형 방출 소자, FE 형 소자, MIM 형 소자와 같은 냉음극 소자를 갖는 전자원이 사용된다. 특히, 본 발명에서는, 더욱 양호하게는 표면 전도형 방출 소자를 갖는 전자원이 사용된다.
상술된 냉음극 소자가 열음극 소자보다 저온에서 전자를 방출할 수 있기 때문에, 히터가 전혀 필요없다. 그러므로, 냉음극 소자는 열음극 소자보다 간단한 구조를 가지며, 소형화될 수 있다. 기판 상에 다수의 소자들이 고밀도로 배열되더라도, 기판의 열용해와 같은 문제점들이 거의 발생되지 않는다. 게다가, 냉음극 소자의 응답 속도는 높고, 열음극 소자의 응답 속도는 낮은데, 그 이유는 열음극 소자의 경우 히터에 의해 가열될 때 동작하기 때문이다.
예를 들어, 표면 전도형 방출 소자들은 모든 냉음극 소자들중에서도 특히 간단한 구조를 가지며 용이하게 제조될 수 있으므로, 대면적에 걸쳐 다수의 소자들이 형성될 수 있다.
본 발명에 따르면, 각각의 스페이서는 양호하게는 스페이서를 해당 부재에 접착함으로써 화상 형성 부재에 대향 배치된 부재에 고정된다. 예를 들어, 스페이서는 가열될 때 용해되는 프릿 글래스와 같은 접합재로 해당 부재에 접착될 수도 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 양호한 실시예를 설명하기로 한다.
도 1은 본 실시예에서 사용된 표시 패널의 부분 절단 사시도이며, 패널의 내부 구조를 도시한다.
도 2는 도 1에서의 A-A' 선을 따라 취해진 단면도이다. 도 2에서의 동일한 참조 번호는 도 1에서의 동일한 부분을 나타낸다.
도 1을 참조하면, 참조 번호(1015)는 배면판을 나타내며, 참조 번호(1016)은 측벽을 나타내며, 참조 번호(1017)은 정면판을 나타낸다. 배면판(1015), 측벽(1016) 및 정면판(1017)은 표시 패널 내부를 진공으로 유지하는 엔벨로프(기밀 용기)를 구성한다. 기밀 용기내에는 대기압을 견디는 스페이서(1020)이 장착되어 있다. 기판(1011)은 배면판(1015)에 고정된다. N×M개의 냉음극 소자(1012)가 기판(1011) 상에 형성되어 M개의 행방향(X 방향) 배선(1013) 및 N개의 열방향(Y 방향) 배선(1014)를 통해 서로 접속된다.
정면판(1017)의 하부면 상에 형광막(1018)이 형성된다. 알루미늄(Al) 등으로 이루어진 메탈 백(1019)는 형광막(1018)의 표면 상에 형성되며 배면판(1015)측 상에 배치된다.
도 3a에 도시된 바와 같이, 형광막(1018)은 적색(R), 녹색(G) 및 청색(B) 형광체, 즉 3원색의 형광체를 갖는다. 이들 형광체는 도 1에서 열방향(Y 방향)으로 스트라이프 형태로 착색되어 있다. 상기 형광체들 사이에 흑색 도전성 부재가 배열된다.
도 2에 도시된 바와 같이, 스페이서(1020)은 절연성 부재(1)의 표면 상에 형성된 고저항막(11)을 가지며, 정면판(1017)의 내면[메탈 백(1019)측 상] 및 기판(1011)의 표면에 면하는 스페이서(1020)의 인접면(3), 및 이 인접면(3)과 접촉하는 측면부(5) 상에 형성된 저저항막(21)을 갖는다. 스페이서(1020)은 기판(1011) 상의 행방향(X 방향) 배선(1013)을 따라 배열되며 접합재(1040)을 통해 기판의 행방향 배선 상에 고정된다. 고저항막(11)은 저저항막(22) 및접합재(1040)을 통해 행방향 배선(1013)에 전기적으로 접속되며 저저항막(21)을 통해 정면판(1017) 상의 메탈백(1019)에 전기적으로 접속된다.
도 3b는 스페이서(1020)과 정면판(1017) 상의 형광체 사이의 위치 관계를 도시한다. 도 3b를 참조하면, 정면판(1017) 및 스페이서(1020)은 스페이서(1020)의 길이 방향(X 방향)이 정면판(1017)의 Y 방향으로 연장되는 흑색 도전성 부재(1010) 및 형광체를 직각으로 교차하도록 배열된다.
도 14a-14d를 참조하여, 도 1 및 도 2에 도시된 패널을 조립하는 절차가 후술될 것이다.
(공정 a 내지 d)
(공정 a): 복수의 냉음극 소자 및 이들 소자를 서로 접속하는 복수의 행 및 열방향 배선이 도 1에 도시된 바와 같이 형성된 기판(1011)이 배면판(1015) 상에 장착된다.
(공정 b): 접합재(1040)이 기판(1011) 상의 행방향 배선(1013) 상에 도포된다.
(공정 c): 도 2에 도시된 바와 같이 고저항막(11) 및 저저항막(21 및 22)를 각각 포함하는 스페이서(1020)은 접합재(1040)을 통해 기판(1011)에 고정된다.
(공정 d): 배면판(1015), 측벽(1016), 및 형광막(1018) 및 메탈 백(1019)가 도 1 내지 도 3에 도시된 바와 같이 형성된 정면판(1017)이 봉지되어 기밀 용기를 형성한다.
표시 패널의 배열 및 상기 조립 공정으로 인해, 다음의 효과가 얻어질 수 있다.
스페이서(1020) 및 접합재(1040)을 기판(1011)에 대해 충분히 정확히 위치 설정하는 것은 근방의 냉음극 소자(1012)에 의해 방출된 전자들의 궤도에 대한 스페이서 및 접합재의 영향을 제어하는데 중요하다. 전자의 궤도는 스페이서(1020)의 저저항막(22)에 의해 생성된 전계에 의해 제어된다고 가정한다. 이 경우, 스페이서(1020)의 위치 오프셋이 발생되면, 소망의 전계 분포가 얻어질 수 없으므로, 전자 궤도 오프셋이 발생된다.
본 실시예에서, 스페이서(1020)이 먼저 기판(1011)에 고정되기 때문에, 기판(1011)에 대한 스페이서(1020)의 위치 설정이 용이해진다. 그러므로, 스페이서(1020)이 정면판(1017) 및 배면판(1015)의 양쪽에 동시에 고정되는 경우에 비해 수율 증가 및 위치 설정 메카니즘의 간소화가 얻어질 수 있다.
상기 구성 부분들이 봉지되어 기밀 용기를 형성하는 경우, 정면판(1017) 상에 배열되어 있는 각 색상의 형광체는 기판(1011) 상에 배열된 냉음극 소자(1012)에 적절히 위치 설정되어야 한다. 본 실시예는 열방향(Y 방향)으로 연장되는 스트라이프형 형광체로 구성된 형광막(1018)을 갖는 정면판을 사용하기 때문에, 기판(1011) 및 정면판(1017)이 행방향(X 방향)으로만 만족스럽게 위치 설정되면 충분하다. 게다가, 스페이서(1020)이 기판(1011)에 먼저 고정되기 때문에, 스페이서(1020)이 정면판(1017)에 접촉된 위치는 냉음극 소자(1012)에 의해 방출된 전자가 정면판(1017) 상에 조사되는 위치에 대해 일정하게 유지될 수 있다. 즉, 스페이서(1020)은 정면판(1017)에 도달되는 전자를 차단하지 않고 전자 궤도에 대해 악영향을 미치지 않는다.
그러므로, 본 실시예는 행 및 열방향(X 및 Y 방향)으로 충분히 정확한 위치 설정이 필요한 경우에 비해, 수율 증가 및 위치 설정 메카니즘의 간소화가 얻어질 수 있다.
행방향(X 방향)으로 연장되는 스페이서(1020)은 열방향(Y 방향)으로 연장되는 스트라이프형의 흑색 도전성 부재(1010)에 배열된다. 즉, 상기의 봉지 공정에서 조립의 정밀도와 무관하게, 정면판(1017)에 접촉될 흑색 도전성 부재(1010)에 대해 스페이서(1020)이 눌러져 흑색 도전성 부재(1010)의 두께 이하의 각 색상의 형광체 스페이서(1020)을 누르지는 않는다. 정면판(1017)의 관찰측에서 볼 때, 스페이서(1020)이 정면판(1017)에 접촉된 위치에서는 각각의 형광체로부터의 광의 반사/분산 변화가 발생되지 않는다.
상술된 실시예에 따른 표시 패널의 구성에서 스페이서(1020), 접합재(1040) 및 기판(1011)의 당접[행방향 배선(1013)]에 관련된 구성 부분의 다음의 조합은 본 발명의 개념에 속한다.
각각의 행방향 배선(1013)의 스페이서 접합부는 오목부 형태를 갖는다. 이러한 오목부에 접합재(1040)가 도포된다. 기판(1011)측 상에 배치된 스페이서(1020)의 저저항막(22)는 행방향 배선(1013) 상의 인접면(3) 상에만 형성된다. 이러한 구성은 스페이서(1020) 및 접합재(1040)에 의해 형성된 전계가 냉음극 소자(1012)에 의해 방출된 전자의 궤도에 영향을 미치는 것을 방지할 수 있다. 이러한 오목형 배선은 예를 들어 화면 인쇄에 의해 2개의 층을 인쇄하고 적층함으로써 형성될 수 있다.
각 스페이서(1020)은 접합재(1040)으로서 소프트 금속 재료를 사용하여 고정된다. 기판(1011)측 상에 배치된 스페이서(1020)의 저저항막(22)는 행방향 배선(1013) 상의 인접면(3)상에만 형성된다. 접합재(1040)은 필러(filler)를 전혀 함유하지 않기 때문에, 냉음극 소자(1012)에 의해 방출된 전자의 궤도에 접합재 자체가 영향을 미치는 것을 방지하기에 충분하게 얇게 도포될 수 있다. 예를 들어, 인듐(In)은 이러한 재료로서 사용될 수 있다.
보다 양호한 조건으로서, 저저항막(21 및 22)용의 재료는 산화/응집과 같은 품질의 변화로 인해 저항이 증가되지 않거나 고저항막(11)과의 접합부에서의 도통 불량이 일어나지 않는 특성을 갖는다. 이러한 관점에서 귀금속 재료, 특히 백금이 양호한 재료이다. 이 경우, 두께가 수 ㎚ 내지 수십 ㎚이며, Ti, Cr 또는 Ta와 같은 금속 재료로 구성된 하부층들은 양호하게는, 귀금속으로 이루어진 저저항층(21 및 22)이 절연성 부재(1) 또는 고저항막(11)에 대해 충분한 밀착성을 나타내도록 형성된다.
이하, 도 1을 참조하여, 본 실시예에 따른 화상 표시 장치의 구성 및 그 제조 방법을 상세히 설명하기로 한다.
도 1에서, 참조 번호(1015)는 배면판을 나타내며, 참조 번호(1016)은 측벽을 나타내며, 참조 번호(1017)은 정면판을 나타낸다. 이 부분들은 표시 패널 내부를 진공으로 유지하는 기밀 용기를 구성한다. 기밀 용기를 구성하기 위해, 각 부분들을 충분한 강도로 기밀성을 유지하도록 봉지 접착할 필요가 있다. 예를 들어, 프릿 글래스가 접합부에 도포되며 400 내지 500 ℃의 대기 또는 질소 분위기에서 규화되어(sinter), 봉지 접착된다. 용기의 내부로부터 공기를 배기하기 위한 방법을 후술하기로 한다. 게다가, 기밀 용기 내부가 약 10-6Torr의 진공이 유지되기 때문에, 스페이서(1020)은 기밀 용기가 대기압 또는 예상치 못한 충격에 의해 파괴되는 것을 방지하기 위해, 대기압을 견디는 구조로서 구성된다.
배면판(1015)에는 기판(1011)이 고정되며, 이 기판 상부에는 N×M개의 냉음극 소자(1012)가 형성되어 있다(M 및 N은 2 이상의 양의 정수이며, 소망의 표시 화소수에 따라 적절하게 설정된다. 예를 들어, 고 해상도 텔레비젼 표시용 표시 장치에서, N은 양호하게는 3,000이거나, M은 1,000 이상이다). N×M개의 냉음극 소자는 M개의 행방향 배선(1013) 및 N개의 열방향 배선(1014)를 갖는 단순 매트릭스 형태로 배열된다. 이하, 참조 번호(1011 내지 1014)로 나타낸 성분들로 구성된 부분은 멀티 전자원이라 칭하기로 한다.
본 실시예에 따른 화상 표시 장치에서 사용된 멀티 전자원이 단순 매트릭스 내에 배열된 냉음극 소자에 의해 구성된 전자원인 경우, 각 냉음극 소자의 재료 및 형태 및 제조 방법은 특별히 제한되지 않는다. 예를 들어, 표면 전도형 방출 소자, FE형 소자 또는 MIM형 소자와 같은 냉음극 소자가 사용될 수 있다.
이하, 냉음극 소자로서 표면 전도형 방출 소자(후술)가 기판 상에 배열되어 있는 멀티 전자원의 구조에 대해 후술하기로 한다.
도 4는 도 1의 표시 패널에서 사용되는 멀티 전자원의 평면도이다.
기판(1011) 상에는, 도 6a 및 6b에 도시된 것과 유사한 표면 전도형 방출 소자가 배열되어 있다. 이들 소자는 행방향 배선(1013) 및 열방향 배선(1014)으로 단순 매트릭스 형태로 구성된다. 배선(1013 및 1014)의 교차 부분에서, 절연층(도시되지 않음)이 배선들 사이에 형성되어 전기적 절연성을 유지한다.
도 5는 도 4에서의 B-B' 선을 따라 절취된 단면도를 도시한다.
기판 상에 행 및 열방향 배선(1013 및 1014), 전극간 절연층(도시되지 않음), 소자 전극 및 도전성 박막을 형성한 후, 행 및 열방향 배선층(1013 및 1014)를 통해 각 소자들에 전류를 공급하여 포밍 처리(후술될 것임) 및 활성화 처리(후술될 것임)를 수행함으로써 이러한 구조를 갖는 멀티 전자원이 제조된다.
본 실시예에서, 멀티 전자원의 기판(1011)은 기밀 용기의 배면판(1015)에 고정된다. 그러나, 멀티 전자원의 기판(1011)이 충분한 강도를 가지는 경우, 멀티 전자원의 기판(1011)은 기밀 용기의 배면판으로 작용할 수도 있다.
형광막(1018)은 정면판(1017)의 하부 표면 상에 형성된다. 본 실시예가 컬러 표시 장치일 때, 형광막(1018)은 적색, 녹색 및 청색의 형광체, 즉 3원색 형광체로 코팅된다. 도 3a에 도시된 바와 같이, 각 색상의 형광체는 스트라이프형으로 형성되며, 형광체들 사이에 흑색 도전성 부재(1010)이 제공된다. 흑색 도전성 부재(1010)을 제공하는 목적은 전자빔 조사 위치가 다소 이동되는 경우에도 표시 색상의 비정합을 방지하여, 외광의 반사를 방지함으로써 표시 콘트라스트(contrast) 저하를 방지하는 것이다.
본 발명의 실시예에서, 흑색 도전성 부재(1010)은 스페이서(1020)용의 압접부(press contact portion)로서도 작용해야 한다. 다음은 이러한 용도의 경우 양호한 조건이다.
흑색 도전성 부재는 대기압을 견디기에 충분한 고 강도이어야 한다.
각각의 흑색 도전성 부재는 각각의 스페이서(1020)의 접촉시 형광막(1018)의 반사 특성이 변하지 않도록 소정 두께 이상을 가져야 한다(1 ㎛ 이상, 및 보다 양호하게는 5 ㎛ 이상).
흑색 도전성 부재(1010)용의 재료로서, 흑연을 주성분으로 하는 재료, 글래스 내에 흑연이 분산된 재료 등이 사용될 수 있지만, 상기 목적을 달성할 수 있는 한 어떠한 재료도 사용될 수 있다.
더우기, CRT의 분야에서 공지되어 있는 메탈 백(1019)는 형광막(1018)의 배면판측 표면 상에 제공된다. 메탈 백(1019)를 제공하는 목적은 형광막(1018)에 의해 방출된 광의 일부를 미러 반사시켜 광 이용률을 향상시키고, 형광막(1018)이 부 이온과 충돌하는 것을 방지하며, 전자 빔 가속 전압을 인가하기 위한 전극으로서 사용되며, 형광막(1018)을 여기시킨 전자들의 도전 경로로서 사용되기 위함이다. 메탈 백(1019)는 정면판(1017) 상에 형광막(1018)을 형성하고 형광막(1018)의 전면을 평탄화한 후 진공 증착에 의해 그 상부에 Al을 증착함으로써 형성된다. 저전압용의 형광체가 형광막(1018)로 사용되면, 메탈 백(1019)가 사용되지 않는다는 것을 주의하라.
더우기, 가속 전압의 인가 또는 형광막의 도전성 향상을 위해, 정면판(1017)과 형광막(1018) 사이에, 본 실시예에서는 사용되지 않았지만 예를 들어 ITO로 구성된 투명 전극이 제공될 수도 있다.
도 2는 도 1에서의 A-A' 선을 따라 취해진 개략적 단면도이다. 도 2에서의 동일한 참조 번호는 도 1에서의 동일한 부분을 나타낸다. 각각의 스페이서(1020)은 대전(charge up) 방지용으로 절연성 부재(1)의 표면 상에 고저항막(11)을 형성하고 정면판(1017)의 내측(메탈 백(1019) 등의 상부) 및 기판(1011)의 표면[행 또는 열방향 배선(1013 또는 1014)]에 각각 면하는 인접면(3) 및 스페이서(1020)의 측면부(5) 상에 저저항막(21 및 22)를 형성함으로써 얻어진 부재이다. 상기 목적을 달성하기 위해 필요한 수의 스페이서는 필요한 간격으로 기판(1011)의 표면 상에 접합재(1040)로 고정된다. 게다가, 고저항막(11)은 절연성 부재(1)의 표면중에서 기밀 용기에서 진공 중에 노출되는 최소한의 표면을 형성하며, 스페이서(1020) 상의 저항막(21 및 22) 및 접합재(1040)을 통해 기판(1011)의 표면[행 또는 열방향 배선(1013 또는 1014)]에 전기적으로 접속된다. 본 실시예에서, 각각의 스페이서(1020)은 대응하는 행방향 배선(1013)을 따라 연장되며 저저항막(22)를 통해 행방향 배선에 전기적으로 접속된다.
스페이서(1020)은 양호하게는, 기판(1011) 상의 행 및 열방향 배선(1013 및 1014)과 정면판(1017)의 내면 상의 매탈 백(1019) 사이에 인가된 고전압을 견디기에 충분할 정도로 양호한 절연성을 가지며, 스페이서(1020)의 표면이 대전되는 것을 방지하기에 충분한 도전성을 갖는다.
스페이서(1020)의 절연성 부재(1)로서, 예를 들어 실리카 글래스 부재, Na 등의 소량의 불순물이 함유된 글래스 부재, 소다-림(soda-lime) 글래스 부재, 또는알루미나가 함유된 세라믹 부재 등이 사용될 수 있다. 절연성 부재(1)은 양호하게는, 기밀 용기 및 기판(1011)의 열 확장율에 근사한 열 확장율을 갖는다.
고전위측 상의 정면판(메탈 백(1019) 등)에 인가된 가속 전압 Va을 스페이서(1020)의 고저항막(11)의 저항치 Rs로 나누어 얻어진 전류가 고저항막(11)에 흐른다. 스페이서(1020)의 고저항막(11)의 저항치 Rs는 대전 방지 및 소비 전력의 관점에서 소망의 범위 내에서 설정된다. 시트 저항 R(Ω/□)은 양호하게는, 대전 방지 관점에서 1012Ω/□ 이하로 설정된다. 충분한 대전 방지 효과를 얻기 위해, 시트 저항 R은 양호하게는 1011Ω/□ 이하로 설정된다. 이러한 시트 저항의 하한값은 각각의 스페이서(1020)의 형태, 및 스페이서(1020)들 사이에 인가된 전압에 의해 좌우되며, 양호하게는, 105Ω/□ 이상으로 설정된다.
절연성 부재(1) 상에 형성된 대전 방지막[고저항막(11)]의 두께 t는 10 ㎚ 내지 1 ㎛의 범위 내에 속하는 것이 바람직하다. 두께가 10 ㎚ 이하인 박막은 일반적으로 섬 형태로(island-like shape) 형성되며, 재료의 표면 에너지 및 절연성 부재(1)이 갖는 밀착성에 따라 불안정한 저항을 나타내므로, 재현성이 불량하다. 한편, 두께 t가 1 ㎛ 이상이면, 막 응력이 증가되어, 막이 박리될 가능성이 증가된다. 게다가, 막을 형성하는데 더 오랜 시간이 필요하므로, 생산성이 악화된다. 고저항막(11)의 두께는 50 내지 500 ㎚의 범위인 것이 바람직하다. 시트 저항 R(Ω/□)은 ρ/t이며, 고저항막(11)의 저항률 ρ은 바람직한 R(Ω/□) 및 t를 고려하여, 0.1 Ω㎝ 내지 108Ω㎝의 범위인 것이 바람직하다. 보다 바람직한 범위에서 시트 저항 및 막 두께를 설정하기 위해, 저항률 ρ은 102내지 106Ω㎝가 바람직하다.
상술된 바와 같이, 절연성 부재(1) 상에 형성된 고저항막(11)에 전류가 흐를 때, 또는 동작 중에 전체 표시가 열을 발생할 때, 각 스페이서(1020)의 온도가 증가된다. 대전 방지막[고저항막(11)]의 저항 온도 계수가 큰 음의 값인 경우, 온도 증가에 따라 저항이 감소된다. 그 결과, 스페이서(1020)에 흐르는 전류는 증가되어 온도가 상승된다. 전류는 전원의 한계치 이상으로 증가된다. 과다한 전류 상승을 야기시키는 저항 온도 계수는 음의 값이며 그 값의 절대값은 1% 이상이라는 것이 실험적으로 알려졌다. 즉, 고저항막의 저항 온도 계수는 -1% 미만으로 설정되는 것이 바람직하다.
대전 방지 특성을 갖는 고저항막(11)용의 재료로서, 예를 들어 금속 산화물이 사용될 수 있다. 금속 산화물들 중에서, 양호하게는, 크로뮴 산화물, 니켈 산화물 또는 코퍼 산화물이 사용된다. 이것은 이들 산화물이 비교적 낮은 2차 전자 방출 효율을 가지며 냉음극 소자(1012)에 의해 방출된 전자가 스페이서(1020)와 충돌하는 경우에도 쉽게 대전되지 않기 때문이다. 그러한 금속 산화물 이외에, 카본 산화물이 양호하게 사용될 수 있는데, 그 이유는 카본 산화물이 낮은 2차 전자 방출 효율을 가지기 때문이다. 비정질 카본 물질은 고저항을 가지기 때문에, 스페이서(1020)의 저항은 소망치로 용이하게 제어될 수 있다.
대전 방지 특성을 갖는 고저항막(11)용의 다른 재료로서 알루미늄-천이 금속 합금의 질화물이 바람직한데, 그 이유는 천이 금속의 조성을 조정하여 양호한 도체의 저항으로부터 절연체의 저항까지 광범위한 저항으로 제어될 수 있기 때문이다. 이러한 질화물은 표시 장치(후술될 것임)에 대한 제조 공정에서 저항치가 약간만 변하는 안정한 재료이다. 게다가, 이러한 재료는 -1% 미만의 저항 온도 계수를 가지므로, 실용적으로 용이하게 사용될 수 있다. 천이 금속 원소로서, Ti, Cr, Ta 등이 사용될 수 있다.
합금 질화막은 스퍼터링, 질소 분위기 중에서 반응성 스퍼터링, 전자빔 증착, 이온 플레이팅 또는 이온-원조 증착 등의 박막 형성 수단에 의해 절연성 부재(1) 상에 형성된다. 금속 산화막은 산소가 질소 대신에 사용된다는 것을 제외하고는 동일한 박막 형성 방법으로 형성될 수도 있다. 그러한 금속 산화막은 또한 CVD 또는 알콕사이드(alkoxide) 코팅법에 의해 형성될 수 있다. 카본 막은 증착, 스퍼터링, CVD 또는 플라스마 CVD법에 의해 형성된다. 특히, 비정질 카본막이 형성될 경우, 막 형성 공정중의 분위기 내에 수소가 함유되거나, 막 형성 가스로서 수소 가스가 사용된다.
스페이서(1020)의 저저항막(21 및 22)는 고전위측 상의 정면판[1017;메탈 백(1019) 등] 및 저전위측 상의 기판[1011;행 및 열방향 배선(1013 또는 1014) 등]에 고저항막(11)을 전기적으로 접속하도록 형성된다. 이하, 저저항막(21 및 22)를 중간 전극층(중간층)이라고도 칭하기로 한다. 이들 중간 전극층(중간층)은 상술된 바와 같은 여러 기능을 가진다.
(1) 정면판(1017) 및 기판(1011)에 고저항막(11)을 전기적으로 접속한다.
상술된 바와 같이, 고저항막(11)은 스페이서(1020)의 표면이 대전되는 것을 방지하도록 형성된다. 그러나, 고저항막(11)이 정면판[1017;메탈 백(1019) 등] 및 기판[1011(배선(1013 및 1014) 등]에 직접, 또는 접합재(1040)을 통해 접속되면, 접촉부에 큰 접촉 저항이 발생된다. 그 결과, 스페이서(1020)의 표면 상에 생성된 전하들은 쉽게 제거되지 않을 수도 있다. 이것을 방지하기 위해, 정면판(1017), 기판(1011) 및 접합재(1040)과 접촉한 인접면(3) 또는 스페이서(1020)의 측면부(5) 상에 형성된다.
(2) 고저항막(11)의 전위 분포를 균일하게 만든다.
냉음극 소자(1012)에 의해 방출된 전자들은 정면판(1017)과 기판(1011) 사이에 형성된 전위 분포에 따라 형성된 전위 궤도를 따라간다. 스페이서(1020) 근방에서 전자 궤도가 교란되는 것을 방지하기 위해, 스페이서(1020)의 전체 전위 분포가 제어되어야 한다. 고저항막(11)이 정면판[1017;메탈 백(1019) 등] 및 기판[1011(행 및 열방향 배선(1013 및 1014) 등]에 직접, 또는 접합재(1040)을 통해 접속되면, 접촉부에서의 접촉 저항에 기인하여 접속 상태가 변화된다. 그 결과, 각각의 고저항막(11)의 전위 분포가 소망 값에서 벗어날 수도 있다. 이것을 방지하기 위해, 스페이서(1020)가 정면판(1107) 및 기판(1011)과 접촉되어 있는 스페이서 단부[인접면(3) 또는 측면부(5)]의 전체 길이를 따라 저저항의 중간 층이 형성된다. 각각의 중간층 부분에 소망의 전위를 인가함으로써, 각각의 고저항막(11)의 전체 전위가 제어될 수 있다.
(3) 방출된 전자들의 궤도를 제어한다.
냉음극 소자(1012)에 의해 방출된 전자들은 정면판(1017) 및 기판(1011) 사이에 형성된전위 분포에 따라 형성된 전위 궤도를 따라간다. 스페이서(1020) 근방의 냉음극 소자(1012)로부터 방출된 전자들은 스페이서(1020)의 구성과 수반하여 제약(행 및 열방향 배선 및 냉음극 소자의 위치 변화)이 발생된다. 이 경우, 왜곡 및 분균일함이 없는 화상을 형성하기 위해, 냉음극 소자에 의해 방출된 전자들의 궤도가 정면판(1017) 상의 소망의 위치에 전자들을 조사하도록 제어되어야 한다. 정면판(1017) 및 기판(1011)와 접촉하여 측면부(5) 상에 저저항 중간층을 형성하면, 스페이서(1020) 근방의 전위 분포가 소망의 특성을 가지게 되므로, 방출된 전자들의 궤도를 제어한다.
저저항막(21 및 22)용의 재료로서, 고저항막(11)의 저항보다 상당히 낮은 저항을 갖는 재료가 선택될 수 있다. 예를 들어, Ni, Cr, Mo, W, Ti, Al, Cu 및 Pd와 같은 금속, 그들의 합금, Pd, Ag, RuO2, Pd-Ag과 같은 금속 또는 금속 산화물 및 글래스 등으로 구성된 인쇄 도체, In2O3-SnO2와 같은 투명 도체, 및 폴리실리콘과 같은 반도체 재료로부터 적절히 선택된다.
접합재(1040)은 행방향 배선(1013)에 스페이서(1020)을 전기적으로 접속하도록 도전성을 가질 필요가 있다. 즉, 도전성 접착제 또는 금속 입자들을 함유하고 있는 프릿 글래스가 적절히 사용된다.
참조 부호 Dx1 내지 DxM, Dy1 내지 DyN 및 Hv는 전기 회로(도시되지 않음)에표시 패널을 접속하기 위해 제공된 기밀 구조의 전기 접속용 단자를 나타낸다. 단자들 Dx1 내지 DxM은 멀티 전자원의 행방향 배선(1013)에 전기적으로 접속되며, 단자들 Dy1 내지 DyN은 열방향 배선(1014)에 접속되며, 단자 Hv는 정면판(1017)의 메탈 백(1019)에 접속된다.
기밀 용기를 배기하기 위해, 기밀 용기를 형성한 후, 배기관 및 진공 펌프가 접속되며, 기밀 용기가 약 10-7Torr의 진공으로 배기된다. 그 후, 배기관이 봉지된다. 기밀 용기 내부를 진공으로 유지하기 위해, 봉지 직전/직후 기밀 용기 내의 소정 위치에 게터막(getter film;도시되지 않음)이 형성된다. 게터막은 예를 들어 Ba를 주성분으로 하는 게터 재료를 가열 및 증착시키고 가열 또는 RF 가열시켜 형성된 막이다. 게터막의 흡착 작용은 용기 내부를 1×10-5또는 1×10-7Torr의 진공으로 유지한다.
상기의 표시 패널을 사용하는 화상 표시 장치에서, 외부 단자 Dx1 내지 DxM 및 Dy1 내지 DyN를 통해 냉음극 소자(1012)에 전압이 인가되면, 냉음극 소자(1012)에 의해 전자들이 방출된다. 동시에, 외부 단자 Hv를 통해 수백 내지 수 kV의 고전압이 메탈 백(1019)에 인가되어, 방출 전자들을 가속화시켜 이 방출 전자들을 정면판(1017)의 내면과 충돌시킨다. 이러한 동작으로 인해, 형광막(1018)을 구성하는 각 색상의 형광체가 여기되어 발광되어 화상을 표시한다.
본 발명의 실시예에서 냉음극 소자로서 각각의 표면 전도형 전자 방출 소자(1012)에 인가되는 전압은 통상 12 내지 16 V로 설정되며, 메탈 백(1019)와 냉음극 소자(1012) 사이의 거리 d는 약 0.1 ㎜ 내지 8 ㎜로 설정되며, 메탈 백(1019)와 냉음극 소자(1012) 사이에 인가되는 전압은 액 0.1 kV 내지 10 kV 로 설정된다
본 발명의 한 실시예에 따른 표시 패널의 기본 구성, 제조 방법 및 화상 표시 장치가 앞에서 간단히 상술되었다.
(멀티 전자원의 제조 방법)
상기 표시 장치에 사용되는 멀티 전자원을 제조하는 방법을 후술하기로 한다. 본 실시예의 화상 표시 장치에 사용되는 멀티 전자원 제조시, 단순 매트릭스 형태로 냉음극 소자를 배열하여 전자원이 얻어질 수 있는 한, 각각의 표면 전도형 방출 소자에 임의의 재료, 형태 및 제조 방법이 사용될 수 있다. 그러므로, 표면 전도형 방출 소자, FE형 소자 또는 MIM 형 소자와 같은 냉음극 소자들이 사용될 수 있다.
표시 면적이 넓은 저가의 표시 장치가 필요한 상황하에서, 이들 냉음극 소자들 중에서 표면 전도형 방출 소자가 특히 바람직하다. 특히, FE형 소자의 전자 방출 특성은 에미터 콘 및 게이트 전극의 상대적 위치 및 형태에 의해 영향을 크게 받으므로, 이러한 소자를 제조하는 데에 고도의 정밀한 기술이 요구된다. 이것은 넓은 표시 면적 및 저가의 제조 비용을 달성하는데 있어 불리한 요인을 제공한다. MIM형 소자에 따르면, 절연층 및 상부 전극의 두께가 감소되어야 하며 균일해져야 한다. 이것 역시 넓은 표시 면적 및 저가의 제조 비용을 달성하는데 있어 불리한 요인을 제공한다. 이에 반해, 표면 전도형 방출 소자는 비교적 간단한 제조 방법에 의해 제조될 수 있으므로, 표시 면적의 증가 및 제조 비용의 저감을 달성할 수있다. 본 발명자들은 표면 전도형 방출 소자들중에서 전자 방출부 또는 그 주변부가 미립자막으로 구성된 전자빔원의 전자 방출 특성이 우수하며 용이하게 제조될 수 있다는 것을 발견하였다. 그러므로, 이러한 소자는 고휘도의 대형 화면 화상 표시 장치의 멀티 전자원에 가장 적절히 사용될 수 있다. 이러한 이유로 인해, 본 실시예의 표시 패널에서, 전자 방출부 또는 미립자막으로 이루어진 주변부를 갖는 표면 전도형 방출 소자가 사용된다. 양호한 표면 전도형 방출 소자의 기본 구조, 제조 방법 및 특성을 먼저 기술하기로 한다. 많은 소자들이 단순 매트릭스 형태로 배선되어 있는 구조에 대해 후술될 것이다.
(표면 전도형 방출 소자의 양호한 구조 및 양호한 제조 방법)
전자 방출부 또는 미립자막으로 이루어진 주변부를 갖는 표면 전도형 방출 소자의 전형적인 예로는 두가지 형태의 소자, 즉 평면형 및 스텝형 소자가 포함된다.
(평면형의 표면 전도형 방출 소자)
먼저, 평면형의 표면 전도형 방출 소자의 구조 및 제조 방법을 설명하기로 한다.
도 6a 및 6b는 각각 평면형의 표면 도전형 전자 방출 소자의 구조를 설명하는 평면도 및 단면도이다.
도 6a 및 6b를 참조하면, 참조 번호(1101)은 기판을 나타내며, 참조 번호(1102 및 1103)은 소자 전극을 나타내며, 참조 번호(1104)는 도전형 박막을 나타내며, 참조 번호(1105)는 포밍 처리에 의해 형성된 전자 방출부를 나타내며, 참조 번호(1113)은 활성화 처리에 의해 형성된 박막을 나타낸다.
기판(1101)로서, 예를 들어, 석영 글래스 및 소다-림 글래스로 된 각종 글래스 기판, 예를 들어 알루미나로 된 세라믹 기판, 또는 예를 들어 SiO2로 된 절연층이 상부에 형성되어 있는 기판이 사용될 수 있다. 기판(1101)에 평행으로 제공되며 서로 대향 배치된 소자 전극(1102, 1103)은 도전성 재료를 포함한다. 예를 들어, Ni, Cr, Mo, W, Pt, Ti, Cu, Pd 및 Ag와 같은 금속, 또는 이들 금속들의 합금, 또는 In2O3-SnO2와 같은 금속 산화물, 또는 폴리실리콘과 같은 반도체 재료가 사용될 수 있다. 이들 전극(1102 및 1103)은 진공 증착과 같은 성막 기술과 포토리소그래피 또는 에칭과 같은 패터닝 기술을 조합하여 용이하게 형성될 수 있다. 그러나, 다른 임의의 방법(예를 들어, 인쇄 기술)이 사용될 수도 있다.
전극(1102 및 1103)의 형태는 전자 방출 소자의 응용 목적에 따라 적합하게 설계된다. 일반적으로, 전극들 사이의 간격 L은 수백 Å 내지 수백 마이크로미터 범위 내에서 적절한 값을 선택함으로써 설게된다. 표시 장치용으로 가장 양호한 범위는 수 마이크로미터 내지 수십 마이크로미터이다. 전극 두께 d에 있어서, 적절한 값의 범위는 수백 Å 내지 수 마이크로미터이다.
도전성 박막(1104)는 미립자막을 포함한다. "미립자막"은 막 구성 부재로서 다수의 미립자(미립자 집합체 포함)를 포함하는 막이다. 미세적으로 볼 때, 통상 각각의 입자들은 소정 간격으로 또는 서로 인접하거나 서로 중첩되어 막 내에 존재한다. 하나의 입자는 수 Å 내지 수천 Å 범위의 직경을 갖는다. 막(1104)의 두께는 다음의 조건들, 즉, 소자 전극(1102 또는 1103)과의 전기 접속에 필요한 조건, 후술될 포밍 처리 조건, 미립자막 자체의 전기 저항을 후술되는 적절한 값으로 설정하기 위한 조건을 고려하여 적절히 설정된다.
특히, 막의 두께는 수 Å 내지 수천 Å의 범위에서, 보다 양호하게는, 10 Å 내지 500 Å으로 설정된다.
미립자막을 형성하는데 사용되는 재료들은 예를 들어, Pd, Pt, Ru, Ag, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pd와 같은 금속, PdO, SnO2, InO3, PbO 및 SB2O3와 같은 산화물, HfB2, ZrB2, LaB6, CeB6, YB4및 GdB4와 같은 붕화물, Tic, ZrC, HfC, TaC, SiC, WC와 같은 탄화물, Tin, ZrN 및 HfN와 같은 질화물, Si 및 Ge와 같은 반도체 및 카본이다. 임의의 적절한 재료(들)이 선택된다.
상술된 바와 같이, 미립자막으로 도전성 박막(1104)이 형성되며, 막의 시트 저항은 103내지 107Ω/□로 설정된다.
도전성 박막(1104)가 소자 전극(1102 및 1103)에 전기적으로 양호하게 접속되는 경우, 그들은 한 부분에서 서로 중첩되도록 배열된다. 도 6b에서, 각 부분들은 아래에서부터 기판(1101), 소자 전극(1102 및 1103) 및 도전성 박막(1104)의 순서대로 중첩된다. 이러한 중첩 순서는 아래에서부터 기판, 도전성 박막 및 소자 전극일 수도 있다.
전자 방출부(1105)는 도전성 박막(1104)의 일부에 형성된 균열부이다. 전자 방출부(1105)는 주변의 도전성 박막보다 높은 저항 특성을 갖는다. 후술될 포밍처리에 의해 도전성 박막(1104) 상에 균열이 형성된다. 몇몇 경우에는, 수 Å 내지 수백 Å의 직경을 갖는 입자들이 균열부 내에 배열된다. 전자 방출부의 실제 위치 및 형태를 정확히 도시하기 어렵기 때문에, 도 6a 및 6b에서는 균열부를 개략적으로 도시하였다.
카본 또는 카본 화합물을 포함하는 박막(1113)은 전자 방출부(1105) 및 그 주변부를 덮는다. 후술될 활성화 처리에 의해, 포밍 처리후에 박막(1113)이 형성된다.
박막(1113)로는 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 또는 그들의 혼합물이 바람직하며, 그 두께는 500 Å 이하, 보다 양호하게는 300 Å 이하이다. 박막(1113)의 실제 위치 및 형태를 정확히 도시하기 어렵기 때문에, 도 6a 및 6b에서는 박막을 개략적으로 도시하였다. 도 6a은 박막(1113)의 일부가 제거된 소자를 도시한다.
표면 전도형 방출 소자의 양호한 기본 구조는 상술된 바와 같다. 본 실시예에서, 표면 전도형 방출 소자는 다음의 구성을 갖는다.
즉, 기판(1101)은 소다-림 글래스를 포함하며, 소자 전극(1102 및 1103)은 Ni 박막을 포함한다. 전극 두께 d는 1000 Å이며, 전극 간격 L은 2 ㎛이다.
미립자막의 주재료는 Pd 또는 PdO이다. 미립자막의 두께는 약 100 Å이며, 그 폭 W은 100 ㎛이다.
이하, 표면 전도형 방출 소자의 제조 공정을 도시하는 단면도인 도 7a 내지 7d를 참조하여, 평면형의 표면 전도형 방출 소자의 제조 방법을 설명하겠다. 참조번호는 도 6a 및 6b에서와 동일하다.
(1) 먼저, 도 7a에 도시된 바와 같이, 소자 전극(1102 및 1103)이 기판(1101) 상에 형성된다. 전극(1102 및 1103) 형성시, 먼저, 세제, 순수물 및 유기 용제로 기판(1101)을 세정한 후, 소자 전극의 재료를 증착한다. 증착 방법으로서, 증착 및 스퍼터링과 같은 진공막 형성 기술이 사용될 수도 있다. 그 후, 포토리소그래피 에칭 기술을 사용하여 증착된 전극 재료를 패터닝을 수행한다. 따라서, 한 쌍의 소자 전극(1102 및 1103)이 형성된다.
(2) 그 후, 도 7b에 도시된 바와 같이, 도전성 박막(1104)가 형성된다.
도전성 박막 형성시, 도 7a에서 유기 금속 용제가 기판에 도포된 후, 도포된 용제가 건조 및 규화되어 미립자막이 형성된다. 그 후, 포토리소그래피 에칭 방법에 의해 미립자막이 소정 형태로 패터닝된다. 유기 금속 용제는 도전성 박막을 형성하는데 사용되는 미립자의 재료를 주요 원소로서, 즉 본 실시예에서는 Pd로 이루어진 유기 금속 합성물 함유 재료의 용제를 의미한다. 본 실시예에서 디핑에 의해 유기 금속의 도포가 이루어지지만, 스피너(spinner) 방법 및 스프레이 방법과 같은 임의의 다른 방법이 사용될 수도 있다.
미립자로 이루어진 도전성 박막의 막 형성 방법으로서, 본 실시예에서 사용된 유기 금속 용액의 도포는 진공 증착 방법, 스퍼터링 방법 또는 화학적 기상 축적(vapor-phase accumulation) 방법과 같은 임의의 다른 방법으로 대체될 수 있다.
(3) 그 후, 도 7c에 도시된 바와 같이, 포밍 처리용 전원(1110)으로부터 소자 전극들(1102 및 1103) 사이에 적정 전압이 인가되어, 포밍 처리를 수행함으로써, 전자 방출부(1105)를 형성한다. 여기서, 포밍 처리는 미립자막으로 형성된 도전성 박막(1104)에 통전을 행하여 도전성 박막의 일부를 적절하게 파괴, 변형 또는 변질시켜, 그 막을 전자 방출용으로 적합한 구조를 가지도록 변형시킨다. 도전성 박막에서, 전자 방출용으로 변화된 부분[즉, 전자 방출부(1105)]은 박막 내에 적절한 균열을 갖는다. 전자 방출부(1105)를 갖는 박막(1104)와 포밍 처리전의 박막을 비교하면, 소자 전극들(1102 및 1103) 사이에서 측정된 전기 저항은 상당히 증가된다.
포밍 전원(1110)으로부터 인가된 적정 전압의 파형의 한 예를 도시한 도 8을 참조하여, 포밍 처리시의 통전 방법을 보다 상세히 설명하기로 한다.
미립자막으로 이루어진 도전성 박막을 포밍하는 경우에, 펄스 형태의 전압이 사용된다. 본 실시예에서는, 도 8에 도시된 바와 같이, 펄스폭 T1인 삼각파 펄스가 간격 T2으로 연속적으로 인가된다. 펄스 인가시, 삼각파 펄스의 파형 피크치 Vpf가 순차적으로 증가된다. 더우기, 전자 방출부(1105)의 포밍 상태를 모니터하는 모니터 펄스 Pm가 적절한 간격으로 삼각파 펄스들 사이에 삽입되며, 삽입시에 흐르는 전류가 전류계(1111)에 의해 측정된다.
본 실시예에서는, 10-5Torr 진공 분위기에서 펄스폭 T1이 1 msec로 설정되며, 펄스 간격 T2는 10 msec로 설정된다. 파형 피크치 Vpf는 각 펄스에서 0.1 V씩 증가된다. 5개의 펄스마다 삼각파가 인가될 때마다, 모니터 펄스 Pm가 삽입된다. 포밍 처리에 악영향을 미치는 것을 피하기 위해, 모니터 펄스의 전압 Vpm이 0.1 V로 설정된다. 소자 전극들(1102 및 1103) 사이의 전기 저항이 1 × 106Ω이면, 즉 모니터 펄스 인가시에 전류계(1111)로 측정된 전류가 1 × 10-7A 이하인 경우, 포밍 처리의 통전이 완료된다.
상기 처리 방법은 본 실시예의 표면 전도형 방출 소자의 경우에 양호한 방법임을 주의하라. 예를 들어, 미립자막의 재료 또는 두께, 또는 소자 전극 간격 L과 관련된 표면 전도형 방출 소자의 설계를 변화시키는 경우, 소자의 설계 변화에 따라 통전 조건이 변화되는 것이 바람직하다.
(4) 이하, 도 7d에 도시된 바와 같이, 활성화 전원(1112)로부터 소자 전극들(1102 및 1103) 사이에 적정 전압이 인가되어, 활성화 처리를 수행함으로써, 전자 방출 특성이 향상된다. 여기서, 활성화 처리는 전자 방출부[1105;도 7d에서, 카본 또는 카본 화합물의 증착물이 재료(1113)로서 개략적으로 도시되어 있음] 근방에 카본 또는 카본 화합물을 증착하기 위해, 포밍 처리에 의해 형성된 전자 방출부(1105;도 7c)를 적정 조건에서 통전을 행한다. 전자 방출부(1105)와 활성화 처리 전의 전자 방출부를 비교하면, 동일한 인가 전압의 방출 전류는 전형적으로 100 배 이상이 된다.
10-2또는 10-5Torr 진공 분위기에서 전압 펄스를 주기적으로 인가함으로써 활성화 처리가 수행되어, 진공 분위기 내에 존재하는 유기 화합물로부터 주로 유도된 카본 또는 카본 화합물이 축적된다. 축적된 재료(1113)은 단결정 그래파이트, 다결정 그래파이트, 비정질 카본 또는 그들의 혼합물 중 하나이다. 축적된재료(1113)의 두께는 500 Å 이하이며, 양호하게는 300 Å 이하이다.
활성화 전원(1112)로부터 인가된 적정 전압의 파형의 한 예를 도시한 도 9a를 참조하여, 활성화 처리시의 통전 방법을 보다 상세히 설명하기로 한다. 본 실시예에서는, 구형파 전압 Vac는 14 V로, 펄스폭 T3은 1 msec로, 펄스 간격 T4는 10 msec로 설정된다. 상기 통전 조건들은 본 실시예의 표면 전도형 방출 소자의 경우에 양호하다는 것을 주의하라. 표면 전도형 방출 소자의 설계를 변화시키는 경우, 소자의 설계 변화에 따라 통전 조건이 변화되는 것이 바람직하다.
도 7d에서, 참조 번호(1114)는 표면 전도형 방출 소자로부터 방출된 방출 전류 Ie를 포착하기 위해 직류 고전압원(1115) 및 전류계(1116)에 접속된 애노드 전극을 나타낸다. 기판(1101)이 활성화 처리 이전에 표시 패널에 조립되는 경우에는, 표시 패널의 형광 표면 상의 Al 층이 애노드 전극(1114)으로 사용된다. 활성화 전원(1112)으로부터 전압을 인가하면서, 전류계(1116)이 방출 전류 Ie를 측정하여 활성화 처리의 진행 상황을 모니터하여, 활성화 전원(1112)의 동작을 제어한다. 도 9b는 전류계(1116)에 의해 측정된 방출 전류 Ie의 한 예를 도시한다.
활성화 전원(1112)로부터 펄스 전압이 이와 같은 방식으로 인가되기 시작되면, 시간이 경과함에 따라 방출 전류 Ie가 증가하여 점차 포화 상태에 이르고, 그후 거의 전혀 증가하지 않는다. 실질적인 포화 지점에서, 활성화 전원(1112)으로부터의 전압 인가가 중단된 후, 활성화 처리가 종료된다.
상기 통전 조건들은 본 실시예의 표면 전도형 방출 소자에 바람직하다는 것을 주의하라. 표면 전도형 방출 소자의 설계를 변경하는 경우, 그 조건들은 소자설계의 변화에 따라 바람직하게 변화될 수 있다.
상술된 바와 같이, 도 7e에 도시된 바와 같은 표면 전도형 방출 소자가 제조된다.
(스텝형 표면 전도형 방출 소자)
다음으로, 전자 방출부 또는 그 주변부가 미립자막으로 형성된 표면 전도형 방출 소자의 또 다른 전형적인 구조, 즉, 스텝 형태의 표면 전도형 방출 소자를 후술하기로 한다.
도 10은 스텝형 표면 전도형 방출 소자의 기본 구조를 개략적으로 도시한 단면도이다.
도 10을 참조하면, 참조 번호(1201)은 기판을 나타내고, 참조 번호(1202 및 1203)은 소자 전극들을 나타내고, 참조 번호(1206)은 전극들(1202 및 1203) 사이에 높이 차이를 만드는 스텝-형성 부재를 나타내고, 참조 번호(1204)는 미립자막을 사용하는 도전성 박막을 나타내고, 참조 번호(1205)는 포밍 처리에 의해 형성된 전자 방출부를 나타내고, 참조 번호(1213)은 활성화 처리에 의해 형성된 박막을 나타낸다.
스텝형 표면 전도형 방출 소자와 상술한 평면형의 표면 전도형 방출 소자 사이의 차이점은 소자 전극들 중의 하나가(본 예에서는 1202) 스텝-형성 부재(1206) 상에 제공되고 도전성 박막(1204)가 스텝-형성 부재(1206)의 측면을 덮는다는 것이다. 도 6a 및 6b에서의 소자 간격 L은 이 구조에 있어서 스텝-형성 부재(1206)의 높이에 해당하는 높이 차이 Ls로서 설정된다. 기판(1201), 소자 전극들(1202 및1203), 미립자막을 사용하는 도전성 박막(1204)는 평면형 표면 전도형 방출 소자의 설명에서 주어진 재료들을 포함할 수 있다는 것을 주의하라. 또한, 스텝-형성 부재(1206)은 SiO2와 같은 전기적 절연 물질을 포함한다.
다음으로, 제조 공정들을 나타내는 단면도들인 도 11a 내지 11f를 참조하여, 스텝형 표면 전도형 방출 소자의 제조 방법이 설명될 것이다. 이 도면들에서, 각 부분들의 참조 번호들은 도 10의 참조 번호와 동일하다.
(1) 우선, 도 11a에 도시된 바와 같이, 소자 전극(1203)이 기판(1201) 상에 형성된다.
(2) 다음으로, 도 11b에 도시된 바와 같이, 스텝-형성 부재를 형성하기 위한 절연층(1206)이 피착된다. 이 절연막은 예를 들어 스퍼터링 방법에 의한 SiO2의 축적에 의해 형성될 수도 있지만, 이 절연층은 진공 증착 방법 또는 인쇄 방법과 같은 막 형성 방법에 의해 형성될 수도 있다.
(3) 다음으로, 도 11c에 도시된 바와 같이, 소자 전극(1202)이 절연층(1206) 상에 형성된다.
(4) 그 다음으로, 도 11d에 도시된 바와 같이, 도 12c의 절연층(1206)의 일부가 예를 들어 에칭 방법을 사용하여 제거되어, 소자 전극(1203)이 노출된다.
(5) 그 다음으로, 도 11e에 도시된 바와 같이, 미립자막을 사용하는 도전성 박막(1204)이 형성된다. 이러한 형성시, 상술한 평면형의 소자 구조와 유사한, 인가 방법과 같은 막 형성 기술이 사용된다.
(6) 그 다음으로, 평면형의 소자 구조와 유사한 포밍 처리가 수행되어 전자 방출부(1205)가 형성된다. (도 7c를 사용하여 설명된 것과 유사한 포밍 처리가 수행될 수도 있다).
(7) 그 다음으로, 평면형의 소자 구조와 유사한 활성화 처리가 수행되어, 전자 방출부 주변에 카본 또는 카본 화합물이 증착된다. (도 7d를 사용하여 설명된 것과 유사한 활성화 처리가 수행될 수도 있다).
상술한 바와 같이, 도 12f에 도시된 스텝형 표면 전도형 방출 소자가 제조된다.
(표시 장치에 사용된 표면 전도형 방출 소자의 특성)
평면형의 표면 전도형 방출 소자의 구조 및 제조 방법과 스텝형 표면 전도형 방출 소자의 구조 및 제조 방법은 상술한 바와 같다. 다음으로, 표시 장치에 사용된 방출 소자의 특성이 아래에 설명될 것이다.
도 12는 본 실시예의 표시 장치에 사용된 소자의 [방출 전류 Ie] 대 [소자 전압(즉, 이 소자에 인가될 전압) Vf] 특성과 [소자 전류 If] 대 [소자 인가 전압 Vf] 특성을 나타낸다. 소자 전류 If와 비교하여, 방출 전류 Ie는 매우 작아서, 소자 전류 If에서와 같은 측정에 의해 방출 전류 Ie를 도시하는 것은 어렵다는 것에 주의하라. 게다가, 이들 특성은 이 소자의 크기 또는 형태와 같은 설계 변수들의 변화에 기인하여 변화한다. 이런 이유들 때문에, 도 12의 그래프에서의 두 라인들은 각각 임의의 단위들(arbitrary units)로 주어진다.
방출 전류 Ie에 관하여 보면, 표시 장치에 사용된 소자는 다음과 같은 세가지 특성들을 갖는다.
첫째, 소정 레벨("임계 전압 Vth"라 칭함) 이상의 전압이 소자에 인가되면, 방출 전류 Ie가 급격하게 증가되지만, 임계 전압 Vth보다 낮은 전압의 경우에는 방출 전류 Ie가 거의 검출되지 않는다. 즉, 방출 전류 Ie에 대해, 이 소자가 뚜렷한 임계 전압 Vth에 기초된 비선형적인 특성을 갖는다는 것이다.
둘째, 방출 전류 Ie는 소자 인가 전압 Vf에 따라 변화한다. 따라서, 방출 전류 Ie는 소자 전압 Vf을 변화시켜 제어될 수 있다.
셋째, 방출 전류 Ie는 표면 전도형 방출 소자에의 소자 전압 Vf의 인가에 응답하여 빠르게 출력된다. 따라서, 소자로부터 방출될 전자들의 전기적 대전량은 소자 전압 Vf의 인가 주기를 변화시킴으로써 제어될 수 있다.
상기 세가지 특성들을 갖는 표면 전도형 방출 소자가 표시 장치에 바람직하게 적용된다. 예를 들면, 표시 화면의 화소수에 해당하여 제공되는 많은 수의 소자들을 갖는 표시 장치에 있어서, 상기 첫번째 특성이 활용된다면, 표시 화면의 연속적인 주사에 의한 표시가 가능하다. 이것은 임계 전압 Vth 또는 그 이상이 구동 소자에 적절히 인가되는 동안, 임계 전압 Vth 미만의 전압이 선택되지 않은 소자에 인가됨을 의미한다. 이런 방식으로, 구동 소자를 연속적으로 바꾸면 표시 화면의 연속적인 주사에 의해 표시가 가능하다.
또한, 발광 휘도는 상기 둘째 또는 셋째 특성의 활용에 의해 제어될 수 있는데, 그것은 멀티-그레이데이션 표시(multi-gradation display)를 가능하게 해준다.
도 13은 NTSC 방식의 텔레비젼 신호를 근거로 텔레비젼 표시를 수행하기 위한 구동 회로의 개략적인 구성을 도시한 블럭도이다. 도 13을 참조하면, 표시 패널(1701)은 상술한 표시 패널에 해당한다. 이 패널은 상술한 바와 같은 방식으로 제조되고 동작한다. 주사 회로(1702)는 표시 라인들을 주사한다. 제어 회로(1703)은 주사 회로(1702)에 입력될 신호들 및 그와 같은 것들을 발생한다. 시프트 레지스터(1704)는 데이타를 라인 단위로 시프트한다. 라인 메모리(1705)는 시프트 레지스터(1704)로부터의 1 라인의 데이타를 변조 신호 발생기(1707)에 입력한다. 동기 신호 분리 회로(1706)는 NTSC 신호에서 동기 신호를 분리한다.
도 13의 각 구성 성분의 기능은 아래에 상세히 설명될 것이다.
표시 패널(1701)은 단자들 Dx1 내지 DxM 및 Dy1 내지 DyN과 고전압 단자 Hv를 통해 외부 전기 회로에 접속된다. 표시 패널(1701) 내의 멀티 전자원, 즉, 라인들의 단위들로(n개 소자 단위들로) M×N 매트릭스 형태로 배선된 냉음극 소자들을 연속적으로 구동하기 위한 주사 신호들이 단자들 Dx1 내지 DxM에 인가된다. 주사 신호들에 의해 선택된 한 라인에 해당하는 n개 소자들로부터 출력되는 전자 빔들을 제어하기 위해 변조 신호들이 단자들 Dy1 내지 DyN에 인가된다. 예를 들어, DC 전압원 Va로부터 5 kV의 DC 전압이 고전압 단자 Hv에 인가된다. 이 전압은 멀티 전자원으로부터 출력된 전자 빔들에 형광체를 여기시키는데 충분한 에너지를 제공하기 위한 가속 전압이다.
주사 회로(1702)는 다음에 설명될 것이다. 이 회로는 (도 13에서 참조 부호 S1 내지 SM으로 나타낸) M개의 스위칭 소자들을 구비한다. 각 스위칭 소자는 DC 전압원 Vx로부터의 출력 전압 또는 0V의 접지 레벨 가운데 하나를 선택하는 역할을하고, 표시 패널(1701)의 단자들 Dx1 내지 DxM 중에서 대응하는 하나의 단자와 전기적으로 접속된다. 스위칭 소자들 S1 내지 SM은 제어 회로(1703)로부터 출력된 제어 신호 TSCAN에 기초하여 동작한다. 실제로, 이 회로는 FET와 같은 스위칭 소자들과 결합하여 용이하게 형성될 수 있다. DC 전압원 Vx는 도 12에서의 냉음극 소자의 특성에 기초하여 주사되지 않는 소자에 인가될 구동 전압이 전자 방출 임계 전압 Vth 이하로 설정되도록, 일정 전압을 출력하도록 설정된다.
제어 회로(1703)은 외부 입력 화상 신호에 기초하여 적절한 표시를 수행하도록 각각의 구성 성분들의 동작을 서로 정합시키도록 작용한다. 제어 회로(1703)은 후술되는 동기 신호 분리 회로(1706)으로부터 전송된 동기 신호 TSYNC에 기초하여 각각의 구성 성분에 대하여 제어 신호 TSCAN, TSFT 및 TMRY 를 발생한다. 동기 신호 분리 회로(1706)은 외부 입력 NTSC 텔레비젼 신호로부터 동기 신호 성분과 휘도 신호 성분을 분리하기 위한 회로이다. 공지된 바와 같이, 이 회로는 주파수 분리(필터) 회로를 사용하여 용이하게 형성될 수 있다. 동기 신호 분리 회로(1706)에 의해 분리된 동기 신호는 공지된 바와 같이 수직 및 수평 동기 신호로 구성된다. 이 경우, 설명의 편의를 위해, 동기 신호는 신호 TSYNC로서 도시되어 있다. 텔레비젼 신호로부터 분리된 화상의 휘도 신호 성분은 설명의 편의를 위해 신호 DATA로 표현되어 있다. 이 신호는 시프트 레지스터(1704)에 입력된다.
시프트 레지스터(1704)는 시계열 방식으로 직렬로 입력된 신호 DATA를 화상의 1 라인마다 직렬/병렬 변환을 수행한다. 시프트 레지스터(1704)는 제어 회로(1703)으로부터 전송된 제어 신호 TSFT에 기초하여 동작한다. 즉, 제어 신호TSFT는 시프트 레지스터(1704)의 시프트 클럭이다. 직렬/병렬 변환에 의해 얻어진 한 라인의 데이타(전자 방출 소자의 구동 데이타에 대응함)가 시프트 레지스터(1704)로부터 N개의 신호 ID1 내지 IDN으로서 출력된다.
라인 메모리(1705)는 필요한 기간 동안 1개의 라인 데이타를 저장하는 메모리이다. 라인 메모리(1705)는 제어 회로(1703)으로부터 전송된 제어 신호 TMRY에 따라 신호 ID1 내지 IDN의 내용을 적절히 저장한다. 저장된 내용은 변조 신호 발생기(1707)에 입력되는 데이타 I'D1 내지 I'DN로서 출력된다.
변조 신호 발생기(1707)은 각각의 화상 데이타 I'D1 내지 I'DN에 따라 각각의 전자 방출 소자(1012)에 대해 적절한 구동/변조를 수행하기 위한 신호원이다. 변조 신호 발생기(1707)로부터의 출력 신호들은 단자 Dy1 내지 DyN를 통해 표시 패널(1701) 내의 전자 방출 소자(1012)에 인가된다.
상술된 바와 같이, 본 실시예에 따른 표면 전도형 방출 소자는 도 12를 참조하여 상술된 바와 같이, 방출 전류 Ie에 대해 다음의 기본 특성을 갖는다. 전자 방출의 경우에, 명확한 임계 전압 Vth(실시예의 표면 전도형 방출 소자에서 8 V)가 설정된다. 각 소자는 임계 전압 Vth 이상의 전압이 인가되는 경우에만 전자를 방출한다. 게다가, 방출 전류 Ie는 도 12의 그래프로 나타낸 바와 같이 전자 방출 임계 전압 Vth 이상의 전압 변화로 인해 변화된다. 이 소자에 펄스형 전압이 인가되면, 전압이 전자 방출 임계 전압 Vth 미만인 경우 전자가 방출되지 않는다는 것은 분명하다. 그러나, 전압이 전자 방출 임계 전압 Vth 이상인 경우, 표면 전도형 방출 소자는 전자빔을 방출한다. 이 경우, 펄스의 피크값 Vm을 변화시켜 출력 전자빔의 강도가 변화될 수 있다. 게다가, 펄스폭 Pw을 변화시켜 소자로부터 출력된 전자빔의 총 전하량이 제어될 수 있다.
입력 신호에 따라 각각의 전자 방출 소자로부터의 출력을 변조하는 방식으로서, 전압 변조 방식, 펄스폭 변조 방식 등이 사용될 수 있다. 전압 변조 방식을 실시할 때, 일정한 길이를 갖는 전압 펄스를 발생하고, 입력 데이타에 따라 펄스의 피크치를 변조하는 전압 변조 회로가 변조 신호 발생기(1707)로서 사용될 수 있다. 펄스폭 변조 방식을 실시할 때, 일정 피크치를 갖는 전압 펄스를 발생하고, 입력 데이타에 따라 전압 펄스의 폭을 변조하는 펄스폭 변조 회로가 변조 신호 발생기(1707)로서 사용될 수 있다.
시프트 레지스터(1704) 및 라인 메모리(1705)는 디지탈 신호식 또는 아날로그 신호식일 수도 있다. 즉, 화상 신호가 직렬/병렬-변환되고 소정 속도로 저장되면 충분하다.
디지탈 신호식인 경우, 동기 디지탈 신호 분리 회로(1706)으로부터의 출력 신호 DATA는 디지탈 신호로 변환되어야 한다. 이러한 용도로, A/D 변환기는 동기 신호 분리 회로(1706)의 출력 단자에 접속될 수도 있다. 라인 메모리(1705)가 디지탈 신호를 출력하는지 아날로그 신호를 출력하는지에 따라 약간 상이한 회로가 변조 신호 발생기에 사용된다. 특히, 디지탈 신호를 사용하는 전압 변조 방식의 경우, 변조 신호 발생기(1707)로서 D/A 변환 회로가 사용되며, 필요하다면 증폭 회로 등이 추가된다. 펄스폭 변조 방식의 경우, 예를 들어 고속 발진기, 발진기로부터 출력된 신호 파형의 수를 계수하는 카운터, 및 카운터로부터의 출력값과 메모리로부터의 출력값을 비교하응 비교기로 구성되는 회로가 변조 신호 발생기(1707)로서 사용된다. 필요하다면, 이 회로는 비교기로부터 출력된 펄스폭 변조 신호의 전압을 전자 방출 소자용의 구동 전압으로 증폭하는 증폭기를 포함할 수도 있다.
아날로그 신호를 사용하는 전압 변조 방식의 경우, 예를 들어 연산 증폭기 등을 사용하는 증폭 회로가 변조 신호 발생기(1707)로서 사용될 수도 있으며, 필요하다면 시프트 레벨 회로 등이 추가될 수도 있다. 펄스폭 변조 방식의 경우, 예를 들어 전압 제어 발진기(VCO)가 사용될 수 있으며, 필요하다면 발진기로부터의 출력을 냉음극 소자용 구종 전압으로 증폭하는 증폭기가 추가될 수 있다.
상기의 구성들 중 하나를 갖는 본 실시예의 화상 표시 장치에서, 외부 단자 Dx1 내지 DxM 및 Dy1 내지 DyN를 통해 냉음극 소자에 전압이 인가되면, 전자들이 방출된다. 고전압 단자 Hv를 통해 고전압이 메탈 백(1019) 또는 투면 전극(도시되지 않음)에 인가되어, 전자 빔을 가속화시킨다. 가속화된 전자들은 형광막(1018)과 충돌되어, 발광되어 화상을 형성한다.
화상 표시 장치의 상기 구성은 본 발명을 적용할 수 있는 화상 형성 장치의 한 예이다. 본 발명의 개념 및 범위 내에서 이러한 구성의 다양한 변형 및 변경이 이루어질 수 있다. NTSC 방식에 기초한 신호가 입력 신호로 사용되는 경우에도, 입력 신호는 이에 한정되지는 않는다. 예를 들어, PAL 방식 및 SECAM 방식이 사용될 수 있다. 게다가, 이러한 방식보다 다수의 주사선을 사용하는 TV 신호(MUSE 방식에서와 같은 고품위 TV) 방식이 사용될 수 있다.
실시예를 참조하여, 본 발명을 설명하기로 한다.
후술되는 각각의 실시예에서, 상술된 바와 같이 각각이 전극들 사이에 도전성 미립자막에 전자 방출부를 갖는 N×M개(N=3,071, M=1,024)의 표면 전도형 방출 소자를 M개의 행방향 배선과 N개의 열방향 배선을 사용하여 매트릭스 형태로 배선함으로써(도 1 및 도 4 참조) 멀티 전자원이 형성된다.
본 실시예에서, 도 1 및 도 2에 도시된 표시 패널이 제조된다.
먼저, 행방향 배선(1013), 열방향 배선(1014), 전극간 절연층(도시되지 않음) 및 전도형 방출 소자(1202)의 소자 전극과 도전성 박막이 미리 형성되어 있는 기판(1011)은 세라믹계의 내열성 접착제로 배면판(1015)에 고정된다. 금 또는 금속과 같은 도전성 재료로 코팅된 표면을 갖는 도전성 미립자(도전성 필러)를 포함하는 도전성 프릿 글래스로 이루어진 접합재(1040; 라인폭 :250 ㎛)가 행방향 배선(1013)과 평행하게 동일한 간격으로 기판(1011) 상의 행방향 배선(1103; 라인폭 : 300 ㎛) 상에 도포된다.
소다-림 글래스로 이루어진 절연성 부재(1)의 표면들 중에서 기밀 용기 내에 노출된 4면 상에 고저항막(11;후술될 것임)이 형성되어 있으며, 인접면(3) 및 측면부(5) 상에 저저항막(21 및 22)가 형성되어 있는 스페이서(1020; 높이 : 5㎜, 두께 : 200 ㎛, 길이 : 20 ㎜)가 접합재(1040)을 통해 행방향 배선에 평행하게 일정 간격으로 기판(1011) 상의 행방향 배선(1011) 상에 배열된다. 그 결과 구조는 대기 중에서 400℃ 내지 500℃에서 10분 이상 규화되어, 스페이서를 행방향 배선에 접착하여 전기적으로 접속시킨다.
스페이서(1020)의 고저항막(11)로서, RF 전원을 사용하여 Cr 및 Al 타겟을동시에 스퍼터링함으로써 형성된 Cr-Al 합금 질화막(두께: 200 ㎚, 저항 : 약 109Ω/□)이 사용된다.
열방향(Y 방향)으로 연장되는 스트라이프형의 주요 색상의 형광체로 구성된 형광막(1018) 및 그 내면에 형성된 메탈 백(1019)를 갖는 정면판(1017)이 측벽(1016)에 의해 기판(1011)의 5㎜ 상부에 배열된다. 정면판(1015)와 측벽(1016) 사이, 정면판(1017)과 측벽(1016) 사이의 접합부는 프릿 글래스(도시되지 않음)로 코팅된다. 그 결과 구조는 대기 중에서 400℃ 내지 500℃에서 10분 이상 규화되어, 각 성분을 봉지한다.
상기 공정에서 완료된 기밀 용기는 배기관(도시되지 않음)을 통해 진공 펌프에 의해 배기되어 충분한 진공을 달성한다. 그 후, 외부 단자 Dx1 내지 DxM 및 Dy1 내지 DyN, 행방향 배선(1013) 및 열방향 배선(1014)를 통해, 각각의 소자들에 전압이 인가되어 포밍 처리 및 활성화 처리를 수행하여, 멀티 전자원이 제조된다.
가스 버너를 사용하여, 배기관(도시되지 않음)이 가열 및 용착되어, 약 10-6Torr의 진공으로 엔벨로프(기밀 용기)를 봉지한다.
마지막으로, 봉지 후 진공을 유지하도록 게터링(gettering)이 수행된다.
상기 공정에서 완료되고 도 1 및 도2에 도시된 표시 패널을 사용하는 화상 형성 장치에서, 신호 발생 수단(도시되지 않음)으로부터 외부 단자 Dx1 내지 DxM 및 Dy1 내지 DyN를 통해 각각의 냉음극 소자(표면 전도형 방출 소자;1012)에 주사 신호 및 변조 신호가 인가되어, 소자들이 전자를 방출시킨다. 방출된 전자 빔을가속시키도록 고전압 단자 Hv를 통해 메탈 백(1019)에 고전압이 인가되어, 전자들이 형광막(1018)과 충돌한다. 그 결과, 형광체가 여기되어 발광되어 화상을 표시한다. 고전압 단자 Hv에 인가되는 전압은 3 kV 내지 10 kV로 설정되며, 각각의 행방향 배선(1013)과 각각의 열방향 배선(1014) 사이에 인가되는 전압 Vf는 14V로 설정된다는 것을 주의하라.
이 경우, 스페이서(1020) 근방의 냉음극 소자(1012)에 의해 방출된 전자들에 의해 형성된 발광 스폿(emission spot)을 포함하는 발광 스폿열이 2차원적으로 일정 간격으로 형성된다. 그 결과, 색 재현성이 양호한 선명한 컬러 화상이 표시될 수 있다. 이것은 스페이서(1020)가 형성되면 전자의 궤도에 영향을 미치는 전계 분산이 발생되지 않는다는 것을 나타낸다.
본 실시예에서의 멀티 전자원은 각 소자의 양단을 통해(행방향으로) 복수의 병렬 냉음극 소자를 접속하는 복수의 배선을 가지며, 배선과 직교하는 방향(열방향)을 따라 냉음극 소자 상부에 배열된 제어 전극(그리드)을 사용하여 냉음극 소자로부터 전자들을 제어하는 사다리형 배열을 갖는 전자원이라는 것을 주의하라.
본 실시예의 표시 패널은 표시에 적합한 화상 형성 장치에 한정되지는 않는다. 이러한 표시 패널은 감광성 드럼, 발광 다이오드 등으로 이루어진 광학 프린터의 발광 다이오드 대신에 발광원으로서 사용될 수도 있다.
이 경우, M개의 행방향 배선 및 N개의 열방향 배선을 적절히 선택함으로써, 선형 발광원뿐만 아니라 2차원 발광원으로서 응용될 수 있다. 이 경우, 화상 형성 부재는 상기 실시예에서 사용된 형광체와 같이 직접 발광하는 물질로 한정되지는않는다. 예를 들어, 전자의 대전시에 잠상이 형성되는 부재가 사용될 수도 있다.
휘도가 불규칙하지 않고 색상이 부정합되지 않는 선명한 색 재현성이 허용될 수 있는 화상 형성 장치가 제공될 수 있다.
게다가, 화상 형성 장치 조립시, 장치 내의 스페이서의 위치 설정이 용이해질 수 있다.
본 발명의 광범위하게 상이한 실시예들이 본 발명의 개념 및 범위를 벗어나지 않을 때, 본 발명은 첨부된 청구 범위에 정의된 것을 제외하고 특정 실시예에 한정되지 않는다는 것을 이해할 수 있을 것이다.

Claims (36)

  1. 상이한 색상의 광을 방출하고, 전자 방출 소자에 의해 방출되는 전자의 조사시에 화상을 형성하는 복수의 스트라이프형 형광체(1018)를 구비한 화상 형성 부재(1017); 상기 화상 형성 부재와 대향하도록 제공되고, 복수의 전자 방출 소자와, 상기 복수의 전자 방출 소자를 매트릭스 형태로 배선하기 위한 복수의 행배선 및 열배선을 구비한 부재(1011); 및 상기 화상 형성 부재(1017)와 상기 대향하는 부재(1011) 사이에 배열된 장방형 스페이서(1020)를 포함하는 화상 형성 장치에 있어서,
    상기 장방형 스페이서(1020)는 접합재 없이 상기 화상 형성 부재와 접촉하고, 접합재(1040)에 의해 상기 대향 부재(1011)에 고정되며,
    상기 스페이서의 길이 방향은 상기 스트라이프형 형광체(1018)의 길이 방향과 교차하고,
    상기 스페이서(1020)는 상기 복수의 행배선 및 열배선 중 한 배선을 따라 상기 한 배선 상에 배열되며, 상기 한 배선에 면하는 면에 그 길이 방향을 따라 저저항 막을 구비하되, 상기 저저항 막은 상기 한 배선과 전기적으로 접속되는 것을 특징으로 하는 화상 형성 장치.
  2. 제1항에 있어서, 상기 화상 형성 부재(1017)에 대향 배치된 상기 부재(1011)은 상기 복수의 전자 방출 소자(1012)가 배열되어 있는 상기 기판(1011)을 포함하며, 상기 스페이서(1020)은 상기 전자 방출 소자에 의해 방출되어 상기 화상 형성 부재 상에 조사되는 전자들이 상기 스페이서(1020)에 의해 차단되지 않는 위치에서 상기 복수의 전자 방출 소자들이 배열되어 있는 상기 기판(1011)에 고정되는 것을 특징으로 하는 화상 형성 장치.
  3. 제1항에 있어서, 상기 전자 방출 소자(1012)는 복수의 행방향 배선(1013) 및 복수의 열방향 배선(1014)에 의해 매트릭스 형태로 배선되어 있으며, 상기 화상 형성 부재(1017)에 대향 배치된 상기 부재는 상기 복수의 전자 방출 소자가 배열되어 있는 기판(1011)을 포함하며, 상기 스페이서(1020)은 상기 행방향 배선 또는 상기 열방향 배선 상에 고정되는 것을 특징으로 하는 화상 형성 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 스페이서(1020)는 상기 접합재(1040)로 용착(welding)함으로써 상기 화상 형성 부재와 대향하는 상기 부재(1011)에 고정되는 것을 특징으로 하는 화상 형성 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전자 방출 소자는 냉음극 소자인 것을 특징으로 하는 화상 형성 장치.
  6. 제5항에 있어서, 상기 냉음극 소자들 각각은 전극들 사이에 전자 방출부를갖는 도전막을 포함하는 소자인 것을 특징으로 하는 화상 형성 장치.
  7. 제5항에 있어서, 상기 냉음극 소자들 각각은 표면 전도형 방출 소자인 것을 특징으로 하는 화상 형성 장치.
  8. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스페이서(1020)은 도전성을 갖는 스페이서인 것을 특징으로 하는 화상 형성 장치.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 스페이서(1020)은 105Ω/□ 내지 1012Ω/□ 범위의 시트 저항을 갖는 것을 특징으로 하는 화상 형성 장치.
  10. 제8항에 있어서, 상기 복수의 전자 방출 소자(1012)는 배선(1013, 1014)에 의해 배선되어 있으며, 상기 화상 형성 부재(1017)에 대향 배치된 상기 부재는 상기 복수의 전자 방출 소자가 배열되어 있는 기판을 포함하며, 상기 스페이서(1020)은 상기 배선상에 고정되어 그것에 전기적으로 접속되는 것을 특징으로 하는 화상 형성 장치.
  11. 제10항에 있어서, 상기 스페이서는 귀금속막을 통해 상기 배선에 고정되는 것을 특징으로 하는 화상 형성 장치.
  12. 제10항에 있어서, 상기 스페이서(1020)은 도전성 접합재(1040)으로 용착함으로써 상기 배선에 고정되는 것을 특징으로 하는 화상 형성 장치.
  13. 제10항에 있어서, 상기 스페이서(1020)은 상기 기판(1011) 상에 배열되어 있는 상기 전자 방출 소자(1012)에 의해 방출된 전자들을 가속하는 가속 전극(1019)과 접촉하며, 상기 가속 전극(1019)에 전기적으로 접속되는 것을 특징으로 하는 화상 형성 장치.
  14. 제13항에 있어서, 상기 스페이서는 귀금속막을 통해 상기 배선에 고정되는 것을 특징으로 하는 화상 형성 장치.
  15. 제13항에 있어서, 상기 스페이서는 도전성 접합재(1040)으로 용착함으로써 상기 배선에 고정되는 것을 특징으로 하는 화상 형성 장치.
  16. 제8항에 있어서, 상기 전자 방출 소자는 냉음극 소자인 것을 특징으로 하는 화상 형성 장치.
  17. 제16항에 있어서, 상기 냉음극 소자들 각각은 전극들(1102, 1103) 사이에 전자 방출부(1105)를 갖는 도전막(1104)를 포함하는 소자인 것을 특징으로 하는 화상형성 장치.
  18. 제16항에 있어서, 상기 냉음극 소자들 각각은 표면 전도형 방출 소자인 것을 특징으로 하는 화상 형성 장치.
  19. 상이한 색상의 광을 방출하고, 전자 방출 소자에 의해 방출되는 전자의 조사시에 화상을 형성하는 복수의 스트라이프형 형광체(1018)를 구비한 화상 형성 부재(1017); 상기 화상 형성 부재와 대향하도록 제공되고, 복수의 전자 방출 소자와, 상기 복수의 전자 방출 소자를 매트릭스 형태로 배선하기 위한 복수의 행배선 및 열배선을 구비한 대향 부재(1011); 및 상기 화상 형성 부재(1017)와 상기 대향 부재(1011) 사이에 배열되고, 그 길이 방향을 따라 저저항 막을 구비한 장방형 스페이서(1020)를 포함하는 화상 형성 장치를 제조하는 방법에 있어서,
    접합재(1040)를 사용하여, 상기 스페이서(1020)가 상기 복수의 행배선 및 열배선 중 한 배선을 따라 상기 한 배선 상에 배열되고, 상기 저저항 막이 상기 한 배선에 면하며, 상기 저저항 막이 상기 한 배선과 전기적으로 접속되도록, 상기 화상 형성 부재(1017)에 대향 배치된 상기 부재에 상기 장방형의 스페이서(1020)을 고정하는 단계; 및
    상기 스페이서(1020)의 길이 방향이 상기 스트라이프형 형광체(1018)의 길이 방향과 교차하도록 상기 스페이서(1020)을 상기 접합재(1040) 없이 상기 화상 형성 부재(1017)과 접촉시키는 단계
    를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  20. 제19항에 있어서, 상기 화상 형성 부재에 대향 배치된 상기 부재는 상기 복수의 전자 방출 소자가 배열되어 있는 기판(1011)을 포함하며, 상기 스페이서(1020)을 고정하는 상기 단계는 상기 전자 방출 소자에 의해 방출되어 상기 화상 형성 부재(1017) 상에 조사되는 전자들이 상기 스페이서(1020)에 의해 차단되지 않는 위치에, 상기 복수의 전자 방출 소자(1012)가 배열되어 있는 상기 기판(1011)에 상기 스페이서를 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  21. 제19항에 있어서, 상기 복수의 전자 방출 소자는 복수의 행방향 배선(1013) 및 복수의 열방향 배선(1014)에 의해 매트릭스 형태로 배선되어 있으며, 상기 화상 형성 부재에 대향 배치된 상기 부재는 상기 복수의 전자 방출 소자가 배열되어 있는 기판(1011)을 포함하며, 상기 스페이서(1020)을 고정하는 상기 단계는 상기 행방향 배선 또는 상기 열방향 배선 상에 상기 스페이서(1020)을 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  22. 제19항 내지 제21항 중 어느 한 항에 있어서, 상기 스페이서(1020)을 고정하는 단계는 상기 접합재(1040)으로 용착함으로써 상기 화상 형성 부재(1017)에 대향 배치된 상기 부재에 상기 스페이서(1020)을 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  23. 제19항 내지 제21항 중 어느 한 항에 있어서, 상기 전자 방출 소자는 냉음극 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  24. 제23항에 있어서, 상기 냉음극 소자들 각각은 전극들(1102, 1103) 사이에 전자 방출부(1105)를 갖는 도전막(1104)를 포함하는 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  25. 제23항에 있어서, 상기 냉음극 소자들 각각은 표면 전도형 방출 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  26. 제19항 내지 제21항 중 어느 한 항에 있어서, 상기 스페이서(1020)은 도전성을 갖는 스페이서인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  27. 제26항에 있어서, 상기 스페이서는 105Ω/□ 내지 1012Ω/□ 범위의 시트 저항을 갖는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  28. 제26항에 있어서, 상기 복수의 전자 방출 소자(1012)는 배선(1013, 1014)에의해 배선되어 있으며, 상기 화상 형성 부재(1017)에 대향 배치된 상기 부재는 상기 복수의 전자 방출 소자가 배열되어 있는 기판(1011)을 포함하며, 상기 스페이서(1020)을 고정하는 상기 단계는 상기 스페이서를 상기 배선(1013, 1014)에 고정시켜 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  29. 제28항에 있어서, 상기 스페이서를 고정하는 상기 단계는 귀금속막을 통해 상기 배선에 상기 스페이서를 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  30. 제28항에 있어서, 상기 스페이서(1020)를 고정하는 상기 단계는 도전성 접합재(1040)으로 용착함으로써 상기 배선에 상기 스페이서를 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  31. 제28항에 있어서, 상기 스페이서(1020)을 상기 화상 형성 장치와 접촉되게 하는 상기 단계는 상기 스페이서(1020)을 상기 기판(1011) 상에 배열되어 있는 상기 전자 방출 소자(1012)에 의해 방출된 전자들을 가속하는 가속 전극(1019)에 전기적으로 접속시켜, 상기 스페이서를 상기 가속 전극과 접촉되게 하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  32. 제31항에 있어서, 상기 스페이서를 고정하는 상기 단계는 귀금속막을 통해 상기 배선에 상기 스페이서를 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  33. 제31항에 있어서, 상기 스페이서를 고정하는 상기 단계는 도전성 접합재(1040)으로 용착함으로써 상기 배선에 상기 스페이서를 고정하는 단계를 포함하는 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  34. 제27항 내지 제33항 중 어느 한 항에 있어서, 상기 전자 방출 소자는 냉음극 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  35. 제34항에 있어서, 상기 냉음극 소자들 각각은 전극들(1102, 1103) 사이에 전자 방출부(1105)를 갖는 도전막(1104)를 포함하는 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
  36. 제34항에 있어서, 상기 냉음극 소자들 각각은 표면 전도형 방출 소자인 것을 특징으로 하는 화상 형성 장치의 제조 방법.
KR1019980010776A 1997-03-28 1998-03-27 화상형성장치및그제조방법 KR100339791B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-078427 1997-03-28
JP7842797 1997-03-28
JP10066810A JPH10326579A (ja) 1997-03-28 1998-03-17 画像形成装置とその製造方法
JP98-066810 1998-03-17

Publications (2)

Publication Number Publication Date
KR19980080798A KR19980080798A (ko) 1998-11-25
KR100339791B1 true KR100339791B1 (ko) 2002-07-18

Family

ID=26408005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010776A KR100339791B1 (ko) 1997-03-28 1998-03-27 화상형성장치및그제조방법

Country Status (6)

Country Link
US (1) US6522064B2 (ko)
EP (1) EP0867911B1 (ko)
JP (1) JPH10326579A (ko)
KR (1) KR100339791B1 (ko)
CN (1) CN1154081C (ko)
DE (1) DE69818733T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872424A (en) 1997-06-26 1999-02-16 Candescent Technologies Corporation High voltage compatible spacer coating
US6506087B1 (en) 1998-05-01 2003-01-14 Canon Kabushiki Kaisha Method and manufacturing an image forming apparatus having improved spacers
JP3073491B2 (ja) * 1998-06-24 2000-08-07 キヤノン株式会社 電子線装置とこれを用いた画像形成装置及び電子線装置で用いる部材の製造方法
KR100537399B1 (ko) * 1998-10-06 2005-12-19 캐논 가부시끼가이샤 화상 디스플레이 장치 및 그 제어 방법
JP3135897B2 (ja) 1999-02-25 2001-02-19 キヤノン株式会社 電子線装置用スペーサの製造方法と電子線装置の製造方法
JP2000260353A (ja) * 1999-03-04 2000-09-22 Canon Inc 真空容器及び画像表示装置
KR100492531B1 (ko) * 2002-09-27 2005-06-02 엘지전자 주식회사 전계방출소자 및 그 제조방법
JP3944148B2 (ja) * 2002-10-31 2007-07-11 キヤノン株式会社 画像表示装置の製造方法
JP4366920B2 (ja) 2002-11-07 2009-11-18 ソニー株式会社 平面型表示装置及びその製造方法
US8420542B2 (en) * 2011-05-27 2013-04-16 International Business Machines Corporation Method of patterned image reversal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124031A (ja) * 1984-11-20 1986-06-11 Matsushita Electric Ind Co Ltd 画像表示装置の電子銃
JPS63202819A (ja) * 1987-02-17 1988-08-22 Nec Corp 蛍光表示パネルの製造方法
JPH05190077A (ja) * 1992-01-14 1993-07-30 Canon Inc 電子放出素子
WO1994018694A1 (en) * 1993-02-01 1994-08-18 Silicon Video Corporation Flat panel device with internal support structure and/or raised black matrix
WO1996030926A1 (en) * 1995-03-31 1996-10-03 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904895A (en) 1987-05-06 1990-02-27 Canon Kabushiki Kaisha Electron emission device
US5066883A (en) 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JP3044382B2 (ja) 1989-03-30 2000-05-22 キヤノン株式会社 電子源及びそれを用いた画像表示装置
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
JP2967288B2 (ja) 1990-05-23 1999-10-25 キヤノン株式会社 マルチ電子ビーム源及びこれを用いた画像表示装置
FI940740A0 (fi) * 1994-02-17 1994-02-17 Arto Salokatve Detektor foer paovisning av fotoner eller partiklar, foerfarande foer framstaellning av detektorn och maetningsfoerfarande
CN1271675C (zh) 1994-06-27 2006-08-23 佳能株式会社 电子束设备
JP2755191B2 (ja) 1994-11-22 1998-05-20 双葉電子工業株式会社 表示装置用容器
US5789857A (en) 1994-11-22 1998-08-04 Futaba Denshi Kogyo K.K. Flat display panel having spacers
JPH08222156A (ja) 1995-02-17 1996-08-30 Nec Home Electron Ltd 画像表示装置
JP3083076B2 (ja) 1995-04-21 2000-09-04 キヤノン株式会社 画像形成装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61124031A (ja) * 1984-11-20 1986-06-11 Matsushita Electric Ind Co Ltd 画像表示装置の電子銃
JPS63202819A (ja) * 1987-02-17 1988-08-22 Nec Corp 蛍光表示パネルの製造方法
JPH05190077A (ja) * 1992-01-14 1993-07-30 Canon Inc 電子放出素子
WO1994018694A1 (en) * 1993-02-01 1994-08-18 Silicon Video Corporation Flat panel device with internal support structure and/or raised black matrix
WO1996030926A1 (en) * 1995-03-31 1996-10-03 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same

Also Published As

Publication number Publication date
JPH10326579A (ja) 1998-12-08
KR19980080798A (ko) 1998-11-25
CN1154081C (zh) 2004-06-16
EP0867911A1 (en) 1998-09-30
CN1195159A (zh) 1998-10-07
EP0867911B1 (en) 2003-10-08
DE69818733D1 (de) 2003-11-13
US6522064B2 (en) 2003-02-18
US20010013603A1 (en) 2001-08-16
DE69818733T2 (de) 2004-08-12

Similar Documents

Publication Publication Date Title
KR100356242B1 (ko) 이미지형성장치및그제조방법
KR100357005B1 (ko) 전자조사에의해화상을형성하기위한화상형성장치
EP0658916B1 (en) Image display apparatus
KR100340649B1 (ko) 이미지형성장치
JPH1116521A (ja) 電子装置及びそれを用いた画像形成装置
KR100339791B1 (ko) 화상형성장치및그제조방법
JP3466870B2 (ja) 画像形成装置の製造方法
JP3302293B2 (ja) 画像形成装置
JPH11317152A (ja) 電子線装置、画像表示装置および電子線装置の製造方法
JP2000251796A (ja) 電子線装置、画像形成装置、および電子線装置の製造方法
JP3581586B2 (ja) スペーサの製造方法及び電子線装置の製造方法
EP0991102A1 (en) Charge-up suppressing film for spacer in image forming apparatus
JP3119417B2 (ja) 画像表示装置
JP3230729B2 (ja) 電子線装置とその電子源及びそれを用いた画像形成装置
JP2000251709A (ja) 画像形成装置
JP2000133172A (ja) パネル装置及び電子源装置及び画像形成装置
JPH10284284A (ja) 帯電防止膜及び表示装置
JPH11339696A (ja) 画像形成装置
JP2000243330A (ja) 画像形成装置
JPH1116519A (ja) 電子線装置および画像形成装置
JP2000208032A (ja) 電子線装置
JPH10294069A (ja) 電子線発生装置及び画像形成装置及び構造支持体
JPH11288677A (ja) 電子線発生装置および画像形成装置
JP2000250460A (ja) 画像形成装置
JPH10283957A (ja) 画像形成装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130425

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee