KR100354800B1 - 불휘발성 반도체 기억 장치 및 그 제조 방법 - Google Patents
불휘발성 반도체 기억 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100354800B1 KR100354800B1 KR1020000049533A KR20000049533A KR100354800B1 KR 100354800 B1 KR100354800 B1 KR 100354800B1 KR 1020000049533 A KR1020000049533 A KR 1020000049533A KR 20000049533 A KR20000049533 A KR 20000049533A KR 100354800 B1 KR100354800 B1 KR 100354800B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- gate electrode
- trench isolation
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 184
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000002955 isolation Methods 0.000 claims abstract description 102
- 238000000926 separation method Methods 0.000 claims abstract description 7
- 125000006850 spacer group Chemical group 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 60
- 238000009792 diffusion process Methods 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 9
- 230000010354 integration Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 267
- 239000010410 layer Substances 0.000 description 46
- 229910052581 Si3N4 Inorganic materials 0.000 description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 20
- 239000000243 solution Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 1
- 229960004583 pranlukast Drugs 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
정확한 메모리 셀을 판독할 수 있고, 고집적화에 적합하며, 제조 양품 율이 높은 불휘발성 반도체 기억 장치를 제공한다.
불휘발성 반도체 기억 장치의 제조 방법이, 트렌치 분리에 끼워진 반도체 기판의 표면에, 소스 영역과 드레인 영역을 형성하고, 해당 소스 영역과 해당 드레인 영역에 끼워진 채널 영역상에, 터널막을 거쳐서 플로팅 게이트 전극을 형성하는 불휘발성 반도체 기억 장치의 제조 방법에 있어서, 해당 반도체 기판의 표면으로부터 돌출한 적어도 2개의 트렌치 분리를 형성하는 분리 공정과, 해당 소스 영역과 해당 드레인 영역을 형성하는 소스/드레인 영역 형성 공정과, 해당 소스/드레인 영역 형성 공정 후에, 해당 플로팅 게이트 전극을 형성하는 게이트 전극 형성 공정을 포함한다.
Description
본 발명은 불휘발성 반도체 기억 장치에 관한 것으로, 특히, 트렌치 분리를 이용하여 자기 정합적으로 플로팅 게이트 전극을 형성한 불휘발성 반도체 기억 장치 및 그 제조 방법에 관한 것이다.
도 16 내지 도 18에 종래의 불휘발성 반도체 기억 장치의 제조 방법을 도시한다.
도 16(a)에 도시하는 바와 같이, 우선, 일반적인 방법을 이용하여 실리콘 반도체 기판(1)의 주 표면에, 선 형상의 트렌치 분리(2)를 형성한다. 이어서, 반도체 기판(1)의 표면을 산화하여, 산화 실리콘으로 이루어지는 터널막(3)을 형성한다. 다음에, 다결정 실리콘층을 퇴적하여, 리소그래피 기술을 이용하여 플로팅 게이트 전극(4)을 형성한다. 플로팅 게이트 전극(4)은 트렌치 분리(2)와 동일한 방향에 선 형상으로 형성된다. 다음에, N형의 이온을 주입하여, 트렌치 분리(2)와 평행하게 N-확산층(5)을 형성한다.
다음에, 도 16(b)에 도시하는 바와 같이 반도체 기판(1)의 전면에 산화 실리콘으로 이루어지는 절연막을 퇴적한다. 계속해서, 절연층을 에칭백하여, 플로팅 게이트 전극(4)의 측벽에 절연막을 남겨, 사이드 스페이서(6)를 형성한다. 계속해서, 이온 주입에 의해, N+확산층(7)을 트렌치 분리(2)와 평행하게 형성한다.
다음에, 도 16(c)에 도시하는 바와 같이, 반도체 기판(1)의 전면에, 후막 절연막(8')을 퇴적한다. 후막 절연막(8')의 막 두께는 5000∼8000Å 정도이다.
다음에, 도 17(d)에 도시하는 바와 같이 CMP법을 이용하여, 플로팅 게이트 전극(4)의 표면이 노출할 때까지, 후막 절연막(8')을 제거하여, 평탄화막(8)을 형성한다.
다음에, 도 17(e)에 도시하는 바와 같이, 핀(fin)형 플로팅 게이트 전극(9)을 형성하기 위해서, 다결정 실리콘층을 퇴적하고, 계속해서, 다결정 실리콘층을 가공하여, 핀형 플로팅 게이트 전극(9)을 형성한다. 핀형 플로팅 게이트 전극(9)은 플로팅 게이트 전극(4)과 동일한 방향에 선 형상으로 형성된다.
다음에, 도 17(f)에 도시하는 바와 같이 핀형 플로팅 게이트 전극(9)과 평탄화막(8)의 위에, 인터폴리(interpoly) 절연막(10)을 형성한다. 인터폴리 절연막(10)에는, 예컨대, 실리콘 산화막/실리콘 질화막/실리콘 산화막의 적층막(ONO막)이나, 실리콘 산화막/실리콘 질화막/실리콘 산화막/실리콘 질화막의 적층막(ONON)이 이용된다.
다음에, 인터폴리 절연막(10)상에 도전막/절연막의 2층막(11)을 퇴적한다.
이 후, 도 18(g)에 도시하는 바와 같이, 워드선의 영역에는 2층막을 남겨, 이것을 제어 전극(11)으로 한다. 한편, 워드선 이외의 영역은 도 18(h)에 도시하는 바와 같이, 2층막(11)을 제거한다.
또한, 워드선 이외의 영역에서는, 도 18i에 도시하는 바와 같이 인터폴리 절연막(10), 핀형 플로팅 게이트 전극(9), 플로팅 게이트 전극(4)을 제거한다.
이상의 공정에서, 도 19에 나타내는 불휘발성 반도체 기억 장치가 완성된다. 도 19(a)는 불휘발성 반도체 기억 장치의 평면도이다. 또한, 도 19(b)는 워드선의 영역에서의 단면도(A-A에서의 단면도)이고, 도 19c는, 워드선 이외의 영역에서의 단면도(B-B에서의 단면도)이다.
도 19에 도시하는 불휘발성 반도체 기억 장치에서는, N-확산층(5)과 N+확산층(7)이 트렌치 분리(2)와 평행하게 형성되어 있고, 메모리 셀의 소스/드레인 영역을 형성하고 있다. 이러한 소스 영역, 드레인 영역은 소스선, 드레인선으로 지칭되고, 2개를 합쳐서 비트선으로 지칭된다. 또한, 제어 전극(11)은 트렌치 분리(2)와는 직교하여 마련되며, 워드선으로 지칭된다.
도 20에 이러한 불휘발성 반도체 기억 장치의 등가 회로도를 도시한다.
이러한 등가 회로 도면에 있어서, n개의 메모리 셀 중, 1번째로부터 n-1번째까지의 메모리 셀이 기입 상태이고, n번째의 메모리 셀만이 소거 상태인 경우에 있어서, n번째의 메모리 셀을 판독하는 때는, 예컨대, 도 20에 도시하는 바와 같이 드레인선에 1V 정도, 소스선에 OV, 반도체 기판에 OV, 1번째로부터 n-1번째까지의 워드선에는 0V, n 번째의 워드선에는 5V 정도의 전압을 각각 인가하는 것이 필요하게 된다.
그러나, 이러한 휘발성 반도체 기억 장치에서는, 리소그래피의 정밀도에 의해, 플로팅 게이트 전극(4)이 2개의 트렌치 분리(2)의 중앙으로부터 어긋나 형성되는 경우도 있다. 즉, 플로팅 게이트 전극(4)은 2개의 트렌치 분리(2)가 형성된 후에, 2개의 트렌치 분리(2)에 대하여 마스크 맞춤을 실행하여, 이들의 중앙에 형성되지만, 리소그래피의 정밀도에 의해, 중앙으로부터 어긋나는 경우도 있다.
따라서, 도 19(b)에 있어서, 플로팅 게이트 전극(4)이 우측의 트렌치 분리(2)쪽으로 어긋나 형성된 경우, 우측의 N-확산층(5)과 N+확산층(7)의 폭이 좁게 되고, 한편, 좌측의 N-확산층(5)과 N+확산층(7)의 폭이 넓게 된다. 이 결과, 우측의 드레인선의 저항치가 좌측의 소스선의 저항치보다도 높게 된다.
이와 같이 드레인선의 저항치가 높은 경우에는, 드레인선의 저항에 의해 전압 강하가 발생하기 때문에, 드레인선에 1V의 전압을 인가하더라도, n번째의 메모리 셀의 드레인에는 1V의 전압이 인가되지 않게 된다. 이 결과, 메모리 셀이 소거 상태인 경우에, n번째의 메모리 셀에 흐르는 전류 I read보다 작은 전류만이 메모리 셀로 흐르고, n번째의 메모리 셀이 기입 상태라고 잘못하여 판정하게 되는 경우도 있었다.
또한, 플로팅 게이트 전극(4)이 2개의 트렌치 분리(2)의 중앙으로부터 어긋나 형성되어, 소스선 또는 드레인선의 저항치가 높게 되는 것을 고려하면, 트렌치 분리(2)의 간격은 포토리소그래피 공정의 최소 해상도 F의 3배 이상으로 하지 않으면 안 되었다. 이 때문에, 도 19(a)에 도시하는 바와 같이, 단위 메모리 셀(20)은, 최소 세로가 2F, 가로가 4F로 되고, 그 면적은 8F2보다 작을 수 없었다.
또한, 도 18(i)에 도시하는 바와 같이, 워드선 이외의 영역의 플로팅 게이트 전극(4)을 건식 에칭하는 경우, 사이드 스페이서(6)의 그림자가 되는 부분에 에칭잔여물(12)이 남아, 이웃하는 메모리 셀의 플로팅 게이트 전극(4)간이 전기적으로 단락하는 경우도 있었다.
그래서, 본 발명의 제 1 목적은, 플로팅 게이트 전극(4)을 트렌치 분리(2)의 중앙에 형성하여, 메모리 셀의 기입/소거의 정보를 올바르게 검출할 수 있는 불휘발성 반도체 기억 장치를 제공하는 것이다.
또한, 본 발명의 제 2 목적은, 단위 메모리 셀의 면적을 8F2보다 작게 하여, 집적도를 높게 한 불휘발성 반도체 기억 장치를 제공하는 것이다.
또한, 본 발명의 제 3 목적은, 사이드 스페이서(6)의 측벽에 에칭 잔여물(12)을 남기지 않게 하여, 메모리 셀간의 단락을 방지한 불휘발성 반도체 기억 장치를 제공하는 것이다.
도 l은 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 2는 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 3은 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 4는 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 5는 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 6(a)는 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 평면도,
도 6(b)는 도 6(a)의 A-A에서의 단면도,
도 6(c)는 도 6(a)의 B-B에서의 단면도,
도 7은 본 발명의 실시예 1에 따른 메모리 셀의 단면도,
도 8은 본 발명의 실시예 1에 따른 메모리 셀의 게이트 전압 Vg과 소스/드레인 전류 Ids의 관계를 도시한 도면,
도 9는 본 발명의 실시예 1에 따른 메모리 셀의 등가 회로도,
도 10은 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 11은 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 12는 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 13은 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 14는 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 15(a)는 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 평면도,
도 15(b)는 도 15(a)의 A-A에서의 단면도,
도 15(c)는 도 15(a(의 B-B에서의 단면도,
도 16은 종래의 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 17은 종래의 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 18은 종래의 불휘발성 반도체 기억 장치의 제조 공정의 단면도,
도 19(a)는 종래의 불휘발성 반도체 기억 장치의 평면도,
도 19(b)는 도 19(a)의 A-A에서의 단면도,
도 19(c)는 도 19(a)의 B-B에서의 단면도,
도 20은 종래의 불휘발성 반도체 기억 장치의 등가 회로도.
도면의 주요 부분에 대한 부호의 설명
301 : 반도체 기판 302 : 트렌치 분리
304 : N-확산층 306 : N+확산층
308 : 터널막 309 : 플로팅 게이트 전극
310 : 인터폴리 절연막 311 : 제어 게이트 전극(워드선)
본 발명은, 트렌치 분리에 끼워진 반도체 기판의 표면에 소스 영역과 드레인 영역을 형성하고, 해당 소스 영역과 해당 드레인 영역에 끼워진 채널 영역 상에 터널막을 거쳐서 플로팅 게이트 전극을 형성하는 불휘발성 반도체 기억 장치의 제조 방법에 있어서, 상단이 해당 반도체 기판의 표면으로부터 돌출한 적어도 2개의 트렌치 분리를 형성하는 분리 공정과, 해당 소스 영역과 해당 드레인 영역을 형성하는 소스/드레인 영역 형성 공정과, 해당 소스/드레인 영역 형성 공정 후에, 해당 플로팅 게이트 전극을 형성하는 게이트 전극 형성 공정을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 제조 방법이다.
이와 같이, 소스/드레인 영역 형성 공정 후에, 플로팅 게이트 전극을 형성하는 것에 의해, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하는 것이 가능해져, 소스 영역과 드레인 영역의 폭을 동등하게 할 수 있다. 이에 따라, 소스 영역과 드레인 영역의 저항치가 동등하게 되어, 메모리 셀의 기억 내용의 판독 오류를방지할 수 있다.
또한, 본 발명은, 상기 소스/드레인 영역 형성 공정이 상기 트렌치 분리가 마련된 상기 반도체 기판의 전면에, 도전성 불순물을 포함하는 산화막을 형성하는 공정과, 해당 산화막을 에칭하고, 해당 반도체 기판의 표면으로부터 돌출한 트렌치 분리의 측벽에 해당 산화막을 자기 정합적으로 남겨, 사이드 스페이서로 하는 공정과, 해당 사이드 스페이서에 포함된 해당 도전성 불순물을 해당 사이드 스페이서의 하부의 해당 반도체 기판에 확산시키고, 해당 트렌치 분리에 인접한 확산 영역을 형성하여, 해당 확산 영역을 해당 소스 영역 또는 해당 드레인 영역으로 하는 공정을 포함하는 제조 방법이다.
이와 같이, 자기 정합적으로 형성한 사이드 스페이서를 이용하여, 소스/드레인 영역을 형성하는 것에 의해, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하는 것이 가능해진다.
또한, 본 발명은, 상기 소스/드레인 영역 형성 공정이 상기 트렌치 분리가 마련된 상기 반도체 기판의 전면에 도전성 불순물을 포함하는 제 1 산화막을 형성하는 공정과, 해당 제 1 산화막을 에칭하고, 해당 반도체 기판의 표면으로부터 돌출한 트렌치 분리의 측벽에 해당 제 1 산화막을 자기 정합적으로 남겨, 제 1 사이드 스페이서로 하는 공정과, 해당 반도체 기판의 전면에 해당 제 1 사이드 스페이서보다 낮은 농도의 도전성 불순물을 포함하는 제 2 산화막을 형성하는 공정과, 해당 제 2 산화막을 에칭하고, 해당 제 1 사이드 스페이서의 측벽에 해당 제 2 산화막을 자기 정합적으로 남겨, 제 2 사이드 스페이서로 하는 공정과, 해당 제 1 사이드 스페이서 및 해당 제 2 사이드 스페이서에 포함된 해당 도전성 불순물을 해당 제 1 사이드 스페이서 및 해당 제 2 사이드 스페이서 하부의 해당 반도체 기판에 확산시키고, 해당 트렌치 분리에 인접한 고농도 확산 영역과, 해당 고농도 확산 영역에 인접한 저농도 확산 영역을 형성하여, 해당 고농도 확산 영역과 해당 저농도 확산 영역으로 이루어지는 해당 소스 영역 또는 해당 드레인 영역을 형성하는 공정을 포함하는 제조 방법이다.
이러한 제조 방법을 이용하는 것에 의해, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하는 것이 가능해진다.
또한, 이러한 제조 방법을 이용하는 것에 의해, 메모리 셀을 LDD 구조로 할 수 있어, 안정성이 높은 메모리 셀을 얻을 수 있다.
또한, 본 발명은, 상기 소스/드레인 영역 형성 공정이 상기 트렌치 분리에 끼워진 상기 반도체 기판의 표면에 제 1 도전형 불순물을 주입하여, 제 1 도전성 영역을 형성하는 공정과, 상기 반도체 기판의 전면에 산화막을 형성하는 공정과, 해당 산화막을 에칭하고, 해당 반도체 기판의 표면으로부터 돌출한 트렌치 분리의 측벽에 해당 산화막을 자기 정합적으로 남겨, 사이드 스페이서로 하는 공정과, 해당 사이드 스페이서를 주입 마스크로 하여, 해당 반도체 기판에 제 2 도전형 불순물을 주입하고, 제 2 도전형 불순물이 주입된 해당 제 1 도전성 영역을 제 2 도전형의 상기 채널 영역으로 하여, 해당 채널 영역을 사이에 두도록 남겨진 해당 제 1도전성 영역을 해당 소스 영역 또는 해당 드레인 영역으로 하는 공정을 포함하는 제조 방법이다.
이와 같이, 자기 정합적으로 형성한 사이드 스페이서를 이용하여, 소스/드레인 영역을 형성하는 것에 의해, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하는 것이 가능해진다.
또한, 본 발명은, 상기 소스/드레인 영역 형성 공정이 상기 트렌치 분리에 끼워진 상기 반도체 기판의 표면에 제 1 도전형 불순물을 주입하여, 제 1 도전성 영역을 형성하는 공정과, 상기 반도체 기판의 전면에 제 1 산화막을 형성하는 공정과, 해당 제 1 산화막을 에칭하고, 해당 반도체 기판의 표면으로부터 돌출한 트렌치 분리의 측벽에 해당 제 1 산화막을 자기 정합적으로 남겨, 제 1 사이드 스페이서로 하는 공정과, 해당 제 1 사이드 스페이서를 주입 마스크로 하여, 해당 반도체 기판에 제 2 도전형 불순물을 주입하고, 해당 제 2 도전형 불순물이 주입된 해당 제 1 도전성 영역을, 해당 제 1 도전성 영역보다 해당 제 1 도전형 불순물 농도가 낮은 제 2 도전성 영역으로 하는 공정과, 해당 반도체 기판의 전면에 제 2 산화막을 형성하는 공정과, 해당 제 2 산화막을 에칭하고, 해당 제 1 사이드 스페이서의 측벽에 해당 제 2 산화막을 자기 정합적으로 남겨, 제 2 사이드 스페이서로 하는 공정과, 해당 제 2 사이드 스페이서를 주입 마스크로 하여, 해당 반도체 기판에 제 2 도전형 불순물을 주입하고, 해당 제 2 도전형 불순물이 주입된 해당 제 2 도전성 영역을 제 2 도전형의 상기 채널 영역으로 하여, 해당 채널 영역을 사이에 두도록 남겨진 해당 제 1 도전성 영역 및 해당 제 2 도전성 영역을 해당 소스 영역 또는 해당 드레인 영역으로 하는 공정을 포함하는 제조 방법이다.
이러한 제조 방법을 이용하는 것에 의해, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하는 것이 가능해진다.
또한, 이러한 제조 방법을 이용하는 것에 의해, 메모리 셀을 LDD 구조로 할 수 있어, 안정성이 높은 메모리 셀을 얻을 수 있다.
상기 산화막의 막 두께는 해당 제조 방법에 사용하는 포토리소그래픽법의 최소 해상도 F의 대략 4분의 1인 것이 바람직하다.
메모리 셀의 소형화가 가능해지기 때문이다.
상기 산화막의 막 두께는 상기 플로팅 게이트 전극의 게이트 길이의 대략 4분의 1인 것이 바람직하다.
메모리 셀의 소형화가 가능해지기 때문이다.
또한, 본 발명은, 상기 소스/드레인 영역 형성 공정이 상기 트렌치 분리의 측벽에 자기 정합적으로 사이드 스페이서를 형성하여, 해당 사이드 스페이서의 하부의 상기 반도체 기판을 해당 소스 영역 또는 해당 드레인 영역으로 하는 공정 이고, 상기 게이트 전극 형성 공정이 해당 소스 영역과 해당 드레인 영역에 끼워진 해당 반도체 기판 상에 터널막과, 다결정 실리콘층을 적층하는 공정인 제조 방법이다.
이러한 제조 방법을 이용하는 것에 의해, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하는 것이 가능해진다.
상기 터널막은 질화 산화막이라도 무방하다.
상기 다결정 실리콘층은 상기 사이드 스페이서상에도 형성된다.
이러한 구조에 의해, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적을작게 하지 않고, 단위 메모리 셀의 면적을 작게 할 수 있다.
또한, 본 발명은, 상기 분리 공정이 상기 반도체 기판 상에 하부(下敷) 산화막과, 질화 실리콘막을 포함하는 다층막을 형성하여, 해당 다층막의 막 두께를 제조 방법에 사용하는 포토리소그래픽법의 최소 해상도 F보다 크게 하는 공정과, 해당 다층막에 해당 반도체 기판에 도달하는 개구부를 형성하는 공정과, 해당 개구부를, 매립 산화막으로 매립하는 공정과, 해당 다층막을 제거하고, 해당 매립 산화막을 해당 반도체 기판의 표면으로부터 돌출시켜, 트렌치 분리로 하는 공정을 포함하는 제조 방법이다.
이러한 방법을 이용하는 것에 의해, 트렌치 분리의 높이를 최소 해상도 F보다 크게 할 수 있다. 따라서, 사이드 스페이서상에도 플로팅 게이트 전극을 형성한 경우에, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적을 3F2이상으로 하면서, 단위 메모리 셀의 면적을 작게 할 수 있다.
또한, 본 발명은, 상기 분리 공정이 상기 반도체 기판 상에 하부 산화막과, 질화 실리콘막을 포함하는 다층막을 형성하여, 해당 다층막의 막 두께를 상기 플로팅 게이트 전극의 게이트 길이보다 크게 하는 공정과, 해당 다층막에 해당 반도체 기판에 도달하는 개구부를 형성하는 공정과, 해당 개구부를 매립 산화막으로 매립하는 공정과, 해당 다층막을 제거하고, 해당 매립 산화막을 해당 반도체 기판의 표면으로부터 돌출시켜, 트렌치 분리로 하는 공정을 포함하는 제조 방법이다.
이러한 방법을 이용하는 것에 의해, 트렌치 분리의 높이를 플로팅 게이트 전극의 게이트 길이보다 크게 할 수 있다. 따라서, 사이드 스페이서상에도 플로팅 게이트 전극을 형성한 경우에, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적을 3F2이상으로 하면서, 단위 메모리 셀의 면적을 작게 할 수 있다.
상기 분리 공정은 상기 트렌치 분리간의 거리를 제조 방법에 사용하는 포토리소그래픽법의 최소 해상도 F의 대략 2배로 하는 공정이다.
본 발명에 따른 제조 방법에서는, 플로팅 게이트 전극이 자기 정합적으로, 트렌치 분리의 중앙에 형성되기 때문에, 트렌치 분리의 간격을 좁게 할 수 있다. 이에 따라, 기본 메모리 셀의 면적을 6F2로 할 수 있다.
상기 분리 공정은 상기 트렌치 분리간의 거리를 상기 게이트 전극의 게이트 길이의 대략 2배로 하는 공정이다.
본 발명에 따른 제조 방법에서는, 플로팅 게이트 전극이 자기 정합적으로, 트렌치 분리의 중앙에 형성되기 때문에, 트렌치 분리의 간격을 좁게 할 수 있다.
또한, 본 발명은, 트렌치 분리에 끼워진 반도체 기판의 표면에 소스 영역과 드레인 영역이 형성되고, 해당 소스 영역과 해당 드레인 영역에 끼워진 채널 영역 상에 터널막을 거쳐서 플로팅 게이트 전극이 형성된 불휘발성 반도체 기억 장치에 있어서, 해당 반도체 기판과, 해당 반도체 기판 상에 대략 평행하게 형성되어, 그 상단이 해당 반도체 기판의 표면으로부터 돌출한 적어도 2개의 트렌치 분리와, 해당 트렌치 분리의 측벽에 따른 해당 반도체 기판 상에 자기 정합적으로 형성된 사이드 스페이서와, 해당 반도체 기판의 해당 사이드 스페이서로 덮힌 영역에 형성된해당 소스 영역 또는 해당 드레인 영역과, 해당 소스 영역과 해당 드레인 영역에 끼워진 채널 영역과, 해당 채널 영역 상에 터널막을 거쳐서 형성된 플로팅 게이트 전극을 구비하는 것을 특징으로 하는 불휘발성 반도체 기억 장치이다.
이러한 불휘발성 반도체 기억 장치에서는, 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하여, 소스 배선, 드레인 배선의 저항치를 동등하게 할 수 있다. 이에 따라, 메모리 셀의 기억 내용의 판독의 오류를 방지할 수 있다.
또한, 플로팅 게이트 전극을 자기 정합적으로 트렌치 분리의 중앙에 형성할 수 있기 때문에, 트렌치 분리의 간격을 작게 하여, 단위 메모리 셀의 면적을 작게 할 수 있다.
상기 소스 영역과 상기 드레인 영역은 상기 사이드 스페이서에 포함된 불순물을 상기 반도체 기판에 확산시켜, 해당 사이드 스페이서의 아래쪽으로 자기 정합적으로 형성된 영역인 것이 바람직하다.
이러한 구조에서는, 소스 영역과 드레인 영역의 폭을 동등하게 하고, 또한 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성할 수 있다.
상기 소스 영역과 상기 드레인 영역은 상기 사이드 스페이서를 마스크에 이용한 이온 주입에 있어서, 해당 사이드 공간으로 덮힌 상기 반도체 기판을 해당 소스 영역과 해당 드레인 영역으로서 되는 것이 바람직하다.
이러한 구조에서는, 소스 영역과 드레인 영역의 폭을 동등하게 하고, 또한 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성할 수 있다.
상기 소스 영역과 상기 드레인 영역은 상기 트렌치 분리에 따라, 제 1 영역과, 해당 제 1 영역보다 불순물 농도가 낮은 제 2 영역으로 이루어지는 것이더라도 무방하다.
메모리 셀을 LDD 구조로 할 수 있어, 안정성이 높은 메모리 셀을 얻을 수 있다.
상기 터널막의 막 두께는 막내에서 대략 일정하다.
이러한 구조에서는, 터널막의 씨닝(thinning)이 발생하지 않고, 막 두께가 일정하게 된다. 이에 따라, 터널막이 박막화한 부분에서 발생하는 전계 집중을 방지할 수 있다.
상기 사이드 스페이서의 폭은 대략 일정하다.
이러한 구조에서는, 사이드 스페이서가 자기 정합적으로 형성되기 때문에, 그 폭은 대략 일정하게 된다.
상기 소스 영역과, 상기 드레인 영역의 폭은 거의 동일한 것을 특징으로 하는 이러한 구조에서는, 소스 영역과 드레인 영역이 자기 정합적으로 형성되기 때문에, 그 폭은 대략 동일하게 된다.
상기 트렌치 분리의 간격은 상기 불휘발성 반도체 기억 장치의 제조에 사용하는 포토리소그래픽법의 최소 해상도의 대략 2배이다.
이러한 구조에서는, 소스 영역 등이 자기 정합적으로 형성되기 때문에, 제조 프로세스의 마진을 작게 할 수 있다. 따라서, 트렌치 분리의 간격을 포토리소그래픽법의 최소 해상도의 대략 2배까지 작게 할 수 있다.
상기 트렌치 분리의 간격은 상기 플로팅 게이트 전극의 게이트 길이의 대략2배이다.
이러한 구조에서는, 소스 영역 등이 자기 정합적으로 형성되기 때문에, 제조 프로세스의 마진을 작게 할 수 있다. 따라서, 트렌치 분리의 간격을 플로팅 게이트 전극의 게이트 길이의 대략 2배까지 작게 할 수 있다.
상기 반도체 기판으로부터 돌출한 상기 트렌치 분리의 높이는 상기 불휘발성 반도체 기억 장치의 제조에 사용하는 포토리소그래피 공정으로 형성할 수 있는 최소 해상도 F와 대략 동일하다.
이러한 구조에서는, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적을 3F2이상으로 하면서, 단위 메모리 셀의 면적을 작게 할 수 있다.
상기 반도체 기판으로부터 돌출한 상기 트렌치 분리의 높이는 상기 플로팅 게이트 전극의 게이트 길이와 대략 동일하다.
이러한 구조에서는, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적을 3F2이상으로 하면서, 단위 메모리 셀의 면적을 작게 할 수 있다.
상기 플로팅 게이트 전극은 상기 사이드 스페이서의 측벽을 덮도록 형성된다.
이러한 구조에서는, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적을 3F2이상으로 하면서, 단위 메모리 셀의 면적을 작게 할 수 있다.
(발명의 실시예)
(실시예 1)
도 1 내지 도 6을 이용하여 본 발명의 실시예 1에 따른 불휘발성 반도체 기억 장치의 제조 방법에 대하여 설명한다.
우선, 도 1(a)에 도시하는 바와 같이, 열산화법을 이용하여, 실리콘의 반도체 기판(301)의 주 표면을 산화하여, 막 두께 250Å 정도의 하부 산화막(312)을 형성한다. 계속해서, LPCVD법에 의해서, 실리콘 질화막(313)을 퇴적한다. 그 때, 하부 산화막(312)과 실리콘 질화막(313)으로 이루어지는 다층막의 막 두께가 이 불휘발성 반도체 기억 장치의 제조에서 사용하는 포토리소그래픽법에서의 최소 해상도 F보다도 두껍게 되도록 한다. 통상, 포토리소그래픽법에서의 최소 해상도 F는 제조하는 반도체 기억 장치의 메모리 셀 트랜지스터의 게이트 길이 정도이다.
여기서, 최소 해상도 F란, 본 실시예에 따른 불휘발성 반도체 기억 장치의 제조 공정에서, 반도체 기판(301)상에 형성할 수 있는 최소 선폭을 말한다.
다음에, 포토리소그래픽법과 건식 에칭 기술을 사용하여, 실리콘 질화막(313), 하부 산화막(312), 반도체 기판(301)을 에칭한다. 이에 따라, 폭이 F 정도의 트렌치 분리용 홈(314)을 2F 정도의 간격을 두어 형성한다. 그 후, 에칭의 마스크로서 사용한 포토 레지스트를 제거한다.
또, 다른 트렌치 분리의 형성 방법으로서, 열산화법에 의해서, 반도체 기판(301)의 주 표면을 산화하여, 막 두께 250 Å 정도의 하부 산화막(312)을 형성한 후, LPCVD법에 의해서 다결정 실리콘막을 퇴적하고, 또한 LPCVD법에 의해서 실리콘 질화막(313)을 퇴적하는 방법도 있다. 이 경우는, 하부 산화막(312)과, 다결정 실리콘막과, 실리콘 질화막(313)으로 이루어지는 다층막의 막 두께를 최소 해상도 F보다도 두껍게 한다. 하부 산화막(312)을 퇴적한 후이더라도, 스트레스가 강한 실리콘 질화막(313)을 장래 채널 영역이 되는 영역에 직접 퇴적하면, 채널 영역에 손상이 남을 가능성이 있다. 따라서, 이 방법에서는, 하부 산화막(312)과 실리콘 질화막(313) 사이에 버퍼층으로서 다결정 실리콘막을 사이에 두고, 채널 영역에 발생하는 손상을 저감하고 있다. 이러한 방법으로 형성한 트렌치 분리는 일반적으로, 폴리 버퍼 트렌치 분리라 지칭되고 있다.
다음에, 도 1(b)에 도시하는 바와 같이 트렌치 분리용 홈(314)을 완전히 매립하도록 후막 산화막(315)을 형성한다. 후막 산화막(315)에는, 예컨대, 실란 가스를 원료 가스로 하는 LPCVD법으로 형성된 고온 산화막이나, TEOS 가스를 원료 가스로 하는 LPCVD법으로 형성된 TEOS 산화막, 또는 고밀도 플라즈마 CVD법으로 형성된 HDP-SiO2막 등을 이용할 수 있다.
도 1(b)는 고온 산화막이나 TEOS 산화막을 매립한 경우이다. 또, HDP-SiO2막을 매립한 경우는, LPCVD법으로 형성한 산화막에 있어서, 트렌치 분리의 중앙에 형성되기 쉬운 오목부의 발생을 방지할 수 있다. 이에 따라, 플로팅 게이트 전극이나 제어 게이트 전극의 에칭이 용이하게 된다.
다음에, 도 1(c)에 도시하는 바와 같이, 예컨대, CMP법에 의해서, 불필요한 후막 산화막(315)을 실리콘 질화막(313)의 표면이 노출할 때까지 제거한다. CMP법에서는, 산화막은 폴리싱되지만, 질화막은 거의 폴리싱되지 않기 때문에, 실리콘 질화막(313)의 표면이 노출한 시점에서, 폴리싱이 정지한다. 이 결과, 반도체 기판(301)의 표면으로부터, 트렌치 분리(302)의 상단까지의 높이는, 최소 해상도 F보다도 높게 된다.
다음에, 도 2(d)에 도시하는 바와 같이 불필요한 실리콘 질화막(313)을 열인산액으로 제거하고, 계속해서, 불필요한 하부 산화막(312)을 불화수소산 용액으로 제거한다.
여기서, 고온 산화막이나 TEOS 산화막 등을 사용한 경우에는, 반도체 기판(301)의 이면에도 후막 산화막(315)이 퇴적되게 된다. 이러한 경우에는, 반도체 기판(301)의 이면에 퇴적되어 있는 불필요한 실리콘 질화막을 반도체 기판(301)의 주 표면상의 불필요한 실리콘 질화막(313)과 함께 제거한다.
구체적으로는, CMP법으로 실리콘 질화막(313)의 표면을 노출시킨 후에, 반도체 기판(301)의 주 표면상에 포토레지스트를 도포하고, 이러한 포토 레지스트로 반도체 기판(301)의 주 표면상을 보호하면서, 반도체 기판(301)의 이면에 퇴적되어 있는 고온 산화막이나 TEOS 산화막을 불화수소산 용액으로 제거한다. 계속해서, 포토레지스트를 제거하고, 반도체 기판(301)의 주 표면상의 불필요한 실리콘 질화막(313)과 반도체 기판(301) 이면의 불필요한 실리콘 질화막을, 동시에, 열인산액으로 제거한다.
이것은, 반도체 기판(301) 이면의 불필요한 실리콘 질화막을 남긴 채로 두면, 실리콘 질화막의 스트레스로 반도체 기판(301)이 크게 휘어지고(예컨대,60∼80㎛ 정도), 이에 따라, 반도체 기판(301)의 표면에 결정 결함 등이 발생하여, 불휘발성 반도체 기억 장치의 신뢰성을 저하시키기 때문이다.
한편, 후막 산화막(315)이 HDP-SiO2막으로 형성되어 있는 경우는, 반도체 기판(301)의 이면에, 불필요한 후막 산화막(315)이 형성되지 않는다. 이러한 경우는, 반도체 기판(301)의 이면에 형성된 실리콘 질화막(313)이 노출하고 있기 때문에, 반도체 기판(301)의 표면이 불필요한 실리콘 질화막(313)을 제거하는 때에, 반도체 기판(301) 이면의 불필요한 실리콘 질화막도 동시에 제거된다.
또한, 반도체 기판(301)의 주 표면상에, 하부 산화막(312), 다결정 실리콘막, 실리콘 질화막(313)을 퇴적한 경우는, 불필요한 실리콘 질화막(313), 불필요한 다결정 실리콘막의 제거 방법은, 불필요한 다결정 실리콘막을, 건식 에칭법에 의해 제거하는 방법이다. 이러한 건식 에칭은, 물리적, 화학적인 손상이 적은 폴리실리콘 건식 에칭법이 바람직하다. 장래 채널 영역이 되는 반도체 기판(301)으로의 에칭 손상이 적기 때문이다.
또, 다결정 실리콘막은 암모니아 과수 용액(NH4OH/H2O2)에 담가서, 제거하더라도 무방하다. 이 방법인 경우, 물리적, 화학적 손상은 없고, 또한 하부 산화막(312)이 있기 때문에, 암모니아 과수 용액에 의한 반도체 기판(301)으로의 화학적 손상도 없다.
다음에, 도 2(e)에 도시하는 바와 같이, 예컨대, 인이나 비소 등의 N형 불순물을 1×1021/cm3정도 포함한 고농도 산화막(303)을 막 두께가 F/4 정도, LPCVD법을이용하여 퇴적한다. 계속해서, 건식 에칭백 기술을 이용하여, 반도체 기판(301) 표면상의 고농도 산화막(303)의 막 두께가 100Å 정도로 될 때까지, 건식 에칭백을 행하여, 사이드 스페이서를 형성한다.
다음에, 도 2(f)에 도시하는 바와 같이 반도체 기판(301)상에 100Å 정도의 막 두께로 남은 고농도 산화막(303)을 불화수소산 용액으로 제거한다. 그 때는, 제거할 고농도 산화막(303)의 막 두께는 100Å 정도로 얇기 때문에, 사이드 스페이서는 거의 에칭되지 않고, 원래의 형상을 유지하고 있다.
고농도 산화막(303)을 100Å 정도, 반도체 기판(301)상에 남기고, 그 후, 불화수소산 용액으로, 남은 고농도 산화막(303)을 제거하는 이유는 건식 에칭백법으로 반도체 기판(301)상의 고농도 산화막(303)을 남기지 않고 건식 에칭백하면, 채널 영역으로 되는 반도체 기판(301)의 표면에 에칭 손상이 발생하여, 결정 결함이나 계면 준위를 발생시키게 되기 때문이다.
다음에, 도 3(g)에 도시하는 바와 같이, 예컨대, 인이나 비소 등의 N형 불순물을 1×1019/cm3정도 포함한 저농도 산화막(305)을 막 두께가 F/4 정도, LPCVD법으로 퇴적한다.
다음에, 도 3(h)에 도시하는 바와 같이, 도 2(f)와 마찬가지의 공정에서, 반도체 기판(301)상에 남은 저농도 산화막(305)을 제거하여, 저농도 산화막(305)의 사이드 스페이서를 형성한다.
다음에, 도 3(i)에 도시하는 바와 같이 열산화법에 의해, 장래 채널 영역이되는 부분의 반도체 기판(301)를 200Å 정도 산화하여, 희생 산화막(316)을 형성한다. 그 후, 질소 분위기 중에서, 900∼1000℃ 정도, 30분∼1시간 정도의 어닐링을 행한다. 이에 따라, 고농도 산화막(303)의 사이드 스페이서로부터는, 농도가 높은 N형 불순물이 반도체 기판(301)중에 확산하여, 사이드 스페이서의 하부에 N+확산층(304)이 형성된다. 한편, 저농도 산화막(305)의 사이드 스페이서로부터는, 농도가 낮은 N형 불순물이 반도체 기판(301)중에 확산하여, 사이드 스페이서의 하부에 N-확산층(306)이 형성한다.
이 결과, 도 3(i)의 우측의 트렌치 분리(302)의 좌측에 형성되어 있는 N+확산층(304)과 N-확산층(306)이 드레인선(드레인 영역)으로 되고, 좌측의 트렌치 분리(302)의 우측에 형성되어 있는 N+확산층(304)과 N-확산층(306)이 소스선(소스 영역)으로 된다.
또, 우측의 트렌치 분리(302)의 좌측에 형성되어 있는 N+확산층(304)과 N-확산층(306)을 소스선으로 하고, 좌측의 트렌치 분리(302)의 우측에 형성되어 있는 N+확산층(304)과 N-확산층(306)을 드레인선으로 해도 무방하다.
여기서 중요한 것은, 사이드 스페이서는 자기 정합적으로 형성되기 때문에, 각 트렌치 분리(302)의 측벽에 형성된 사이드 스페이서의 폭은 거의 동등하게 된다는 것이다. 이 때문에, 사이드 스페이서 중의 불순물을 확산시켜 형성한 고농도산화막(303), 저농도 산화막(305)의 폭도 각각 거의 동등하게 된다. 따라서, 드레인선과 소스선의 폭, 또한 저항치도 동등하게 된다.
또, 사이드 스페이서의 폭이란, 반도체 기판(301)의 표면에 인접한 사이드 스페이서의 게이트 길이 방향의 길이를 말한다.
또한, 사이드 스페이서는 자기 정합적으로 형성되기 때문에, 채널 영역(305)을 사이에 두고, 대칭인 형상을 갖는 것으로 된다.
여기서, 본 실시예에 따른 구조에서는, 드레인선과 소스선의 저항치가 대략 동등하게 된다. 이 때문에, 도 20에 도시한 바와 같은 1 세트의 드레인선과 소스선에 병렬로 접속한 n개의 메모리 셀의 m번째 소거 상태의 메모리 셀을 판독하는 경우, 종래 구조와 같이, 드레인선의 저항치가 높은 것에 의한 m번째 메모리 셀의 잘못된 판독을 방지할 수 있다.
다음에, 이온 주입법을 이용하여, 반도체 기판(301)에, 메모리 셀의 임계값 전압(UV-Vth)을 정하는 채널 도우즈 주입을 실행한다. 구체적으로는, 고농도 산화막(303)의 사이드 스페이서와, 저농도 산화막(305)의 사이드 스페이서와, 트렌치 분리(302)를 마스크로 하고, 희생 산화막(316)을 통해서, 반도체 기판(30l) 중에 이온(317)을 주입하여, 채널 도우즈 주입 영역(307)을 형성한다.
이온(317)의 주입은, 예컨대, 붕소 등의 P형 불순물을 주입 에너지 : 30 KeV 정도, 주입량 : 1×1013/cm2정도로 주입하여 실행한다.
여기서, 희생 산화막(316)을 거쳐서 채널 도우즈 주입을 행하는 것은 희생산화막(316)을 마련하지 않고, 반도체 기판(301) 표면을 노출한 채로 이온 주입하면, 반도체 기판(301) 표면에 손상이 들어가기 때문이다. 이러한 손상은 반도체 기판(301)에 결정 결함이나 계면 준위가 발생하는 원인으로 된다.
다음에, 도 4(j)에 도시하는 바와 같이, 희생 산화막(316)을 불화수소산 용액으로 제거한 후에, 막 두께 100Å 이하의 터널막(308)을 채널 영역에 형성한다. 터널막(308)은 반도체 기판(301)의 표면을 산화 분위기 중에서 산화하여 형성된다. 또, 이러한 터널막(308)은 암모니아 가스(NH3), NO 가스 또는 N20 가스를 첨가한 산화 분위기 중에서 형성한 질화 산화막이라도 무방하다.
여기서 중요한 것은, 사이드 스페이서에 인접한 터널막(308)은 씨닝이 일어나기 어렵다는 것이다. 씨닝이란, 도 4(j)에 나타내는 터널막(308)의 형성 공정에서, 사이드 스페이서의 입체각이 좁은 부분에는, 반도체 기판을 산화시키는 산화종이 도달하기 어렵기 때문에, 사이드 스페이서에 인접한 영역에서, 터널막(308)의 막 두께가 얇아지는 현상이다. 터널막(308)의 막두께가 씨닝에 의해 얇아지면, 그 막 두께가 얇은 부분에 전계 집중이 일어난다. 이 결과, 터널막(308)의 막질이 열화하거나, 절연 파괴가 일어나거나, 플로팅 게이트 전극에 전자를 축적할 수 없게 된다.
이에 대하여, 본 실시예에 따른 사이드 스페이서는 N형 불순물을 포함한 산화막으로 형성되어 있다. 여기서, N형 불순물은 산화를 가속시키기 때문에, 사이드 스페이서에 인접하는 터널막(308)의 씨닝 현상을 방지할 수 있다. 또한, 사이드 스페이서에 인접하는 터널막(308)을 다른 부분보다 두텁게 할 수도 있다. 따라서, 터널막(308)에서 전계 집중이 일어나지 않고, 신뢰성이 높은 메모리 셀을 형성할 수 있다.
계속해서, 인 등의 N형 불순물이 2∼5×1020/cm3정도 도핑된 다결정 실리콘재를, 예컨대, LPCVD법으로 퇴적한다.
계속해서, 포토리소그래피 기술과 이방성 폴리 실리콘 에칭 기술을 이용하여, 트렌치 분리(302)의 상면의 다결정 실리콘재를 제거하여, 플로팅 게이트 전극(309)을 형성한다.
이렇게 하여 형성한 플로팅 게이트 전극(309)에 있어서는, 사이드 스페이서에 끼워진 터널막(308)에 접하는 부분의 플로팅 게이트 전극(309)의 길이가 게이트 길이 Lg로 된다. 통상, 포토리소그래픽법에서의 최소 해상도 F는 이러한 게이트 길이와 동일한 정도로 된다.
여기서, 기입 속도를 빠르게 하기 위해서는, 제어 게이트 전극과 플로팅 게이트 전극간의 전기 용량 : Ccg-fg을 크게 할 필요가 있다.
이에 대하여, 종래 구조에서는, 도 19에 도시하는 바와 같이 플로팅 게이트 전극(4)에 전기적으로 접속된 핀형 플로팅 게이트 전극(9)을 이용하여, 제어 게이트 전극과 플로팅 게이트 전극의 대향 면적을 3F2로 하고 있었다. 즉, 종래 구조에서는, 플로팅 게이트 전극(4)만을 이용한 경우, 제어 게이트 전극과 플로팅 게이트전극(4)의 대향 면적은 1F×1F = 1F2로 작아지고, 전기 용량도 핀형 플로팅 게이트 전극 g을 이용하는 경우의 1/3 정도로 된다.
이에 대하여, 본 실시예에 따른 구조에서는, 도 4(j)에 도시하는 바와 같이, 플로팅 게이트 전극(309)이 사이드 공간상에도 형성되고, 또한 트렌치 분리의 높이도 F보다 크기 때문에, 플로팅 게이트 전극과 제어 게이트 전극의 대향 면적도 3F2이상으로 할 수 있다. 즉, 핀형 플로팅 게이트 전극(9)의 형성 공정을 생략하면서, 전기 용량을 종래 구조 이상으로 할 수 있다.
또, 플로팅 게이트 전극(309)의 게이트 폭은 최소 해상도 F와 동일한 정도의 치수이다.
다음에, 도 4(k)에 도시하는 바와 같이 인터폴리 절연막(310)을 전면에 형성한다. 인터폴리 절연막(310)은 일반적으로는 적층막이며, 예컨대, 실리콘 산화막/실리콘 질화막/실리콘 산화막이라는 적층 구조(0N0막 구조)나, 실리콘 산화막/실리콘 질화막/실리콘 산화막/실리콘 질화막이라는 적층 구조(ONON막 구조)로 된다. 실리콘 산화막이나 실리콘 질화막은 LPCVD법이나 열산화법으로 형성한다. 또한, 인터폴리 절연막(310)의 막 두께는 150∼200Å 정도이다.
다음에, 도 4(1)에 도시하는 바와 같이 도전막과, 절연막을 인터폴리 절연막(310)상에 순차적으로 퇴적하여, 적층막을 형성한다. 도전막, 절연막의 막 두께는, 각각 2000Å 정도이다.
또한, 도전막에는, 인 등의 N형 불순물이 6∼8×1020/cm3정도 도핑된 다결정실리콘 단층막이나, 이러한 다결정 실리콘막과, 예컨대, WSi2나 MoSi2등의 고융점 금속의 실리사이드막의 적층막(폴리사이드막)이 이용된다.
이러한 공정에서, 도 6(a)의 불휘발성 반도체 기억 장치의 평면도에 표시된 바와 같이 워드선 부분의 구조가 완성된다. 즉, 도 4(l)는 도 6(a)의 A-A의 단면도에 상당한다.
다음에, 도 5(m)에 도시하는 바와 같이, 포토리소그래픽법과 건식 에칭 기술을 사용하여, 워드선 부분의 제어 게이트 전극(311)을 남겨, 제어 게이트 전극(311)을 에칭한다. 여기서, 도 5(m)은 도 6(a)의 B-B의 단면도에 상당한다.
마지막으로, 도 5(n)에 도시하는 바와 같이, 도 5(m)에서 제어 게이트 전극(311)을 제거한 부분의 인터폴리 절연막(310), 플로팅 게이트 전극(309)을 제거한다. 구체적으로는, 산화막 건식 에칭 기술에 의해, 인터폴리 절연막(310)을 에칭하여, 계속해서, 이방성 폴리실리콘 건식 에칭 기술에 의해, 플로팅 게이트 전극(309)을 에칭한다.
인터폴리 절연막(310)의 에칭 공정에서는, 제어 게이트 전극(311)이 남겨진 워드선 영역에서, 제어 게이트 전극(311)의 절연막도 에칭되지만, 절연막의 막 두께(2000Å 정도)는 인터폴리 절연막(310)의 막 두께(150∼200Å)의 10배 이상이기 때문에, 제어 게이트 전극(311)의 절연막이 없어지지는 않는다.
또한, 플로팅 게이트 전극(309)의 에칭 공정에서는, 제어 게이트 전극(311)의 절연막이 남아 있기 때문에, 해당 절연막의 하부의 도전막이 에칭되지는 않는다.
여기서 중요한 것은, 도 5(n)에 도시하는 바와 같이, 플로팅 게이트 전극(309)의 이방성 폴리 실리콘 건식 에칭 공정에 있어서, 플로팅 게이트 전극(309)과 반도체 기판(301 사이의 각도 α가, α> 90°이다. 이 때문에, 종래 구조의 경우(도 18(i) 참조)와 같이, 플로팅 게이트 전극의 잔여물(12)이 저농도 산화막(305)의 사이드 스페이서 측벽에 남는 것을 방지할 수 있다. 따라서, 이웃하는 메모리 셀의 플로팅 게이트 전극간이, 이러한 잔여물(12)에 의해 전기적으로 접속되어 동일 전위로 되어, 오동작하는 것을 방지할 수 있다. 즉, 대용량의 불휘발성 반도체 기억 장치의 칩 상에 형성된 수 억개의 메모리 셀 각각의 신뢰성을 향상시킬 수 있어, 최종적으로 신뢰성이 높은 불휘발성 반도체 기억 장치를 얻을 수 있다.
도 6(a)는 본 실시예에 따른 불휘발성 반도체 기억 장치의 평면도이다. 또한, 도 6(b)는 도 6(a)의 A-A의 단면도, 즉, 워드선 영역의 단면도이다. 또한, 도 6(c)는 도 6(a)의 B-B의 단면도, 즉, 워드선 이외의 영역의 단면도이다.
도 6(a)에 도시하는 바와 같이, 제어 게이트 전극(311)의 폭(워드선의 폭)은 이 반도체 기억 장치의 제조 방법에서 사용하는 포트리소그래피법의 최소 해상도 F 정도, 또는 반도체 기억 장치의 게이트 길이 정도이다.
또한, 워드선 이외의 영역의 폭, 즉, 인접한 제어 게이트 전극(311)의 간격도, 마찬가지로 최소 해상도 F 정도, 또는 이 반도체 기억 장치의 게이트 길이 정도이다.
따라서, 본 실시예에 따른 불휘발성 반도체 기억 장치의 하나의 메모리 셀(30)의 면적은,
(F + F) ×(F + 2F) = 6F2로 되어, 상술한 종래 구조의 메모리 셀의 면적 8F2보다도 작게 할 수 있다.
따라서, 종래 구조의 불휘발성 반도체 기억 장치보다 집적도가 높은 불휘발성 반도체 기억 장치를 얻을 수 있다.
또, 일본 특허 공개 평성 제 2-151074 호 공보에도, 자기 정합적으로 형성된 사이드 스페이서를 이용한 불휘발성 반도체 기억 장치가 기재되어 있다. 그러나, 이러한 기억 장치에는, 소스/드레인 영역에 대해서는 언급이 없고, 본원 발명에서와 같이, 소스선과 드레인선의 저항치를 동일하게 하는 내용에 대해서는 기재되어 있지 않다.
다음에, 도 7 내지 도 9를 이용하여, 본 실시예에 따른 불휘발성 반도체 기억 장치의 동작 원리에 대하여 설명한다.
도 7은, 본 실시예에 관한 불휘발성 반도체 기억 장치의 1개의 메모리 셀의 단면도이다. 여기서는, 파울러-노르드하임(Fowler-Nordheim)형 터널 전류 기입, 파울러-노르드하임(Fowler-Nordheim)형 터널 전류 소거 방식에 대하여 설명한다.
도 7의 메모리 셀에 있어서, 정보의 기억은 플로팅 게이트 전극이 대전 상태에 있는지 여부에 의해 실행한다. 플로팅 게이트 전극에 전자가 주입되어, 이것이 부(負)로 대전하고 있는 경우는, 플로팅 게이트 전극의 상방에 형성된 제어 게이트전극의 임계값 전압 Vth가 높게 된다. 이것이 기입 상태이다.
한편, 플로팅 게이트 전극이 부로 대전하지 않고 있는 경우는, 임계값 전압 Vth는 낮게 된다. 이것이 소거 상태이다.
따라서, 제어 게이트 전극에 이러한 기입 상태와 소거 상태 각각의 임계값 전압 Vth 중간의 전위를 인가하여, 메모리 셀이 온하는지 여부에 의해, 기억내용을 판독할 수 있다.
도 8은 (a) 소거 상태, (b) 기입 상태에 있어서의, 게이트 전압 Vg과, 소스/드레인 사이의 전류 Ids의 관계이다.
도 8로부터 명백한 바와 같이, 제어 게이트에, 예컨대, 5V 정도의 전압을 인가한 경우의, 소스/드레인간 전류 Ids의 값을 검출하는 것에 의해, 메모리 셀의 기억 내용을 판독할 수 있다.
메모리 셀로의 정보의 기입은 도 7(a)에 도시하는 바와 같이 제어 게이트 전극에 17V 정도의 정(正)의 고전압을 인가하여 실행한다. 이러한 전압을 인가하면, 파울러-노르드하임(Fowler-Nordheim)형 터널 전류 현상에 의해, 터널막을 거쳐서 반도체 기판으로부터 플로팅 게이트 전극에 전자가 주입되어, 플로팅 게이트 전극이 부로 대전한다. 이에 따라, 메모리 셀은 기입된 상태로 된다.
메모리 셀이 소거 상태로부터 기입 상태가 되는 경우의 1개의 메모리 셀의 동작을 도 9를 참조하여 설명한다.
각 전극의 전위는 제어 게이트 전극의 전위 : Vcg, 플로팅 게이트 전극의 전위 : Vfg, 반도체 기판의 전위 : Vsub로 한다. 또한, 제어 게이트 전극과 플로팅 게이트 전극간의 전기 용량 : Ccg-fg, 플로팅 게이트 전극과 반도체 기판 사이의 전기 용량 : Cfg-sub로 한다.
소거된 상태에서는 어느 쪽의 전기 용량 Ccg-fg, Cfg-sub에도 전하는 축적되어 있지 않기 때문에, 플로팅 게이트 전극의 전위 : Vfg는,
Vfg= Vcg×Ccg-fg÷(Ccg-fg+ Cfg-sub)
로 나타내어진다.
또, Ccg-fg/(Ccg-fg+ Cfg-sub)는 「커플링비」라고 불린다.
전자는 터널 전류 현상을 이용하여, 플로팅 게이트 전극 중에 주입되기 때문에, 플로팅 게이트 전극과 반도체 기판간의 전위차가 큰 쪽이, 기입 속도가 빠르게 된다.
반도체 기판의 전위 Vsub는 기입하는 경우에는 OV이기 때문에, 플로팅 게이트 전극과 반도체 기판간의 전위차는,
Vfg- Vsub= Vfg- 0
= Vcg×Ccg-fg÷(Ccg-fg+ Cfg-sub)
로 된다. 이 식에 따르면, 기입 속도를 빠르게 하기 위해서는, 커플링비를 크게 하는 것이 필요하다. 즉, 제어 게이트 전극과 플로팅 게이트 전극간의 전기용량 : Ccg-fg을 크게 하는 것이 필요하게 된다.
한편, 메모리 셀의 정보를 소거하는 경우는, 제어 게이트 전극에 -16V 정도의 부의 고전압을, 드레인 전극과 소스 전극과 반도체 기판에는 2V 정도의 정의 전압을, 각각 인가한다. 이에 따라, 플로팅 게이트 전극으로부터 반도체 기판에 전자를 방출하여, 플로팅 게이트 전극이 대전하지 않고 있는 상태로 한다. 이에 따라, 메모리 셀의 정보는 소거된 상태로 된다.
또, 플로팅 게이트 전극은 주위를 고품질의 절연막으로 덮여져 있기 때문에, 플로팅 게이트 전극에 주입된 전자는 상기 공정에서 방출되지 않는 한 플로팅 게이트 전극 중으로 흐른다. 따라서, 불휘발성 반도체 기억 장치의 전원을 차단하더라도, 기억 내용은 유지되게 된다.
(실시예 2)
도 10 내지 도 15를 이용하여, 본 발명의 실시예 2에 따른 불휘발성 반도체 기억 장치의 제조 방법에 대하여 설명한다.
도 10(a) 내지 도 ]0(c)의 공정은 실시예 1과 동일하며, 이러한 공정을 이용하여, 트렌치 분리홈(414)내에 후막 산화막(415)을 매립한다.
다음에, 도 11(d)에 도시하는 바와 같이, 불필요한 실리콘 질화막(4l3)을 열인산액으로 제거한다. 남겨진 하부 산화막(412)은 다음 제조 공정에서, 희생 산화막으로서 사용된다.
또, 후막 산화막(415) 등이 반도체 기판(401) 이면에도 퇴적되는 경우는, 상기 실시예 1과 마찬가지의 공정에서 이것을 제거한다. 또한, 반도체 기판(301)의 주 표면상에 하부 산화막(312), 다결정 실리콘막, 실리콘 질화막(313)을 퇴적한 경우의 불필요한 실리콘 질화막(313), 다결정 실리콘막의 제거 방법도, 실시예 1과 마찬가지이다.
다음에, 도 11(e)에 도시하는 바와 같이, 공지의 이온 주입법에 의해서, 예컨대, 인이나 비소 등의 N형 불순물(416)을 트렌치 분리(402)를 마스크로 하고, 하부 산화막(412)을 희생 산화막으로 하여, 5×1015/cm2정도 주입하고, N+확산층(404)을 형성한다. 하부 산화막(412)을 희생 산화막으로서 이온 주입하는 것은 이온 주입의 손상에 의해서 장래에 채널 영역으로 되는 반도체 기판(401) 표면에 결정 결함이나 계면 준위를 형성하지 않기 위해서이다.
다음에, 도 11(f)에 도시하는 바와 같이, 하부 산화막(412)을 불화수소산 용액으로 제거하여, 반도체 기판(401)의 표면을 노출시킨다. 하부 산화막(412)을 불화수소산 용액으로 제거하는 경우, 하부 산화막(412)의 막 두께가 얇고, 불화수소산 용액으로 처리하는 시간이 짧기 때문에, 트렌치 분리(402)는 거의 에칭되지 않고, 반도체 기판(401)의 표면으로부터 트렌치 분리(402)의 상면까지의 높이는 거의 변하지 않고, F보다 큰 값 그대로이다.
다음에, 도 12g에 도시하는 바와 같이 반도체 기판(401) 표면이나 트렌치 분리(402)의 측벽면이나 상면 표면에, 예컨대, LPCVD법에 의해서 막 두께가 F/4 정도의 제 1 산화막(403)을 퇴적한다.
계속해서, 산화막 건식 에칭법에 의해서 반도체 기판(401)의 장래 채널 영역이 되는 장소에 막 두께 200Å 정도의 제 1 산화막(403)이 남겨지도록 제 1 산화막(403)을 에칭한다. 이 결과, 제 1 산화막(403)의 사이드 스페이서가 트렌치 분리(402)의 측벽에 자기 정합적으로 형성한다.
계속해서, 트렌치 분리(402)나 제 1 산화막(403)의 사이드 스페이서를 마스크로 하고, 반도체 기판(401)상의 제 1 산화막(403)을 희생 산화막에 이용하여, 붕소 등의 P형 불순물(417)을 4.95 ×1015/cm2정도 주입한다. 이에 따라, N+확산층(404)중에 N-확산층(406)이 형성된다. 제 1 산화막(403)을 희생 산화막으로서 사용하는 것은 이온 주입의 손상에 의해서 반도체 기판(401) 표면에 결정 결함이나 계면 준위를 만들지 않기 때문이다.
다음에, 도 12(h)에 도시하는 바와 같이, 제 1 산화막(403)을 불화수소산 용액을 이용하여 제거한다. 이 경우, 도 11(f)의 공정과 마찬가지로, 반도체 기판(401)의 표면으로부터 트렌치 분리(402)의 상면 표면의 높이는 거의 변하지 않는다.
다음에, 도 12(i)에 도시하는 바와 같이, 도 12(g)와 마찬가지의 방법에서, 예컨대, LPCVD법에 의해서 막 두께가 F/4 정도의 제 2 산화막(405)을 전면에 퇴적한다.
계속해서, 산화막 건식 에칭법에 의해서 장래 채널 영역이 되는 장소에 막두께 200Å 정도의 제 2 산화막(405)가 남겨지도록 제 2 산화막(405)를 에칭한다. 이 결과, 제 1 산화막(403)의 사이드 스페이서에 인접한 제 2 산화막(405)의 사이드 스페이서가 자기 정합적으로 형성된다.
계속해서, 제 2 산화막(405)의 사이드 스페이서를 마스크로 하고, 반도체 기판(401)상의 제 2 산화막(405)을 희생 산화막으로 하여, 붕소 등의 P형 불순물(418)을 6 ×l013/cm2정도 주입한다. 이에 따라, N-확산층(406)의 사이에 폭이 F 정도의 메모리 셀의 임계값 전압을 결정하기 위한 채널 도우즈 영역(407)이 형성된다.
이 결과, 도 12(i)의 우측의 트렌치 분리(402)의 좌측에 형성되어 있는 N+확산층(404)과 N-확산층(406)이 드레인선으로 되고, 좌측의 트렌치 분리(402)의 우측에 형성되어 있는 N+확산층(404)과 N-확산층(406)이 소스선으로 된다.
또, 우측의 트렌치 분리(402)의 좌측에 형성되어 있는 N+확산층(404)과 N-확산층(406)을 소스선으로 하고, 좌측의 트렌치 분리(402)의 우측에 형성되어 있는 N+확산층(404)과 N-확산층(406)을 드레인선으로 해도 무방하다.
실시예 1과 마찬가지로, 도 12(i)에 있어서도, 트렌치 분리(402)에 대하여 자기 정합적으로 형성된 제 1 산화막(403)으로 형성된 사이드 스페이서에 의해서 N+확산층(404)이나 N-확산층(406)의 폭이 결정되기 때문에, 소스선과 드레인선의 폭은 동등하게 된다. 이 결과, 소스선과 드레인선의 저항치도 동등하게 된다. 따라서, 드레인선의 저항치가 소스선의 저항치보다도 높은 것에 의해 발생하는 오동작을 방지할 수 있다.
그 후, 도 13(j)에 도시하는 바와 같이, 제 2 산화막(405)을 불화수소산 용액으로 제거한다. 이 경우도, 반도체 기판(401)의 표면으로부터 트렌치 분리(402)의 상면 표면의 높이는 거의 변하지 않는다.
다음에, 도 13(k)에 도시하는 바와 같이, 실시예 1과 마찬가지로, 막 두께 100Å 이하의 터널막(408)을 채널 영역에 형성하고, 계속해서, 다결정 실리콘재를 전면에 퇴적하며, 이것을 패터닝하여 플로팅 게이트 전극(409)을 형성한다.
다음에, 도 13(1)에 도시하는 바와 같이, 전면에 인터폴리 절연막(410)을 형성한다.
다음에, 도 14(m), 14(n), 14(o)에 도시하는 바와 같이, 상기 실시예 1과 마찬가지의 공정을 실행하는 것에 의해, 불휘발성 반도체 기억 장치의 워드선 영역(도 14(m) 참조), 워드선 이외의 영역(도 14(o) 참조)이 형성된다.
본 실시예에 따른 방법에 있어서도, 실시예 1과 마찬가지로, 도 14(o)의 에칭 공정에 있어서의 에칭 잔여물의 발생을 방지할 수 있다. 이 결과, 대용량의 불휘발성 반도체 기억 장치의 칩 상에 형성된 수 억개의 메모리 셀 각각의 신뢰성을 향상시킬 수 있어, 최종적으로 신뢰성이 높은 불휘발성 반도체 기억 장치를 얻을 수 있다.
도 15(a)는 본 실시예에 따른 불휘발성 반도체 기억 장치의 평면도이다. 또한, 도 15(b)는 도 15(a)의 A-A의 단면도, 즉, 워드선 영역의 단면도이다. 또한, 도 15(c)는 도 15(a)의 B-B의 단면도, 즉, 워드선 이외의 영역의 단면도이다.
본 실시예에 따른 불휘발성 반도체 기억 장치에 있어서도, 실시예 1의 불휘발성 반도체 기억 장치와 마찬가지로, 하나의 메모리 셀(4O)의 면적은 6F2로 되어 종래 구조의 메모리 셀의 면적 8F2보다도 작게 할 수 있다.
따라서, 종래 구조의 불휘발성 반도체 기억 장치보다 집적도가 높은 불휘발성 반도체 기억 장치를 얻을 수 있다.
또, 실시예 2에 따른 불휘발성 반도체 기억 장치의 동작 원리도 실시예 1의 경우와 동일하다.
이상의 설명으로부터 명백한 바와 같이, 본 발명에 따른 불휘발성 반도체 기억 장치의 제조 방법을 이용하는 것에 의해 플로팅 게이트 전극을 트렌치 분리의 중앙에 형성하여, 소스선, 드레인선의 저항치가 동등한 불휘발성 반도체 기억 장치를 얻을 수 있다.
또한, 본 발명에 따른 불휘발성 반도체 기억 장치의 제조 방법을 이용하는 것에 의해 단위 메모리 셀의 면적을 6F2로 하여, 집적도가 높은 불휘발성 반도체 기억 장치를 얻을 수 있다.
또한, 본 발명에 따른 불휘발성 반도체 기억 장치의 제조 방법을 이용하는것에 의해, 에칭 잔여물에 의한 메모리 셀간의 단락을 방지한 불휘발성 반도체 기억 장치를 얻을 수 있다.
Claims (3)
- 트렌치 분리에 끼워진 반도체 기판의 표면에 소스 영역과, 드레인 영역을 형성하고, 상기 소스 영역과 상기 드레인 영역에 끼워진 채널 영역 상에 터널막을 거쳐서 플로팅 게이트 전극을 형성하는 불휘발성 반도체 기억 장치의 제조 방법에 있어서,상단이 상기 반도체 기판의 표면으로부터 돌출한 적어도 2개의 트렌치 분리를 형성하는 분리 공정과,상기 트렌치 분리가 마련된 상기 반도체 기판의 전면에 도전성 불순물을 포함하는 산화막을 형성하는 공정과,상기 산화막을 에칭하고, 상기 반도체 기판의 표면으로부터 돌출한 트렌치 분리의 측벽에 상기 산화막을 자기 정합적으로 남겨, 사이드 스페이서로 하는 공정과,상기 사이드 스페이서에 포함된 상기 도전성 불순물을 상기 사이드 스페이서의 하부의 상기 반도체 기판에 확산시켜, 상기 트렌치 분리에 인접한 확산 영역을 형성하고, 상기 확산 영역을 상기 소스 영역 또는 상기 드레인 영역으로 하는 소스/드레인 영역 형성 공정과,상기 소스/드레인 영역 형성 공정 후에, 상기 플로팅 게이트 전극을 형성하는 게이트 전극 형성 공정을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 제조 방법.
- 트렌치 분리에 끼워진 반도체 기판의 표면에 소스 영역과 드레인 영역을 형성하고, 상기 소스 영역과 상기 드레인 영역에 끼워진 채널 영역 상에 터널막을 거쳐서 플로팅 게이트 전극을 형성하는 불휘발성 반도체 기억 장치의 제조 방법에 있어서,상단이 상기 반도체 기판의 표면으로부터 돌출한 적어도 2개의 트렌치 분리를 형성하는 분리 공정과,상기 트렌치 분리에 끼워진 상기 반도체 기판의 표면에 제 1 도전형 불순물을 주입하여, 제 1 도전성 영역을 형성하는 공정과,상기 반도체 기판의 전면에 산화막을 형성하는 공정과,상기 산화막을 에칭하고, 상기 반도체 기판의 표면으로부터 돌출한 트렌치 분리의 측벽에 상기 산화막을 자기 정합적으로 남겨, 사이드 스페이서로 하는 공정과,상기 사이드 스페이서를 주입 마스크로 하여, 상기 반도체 기판에 제 2 도전형 불순물을 주입하고, 제 2 도전형 불순물이 주입된 상기 제 1 도전성 영역을 제 2 도전형의 상기 채널 영역으로 하며, 상기 채널 영역을 사이에 두도록 남겨진 상기 제 1 도전성 영역을 상기 소스 영역 또는 상기 드레인 영역으로 하는 소스/드레인 영역 형성 공정과,상기 소스/드레인 영역 형성 공정 후에, 상기 플로팅 게이트 전극을 형성하는 게이트 전극 형성 공정을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치의 제조 방법.
- 트렌치 분리에 끼워진 반도체 기판의 표면에 소스 영역과 드레인 영역이 형성되고, 상기 소스 영역과 상기 드레인 영역에 끼워진 채널 영역 상에 터널막을 거쳐서 플로팅 게이트 전극이 형성된 불휘발성 반도체 기억 장치에 있어서,상기 반도체 기판과,상기 반도체 기판 상에 대략 평행하게 형성되고, 그 상단이 상기 반도체 기판의 표면으로부터 돌출한 적어도 2개의 트렌치 분리와,상기 트렌치 분리의 측벽에 따른 상기 반도체 기판상에, 자기 정합적으로 형성된 사이드 스페이서와,상기 반도체 기판의 상기 사이드 스페이서로 덮힌 영역에 형성된 상기 소스 영역 또는 상기 드레인 영역과,상기 소스 영역과 상기 드레인 영역과 끼워진 채널 영역과,상기 채널 영역 상에 터널막을 거쳐서 형성된 플로팅 게이트 전극을 포함하는 것을 특징으로 하는 불휘발성 반도체 기억 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-000327 | 2000-01-05 | ||
| JP2000000327A JP2001189439A (ja) | 2000-01-05 | 2000-01-05 | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010070035A KR20010070035A (ko) | 2001-07-25 |
| KR100354800B1 true KR100354800B1 (ko) | 2002-10-05 |
Family
ID=18529694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000049533A KR100354800B1 (ko) | 2000-01-05 | 2000-08-25 | 불휘발성 반도체 기억 장치 및 그 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6459121B1 (ko) |
| JP (1) | JP2001189439A (ko) |
| KR (1) | KR100354800B1 (ko) |
| CN (1) | CN1303127A (ko) |
| DE (1) | DE10046945C2 (ko) |
| TW (1) | TW463318B (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3578688B2 (ja) * | 1999-12-24 | 2004-10-20 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性メモリの製造方法 |
| FR2812753B1 (fr) * | 2000-08-03 | 2003-01-03 | St Microelectronics Sa | Point memoire non volatile |
| US6563167B2 (en) * | 2001-01-05 | 2003-05-13 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges |
| KR100437470B1 (ko) * | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
| US6781189B2 (en) * | 2002-01-22 | 2004-08-24 | Micron Technology, Inc. | Floating gate transistor with STI |
| US6876582B2 (en) * | 2002-05-24 | 2005-04-05 | Hynix Semiconductor, Inc. | Flash memory cell erase scheme using both source and channel regions |
| KR100485485B1 (ko) * | 2002-09-19 | 2005-04-27 | 동부아남반도체 주식회사 | 플래시 메모리 장치의 셀 트랜지스터 및 그 제조 방법 |
| KR100798269B1 (ko) * | 2002-12-30 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자의 제조 방법 |
| TW591804B (en) * | 2003-06-24 | 2004-06-11 | Nanya Technology Corp | Multi-bit stacked non-volatile memory and manufacturing method thereof |
| CN100539035C (zh) * | 2004-09-10 | 2009-09-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法 |
| US20060157773A1 (en) * | 2005-01-14 | 2006-07-20 | Yu Andy T | Non-volatile electrically alterable memory cell for storing multiple data and manufacturing thereof |
| KR100645195B1 (ko) * | 2005-03-10 | 2006-11-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100618908B1 (ko) * | 2005-08-12 | 2006-09-05 | 삼성전자주식회사 | 게이트 저항을 개선한 반도체 소자 및 제조 방법 |
| TWI288966B (en) | 2005-09-05 | 2007-10-21 | Promos Technologies Inc | Memory structure with high coupling ratio and forming method thereof |
| KR100811441B1 (ko) * | 2006-08-02 | 2008-03-07 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그것의 제조 방법 |
| US7588982B2 (en) * | 2006-08-29 | 2009-09-15 | Micron Technology, Inc. | Methods of forming semiconductor constructions and flash memory cells |
| US7859081B2 (en) * | 2007-03-29 | 2010-12-28 | Intel Corporation | Capacitor, method of increasing a capacitance area of same, and system containing same |
| KR100885383B1 (ko) * | 2007-09-27 | 2009-02-23 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조 방법 |
| CN102610508A (zh) * | 2012-03-31 | 2012-07-25 | 上海宏力半导体制造有限公司 | 浮栅的制作方法 |
| JP6051574B2 (ja) * | 2012-04-18 | 2016-12-27 | セイコーエプソン株式会社 | 不揮発性記憶装置 |
| US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| CN107359163B (zh) * | 2016-05-05 | 2020-06-02 | 中芯国际集成电路制造（天津）有限公司 | 存储单元的制备方法 |
| JP6629142B2 (ja) * | 2016-06-03 | 2020-01-15 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023680A (en) * | 1988-11-10 | 1991-06-11 | Texas Instruments Incorporated | Floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates |
| JPH0732205B2 (ja) | 1988-12-02 | 1995-04-10 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5278438A (en) * | 1991-12-19 | 1994-01-11 | North American Philips Corporation | Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure |
| US5622881A (en) * | 1994-10-06 | 1997-04-22 | International Business Machines Corporation | Packing density for flash memories |
| US5879998A (en) * | 1997-07-09 | 1999-03-09 | Advanced Micro Devices, Inc. | Adaptively controlled, self-aligned, short channel device and method for manufacturing same |
| JPH11195717A (ja) | 1998-01-06 | 1999-07-21 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US5923063A (en) * | 1998-02-19 | 1999-07-13 | Advanced Micro Devices, Inc. | Double density V nonvolatile memory cell |
| US6200856B1 (en) * | 1998-03-25 | 2001-03-13 | Winbond Electronics Corporation | Method of fabricating self-aligned stacked gate flash memory cell |
| TW405265B (en) * | 1999-01-30 | 2000-09-11 | United Microelectronics Corp | Flash memory structure and its manufacture method |
| TW427018B (en) * | 1999-04-07 | 2001-03-21 | United Microelectronics Corp | Manufacturing method of flash memory cell |
| US6255689B1 (en) * | 1999-12-20 | 2001-07-03 | United Microelectronics Corp. | Flash memory structure and method of manufacture |
| US6232635B1 (en) * | 2000-04-06 | 2001-05-15 | Advanced Micro Devices, Inc. | Method to fabricate a high coupling flash cell with less silicide seam problem |
-
2000
- 2000-01-05 JP JP2000000327A patent/JP2001189439A/ja active Pending
- 2000-07-21 US US09/621,533 patent/US6459121B1/en not_active Expired - Fee Related
- 2000-08-25 KR KR1020000049533A patent/KR100354800B1/ko not_active IP Right Cessation
- 2000-08-28 TW TW089117360A patent/TW463318B/zh not_active IP Right Cessation
- 2000-09-21 DE DE10046945A patent/DE10046945C2/de not_active Expired - Fee Related
- 2000-09-28 CN CN00129268A patent/CN1303127A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE10046945A1 (de) | 2001-07-19 |
| JP2001189439A (ja) | 2001-07-10 |
| DE10046945C2 (de) | 2002-11-28 |
| KR20010070035A (ko) | 2001-07-25 |
| TW463318B (en) | 2001-11-11 |
| CN1303127A (zh) | 2001-07-11 |
| US6459121B1 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354800B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US6483146B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| US5929479A (en) | Floating gate type non-volatile semiconductor memory for storing multi-value information | |
| KR100506445B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6770533B2 (en) | Method of manufacturing semiconductor device, nonvolatile semiconductor memory device and method of manufacturing the same | |
| US7553725B2 (en) | Nonvolatile memory devices and methods of fabricating the same | |
| JP3397903B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6875660B2 (en) | Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode | |
| JP3114229B2 (ja) | 不揮発性記憶装置 | |
| US7541638B2 (en) | Symmetrical and self-aligned non-volatile memory structure | |
| JP2006502565A (ja) | ビット線構造およびその製造方法 | |
| EP1289023A2 (en) | Nonvolatile semiconductor memory device, fabricating method thereof and operation method thereof | |
| US6493264B2 (en) | Nonvolatile semiconductor memory, method of reading from and writing to the same and method of manufacturing the same | |
| US6469338B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
| CN114335185A (zh) | 具有设置在字线栅上方的擦除栅的分裂栅双位非易失性存储器单元及其制备方法 | |
| US20020055228A1 (en) | Sidewall process to improve the flash memory cell performance | |
| JP2007142468A (ja) | 半導体装置 | |
| KR100417029B1 (ko) | 메모리 셀의 문턱 전압 편차가 작은 비휘발성 반도체메모리의 제조 방법 | |
| US7361553B2 (en) | Semiconductor device manufacturing method | |
| JPH0878544A (ja) | 不揮発性半導体記憶装置 | |
| US20010038549A1 (en) | Cell array, operating method of the same and manufacturing method of the same | |
| EP1069620A1 (en) | A flash memory array | |
| JP3462526B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
| JPH06244431A (ja) | 半導体記憶装置 | |
| JPH098158A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |