KR100354627B1 - 컬러버스트신호를이용하는텔레비전회로 - Google Patents

컬러버스트신호를이용하는텔레비전회로 Download PDF

Info

Publication number
KR100354627B1
KR100354627B1 KR1019940005179A KR19940005179A KR100354627B1 KR 100354627 B1 KR100354627 B1 KR 100354627B1 KR 1019940005179 A KR1019940005179 A KR 1019940005179A KR 19940005179 A KR19940005179 A KR 19940005179A KR 100354627 B1 KR100354627 B1 KR 100354627B1
Authority
KR
South Korea
Prior art keywords
signal
color
circuit
averaging
sample
Prior art date
Application number
KR1019940005179A
Other languages
English (en)
Other versions
KR940023270A (ko
Inventor
혼다후미아끼
호소야노부까즈
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR940023270A publication Critical patent/KR940023270A/ko
Application granted granted Critical
Publication of KR100354627B1 publication Critical patent/KR100354627B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/146—Decoding means therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/68—Circuits for processing colour signals for controlling the amplitude of colour signals, e.g. automatic chroma control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/70—Circuits for processing colour signals for colour killing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명의 회로는 승산기(12)를 포함하고, 승산기(12)에 입력되는 컬러 버스트 신호의 유무에 따라 LPF(22)로부터 전압 신호(V1)를 출력한다. 전압 신호(V1)에 기초하여 피크 홀드 회로(24) 및 샘플 홀드 회로(42)를 통하여 구형파 신호(Va)를 획득한다. 구형파 신호(Va)와 1H 지연 회로(44)에서 1H 지연된 구형파 신호(Vb)를 가산기(46) 및 1/2 배 회로(48)에서 평균화하여 구형파 신호(Vc)를 획득한다. 구형파 신호(Vc)에 기초하여 비교적 시정수가 적은 LPF(52)에서 전압 신호(V3)를 생성하여 비교기(54)에서 전압 신호(V3)와 기준 전위(Vref)를 비교하여 신호를 출력한다. 이 신호가 컬러 킬러 회로의 컬러 킬러 신호, ACC 회로의 이득 조정 신호, 및 APC 회로의 위상 조정 신호로서 이용된다.

Description

컬러 버스트 신호를 이용하는 텔레비전 회로
본 발명은 컬러 버스트 신호를 이용하는 텔레비전 회로에 관한 것으로, 특히 컬러 킬러 회로, ACC 회로 및 APC 회로나, 이들을 포함한 색 재생 회로 및 TV 수상기 등에 이용되는 컬러 버스트 신호를 이용하는 텔레비전 회로에 관한 것이다.
제20도를 참조하면, 종래의 컬러 킬러 회로(1)에서는 승산기(2)에 컬러 버스트 신호와 부반송파가 입력되고, 컬러 버스트 신호의 유 ·무에 따라서 출력이 LPF(3)에 제공되며, LPF(3)에서는 제21(A)도에 도시한 바와 같은 전압 신호(V1)가 1H마다 출력된다. 또, 전압 신호(V1)는 시간 폭을 갖고 있지만, 도면의 간략화를 위해 제21(A)도에서는 선 상태로 나타내었다. 이는 제6(A)도 및 제14(A)에도 동일하게 적용된다. 이 전압 신호(V1)가 제공되는 피크 홀드 회로(4)에서는 제21(B)도에 도시한 바와 같은 피크 홀드 신호(V2)가 출력되고, LPF(5)에서는 제21(C)도에 도시한 바와 같은 전압 신호(V3)가 출력되며, 비교기(6)에서는 제21(D)도에 도시한 바와 같이 킬러 신호가 출력된다. 즉, 컬러 텔레비전 신호 수신 시에는 「하이레벨」의 킬러 신호가 출력되어 컬러 킬러는 행해지지 않으며, 흑백 텔레비전 신호 수신 시에는 「로우 레벨」의 킬러 신호가 출력되어 컬러 킬러가 행해진다.
이와 같은 종래의 컬러 킬러 회로(1)에 있어서, 그 LPF(5)의 시정수를 작게 하면, 제21(A)도에 도시한 기간(X)에서와 같이 전압 신호(V1)가 노이즈의 영향을 크게 받는 경우에는 전압 신호(V3)도 노이즈의 영향을 크게 받게 되어, 컬러 텔레비전 신호임에도 불구하고, 전압 신호(V3)가 기준 전압(Vref)보다 작아지는 기간(a) [제21(C)도]가 발생한다. 그러므로, 노이즈의 영향에 의해 제21(D)도에 도시한 바와 같이 흑백 텔레비전 신호가 아닌데도 「로우 레벨」의 킬러 신호가 출력되어 실수로 컬러 킬러를 행해버리는 일이 있었다.
한편, LPF(5)의 시정수를 크게 하면, 피크 홀드 신호(V2)가 보다 평활 화되므로, 전압 신호(V3)가 기준 전압(Vref)을 하회(下回)하는 레벨까지 작아지지 않게 되지만, 예를 들면 수신되는 텔레비전 신호가 컬러 텔레비전 신호에서 흑백 텔레비전 신호로 또는 그 반대로 급전환된 경우에는 킬러 신호가 전환될 때까지 시간이 걸리게 되어 텔레비전 신호의 전환에 신속하게 대응할 수 없다는 문제점이 있었다.
그러므로, 본 발명의 목적은 오동작없이 동작할 수 있는 컬러 버스트 신호를 이용하는 텔레비전 회로를 제공하는 것이다.
본 발명의 다른 목적은 오동작없이 신속하게 텔레비전 신호 전환에 대응할 수 있는 컬러 킬러 회로를 제공하는 것이다.
본 발명의 다른 목적은 이득을 적절하게 조정할 수 있는 ACC 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 위상을 적절하게 조정할 수 있는 APC 회로를 제공하는 것이다.
본 발명의 다른 목적은 신규한 색 재생 회로를 제공하는 것이다.
본 발명의 또 다른 목적은 신규한 TV 수상기를 제공하는 것이다.
본 발명에 따른 컬러 버스트를 이용하는 텔레비전 회로는, 컬러 버스트 신호에 기초한 제1 전압 신호를 출력하는 제1 전압 신호 출력 수단, 제1 전압 신호를 평균화하는 평균화 수단, 및 평균화 수단으로부터의 평균화 출력에 기초하여 조정 신호를 얻는 신호 검출 수단을 구비한다.
제1 전압 신호 출력 수단은 컬러 버스트 신호에 기초한 제1 전압 신호를 평균화 수단에 출력한다. 평균화 수단에서는 제1 전압 신호를 단순 평균 또는 가중평균하여 평균화 출력을 얻고, 신호 검출 수단에서 그 평균화 출력에 기초하여 조정신호를 얻는다.
컬러 킬러 회로가 이용되는 경우에는 컬러 버스트 신호의 유 ·무에 따라서 얻어지는 제1 전압 신호를 평균화 수단에서 평균화하여 신호 검출 수단의 판별 수단으로부터 킬러 신호를 출력한다. ACC 회로가 이용되는 경우에는 컬러 버스트 신호의 진폭에 따라서 얻어지는 제1 전압 신호를 평균화 수단에서 평균화하고, 신호 검출 수단으로부터 이득 조정 신호를 출력한다. APC 회로가 이용되는 경우에는 컬러 버스트 신호의 위상에 따라서 얻어지는 제1 전압 신호를 평균화 수단에서 평균화하여, 신호 검출 수단으로부터 위상 조정 신호를 출력한다.
또한, 이들의 컬러 킬러 회로, ACC 회로 및 APC 회로를 이용하여 색 재생 회로, TV 수상기 등을 구성할 수 있다.
본 발명에 따르면, 제1 전압 신호를 평균화하므로, 노이즈의 영향을 받지 않고 노이즈에 강한 텔레비전 회로가 얻어진다. 예를 들면, 컬러 킬러 회로로서는 노이즈에 강하고 오동작이 없으며, 또 컬러와 흑백 텔레비전 신호 전환에도 신속하게 대응할 수 있다. 또한, 노이즈가 있어도 ACC 회로로서는 이득을 적절하게 조정할 수 있고, APC 회로로서는 위상을 적절하게 조정할 수 있다.
더욱이, 이들의 회로를 이용하여 구성되는 색재생 회로나 TV 수상기의 성능은 향상된다.
본 발명의 상술한 목적 및 다른 목적, 특징, 국면 및 이점은 첨부 도면에 관련하여 행해진 이하의 실시예의 상세한 설명으로부터 한층 명확해진다.
제1도를 참조하여, 본 발명의 실시예에 따르는 컬러 킬러 회로(10)는 컬러 버스트 신호와 부반송파(fsc)가 제공되는 승산기(12)를 포함한다. 컬러 텔레비전 신호 수신 시에는 승산기(12)에 컬러 버스트 신호가 제공되지만, 흑백 텔레비전 신호 수신 시에는 승산기(12)에 컬러 버스트 신호는 제공되지 않는다. 승산기(12)에는 컬러 버스트 신호와 부반송파(fsc)가, 예를 들면 동상 또는 역상이 되도록 2개의 입력으로 제공되고, 승산기(12)로부터의 출력은 2개의 입력이 역상인 경우에는 (+)출력, 동상인 경우에는 (-) 출력으로 된다(제3도 참조). 본 발명의 실시예에서는 컬러 텔레비전 신호 수신 시에 승산기(12)에 입력되는 컬러 버스트 신호와 부반송파가 역상으로 되도록 록크된다. 그러므로, 컬러 텔레비전 신호 수신 시에는 승산기(12)로부터의 출력은 (+) 출력으로 된다.
승산기(12) 및 LPF(22)는, 예를 들면 제2도에 도시한 바와 같은 회로로 구성되어 제3도에 도시한 바와 같이 동작한다. 승산기(12)는 버스트 게이트 기간에 트랜지스터(Q1)에 버스트 게이트 펄스(BGP)가 제공됨으로써 인에이블되고, 버스트 게이트 기간에는 제2도에 도시한 입력단(14 및 16)에는 제3(A)도에 도시한 바와 같이 부반송파(fsc)가 입력되고, 입력단(18 및 20)에는 제3(B)도에 도시한 바와 같이 컬러 버스트 신호가 입력된다.
제3도의 ①에 도시한 바와 같이, 양쪽 신호가 동상인 경우, 부 반송파(fsc)의 정의 주기에서는 트랜지스터(Q2 및 Q6)가 온되고, 부의 주기에서는 트랜지스터 (Q4 및 Q7)가 온된다. 그러므로, 출력단(A)에서의 전압은 제3(C)도에 도시한 바와 같이 부방향으로 반주기마다 맥동하고, 출력단(B)에서의 전압은 제3(D)도에 도시한바와같이 0으로 된다. 그러므로, 트랜지스터(Q8)를 흐르는 전류(I1) (즉, I4)은 제3(E)도에 도시한 바와 같이 정방향으로 맥동하고, 트랜지스터(Q9)를 흐르는 전류 (I2)는 제3(F)도에 도시한 바와 같이 0으로 된다. 이로 인해, 승산기(12)로부터 LPF(22)로 유입되는 전류(I3)(I2-I4)는 제3(G)도에 도시한 바와 같이 부방향으로 진동한다. 이 전류(I3)가, 예를 들면 저항(R)과 콘덴서(C)를 포함하는 LPF(22)에 의해 평활(적분)되므로, LPF(22)는 제3(H)도에 도시한 바와 같이 양쪽 신호가 동상일 때에는 부의 전압 신호(V1)를 출력한다.
제3도의 ②에 도시한 바와 같이, 양쪽 신호가 역상인 경우, 부반송파(fsc)의 정의 주기에서는 트랜지스터(Q5 및 Q7)가 온되고, 부반송파가 부의 주기에서는 트랜지스터(Q3 및 Q6)가 온된다. 그러므로, 출력단(A)에서의 전압은 제3(C)도에 도시한 바와 같이 0으로 되고, 출력단(B)에서의 전압은 제3(D)도에 도시한 바와 같이 부방향으로 반주기마다 맥동한다. 그러므로, 트랜지스터(Q8)를 흐르는 전류(I1)(즉, I4)는 제3(E)도에 도시한 바와 같이 0으로 되고, 트랜지스터(Q9)를 흐르는 전류(I2)는 제3(F)도에 도시한 바와 같이 정방향으로 맥동한다. 이로 인해, 승산기(12)에서 LPF(22)로 유입되는 전류(I3)는 제3(G)도에 도시한 바와 같이 정방향으로 맥동한다. 이 전류(I3)가 LPF(22)에 의해 평활(적분)되므로, LPF(22)는 제3(H)도에 도시한 바와 같이 양쪽 신호가 역상일 때에는 정의 전압 신호(V1)를 출력한다.
제3도의 ③에 도시한 바와 같이, 부반송파(fsc)가 컬러 버스트 신호보다 90° 위상이 지연된 경우, 부반송파(fsc)의 전반 주기의 전반에서는 트랜지스터(Q2및 Q6)가 온되고, 후반에서는 트랜지스터(Q5 및 Q7)가 온된다. 또한, 부반송파 (fsc)의 후반 주기의 전반에서는 트랜지스터(Q4 및 Q7)가 온되고, 후반에서는 트랜지스터(Q3 및 Q6)가 온된다. 그러므로, 출력단(A)에서의 전압은 제3(C)도에 도시한 바와같이 각각 반주기의 전반에만 부방향 전압으로 되고, 출력단(B)에서의 전압은 제3(D)도에 도시한 바와 같이 각각 반주기의 후반에만 부방향 전압으로서 출현된다. 그러므로, 트랜지스터(Q8)를 흐르는 전류(I1)(즉, I4)는 제3(E)도에 도시한 바와 같이 각각 반주기의 전반에만 정방향으로 흐르고, 트랜지스터(Q9)를 흐르는 전류(I2)는 제3(F)도에 도시한 바와 같이 각각 반주기의 후반에만 정방향으로 흐른다. 이로 인해, 승산기(12)에서 LPF(22)로 유입되는 전류(I3)는 제3(G)도에 도시한 바와 같이 거의 정현파로 된다. 그러므로, LPF(22)는 제3(H)도에 도시한 바와 같이 부반송파(fsc)가 컬러 버스트 신호보다 90°위상이 지연될 때에는 거의 VR(V)의 전압 신호(V1)를 출력한다.
제3도의 ④에 도시한 경우, 입력단(14 및 16)에는 제3(A)도에 도시한 바와 같은 부반송파가 입력되지만, 입력단(18 및 20)에는 제3(B)도에 도시한 바와 같은 전압이 0인 신호가 입력되는, 즉 컬러 버스트 신호가 입력되지 않으므로, 제3(C) 및 (D)도에 각각 도시한 바와 같이, 출력단(A 및 B)에서의 전압은 0으로 되고, 제3(E), (F) 및 (G)도에 도시한 바와 같이, 각 전류[I1(I4), I2 및 I3]도 0으로 된다. 그러므로, LPF(22)는 제3(H)도에 도시한 바와 같이 VR(V)의 전압 신호(V1)를 출력한다.
여기에서, 제3도의 ②에 도시한 양쪽 신호가 역상인 경우가 컬러 텔레비전 신호 수신 시에 상당하고, 제3도의 ④에 도시한 경우가 흑백 텔레비전 신호 수신 시에 상당한다. 그러므로, LPF(22)는 컬러 텔레비전 신호 수신 시에는 정 전압 신호(V1)를 출력하고, 흑백 텔레비전 신호 수신 시에는 0의 전압 신호(V1)를 출력한다. 이와 같이 컬러 텔레비전 신호 수신 시와 흑백 텔레비전 신호 수신 시에는 LPF(22)로부터 출력되는 전압 신호(V1)가 다르다.
그래서, 전압 신호(V1)는 피크 홀드 회로(24)에 제공된다. 피크 홀드 회로 (24)는, 예를 들면 제4도에 도시한 바와 같이 구성된다.
제4도에 도시한 피크 홀드 회로(24)는 트랜지스터(Q11 및 12)를 포함하는 차동쌍(26)을 포함한다. 트랜지스터(Q11 및 Q12) 각각의 에미터는 공통 접속되고, 전류(2I)를 흐르는 정전류원(28)을 개재하여 접지된다. 트랜지스터(Q11)의 베이스에는 입력 단자(30)으로부터 전압 신호(V1)가 입력되고, 트랜지스터(Q12)의 베이스에는 다이오드(32) 및 전류(I)를 흐르는 정전류원(34)이 직렬 접속되어 접지된다. 또, 트랜지스터(Q11)의 콜렉터에는 트랜지스터(Q13)의 콜렉터가 접속되고, 트랜지스터(Q13)의 베이스에는 트랜지스터(Q14)의 베이스가 접속되며, 트랜지스터(Q13)의 콜렉터와 베이스가 접속된다. 즉, 트랜지스터(Q13 및 Q14)는 전류 미러 회로(36)를 구성한다. 트랜지스터(Q14)의 콜렉터와 트랜지스터(Q12)의 베이스 사이에는 다이오드(38)가 접속되고, 또한 트랜지스터(Q14)의 콜렉터에는 트랜지스터(Q15)의 베이스가 접속되며, 트랜지스터(Q15)의 에미터에는 저항(R1 및 R2)의 직렬 접속을 통해 트랜지스터(Q16)의 에미터가 접속되고, 트랜지스터(Q16)의 콜렉터는 접지된다. 또한, 트랜지스터(Q16)의 베이스는 다이로드(32)의 캐소드에 접속되고, 저항(R1 및 R2)의 접속점에는 그 한쪽 단이 접지된 콘덴서(C1)가 접속되며, 콘덴서(C1)의 다른 쪽 단의 전위가 출력단(40)으로부터 피크 홀드 신호(V2)로서 출력된다. 또, 트랜지스터(Q13)의 에미터, 트랜지스터(Q12)의 콜렉터, 트랜지스터(Q14)의 에미터 및 트랜지스터(Q15)의 콜렉터는 각각 전원 전압(Vcc)에 접속된다.
이와 같이 구성되는 피크 홀드 회로(24)에 있어서, 입력단(30)으로부터 전압 신호(V1)가 입력되면, 차동쌍(26)의 출력이 트랜지스터(Q13, Q14 및 Q15) 및 저항 (R1)을 개재하여 출력되고, 충전 전류(i1)가 흘러 콘덴서(C1)를 충전한다. 그래서, 입력단(30)으로부터 전압 신호(V1)가 입력되지 않게 되면, 콘덴서(C1)는 방전하여 방전 전류(i2)가 흐른다. 충전 시정수τ 1= R1 · C1이 작고, 방전 시정수τ 2= R2 ·C1이τ 1보다 충분히 크면, 콘덴서(C1)의 전위차가 출력단(40)으로부터 피크 홀드 신호(V2)로서 출력되어 피크 홀드 회로로서 작동된다.
피크 홀드 회로(24)로부터의 피크 홀드 신호(V2)는 샘플 홀드 회로(42)에 제공되고, 샘플 홀드 회로(42)는 1H마다 제공되는 버스트 게이트 펄스의, 예를 들면 트레일링 에지(trailing edge) 타이밍에서 피크 홀드 신호(V2)를 샘플 홀드하며, 그 값을 1H 기간 보유하여 구형파 신호(Va)를 생성한다. 구형파 신호(Va)는 1H 지연회로(44) 및 가산기(46)에 제공된다. 구형파 신호(Va)는 1H 지연 회로(44)에서 1H 지연되어 구형파 신호(Vb)로 되고, 가산기(46)에 제공된다. 가산기(46)는 구형파 신호(Va 및 Vb)를 가산하여 얻어진 구형파 신호(Va + Vb)를 1/2배 회로(48)에제공한다. 1/2배 회로(48)는, 예를 들면 제5도에 도시한 바와 같이 저항(R3 및 R4)을 포함하고, 입력단(50)으로부터 제공된 구형파 신호(Va + Vb)가 저항(R3 및 R4)에 의해서 분압되어, 1/2배된 구형파 신호(Vc)가 얻어진다. 이 때, R3 = R4이다. 구형파 신호(VC)는 식(1)으로 표현된다.
Vc = (1/2) · (Va + Vb) … (1)
이와 같이 하여, 인접하는 1H간의 구형파 신호(Va 및 Vb)를 단순 평균하여, 구형파 신호(Vc)를 얻어서 LPF(52)로 제공한다. LPF(52)의 시정수는 비교적 작게 설정된다. LPF(52)에 의해 구형파 신호(Vc)를 평활화하여 얻어진 전압 신호(V3)가 비교기(54)의 (+) 입력에 제공되고, 비교기(54)의 (-) 입력에 제공되는 기준 전압 (Vref)의 비교에 기초하여 「하이 레벨」또는 「로우 레벨」의 킬러 신호가 출력된다.
이와 같이 승산기(12)에 컬러 버스트 신호가 인가되는지의 여부에 따라서 수신하고 있는 텔레비전 신호(컬러 또는 흑백)를 판별하고, 승산기(12)에 컬러 버스트 신호가 인가되는 컬러 텔레비전 신호 수신 시에는 V3 > Vref로 되므로, 비교기 (54)에서는 「하이 레벨」의 킬러 신호가 출력되어 컬러 킬러는 행해지지 않는다. 한편, 승산기(12)에 컬러 버스트 신호가 인가되지 않은 흑백 텔레비전 신호 수신 시에는 V3 < Vref로 되고, 비교기(54)에서는 「로우 레벨」의 킬러 신호가 출력되어 컬러 킬러라 행해진다. 즉, 이와 같이 하여, 대역 증폭 회로(제18도의 참조 번호 144)의 동작이 제어된다.
이와 같이 구성되는 컬러 킬러 회로(10)의 동작에 대해서 제6도를 참조하여설명한다. 제6도에 도시한 것은 컬러 텔레비전 신호 수신 시에 노이즈가 혼입된 경우이다. 또, 종래 기술과 용이하게 비교하도록 제6(A)도에 도시한 전압 신호(V1)와 제21(A)도에 도시한 종래 기술의 전압 신호(V1)를 동일하게 한다.
먼저, 승산기(12)에 컬러 버스트 신호와 부반송파(fsc)가 입력되면, 승산기 (12)의 출력에 기초하여 LPF(22)에서는 제6(A)도에 도시한 바와 같은 전압 신호 (V1)가 출력된다.
그러면, 피크 홀드 회로(24)에서는 제6(B)도에 도시한 바와 같은 피크 홀드 신호(V2)가 출력된다. 그래서, 샘플 홀드 회로(42)는 1H 마다 제공되는 버스트 게이트 펄스의, 예를 들면 트레일링 에지 타이밍에서 피크 홀드 신호(V2)를 샘플 홀드하여, 그 때의 샘플 홀드 신호(V2)를 1H 기간 보유하여, 제6(C)도에 도시한 바와 같은 구형파 신호(Va)를 생성한다. 1H 지연 회로(44)에서 구형파 신호(Va)를 1H 지연하여 구형파 신호(Vb)가 생성되고, 가산기(46)에서 구형파 신호(Va와 Vb)가 가산된 후, 1/2배 회로(48)에서 제6(E)도에 도시한 바와 같은 구형파 신호(Vc)가 생성된다. 이 구형파 신호(Vc)가 LPF(52)에 의해 평활화되어, 제6(F)도에 도시한 바와 같은 전압 신호(V3)가 얻어져 비교기(54)에 제공된다.
구형파 신호(Vc)는 구형파 신호(Va와 Vb)를 평균화하여 얻어진 것이므로, 노이즈에 의한 구형파 신호(Va)의 급격한 변화도 흡수되고, 전압 신호(V3)는 노이즈의 영향을 그다지 받지 않게 된다. 비교기(54)에서는 전압 신호(V3)와 기준 전압 (Vref)이 비교되지만, 제6(F)도로부터 알 수 있는 바와 같이, 정상적으로 V3 > Vref로 되므로, 정상적으로 「하이 레벨」의 킬러 신호가 출력되어 컬러 킬러는 행해지지 않는다. 즉, 종래 기술에서는 노이즈의 영향이 큰 기간(X)이 존재함으로써, 비교기(54)로부터 「로우 레벨」의 킬러 신호를 출력해 버리는 경우가 있었지만, 본 발명의 실시예의 컬러 킬러 회로(10)에서는 제6(F)도로부터 알 수 있는 바와 같이, 노이즈의 영향이 큰 기간(X) [제6(A)도에 도시되어 있음]이 존재하여도 V3 > Vref로 되므로, 비교기(54)에서는 「하이 레벨」의 킬러 신호를 계속 출력하여 오동작이 발생되지 않는다.
또한, LPF(52)의 시정수를 비교적 작게 할 수 있어서, 수신되고 있는 텔레비전 신호가 컬러 텔레비전 신호에서 흑백 텔레비전 신호로, 또는 그 반대로 급전환된 경우에도 컬러 킬러 회로(10)로부터의 킬러 신호를 신속하게 전환할 수 있어서 수신되는 텔레비전 신호의 전환에 신속하게 대응할 수 있다.
본 발명의 실시예에 따르면, 피크 홀드 신호(V2)를 샘플 홀드하여 평균화하므로, 평활 수단인 LPF(52)의 시정수를 비교적 작게 해도 LPF(52)로부터의 전압 신호(V3)는 노이즈의 영향을 그다지 받지 않으며, 노이즈에 강한 오동작이 적은 컬러 킬러 회로(10)가 얻어진다. 이 때, LPF(52)의 시정수를 비교적 작게 할 수 있으므로, 텔레비전 신호 전환에도 신속하게 대응할 수 있다.
또, 상술한 실시예에서는 수신되는 텔레비전 신호가 컬러 텔레비전 신호인데 흑백 텔레비전 신호라고 오검출하는 경우에 대해서 설명하였지만, 반대로 흑백 텔레비전 신호인데 컬러 텔레비전 신호로 오검출하는 경우에도 동일하게 적용할 수 있는 것은 물론이다.
제7도를 참조하면, 본 발명의 다른 실시예의 킬러 킬러 회로(10)는 샘플 홀드 회로(42)로부터의 구형파 신호에 대해서 가중 평균을 취하여 LPF(52)로 제공되는 것으로, 제1도에 도시한 컬러 킬러 회로(10)의 1H 지연 회로(44), 가산기(46) 및 1/2배 회로(48)를 대신하여 1H 지연 회로(44), (1-K)배 회로(56), 가산 회로 (58) 및 K배 회로(60)를 이용한다.
(1-K)배 회로(56), 가산 회로(58) 및 K배 회로(60)를 구성하는 회로는, 예를들면 제8도에 도시한 바와 같이 구성된다.
제8도에 도시한 회로는 트랜지스터(Q21 및 Q22)를 포함하는 차동쌍(62), 및 트랜지스터(Q23 및 Q24)를 포함하는 차동쌍(64)을 포함한다. 트랜지스터(Q22 및 Q23)의 베이스는 공통 접속되고, 그 접속점에는 직류 전압(66)이 제공된다. 트랜지스터(Q21)의 베이스에 접속되는 입력단(68)에는 샘플 홀드 회로(42)로부터의 구형파 신호(Va)가 제공되고, 트랜지스터(Q24)의 베이스에 접속되는 입력단(70)에는 1H 지연 회로(44)로부터의 구형파 신호(Vb)가 제공된다. 그래서, 트랜지스터(Q21 및 Q22)의 각각의 에미터는 저항(R5)을 개재하여 접속되고, 트랜지스터(Q23 및 Q24)의 각각의 에미터는 저항(R6)을 개재하여 접속되며, 트랜지스터(Q21, Q22, Q23 및 Q24)의 에미터는 정전류원(72, 74, 76 및 78)을 개재하여 각각 접지된다. 그래서, 트랜지스터(Q22 및 Q23)의 콜렉터는 공통 접속되고, 가중 평균된 구형파 신호(Vc)가 출력된다. 또, 트랜지스터(Q21)의 콜렉터, 트랜지스터(Q24)의 콜렉터및 트랜지스터(Q22 및 Q23)의 콜렉터는 저항(R7)을 개재하여 각각 전압(Vcc)에 접속된다.
상술한 바와 같이 구성되는 회로에 있어서, R7/R5=1-K, R7/R6=K라 하면, 구형파 신호(Vc)는 식(2)과 같이 표현된다.
Vc = (R7/R5)Va + (R7/R6)Vb
= (1-K)Va + KVb … (2)
식 (2)로부터 알 수 있는 바와 같이, 제8도에 도시한 회로에 의해 가중 평균된 구형파 신호(Vc)가 얻어진다.
이와 같이, 가중 평균되어 더욱 많은 수평 라인들의 구형파 신호를 평균화함으로써 노이즈의 영향을 더욱 경감시킬 수 있고, 오동작이 더욱 작아지고 신속하게 수신하는 텔레비전 신호를 판별할 수 있는 컬러 킬러 회로(10)가 얻어진다.
또, 상술한 각각의 실시예에서 이용되는 1H 지연 회로(44)는 CCD 소자로 구성되어도 좋지만, 양호하게는 제9도에 도시한 바와 같이 구성된다. 제9도에 도시한 1H 지연 회로(44)는 2개의 샘플 홀드 회로(80 및 82), 및 샘플 홀드 회로(80 및 82)중의 어느 한쪽을 선택하는 멀티플렉서(84)를 포함한다. 멀티플렉서(84)에는 버스트 게이트 펄스를 분주기(86)에 의해 1/2 분주하여 얻어진 구형파 형상의 제어 펄스(CNT3)가 제공되고, 멀티플렉서(84)의 스위칭 동작이 제어된다. 또한, 샘플 홀드 회로(80 및 82)에는 버스트 게이트 펄스와 각각 동기된 제어 펄스 (CNT1 및 CNT2)가 1라인마다 교호로 제공된다.
1H 지연 회로(44)의 동작을 제10도를 참조하여 설명한다.
입력단(88)으로부터 샘플 홀드 회로(80 및 82)에 각각 구형파 신호(e1)가 제공된다고 하자. 샘플 홀드 회로(80 및 82)에는 제10(F) 및 (C)도에 각각 도시한 제어 펄스(CNT1 및 CNT2)가 제공되고, 이들의 제어 펄스(CNT1 및 CNT2)에 따라서 샘플 홀드 회로(80 및 82)는 제10(B) 및 (C)도에 각각 도시한 바와 같은 구형파 신호 (e2및 e3)를 출력한다. 그래서, 멀티플렉서(84)에는 제10(H)도에 도시한 제어 펄스(CNT3)가 제공되고, 이 제어 펄스(CNT3)에 따라서 멀티플렉서(84)는 스위칭 제어되어 1 라인마다 구형파 신호(e3및 e2)를 선택하여, 출력단(90)에서는 제10(D)도에 도시한 바와 같은 구형파 신호(e4)가 출력된다.
제10(A) 및 (D)도에 각각 도시한 구형파 신호(e1및 e4)를 비교함으로써 제10(D)도에 도시한 구형파 신호(e4)는 제10(A)도에 도시한 구형파 신호(e1)보다 1H지연된다는 것을 알 수 있다.
다음에, 제11도에 본 발명의 다른 실시예의 ACC 회로(100)를 도시한다. ACC 회로(100)는 대역 증폭 회로(144: 제18도)에 포함되는 AGC 증폭기(102)로부터의 컬러 버스트 신호의 진폭에 응답하여 AGC 증폭기(102)에서의 이득을 조정하는 회로이다. 여기에서는 AGC 증폭기(102)의 제어 극성은 이득 조정 신호(V9)가 높아지면 이득도 높아지는 극성으로 된다. 또, AGC 증폭기(102)에는 반송 색신호와 컬러 버스트 신호를 포함하는 컬러 신호가 제공된다.
ACC 회로(100)는 컬러 버스트 신호를 전파 정류하는 전파 정류 회로(104)를 포함한다.
전파 정류 회로(104)는, 예를 들면 제12도에 도시한 바와 같이 구성된다. 전파 정류 회로(104)는 트랜지스터(Q31 및 Q32)를 포함하는 차동쌍(106)을 포함한다.트랜지스터(Q31 및 Q32)의 각각의 에미터는 저항(R13 및 R14)을 개재하여 접속되고, 정전류원(108)을 개재하여 접지된다. 트랜지스터(Q31)의 베이스에는 입력 단자 (110)로부터 컬러 버스트 신호가 제공되고, 트랜지스터(Q32)의 베이스에는 직류 전원(VB)이 제공된다. 트랜지스터(Q31 및 Q32)의 각각의 콜렉터에는 저항(R11 및 R12)이 접속되고, 바이어스 전압(Vcc)에 접속된다. 또, 트랜지스터(Q31 및 Q32)의 각각의 콜렉터 출력은 트랜지스터(Q33 및 Q34)의 베이스에 접속된다. 트랜지스터 (Q33 및 Q34)의 각각의 콜렉터는 직류 전압(Vcc)에 접속되고, 공통 접속된 트랜지스터(Q33 및 Q34)의 각각의 에미터 출력이 정류 전압 신호(V4)로서, 예를 들면 저항(R)과 콘덴서(C)를 포함하는 LPF(23)에 제공된다. 그래서, 전압 신호(V5)가 얻어진다. 또, 트랜지스터(Q33 및 Q34)의 각각의 에미터는 정전류원(112)을 개재하여 접지된다.
전파 정류 회로(104)는 컬러 버스트 기간에는 제13도에 도시한 바와 같이 동작한다. 입력 단자(110)로부터 트랜지스터(Q31)에 제13(A)도에 도시한 바와 같은 컬러 버스트 신호가 제공되면 직류 전압(VB)의 전위차에 따른 출력이 출력단(C 및 D)으로부터 제3(B) 및 (C)도에 도시한 바와 같이 출력된다. 즉, 출력 단자(C)에서는 컬러 버스트 신호가 정의 기간에 정의 전압이 출력되고, 출력단(D)에서는 컬러 버스트 신호가 부의 기간에 정의 전압이 출력된다. 그래서, 출력단(C)으로부터의 출력은 트랜지스터(Q34)를 개재하여 LPF(23)으로 출력되고, 출력단(D)으로부터의 출력은 트랜지스터(Q33)를 개재하여 LPF(23)으로 출력된다. 그 결과, LPF(23)에는제13(D)도에 도시한 바와 같은 정류 전압 신호(V4)가 입력된다. 또, 정류 전압 신호(V4)는 컬러 버스트 신호의 레벨 또는 진폭에 의해 변화한다. 그래서, 정류 전압 신호(V4)는 LPF(23)에 의해 평활(적분)되고, 제13(E)도에 도시한 바와 같은 컬러 버스트 신호의 레벨에 따른 전압 신호(V5)를 샘플 홀드 회로(42)로 출력한다.
샘플 홀드 회로(42)는 컬러 킬러 회로(10)의 경우와 동일하게 1H마다 제공되는 버스트 게이트 펄스의, 예를 들면 트레일링 에지 타이밍에서 제14(A)도에 도시한 바와 같은 전압 신호(V5)를 샘플 홀드하고, 그 값을 1H 기간 보유하여 제14(B)도에 도시한 바와 같은 구형파 신호(V6)를 생성한다. 구형파 신호(V6)는 1H 지연 회로(44) 및 가산기(46)에 제공된다. 구형파 신호(V6)는 1H 지연 회로(44)에서 1H 지연되어 구형파 신호(V7)로 되어 가산기(46)에 제공된다. 가산기(46)는 구형파 신호(V6 및 V7)를 가산하여 얻어진 구형과 신호(V6 + V7)를 1/2배 회로(48)에 제공한다. 1/2배 회로(48)는, 예를 들면 제5도에 도시한 바와 같이 구성되고, 1/2배된 구형파 신호(V8)가 얻어진다. 구형파 신호(V8)는 비교기(54)의 (-) 입력에 제공되고, 비교기(54)의 (+) 입력에 제공되는 기준 전압(Vref)(ACC 레벨을 결정함)의 비교에 기초하여「하이 레벨」또는「로우 레벨」의 신호를 출력한다. 즉, 구형파 신호 (V8)가 기준 신호(Vref)보다 크면 비교기(54)는「로우 레벨」의 신호를 출력하고, LPF(114)로부터의 이득 조정 전압 신호(V9)는 작아져서 AGC 증폭기(102)에서의 이득이 작아진다. 한편, 구형파 신호(V8)가 기준 신호(Vref) 이하이면, 비교기(54)는 「하이 레벨」의 신호를 출력하고, LPF(114)로부터의 이득 조정 신호(V9)는 커지게 되어 AGC 증폭기(102)에서의 이득이 높아진다.
이와 같이 구성되는 ACC 회로(100)에서는 구형파 신호(V6 및 V7)를 평균화한 구형파 신호(V8)를 비교기(54)에 제공함으로써 LPF(114)로부터의 이득 조정 신호 (V9)가 제14(E)도에 도시한 바와 같이 된다. 제14(E)도로부터 알 수 있는 바와같이, 노이즈[제14(A)도 참조]가 있어도 이득 조정 신호(V9)는 본래의 AGC 증폭기 (102)의 제어 전압 레벨에서 그다지 변동되지 않는다. 한편, 종래의 ACC 회로는 제11도에 도시한 ACC 회로(100)로부터 1H 지연 회로(44), 가산기(46) 및 1/2배 회로(48)를 제외하여 구성된다. 이 종래의 ACC 회로에서는 제15(A)도에 도시한 바와같이, 샘플 홀드 회로(46)로부터의 구형파 신호(V6)가 비교기(54)의 (-) 입력에 직접 제공되므로, 제15(B)도에 도시한 바와 같이 LPF(114)로부터의 이득 조정 신호 (V9)는 노이즈의 영향을 크게 받게 된다.
그러므로, 제14(E)도와 제15(B)도를 비교함으로써, 제11도에 도시한 ACC 회로(100)에서는 큰 노이즈가 제공되어도 전압 신호(V9)의 요동이 종래 보다도 작아져서 노이즈의 영향이 작아진다. 즉, ACC 회로(100)에서는 전계 강도가 약해지거나 노이즈를 컬러 버스트 신호로 판단하는 등, 수신 조건이 나쁜 때라도 AGC 증폭기 (102)에서의 이득을 안정적으로 조정할 수 있고, 오동작을 방지할 수 있다.
다음에, 본 발명의 다른 실시예의 APC 회로(120)를 제16도에 도시한다. APC 회로(120)는, 예를 들면 VXO(전압 제어형 수정 발진기) 등의 발진 회로(122)로부터 출력되는 발진 신호의 주파수 위상을 조정하는 회로이다. APC 회로(120)는 90°이상기(124)를 포함한다. 90°이상기(124)는 발진 회로(122)로부터의 발진 신호를 90°지연시켜 승산기(12)에 제공한다. 90°이상기(124)는, 예를 들면 제17도에 도시한 바와 같이 구성된다.
제17도에 도시한 90°이상기(124)에서는 입력단(126a)은 저항(R21)을 개재하여 차동 접속된 트랜지스터(Q41 및 Q42)의 트랜지스터(Q42)의 베이스에 접속된다. 입력단(126b)은 부(-)극을 접지하고 있는 정전압원(128)의 정(+)극과 접속되거나, 저항(R22)을 개재하여 차동 접속된 트랜지스터(Q43 및 Q44)의 트랜지스터(Q44)의 베이스에 접속되고, 저항(R23)을 개재하여 트랜지스터(Q41)의 베이스에도 접속된다. 트랜지스터(Q41 및 Q42)의 에미터는 공통적으로 트랜지스터(Q48) 및 저항(Q24)의 직렬 회로를 개재하여 접지된다. 트랜지스터(Q41)의 콜렉터는 직접 전원 전압 (Vcc)에 접속되고, 트랜지스터(Q42)의 콜렉터는 트랜지스터(Q46)와 저항(R25)의 직렬 회로를 개재하여 전원 전압(Vcc)에 접속된다. 트랜지스터(Q42)의 콜렉터와 트랜지스터(Q46)의 클렉터의 접속점은 트랜지스터(Q45)의 베이스 및 트랜지스터(Q43)의 콜렉터에 접속된다.
트랜지스터(Q46)의 베이스는 트랜지스터(Q47)의 베이스 및 콜렉터에 접속되고, 트랜지스터(Q47)의 에미터는 저항(R26)을 개재하여 전원 전압(Vcc)에 접속된다. 이들 트랜지스터(Q46 및 Q47)가 전류 미러 회로를 구성한다. 트랜지스터(Q47)의 콜렉터는 트랜지스터(Q50) 및 저항(R27)의 직렬 회로를 개재하여 접지된다. 트랜지스터(Q45)의 콜렉터는 전원 전압(Vcc)에 직접 접속되고, 그 에미터는 트랜지스터(Q49) 및 저항(R28)의 직렬 회로를 개재하여 접지된다.
트랜지스터(Q42)의 베이스는 콘덴서(C3) 및 저항(R29)의 직렬 회로를 개재하여 트랜지스터(Q43)의 베이스에 접속된다. 콘덴서(C3)와 저항(R29)의 접속점은 출력단(126c)에 접속된다. 출력단(126d)은 접지된다. 트랜지스터(Q43)의 베이스와 트랜지스터(Q44)의 베이스 사이에는 콘덴서(C4)가 삽입되고, 이들의 에미터는 공통으로 트랜지스터(Q51) 및 저항(R30)의 직렬 회로를 개재하여 접지된다. 트랜지스터 (Q48, Q49, Q50 및 Q51)의 베이스는 공통으로 부(-)극을 접지한 정전압원(130)의 정(+)극에 접속된다. 즉, 이 90°이상기(124)는 트랜지스터(Q41, Q42, Q45, Q46, Q47, Q48, Q49 및 Q50)와, 바이패스 필터를 구성하는 저항(R21) 및 콘덴서(C3) 등으로 이루어지고, 또 제17도에 있어서 일점 쇄선으로 둘러싼 교류적인 부궤환 증폭 회로(132)를 구비하며, 로우 패스 필터를 구성하는 저항(R29 및 R22)및 콘덴서(C4)와, 트랜지스터(Q43 및 Q44) 등으로 이루어지고, 또 제17도에 있어서 이점 쇄선으로 둘러싼 직렬 전압을 부궤환 증폭 회로(132)로 궤환시키는 직류적인 부궤환 회로 (134)를 구비한 구성으로 되어 있다.
또, 트랜지스터(Q48, Q49, Q50 및 Q51)는 정전류원을 구성하고, 저항(R24, R27 및 R30)은 동일한 저항치로 설정된다. 이로 인해, 트랜지스터(Q48, Q50 및 Q51)의 콜렉터 전류가 같아서, 각각의 전류치를 2I0로 하면 트랜지스터(Q46 및 Q47)가 전류 미러 회로를 구성하기 때문에, 저항(R25 및 R26)의 저항치가 동일한 저항치이면 트랜지스터(Q46)의 콜렉터 전류는 2I0로 된다.
다음에, 90°이상기(124)의 교류적 동작을 설명한다. 트랜지스터(Q41)의 베이스는 교류적으로 접지된다. 트랜지스터(Q46)가, 차동 접속된 트랜지스터(Q41 및 Q42)로부터의 출력을 전류에서 취출하기 위한 부하로 되어 있고, 교류 부하가 상당히 큰 값으로 되기 때문에, 개(開)루프 이득(A)은 충분히 크다. 트랜지스터(Q42)의 콜렉터 전류가 변화하면 트랜지스터(Q45)의 베이스 전류가 변화하고, 트랜지스터 (Q45)의 에미터 팔로우에서 출력을 전압으로서 도출한다. 트랜지스터(Q45)의 에미터 팔로우로부터 출력된 출력 전압(eo)은 콘덴서(C3) 및 저항(R21)의 바이 패스 필터에 공급된다. 그러므로, 트랜지스터(Q42)의 베이스 전위는 수식(3)과 같이 주어진다.
그래서, 트랜지스터(Q41)의 베이스 전위는 교류적으로 접속되어 있기 때문에, 입력 전압(ei)과 출력 전압(eo)의 관계는 수식(4)과 같이 주어진다.
여기에서, 개루프 이득(A)이 충분히 크다는 점을 고려하면, 수식(4)은 다음의 수식(5)으로 변형되고, 이상량이 90°로 된다.
다음에 직류적인 동작을 설명한다. 부궤환 증폭 회로(132)에서는 교류적으로 부궤환되지만, 콘덴서(C3)에 의해 직류적으로는 부궤환되지 않는다. 이로 인해, 트랜지스터(Q45)의 에미터 전압은 일정하지 않게 되고, 이대로는 부궤한 증폭 회로(132)는 동작하지 않는다. 그러나, 트랜지스터(Q45)의 에미터 팔로우로부터 출력되는 전압의 직류 성분만이 저항(R29 및 R22) 및 콘덴서(C4)의 로우 패스 필터로 공급되고, 차동 접속된 트랜지스터(Q43 및 Q44)의 트랜지스터(Q43)의 베이스에 공급된다. 트랜지스터(Q44)의 베이스에는 정전압원(128)으로부터 일정 전압이 공급되고, 트랜지스터(Q43 및 Q44)의 베이스 전류와 저항(R29 및 R22)에 의한 전압 강하를 무시하면, 양쪽 베이스 전압의 차에 의해 트랜지스터(Q51)의 콜렉터 전류(2Io)의 분류비가 변하여, 트랜지스터(Q43)의 콜렉터 전류가 변화한다.
트랜지스터(Q41 및 Q42)의 베이스의 직류 전압은 정전압원(122)의 전압으로 보유되기 때문에, 트랜지스터(Q41 및 Q42)의 베이스 전류와 저항(R21 및 R23)에 의한 전압 강하를 무시하면, 트랜지스터(Q41 및 Q42)로 각각 흐르는 콜렉터 전류는 트랜지스터(Q48)의 콜렉터 전류(2Io)를 등분한 Io로 된다.
또, 트랜지스터(Q46)의 콜렉터 전류는 2I0로 되어 있기 때문에, 트랜지스터 (Q45)의 베이스 전류가 작아서 무시할 수 있다면, 트랜지스터(Q43)의 콜렉터 전류는 트랜지스터(Q46)의 콜렉터 전류에서 트랜지스터(Q42)의 콜렉터 전류를 뺀 차가 Io로 된다. 그래서, 차동 접속된 트랜지스터(Q43 및 Q44)의 트랜지스터(Q43)의 콜렉터 전류가 Io로 되기 위해서는 트랜지스터(Q51)의 콜렉터 전류가 2Io이므로, 트랜지스터(Q43 및 Q44)의 베이스 전압이 같아져야 하고, 트랜지스터(Q45)의 에미터의 직류 전압은 정전압원(128)의 전압으로 고정되므로, 이 전압을 동작점으로서 부궤환증폭회로(132)가 정상적으로 동작한다.
이와 같은 90°이상기(124)에 의해 발진 회로(122)로부터의 발진 신호가 90°지연되어 위상 비교를 행하는 가산기(12)에 입력되고, 컬러 버스트 신호의 위상과 비교된다. 승산기(12) 및 LPF(22)는, 예를 들면 제2도에 도시한 바와 같이 구성되고, 입력되는 2개의 신호의 위상차에 따른 전압 신호(V1)가 출력된다. 즉, 입력단(14 및 16)에 입력되는 90°이상기(124)로부터의 발진 신호가 입력단(18 및 20)에 입력되는 컬러 버스트 신호보다 90°위상이 지연되는 경우에는 제3도에 ③으로 도시한 바와 같고, 2개의 신호가 동상인 경우에는 제3도에 ①로 도시한 바와 같으며, 2개의 신호가 역상인 경우에는 제3도에 ②로 도시한 바와 같다. 그래서, 제1도의 실시예와 동일하게 샘플 홀드 회로(42)로부터 구형파 신호(Va)가 출력되고, 1H 지연 회로(44)로부터의 구형파 신호(Vb)와 가산기(46)에서 가산된 후, 1/2배 회로 (48)에서 1/2 배되고, 평균화된 구형파 신호(Vc)가 얻어진다. 이 구형파 신호(Vc)는 LPF(136)에서 평활화되어 위상 조정 신호(V10)로서 발진 회로(122)에 제공되어 발진 회로(122)로부터의 발진 신호의 주파수 위상이 제어된다.
이와 같이 구성되는 APC 회로(120)에 있어서, 승산기(12)로 입력되는 컬러 버스트 신호에 대해서 90°이상기(124)를 개재하여 제공되는 발진 신호가 90°위상지연되도록 APC 회로(120)는 록크된다. 이 때, 발진 회로(122)로부터의 발진 신호와 컬러 버스트 신호의 위상 관계는 동상이다. APC 회로(120)가 언록크시에는 승산기(12)로의 2개의 입력 신호의 위상 관계는 APC 회로(120)의 록크시의 위상 관계를 중심으로 ± 90°사이에서 변화한다. 그래서, APC 회로(120)에서는 컬러 버스트 신호와 동기된 발진 신호가 출력된다.
이 APC 회로(120)에 따르면, 수신 조건이 나쁠 때에도 발진 회로(122)로부터의 발진 신호의 위상을 안정적으로 조정할 수 있다.
더욱이, 본 발명의 다른 실시예의 색 재생 회로를 포함하는 TV 수상기(140)를 제18도에 도시한다. 또, 여기에서는 NTSC 방식의 TV 수상기(140)에 대해 설명하였지만, PAL 방식이나 SECAM 방식 등의 다른 임의의 TV 방식에도 적용할 수 있는 것은 물론이다.
이 색 재생 회로를 포함하는 TV 수상기(140)는 크로마틱 오프 트랜스(142)를 포함한다. 크로마틱 오프 트랜스(142)는 3.58 MHz ± 0.5 MHz의 대역 트랜스이고, 제19(A)도에 도시한 바와 같은 컴포지트 영상 신호에 포함된 3∼4 MHz 대의 신호, 즉 반송 색신호와 컬러 버스트 신호가 2차측으로 출력된다. 이 신호는 콘덴서(C5)를 통과시킴으로써 직류분이 제거되고, 제19(B)도에 도시한 바와 같은 파형으로 된다. 이 컬러 버스트 신호와 반송 색신호를 포함하는 신호는 대역 증폭 회로(144)에서 반송 색신호와 컬러 버스트 신호로 분리되고, 컬러 버스트 신호는 버스트 증폭 회로(146)에서 증폭되고, 컬러 킬러 회로(10), ACC 회로(100) 및 APC 회로(120)로 킬러 버스트 신호가 제공된다. 컬러 킬러 회로(10)는 컬러 버스트 신호의 유 ·무에 의해 대역 증폭 회로(144)의 동작을 제어한다. 즉, 컬러 버스트 신호가 없는 경우에는 흑백 텔레비전 신호를 수신하므로, 대역 증폭 회로(144)의 동작을 정지한다. 한편, 컬러 버스트 신호가 있는 경우에는 컬러 텔레비전 신호를 수신하므로 대역 증폭 회로(144)를 동작시킨다. 또, ACC 회로(100)는 컬러 버스트 신호의 진폭에따라서 대역 증폭 회로(144)에서의 이득을 조정한다. 즉, 컬러 버스트 신호의 진폭이 크면 대역 증폭 회로(144)에서의 이득을 작게 하고, 컬러 버스트 신호의 진폭이 작으면 이득을 크게 한다.
또한, 반송 색신호는 대역 증폭 회로(144)로부터 색복조 회로(148)에 제공되고, 반송 색신호로부터 원래의 색차 신호(R-Y, B-Y, G-Y)가 취출된다. 이 때, 송신측에서 반송 색신호를 발생시킬 때 사용된 3.58 MHz의 부반송파와 동일한 위상의 반송파가 필요하다. 이로 인해, 발진 회로(150)는 3.58 MHz의 발진 신호를 출력하지만, APC 회로(120)에서 3.58 MHz의 컬러 버스트 신호와 발진 회로(150)로부터의 발진 신호의 위상이 합해진다. 또, 발진 회로(150)로부터의 발진 신호를 색복조 회로(148)에 직접 제공함과 동시에 이상기(152)를 통해서 색복조 회로(148)에 제공함으로써, 색복조 회로(148)로부터 색차 신호(R-Y, B-Y, G-Y)가 각각 취출된다.
여기에서, 주목해야 할 것은 컬러 킬러 회로(10), ACC 회로(100) 및 APC 회로(120)에 제1도, 제11도 및 제16도에 각각 도시한 회로가 이용된다는 것이다. 이와같은 회로를 이용함으로써 컬러 킬러 회로(10), ACC 회로(100) 및 APC 회로(120)에서는 노이즈에 강한 적정한 조정 신호가 얻어진다. 그러므로, 색재생 회로나 TV 수상기(140)의 성능을 향상시킬 수 있다.
또, 제7도에 도시한 (1-K)배 회로(56), 가산기(58), K배 회로(60) 및 1H 지연회로(44)를 포함하는 평균화 회로를 제11도에 도시한 ACC 회로(100)이나 제16도에 도시한 APC 회로(120)에 이용할 수도 있다. 또한, ACC 회로(100) 및 APC 회로 (120)의 1H 지연 회로(6)로서는 제9도에 도시한 회로가 이용될 수도 있다. 더욱이,이들 ACC 회로(100)이나 APC 회로(120) 및 제7도에 도시한 컬러 킬러 회로(10)를 제18도에 도시한 TV 수상기(140)에 이용할 수도 있다.
본 발명이 상세하게 설명되고 도시되었지만, 이것은 간단한 도해 및 일 예로서 이용된 것이지 한정하고자 하는 것은 아니며, 본 발명의 정신 및 범위는 첨부된 특허 청구의 범위의 문언에 의해서만 한정된다.
제1도는 본 발명의 한 실시예의 컬러 킬러 회로의 일 예를 도시한 블럭도.
제2도는 제1도의 실시예에 이용되는 승산기의 일 예를 도시한 회로도.
제3도는 제2도의 승산기의 동작을 도시한 파형도.
제4도는 피크 홀드 회로의 일 예를 도시한 회로도.
제5도는 1/2배 회로의 일 예를 도시한 회로도.
제6도는 제1 실시예의 동작을 도시한 파형도.
제7도는 본 발명의 다른 실시예의 컬러 킬러 회로를 도시한 블럭도.
제8도는 제7도의 실시예에 이용되는 가중 평균을 위한 회로의 일 예를 도시한 회로도.
제9도는 1H 지연 회로의 일 예를 도시한 블럭도.
제10도는 1H 지연 회로의 동작을 도시한 파형도.
제11도는 본 발명의 다른 실시예의 ACC 회로의 일 예를 도시한 블럭도.
제12도는 제11도의 실시예의 전파 정류 회로의 일 예를 도시한 회로도.
제13도는 전파 정류 회로 및 LPF의 동작을 도시한 파형도.
제14도는 제11도의 ACC 회로에 노이즈가 혼입된 경우의 동작을 도시한 파형도.
제15도는 종래의 ACC 회로에 노이즈가 혼입된 경우의 동작을 도시한 파형도.
제16도는 본 발명의 다른 실시예의 APC 회로의 일 예를 도시한 블럭도.
제17도는 제16도의 실시예의 90°이상기의 일 예를 도시한 회로도.
제18도는 본 발명의 다른 실시예의 TV 수상기의 일 예를 도시한 블럭도.
제19도는 제18도의 실시예의 크로마틱 오프 트랜스의 동작을 도시한 파형도.
제20도는 종래 기술을 도시한 블럭도.
제21도는 종래 기술의 동작을 도시한 파형도.
도면의 주요 부분에 대한 부호의 설명
10 : 컬러 킬러 회로 22 : 피크 홀드 회로
42, 80, 82 : 샘플 홀드 회로 44 : 1H 지연 회로
48 : 1/2배 회로 56 : (1-K)배 회로
60 : K배 회로 86 : 분주기
104 : 전파 정류 회로 122, 150 : 발진 회로
124 : 90° 이상기 144 : 대역 증폭 회로
146 : 컬러 버스트 증폭 회로 148 : 색복조 회로

Claims (12)

  1. 컬러 버스트 신호를 이용하는 텔레비전 회로에 있어서,
    상기 컬러 버스트 신호를 검출함에 의해 제1 전압 신호를 출력하기 위한 제1 전압 신호 출력 수단,
    상기 제1 전압 신호를 수신하여, 샘플/홀드 신호를 출력하는 샘플/홀드 수단,
    상기 샘플/홀드 수단에 동작 가능하게 결합되며, 상기 샘플/홀드 신호를 일수평선 주기(1H)만큼 지연하며 지연 신호를 출력하기 위한 지연 수단을 포함하여, 상기 샘플/홀드 신호와 상기 샘플/홀드 신호의 상기 지연 신호를 평균화하기 위한 평균화 수단, 및
    상기 평균화 수단에 동작 가능하게 결합되어 상기 평균화 수단으로부터의 평균화된 출력을 기초로 하여 신호를 출력하는 신호 검출 수단을 포함하는 텔레비전 회로.
  2. 제1항에 있어서, 상기 평균화 수단은 상기 제1 전압 신호와 상기 지연 수단으로부터의 상기 지연 신호를 단순 평균화하기 위한 단순 평균화 수단을 포함하는 텔레비전 회로.
  3. 제1항에 있어서, 상기 평균화 수단은 상기 제1 전압 신호와 상기 지연수단으로부터의 상기 지연 신호를 가중 평균화하기 위한 가중 평균화 수단을 포함하는 텔레비전 회로.
  4. 컬러 킬러 회로에 있어서,
    컬러 버스트 신호를 검출함에 의해 제1 전압 신호를 출력하기 위한 제1 전압 신호 출력 수단,
    상기 제1 전압 신호를 수신하여, 샘플/홀드 신호를 출력하는 샘플/홀드 수단,
    상기 샘플/홀드 수단에 동작 가능하게 결합되며, 상기 샘플/홀드 신호를 일수평선 주기(1H)만큼 지연하여 지연 신호를 출력하기 위한 지연 수단을 포함하여, 상기 샘플/홀드 신호와 상기 샘플/홀드 신호의 상기 지연 신호를 평균화하기 위한 평균화 수단, 및
    상기 평균화 수단에 동작 가능하게 결합되어 상기 평균화 수단으로부터의 평균화된 출력을 기초로 하여 컬러 킬러 신호를 출력하기 위한 신호 검출 수단을 포함하는 컬러 킬러 회로.
  5. 제4항에 있어서, 상기 평균화 수단은 상기 제1 전압 신호와 상기 지연 수단으로부터의 상기 지연 신호를 가중 평균화하기 위한 단순 평균화 수단을 포함하는 컬러 킬러 회로.
  6. 제4항에 있어서, 상기 평균화 수단은 상기 제1 전압 신호와 상기 지연 수단으로부터의 상기 지연 신호를 가중 평균화하기 위한 가중 평균화 수단을 포함하는 컬러 킬러 회로.
  7. 제4항에 있어서, 상기 제1 전압 신호 출력 수단은 상기 컬러 버스트 신호의 유무에 따라 제2 전압 신호를 출력하기 위한 제2 전압 신호 출력 수단, 및 상기 제2 전압 신호의 피크치를 홀드하여 피크 홀드 신호를 상기 샘플/홀드 수단에 출력하는 피크 홀드 수단을 포함하는 컬러 킬러 회로.
  8. 제7항에 있어서, 상기 제2 전압 신호 출력 수단은 상기 컬러 버스트 신호와 부 반송파 신호를 위상 비교하기 위한 위상 비교 수단, 및 상기 위상 비교 수단으로부터의 출력을 평활하여 상기 피크 홀드 수단에 인가하는 제1 평활 수단을 포함하는 컬러 킬러 회로.
  9. 제4항, 제5항, 제6항, 제7항 또는 제8항에 있어서, 상기 신호 검출 수단은 상기 평균화된 출력을 평활하기 위한 제2 평활 수단, 및 상기 제2 평활 수단으로부터의 출력을 기초로 하여 상기 컬러 킬러 신호를 출력하기 위한 판별 수단을 포함하는 컬러 킬러 회로.
  10. 색재생 회로에 있어서,
    컬러 신호와 컬러 버스트 신호를 서로 분리하기 위한 제1 증폭기,
    상기 컬러 버스트 신호의 유무에 따라 상기 제1 증폭기의 동작을 제어하기 위한 컬러 킬러 회로,
    상기 컬러 버스트 신호의 진폭에 따라 상기 제1 증폭기의 이득을 조정하기 위한 ACC 회로,
    상기 컬러 신호를 기초로 하여 색차 신호를 출력하기 위한 색복조기,
    부반송파의 위상과 일치하는 위상을 갖는 발진 신호를 인가하기 위한 발진기, 및
    상기 발진 신호의 위상을 상기 컬러 버스트 신호의 위상과 일치시키도록 조정하기 위한 APC 회로를 포함하되,
    상기 컬러 킬러 회로는 상기 컬러 버스트 신호를 기초로 하여 제3 전압 신호를 출력하기 위한 제3 전압 신호 출력 수단, 상기 제3 전압 신호를 샘플 홀드하여 이 샘플 홀드 신호를 1 수평선 주기(1H)만큼 지연시킨 지연 신호와 상기 샘플 홀드 신호를 평균화하기 위한 제1 평균화 수단, 및 상기 제1 평균화 수단으로부터의 평균화된 출력을 기초로 하여 컬러 킬러 신호를 출력하기 위한 수단을 포함하는 색재생 회로.
  11. 텔레비전 수상기에 있어서,
    컬러 신호와 컬러 버스트 신호를 서로 분리하기 위한 제1 증폭기,
    상기 컬러 버스트 신호의 유무에 따라 상기 제1 증폭기의 동작을 제어하기위한 컬러 킬러 회로,
    상기 컬러 버스트 신호의 진폭에 따라 상기 제1 증폭기의 이득을 조정하기 위한 ACC 회로,
    상기 컬러 신호를 기초로 하여 색차 신호를 출력하기 위한 색복조기,
    부반송파의 위상과 일치하는 위상을 갖는 발진 신호를 인가하기 위한 발진기, 및
    상기 발진 신호의 위상을 상기 컬러 버스트 신호의 위상과 일치시키도록 조정하기 위한 APC 회로를 포함하되,
    상기 컬러 킬러 회로는 상기 컬러 버스트 신호를 기초로 하여 제3 전압 신호를 출력하기 위한 제3 전압 신호 출력 수단, 상기 제3 전압 신호를 샘플 홀드하여 이 샘플 홀드 신호를 1 수평선 주기(1H)만큼 지연시킨 지연 신호와 상기 샘플 홀드 신호를 평균화하기 위한 제1 평균화 수단, 및 상기 제1 평균화 수단으로부터의 평균화된 출력을 기초로 하여 컬러 킬러 신호를 출력하기 위한 수단을 포함하는 텔레비전 수상기.
  12. 텔레비전 신호 수신 시스템에 있어서,
    컬러 신호와 컬러 버스트 신호를 서로 분리하기 위한 제1 증폭기,
    상기 컬러 버스트 신호의 유무에 따라 상기 제1 증폭기의 동작을 제어하기 위한 컬러 킬러 회로,
    상기 컬러 버스트 신호의 진폭에 따라 상기 제1 증폭기의 이득을 조정하기위한 ACC 회로,
    상기 컬러 신호를 기초로 하여 색차 신호를 출력하기 위한 색복조기,
    부반송파의 위상과 일치하는 위상을 갖는 발진 신호를 인가하기 위한 발진기, 및
    상기 발진 신호의 위상을 상기 컬러 버스트 신호의 위상과 일치시키도록 조정하기 위한 APC 회로를 포함하되,
    상기 컬러 킬러 회로는 상기 컬러 버스트 신호를 기초로 하여 제3 전압 신호를 출력하기 위한 제3 전압 신호 출력 수단, 상기 제3 전압 신호를 샘플 홀드하여 이 샘플 홀드 신호를 1 수평선 주기(1H)만큼 지연시킨 지연 신호와 상기 샘플 홀드 신호를 평균화하기 위한 제1 평균화 수단, 및 상기 제1 평균화 수단으로부터의 평균화된 출력을 기초로 하여 컬러 킬러 신호를 출력하기 위한 수단을 포함하는 텔레비전 신호 수신 시스템.
KR1019940005179A 1993-03-17 1994-03-16 컬러버스트신호를이용하는텔레비전회로 KR100354627B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5667093 1993-03-17
JP93-056670 1993-03-17
JP94-008161 1994-01-28
JP6008161A JPH06327028A (ja) 1993-03-17 1994-01-28 カラーバースト信号を利用する調整回路

Publications (2)

Publication Number Publication Date
KR940023270A KR940023270A (ko) 1994-10-22
KR100354627B1 true KR100354627B1 (ko) 2002-12-26

Family

ID=26342626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940005179A KR100354627B1 (ko) 1993-03-17 1994-03-16 컬러버스트신호를이용하는텔레비전회로

Country Status (6)

Country Link
US (1) US5661530A (ko)
EP (1) EP0616474B1 (ko)
JP (1) JPH06327028A (ko)
KR (1) KR100354627B1 (ko)
CN (1) CN1087561C (ko)
DE (1) DE69424588T2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100201837B1 (ko) * 1996-11-28 1999-06-15 전주범 직류 제어 차동 베이스 전압 발생 회로
JP2000333197A (ja) * 1999-05-21 2000-11-30 Matsushita Electric Ind Co Ltd セカムａｃｃ回路
DE10201064B4 (de) * 2002-01-14 2004-07-22 Siemens Ag System zur Bereitstellung von Informationen in Form eines Informationsmodells
US6857185B2 (en) * 2002-05-24 2005-02-22 Iap Research, Inc. Method for electromagnetically joining tubes to sheets in a tubular heat transfer system
CN1305318C (zh) * 2003-09-17 2007-03-14 松下电器产业株式会社 彩色解调电路
JP2008294629A (ja) * 2007-05-23 2008-12-04 Funai Electric Co Ltd テレビ受信機
CN101808249B (zh) * 2009-02-12 2012-06-27 晨星软件研发(深圳)有限公司 影像处理电路及影像处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030294A (ja) * 1983-07-28 1985-02-15 Sony Corp デジタルカラ−キラ−回路
JPS6429082A (en) * 1987-07-23 1989-01-31 Sharp Kk Color saturation control circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52128014A (en) * 1976-04-20 1977-10-27 Sony Corp Color signal transmission circuit
DE3123038A1 (de) * 1981-06-10 1982-12-30 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zur regelung des digitalen chrominanzssignales eines farbfernsehempfaengers
US4554596A (en) * 1981-11-04 1985-11-19 Hitachi, Ltd. Color video signal recording apparatus
DE3539416A1 (de) * 1985-11-07 1987-05-14 Bosch Gmbh Robert Anordnung zur decodierung eines digitalen pal-farbfernseh-signals
JPS63139492A (ja) * 1986-12-02 1988-06-11 Mitsubishi Electric Corp Ａｃｃ回路
US4797730A (en) * 1987-04-10 1989-01-10 Ampex Corporation Method and apparatus for controlling the sampling phase of an analog color television signal
US4797703A (en) * 1987-12-21 1989-01-10 Eastman Kodak Company Mechanism for locating a flexible photoconductor relative to a plurality of development stations
KR100201244B1 (ko) * 1989-10-03 1999-06-15 다카노 야스아키 크로마 신호의 지터 제거 회로 및 이를 이용한 텔레비젼 수상기
JP2574515B2 (ja) * 1990-05-16 1997-01-22 松下電器産業株式会社 Ｙｃ分離回路
JP2529455B2 (ja) * 1990-09-18 1996-08-28 松下電器産業株式会社 磁気記録再生装置
JP3038077B2 (ja) * 1992-03-11 2000-05-08 日本ビクター株式会社 デジタルａｃｃ回路及びデジタルクロマキラー回路
JPH05336534A (ja) * 1992-06-04 1993-12-17 Sony Corp レベル検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030294A (ja) * 1983-07-28 1985-02-15 Sony Corp デジタルカラ−キラ−回路
JPS6429082A (en) * 1987-07-23 1989-01-31 Sharp Kk Color saturation control circuit

Also Published As

Publication number Publication date
EP0616474B1 (en) 2000-05-24
EP0616474A2 (en) 1994-09-21
DE69424588T2 (de) 2001-01-18
DE69424588D1 (de) 2000-06-29
EP0616474A3 (en) 1995-04-19
KR940023270A (ko) 1994-10-22
US5661530A (en) 1997-08-26
CN1101479A (zh) 1995-04-12
JPH06327028A (ja) 1994-11-25
CN1087561C (zh) 2002-07-10

Similar Documents

Publication Publication Date Title
US4183050A (en) Clamping circuit for color television signals
KR100354627B1 (ko) 컬러버스트신호를이용하는텔레비전회로
US5267024A (en) Multiple systems adaptive television receiver
KR860000094B1 (ko) 위상합성장치
WO1994010751A1 (en) Clipper circuitry
US4216493A (en) Chrominance signal processing circuit in color television receiver
NL8006423A (nl) Chrominantiesignaalbewerkingsschakeling.
US4163989A (en) Detector circuit for color television receivers
JPS6267989A (ja) くし型フイルタ制御装置
JP2783614B2 (ja) Ｆｍ復調装置
US4183049A (en) Tint control signal generator for color television receiver
Harwood et al. Integrated NTSC Chrominance/Luminance Processor
JPH09121365A (ja) マルチ色信号処理回路
JPH07105955B2 (ja) クロミナンス成分復調装置
JPH0514919A (ja) 画像信号処理装置
JP2919936B2 (ja) テレビジョン信号の方式判別回路
US2899491A (en) Non-linear reactance chrominance signal demodulators
JPH0416089A (ja) クロマ回路
JPS6261198B2 (ko)
JPS593073B2 (ja) イロシンゴウノレベル オヨビ キヨクセイセイギヨシンゴウハツセイカイロ
Engel et al. A New Chroma Processing Integrated Circuit
JPS6137835B2 (ko)
JPS6137827B2 (ko)
JPH0257087A (ja) 色回路
JPS6137832B2 (ko)

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070906

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee