KR100350190B1 - 드레인라인에돌출부가있는액티브매트릭스타입액정디스플레이장치 - Google Patents

드레인라인에돌출부가있는액티브매트릭스타입액정디스플레이장치 Download PDF

Info

Publication number
KR100350190B1
KR100350190B1 KR1019950032762A KR19950032762A KR100350190B1 KR 100350190 B1 KR100350190 B1 KR 100350190B1 KR 1019950032762 A KR1019950032762 A KR 1019950032762A KR 19950032762 A KR19950032762 A KR 19950032762A KR 100350190 B1 KR100350190 B1 KR 100350190B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
line
drain
gate line
Prior art date
Application number
KR1019950032762A
Other languages
English (en)
Other versions
KR960012538A (ko
Inventor
니시까와류지
Original Assignee
산요 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP23748494A external-priority patent/JPH08102541A/ja
Priority claimed from JP23748594A external-priority patent/JPH08101401A/ja
Application filed by 산요 덴키 가부시키가이샤 filed Critical 산요 덴키 가부시키가이샤
Publication of KR960012538A publication Critical patent/KR960012538A/ko
Application granted granted Critical
Publication of KR100350190B1 publication Critical patent/KR100350190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액티브 매트릭스 타입 디스플레이 장치에서, 스태거 타입의 박막 트랜지스터가 게이트 라인과 드레인 라인의 교차점의 근방에 형성된다. 또한, 상기 언급된 상기 드레인 라인의 교차점의 근방에서, 게이트 라인의 세로 방향으로 연장하는 돌출부가 제공된다. 이 돌출부는 특히 드레인 전극으로서의 기능을 한다. 소스 전극, 드레인 전극, 및 돌출부가 상호 대향하는 대향 영역은 게이트 라인의 일부를 구성하는 게이트 전극에 의해 덮인다. 설명되었듯이, 드레인 라인에 돌출부를 제공함으로써, 그리고 따라서 또한 소스 전극과 돌출부에 대향 영역에 채널 영역을 형성함으로써, 이 채널 영역은 박막 트랜지스터내에 격리된 구성이 된다. 따라서, 기생 채널이 한 단면상의 화소의 소스 전극과 다른 단면의 다른 화소의 드레인 전극 사이에서의 형성으로부터 방지되고, 이 기생 채널은 전도 전류로부터 방지된다.

Description

드레인 라인에 돌출부가 있는 액티브 매트릭스 타입 액정 디스플레이 장치{ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY APPARATUS WITH A PROJECTION PART IN THE DRAIN LINE}
본 발명은 액정 디스플레이 장치에 관한 것으로, 보다 구체적으로 각 화소 커패시터의 충전을 제어하기 위해 각 화소에 스위칭 소자로서 배치된 박막 트랜지스터(TFT)를 포함하는 액정 디스플레이 장치에 관한 것이다.
액정 디스플레이 장치는 소형, 경량이며 저 전력 소비를 특징으로 하고 있는 것으로 OA 기기 및 AV 기기와 같은 분야에 실제 사용되고 있다. 특히, TFT를 스위칭 소자로서 사용하는 상기 액티브 매트릭스 타입(active matrix type)은 이론적으로는, 멀티플렉스 방식(mulitplexed manner)으로써 100% 효율의 스태틱 드라이브를 수행할 수 있어서 대화면, 고해상도의 애니메이션 디스플레이에 사용된다.
액티브 매트릭스 타입 액정 디스플레이는 자체에 각 액정 구동 커패시터의 한 단부를 구성하는 다수의 화소 전극과 각 화소 전극에 접속된 TFT가 형성된 기판 및 자체에 액정 구동 커패시터의 다른 단부를 구성하는 공통 전극이 형성된 기판으로 이루어진다. 상기 두 기판은 서로 대면해 있으며, 그 사이에 액정이 삽입되어있다. 각각의 TFT는 각각의 게이트라인에 대해 선택되고 ON으로 조정되며, 따라서 화소 전극을 충전하기 위해 드레인 라인으로부터 입력 신호 전압을 선택한다. 비선택(non-selection) 기간동안, TFT OFF 저항으로 인하여 상기 화소 전극에 대한충전 전압이 1 필드 기간(field period)동안 유지한다.
게이트가 반도체 층의 상층에 배치된 스태거 타입 TFT는 그 제작 단계에서 단지 2번의 마스크만을 필요로 하므로 생산비가 저렴하다. 제1도는 종래 TFT기판의 화소부의 평면도이고 제2도는 라인 1X-1X' 를 따라 발췌된 제1도의 단면도이다. 유리 등의 투명 TFT 기판(10)상에 액정 구동 화소 전극(11P)이 배열되어 있다. 화소 전극(11P)들 사이에는 신호 전극 라인으로 작용하는 드레인 라인(11L)이 배치되어 있다. 드레인 라인(11L)을 가로지르는 방향으로 주사 전극 라인으로 작용하는 게이트 라인(15L)이 배치되어 있다. 게이트 라인(15L)의 하부 층에서는 반도체층(13) 및 절연층(14)이 게이트 라인(15L)과 동일한 패턴으로 형성되어 있다. 또한 게이트 전극(15G)은 드레인 라인(11L)을 가로지르는 게이트 라인(15L)으로부터 연장된다. TFT는 이 게이트 전극 밑부분에 형성되어 있다(즉 제1도의 일점쇄선내의 영역). TFT는 화소 전극(11P)의 일부인 소스 전극(11S), 드레인 라인(11L)과 결합한 드레인 전극(11D), 소스 전극(11S) 및 드레인 전극(11D) 상에 형성된 반도체층(13), 반도체층 상에 형성되는 절연층(14), 및 절연층상에 형성되는 게이트 전극(15G)등의 몇개의 층으로 형성되어 있다. 부가적으로, 소스 전극(11S) 및 드레인 전극(11D) 상에서, 소스 전극(11S), 드레인 전극(11D), 및 반도체층(13) 간에 옴 접촉을 실현하기 위해 저저항 반도체층이 형성되어있다.
전술한 것과 같은 구조의 TFT가 인이 도핑된 산화 인듐 주석(Indume Tin Oxide)의 형성, 제1 포토에칭 과정을 사용한 소스와 드레인 전극(11S, 11D), 화소 전극(11P) 및 드레인 라인(11L)의 제1 패턴형성층(patterning layer)의 형성등의과정을 통해 제조된다. 이어서, 예를 들면 a-Si, SiNx및 Al 등을 차례로 적층함으로써 게이트 라인(15L) 및 게이트 전극(15G)의 하층에 배치된 반도체층(13) 및 절연층(14) 뿐만 아니라 게이트 라인(15L) 및 게이트 전극(15G)의 제2 패턴형성층도 형성된다.
본 명에서에 설명되었듯이, 2개의 포토에칭 단계에 의해 스태거 타입 TFT가 제조될 수 있기 때문에 그 제조가격이 낮다. 그러나 다른 한 편으로는, 후술하는 것과 같은 문제점이 있다. 구체적으로, 반도체층(12,13) 및 게이트 절연층(14)이 게이트(즉, 게이트 라인 및 게이트 전극)(15)와 동일한 패턴으로 에칭되었기 때문에 전술된 구조는 게이트 전극(15G) 및 게이트 라인(15L)을 따라 있는 모든 소스 전극(11S) 및 드레인 전극(11D)이 반도체층(13)에 의해 피복되는 것과 같은 구조가 된다. 이것은 게이트 라인(15L)을 따라 있는 소스 와 드레인 전극(11S, 11D)간의 기생 채널의 형성을 유발시킨다. 이것은 TFT 채널에서 뿐만아니라 드레인 라인(11L)을 가로질러 제1도에 2점쇄선으로 도시되어있는 바와같이 기생 TFT를 이루면서 인접하는 화소간에도 형성된다. 기생 TFT들리 형성된 화소들간의 신호들을 간섭하고 방해하게 하는 이러한 현상은 디스플레이에서 화상의 질을 저하시키는 소위 크로스토크의 원인이 된다.
드레인 라인을 가로지른 인접 화소간의 기생 트랜지스터의 형성을 방지하는 구조의 액정 디스플레이 장치를 제공하는 것이 본 발명의 목적이다.
상기 목적을 실현하기 위해, 본 발명의 액티브 매트릭스 타입 액정 디스플레이 장치는 후술하는 특징들을 포함한다.
먼저, 본 발명의 액티브 매트릭스 타입 액정 디스플레이 장치는 기판위에 매트릭스식 배열로 형성된 다수의 화소 전극, 상기 화소 전극의 컬럼 사이에 형성된 드레인 라인, 상기 화소 전극의 로우 사이에 형성된 게이트 라인, 게이트 라인 아래에 형성된 절연층 및 반도체층, 상기 드레인 라인과 게이트 라인이 교차하는 곳에 형성된 박막 트랜지스터 등을 포함한다. 각 박막 트랜지스터는 화소 전극의 일부를 구성하는 소스 전극부 및 드레인 라인의 일부를 구성하는 드레인 전극부를 포함한다. 각 트랜지스터는 반도체층의 일부를 구성하는 채널층, 채널층상에 형성되어 절연층의 일부를 구성하는 게이트 절연층, 및 게이트 절연층상에 형성되어 게이트 라인의 일부를 포함하고 게이트 라인을 연장함으로써 형성된 게이트 전극부를 더 포함한다. 또한, 드레인 라인은 돌출부를 포함하고 돌출부는 게이트 전극부 접점 근방에 배치되어 있다.
또한 이 돌출부는 게이트 전극 또는 게이트 라인에 의해 덮인 부분내에 형성되어 있다. 또한 돌출부는 예를 들면 드레인 라인으로부터 게이트 라인의 세로 방향을 따라 이어진다. 또한 게이트 라인 또는 게이트 전극이 돌출부 뿐만 아니라 소스 전극 및 드레인 전극이 상호 대향 배치된 대향 영역 상에 형성되어 있고 이 대향 영역에서 박막 트랜지스터의 채널부가 형성된다.
상기 언급한 돌출부는 특히 드레인 전극으로서의 기능을 한다. 따라서, 게이트 전극 접점의 근방에 돌출부를 제공함으로써 드레인 전극이 박막 트랜지스터의 소스 전극에 대면하는 거의 모든 위치에 제공될 것이다. 이것 때문에 소스 전극부및 드레인 전극부의 대향 영역에 형성된 채널부가 박막 트랜지스터내에서 폐쇄되고 격리된 형태가 된다. 드레인 라인을 가로질러 인접한 2개의 화소에 있어서, 1개 화소의 소스 전극과 다른 화소의 드레인 전극사이에서의 기생 채널의 형성은 금지되어 있다. 기생 채널이 형성된 경우에라도표준 박막 트랜지스터의 채널 길이가 이 기생 채널보다 충분히 작고 기생 채널에서 충전의 전달 경로가 상기 언급된 돌출부에 의해 대부분 컷오프되기 때문에 충전은 표준 채널에 의해 흡수된다. 이것은 표준 박막 트랜지스터 채널이 전류를 우선 순위를 가지고 전도하도록 하고 기생 채널은 전기적으로 단락될 것이다.
본 명세서에서 설명되었듯이, 본 발명의 구성으로 인하여 드레인 라인을 가로 질러 상호 인접한 화소들 사이에 형성된 기생 채널은 컷오프 될 수 있다. 따라서 화소 전극의 충전이 충전이 게이트 라인을 따라 드레인 라인을 가로 질러 다른 화소의 드레인 라인으로의 누설로부터 보호되고 신호들의 크로스토크 및 발생으로부터 보호될 수 있다. 따라서 액정 디스플레이 장치의 디스플레이 특성을 경신하는 것이 가능하다.
또한, 채널부가 돌출부와 소스 전극의 대향 영역에 또한 형성되었기 때문에 곧게 형성된 채널과 비교하여 종래 기술에서 처럼 특히 동일한 채널폭의 박막 트랜지스터가 보다 작은 영역에서 형성될 수 있다. 이것은 게이트 라인으로부터 화소 전극 방향으로 확장함으로써 형성된 게이트 전극의 확장량을 감소시킴으로써 액정 디스플레이 장치의 개구비(aperture ratio)의 경신을 가능하게 한다.
또한, 돌출부는 게이트 라이 및 게이트 전극에 의해 덮인 영역내에서 형성되는 것을 특징으로 한다. 따라서 예를 들어 알루미늄이 게이트 전극 및 게이트 라인 구성 물질로 사용되는 경우, 이 알루미늄에서 힐록(hillock)이 발생하는 경우일지라도 힐록의 팁(tip)이 상기 언급된 돌출부에 닿는 것이 방지된다. 따라서 돌출부를 제공함으로써 단락 회로가 게이트 및 드레인 라인(드레인 전극을 포함하여)사이에서 발생하는 것으로부터 방지될 수 있다.
또한 반도체층과 채널층, 절연층과 게이트 절연층, 게이트 라인과 게이트 전극부는 동일한 형태로 형성되는 것을 특징으로 한다. 상기 층들과 라인들이 동일한 마스크를 사용하여 형성될 수 있기 때문에 제조 공정의 수 및 액정 디스플레이 장치에 사용된 마스크의 갯수를 감소시키는 것이 가능하다. 이러한 구조의 액정 디스플레이 장치에서 드레인 라인에 돌출부를 제공함으로써 게이트 라인을 따라 발생할 가능성이 있는 기생 채널이 상기 언급된 조합에서 확실하게 컷오프된다.
또한, 본 발명의 다른 액티브 매트릭스 타입 액정 디스플레이 장치는 기판위에 매트릭스식 배열로 형성된 다수의 전극, 화소 전극의 컬럼 사이에 형성된 드레인 라인, 및 화소 전극의 로우 사이에 형성된 게이트 라인을 포함한다. 박막 트랜지스터는 드레인 라인과 게이트 라인의 각 접점의 근방에서 형성되어 있다. 각각의 박막 트랜지스터는 화소 전극의 일부를 구성하고 화소 전극으로부터 게이트 라인의 방향으로 연장함으로써 형성된 소스 전극부, 드레인 라인의 일부를 구성하는 드레인 전극부, 소스 전극부 및 드레인 전극부를 가로지르기 위해 형성되는 채널층, 채널층상에 형성되어서 절연층의 일부를 구성하는 게이트 절연층, 및 게이트 절연부상에 형성되어 게이트 라인의 일부를 구성하는 게이트 전극부를 포함한다. 또한,드레인 라인은 소스 전극부를 들러싸면서 드레인 라인과 게이트 라인의 접점의 근방에서의 게이트 전극부의 형성 영역내에 형성된 돌출부를 포함한다.
또한, 보다 구체적으로 설명하면, 상기 소스 전극은 돌출부 및 드레인 전극에 의해 3면으로 둘러싸인다. 상기 돌출부는 예를 들면 'L'자-형태로 형성된다.
상기 언급되었듯이, 화소 전극으로부터 소스 전극이 확장하는 경우에 소스 전극을 둘러싸도록 드레인 전극 및 돌출부를 배치함으로써 드레인 라인을 가로지른 인접 화소간의 기생 채널의 형성, 및 채널의 전도가 확실하게 방지된다. 또한, 돌출부가 게이트 형성부의 형성부내에 형성되었기 때문에 예를 들면 게이트 라인 및 게이트 전극이 힐록을 제공하는 경향이 있는 알루미늄으로 형성된 경우라도 힐록에 의해 유발된 돌출부 및 게이트 전극간의 단락이 방지된다.
또한, 게이트 전극부는 게이트 라인과 동일선상에서 형성되고 게이트 라인의 선폭보다 넓은폭을 가지며, 또한 돌출부뿐만 아니라 소스 전극과 드레인 전극의 대향 영역이 게이트 전극부에 의해 덮이도록 하기 위해 형성된다. 따라서 박막 트랜지스터는 보다 작은 영역에서 동일한 기능(동일한 채널폭)을 갖는 박막 트랜지스터의 효율적인 형성을 가능하게 하면서 상기 언급된 대향 영역에 형성될 것이다. 상기와 같은 이유로 게이트 전극의 면적이 작아질 수 있으며, 그로 인해 액정 디스플레이 장치의 개구비를 경신하는 것이 가능하다.
본 발명의 다른 실시예는 박막 트랜지스터가 있는 반도체 장치에 관한 것으로서, 상기 장치는 드레인 라인, 절연층 및 절연층 하단에 형성된 반도체층이 있는 게이트 라인, 및 드레인 라인과 게이트 라인의 접점의 근방에 형성된 박막 트랜지스터를 포함한다. 박막 트랜지스터는 소스 전극, 드레인 라인과 전기적으로 접속된 드레인 전극, 소스 전극과 드레인 전극위에 형성되고 반도체층의 일부를 구성하는 채널층, 채널층상에 형성되고 절연층의 일부를 구성하는 게이트 절연층, 및 게이트 절연층상에 형성되고 게이트 라인의 일부를 구성하는 게이트 전극을 포함한다. 또한, 상기 반도체층과 채널층, 절연층과 게이트 절연층, 및 게이트 라인과 게이트 전극들은 거의 동일한 형태로 패턴 형성되어 있다. 돌출부는 드레인 라인과 게이트 라인의 접점 근방의 드레인 라인에서 형성되고, 소스 전극과 돌출부와 드레인 전극의 대향 영역은 게이트 전극에 의해 덮여지며, 박막 트랜지스터는 대향 영역에 형성된다.
또한, 드레인 전극 및 돌출부가 소스 전극을 둘러싸도록 형성된다.
또한, 게이트 라인 및 게이트 전극은 알루미늄으로 조성된다.
상기 언급되었듯이, 상술된 구성을 채택함으로써 드레인 라인을 가로질러 인접하는 박막 트랜지스터간의 기생 채널의 형성 및 그 접속이 방지될 수 있다. 따라서 각 박막 트랜지스터에 의해 주어진 신호가 다른 박막 트랜지스터에 접속된 드레인 라인으로 리킹하는것을 확실하게 방지할 수 있다.
첨부 도면을 참조하여 본 발명을 상세히 설명하고자 한다.
제3도는 본 발명의 제1 실시예와 관련된 TFT를 사용하는 액정 디스플레이 장치의 평면도이고, 제4도는 라인 3X-3X'를 따라 발췌된 단면도이다. 유리등의 투명한 기판(10)상에서 ITO로 조성된 화소 전극(21P)이 매트릭스식 배열로 배열되었으며, 유사하게 ITO로 조성된 드레인 라인(21L)은 화소 전극(21P)들 사이에 형성된다. 화소 전극(21P)의 일부는 소스 전극(21S)이 되고, 드레인 라인(21L)의 일부는 드레인 전극(21D)이 되며, 2개의 전극(21S, 21D)은 서로 인접하여 배치된다. 또한, 드레인 라인(21L)의 일부는 게이트 라인 방향으로 투사되며 이 돌출부는 가드 전극(guard electrode)(21G)이 된다.
다른 한 편으로, 드레인 라인(21L)을 가로지르는 방향으로 Al로 조성되고 a-Si으로 조성된 반도체층(23) 및 SiNx로 조성된 절연층(24)과 접합된 게이트 라인(25L)이 형성된다. 상기와 같은 구조의 게이트 라인(21L)은 소스 전극(21S)과 드레인 전극(21D)이 서로 밀접해있는 영역에 배치된 게이트 전극부(25C)로서 작용하고 TFT가 이 영역에(제3도의 점쇄선) 형성된다. 가드 전극(21G)은 게이트 전극(25G)의 접합부에 대면하는 위치에 배치된다. 따라서 드레인 전극(21D) 및 가드 전극(21G)이 소스 전극(21S)에 대면하는 대부분에 제공되고 소스와 드레인간의 채널은 TFT 영역내에서 격리된 구조를 갖는다. 또한 소스 전극(21S)상에서 드레인 전극(21D)과 가드 전극(21G), 고농도의 불순물을 포함하는 반도체가 놓여있어서 접촉층의 역할을 한다.
그러한 구조를 취함으로서, 한쪽 끝이 소스 전극인 캐리어 이동 경로는 드레인 전극(21D) 및 이 소스 전극(21S)에 대면하는 가드 전극(21G)을 다른쪽 끝에 갖는다. 따라서 캐리어의 어떤 전달 경로도 게이트 전극부(25G)로부터 게이트 라인(25L)을 따라 리킹함에 의해 인접하는 화소의 드레인 라인에 도달하지 않을 것이다.
가드 전극(21G)은 드레인 라인(21D)이 형성되는 동시에 그리고 게이트 라인(25L)에 피복되는 영역내에 형성된다. 가드 전극(21G)은 게이트 전극(25G)의 라인으로부터 떨어진 위치, 보다 구체적으로 접속부보다 게이트 라인(25L)에서 중앙의 위치에 배치된다. 상기와 같은 배열에 의해 인접 화소를 가로지르는 소스 및 드레인간의 기생 채널은 대부분 컷오프되며. 소스 전극(21S) 전압은 인접하는 화소의 드레인 라인(21L)의 신호 전압에 의해 영향받지 않을 것이고, 더이상 크로스토크 또는 간섭이 없을 것이다.
여기서, 게이트 전극(25G)의 접합부에서 기생 채널을 완벽하게 컷오프하기 위해 가드 전극(21G)이 이상적으로 게이트 전극(25G) 및 게이트 라인(25L)이 형성된 시에 영역으로부터 약간 두드러지면서 형성될 수 있으며, 가드 전극(21G)이 완전히 게이트 라인(25L)에 의해 피복되는 구조가 될 수도 있다. 그러나, 가드 전극(21G)이 게이트 라인(25L)의 형성부를 벗어난 경우에 게이트 라인 및 전극(21L, 21G)의 가장자리의 측면은 반도체층(13) 및 그 사이에 삽입된 절연층(14)과 함께 가드 전극상에 배치될 것이다. 따라서 힐록(측면 힐록)이 게이트 라인 및 전극(25L, 25G)의 측면으로부터 발생되고 가드 전극(21G)은 표면에 도달할 경우에 이부분에서 게이트와 드레인간의 단락 회로의 가능성이 있다. 따라서 힐록에 의해 유발되는 단락 회로의 문제를 방지하기 위해, 제3도에 도시되듯이 가드 전극(21G)은 양호하게도 게이트 라인(25L)이 형성된 내부에 배치되어야 한다.
첨언하면, 인접하는 화소의 소스-드레인내의 기생 채널은 TFT보다 긴 채널 길이를 가지며 높은 저항을 갖고 따라서 항상 전도성을 갖는 것은 아니다. 그러나각 화소에 의해 유지되는 디스플레이 데이터는 적어도 인접하는 화소로부터 영향을 받으며 액정 디스플레이의 화질이 저하된다. 이러한 작용을 중화하기 위해 본 실시예에서는 크로스토크 및 간섭을 근절하기 위해 기생 채널이 완벽하게 절연되며 게이트 라인 및 전극(25L, 25G)내에 배치된 가드 전극(21G)을 가짐으로써 기생 채널이 실제적으로 충분히 컷오프된다. 또한 게이트 라인 및 전극(25L, 25G)상에서 발생하는 측면 힐록에 의해 유발된 소스 및 드레인에서의 단락 회로가 방지될 수 있다.
또한 가드 전극(21G)이 드레인 전극(21D)의 일부이고 드레인 전극으로서의 기능을 하기 때문에 TFT의 표준 채널의 일부가 소스 전극(21S)와 가드 전극(21G) 사이에 형성된다. 따라서, 채널폭이 드레인 라인(21L)로부터 연장된 가드 전극(21G)의 길이까지 증가될 수 있기 때문에 게이트 라인(25L)으로부터의 게이트 전극의 투사 길이가 단축될 수 있으며, 개구비가 경신된다. 또한, 드레인 라인(21L)이 전압이 안정된 구동부(도시 않됨)로 접속되고 따라서 1개 화소의 드레인 전극(21D)과 가드 전극(21G)을 통하여 인접하는 화소의 드레인 전극(21D) 사이에서는 크로스토크 및 간섭이 발생하지 않는다.
상기에서 명쾌하게 설명되었듯이, 2개의 마스크를 사용하여 제조된 스태거 타입 TFT에서 가드 전극(돌출부)의 제공을 사용하여 인접하는 화소의 소스와 드레인 간의 기생 채널이 실제적으로 컷오프된다. 따라서, 화소간의 크로스토크 및 간섭이 근절되며 화질이 향상된다. (제2 실시예)
그 다음으로, 제1 실시예와는 다른 액정 디스플레이 장치의 조립의 실시예가후술된다.
제5도는 본 발명에 관련된 종래 기술의 액정 디스플레이 장치의 전극 패턴을 도시하고 제6도는 라인 5X-5X' 를 따라 발췌된 단면을 도시한다.
도면에서, 제조 공정 및 장치에 사용된 물질은 제1 실시에의 것들과 동일하다. 제1 실시예와의 차이점은 화소 전극(35P)의 일부를 구성하는 소스 전극(31S)이 게이트 전극(35G)로서 작용하는 게이트 라인(35L)쪽으로 확장하기 위해 제공된다. 또한, 드레인 라인(31L)이 가드 전극(31L)의 기능을 하고, 드레인 라인(31L)의 일부가 되고, 드레인 라인(31L)으로부터 확장하는 L자형(후크형)의 돌출부가 있는 게이트 라인(35L)을 가로지르기 위해 형성된다. 이 돌출부는 실시예와는 달리 소스 전극(31S)의 주변을 돌면서, 보다 구체적으로, 소스 전극(31S)를 들러싸면서, 소스 전극(31S)에 근접하여 배치된다.
게이트 라인(35L)이 가드 전극(31G), 소스 전극(31S), 및 드레인 라인(31L)을 가로질러 형성된다. 소망된 전압으로써 화소 전극(31P)를 충전하기 위한 박막 트랜지스터가 게이트 라인(35L)이 가드 전극(31G), 드레인 라인(31L), 및 소스 전극(31S)를 가로지르는 영역에 형성된다. 또한, 게이트 라인(35L)의 하층에서 박막 트랜지스터의 게이트 절연층 기능을 하는 절연층(34) 및 박막 트랜지스터의 채널로서 기능을 하는 반도체이 형성된다.
본 명세서에서, 전술되었듯이 가드 전극(31G)이 드레인 라인(31L)의 일부에 형성되었기 때문에 박막 트랜지스터의 채널이 소스 전극(31S)과 드레인 전극(31D) 사이에 그리고 소스 전극(31S)과 가드 전극(31G) 사이에 형성된다. 또한, 불순물이고농도로 도핑된 저저항 반도체층(32)이 제6도에 도시되었듯이, 각각의 소스 전극(31S), 드레인 전극(31D) 및 가드 전극(31G)상에 형성된다. 반도체층(32)으로 인하여 채널이되는 반도체층(33)과 각각이 ITO로 조성된 소스 전극(315). 드레인 전극(31D), 및 가드 전극(31G)이 옴접촉을 한다.
전술되었듯이, 가드 전극(31G)이 소스 전극(31S)를 둘러싸도륵 형성되었기 때문에, 드레인 라인(31L)을 가로 질러 상호 인접하는 화소들 사이에서 형성된 소스-드레인 기생 채널이 가드 전극(31G)에 의해 컷오프된다. 이것은 소스 전극(31S)에서의 전압 시프트를 방지하고 상기 언급된 인접하는 화소들 사이의 크로스토크 및 간섭을 방지한다.
그러나, 상기 언급된 구성에서 소스 전극(31S)을 둘러싸는 가드 전극(31G)이 또한 게이트 라인 형성 영역 외부에도 제공되기 때문에, 게이트 라인에 발생하는 힐록으로 인해 게이트와 소스 및 드레인간에 단락 회로가 발생할 수 있는 가능성이 있다.
이것은 반도체층(33), 절연층(34), 및 게이트 라인(35L)이 상기 언급된 구성으로서 동일한 형태로 패턴 형성된다는 것을 의미한다. 따라서, 게이트 라인(35L)과 가드 전극(31G)과의 접점에서, 게이트 라인의 측면과 그 아래에 위치한 가드 전극의 표면간의 거리는 반도체층(33) 및 절연층(34)의 막 두께의 거리와 동일하게 된다.
다른 한 편으로, 현재, 저저항 A1이 게이트 라인(35L)에 대한 물질로서 채택된 경우일지라도 이 A1은 낮은 열저항을 갖고 있으며 힐록이라고 불리는 박막 트랜지스터 생산 공정 동안에 형성되는 막대형 돌출부를 발생하는 경향이 있다. 발생된 힐록은 고온 공정이 지정되는 동안에 크기면에서 더욱 성장하고, 때때로 수 ㎛에 이른다. 따라서, 힐록(측면 힐록)이 게이트 라인(35L)의 측면부에 발생된 경우, 단지 층두께 (0.5-1㎛)의 절연층(34) 및 반도체층(33)으로서는 게이트 라인(35L)과 가드 전극(31G)간의 절연이 유지하기 어렵게 되고, 힐록의 팁은 가드 전극(31G)의 표면에 다다를것이다. 또한, 게이트 라인(35L)내에서, 소스 전극(31S)과 드레인 전극(31D)의 접점에서, 게이트 라인(35L)의 측면과 각 전극(31D, 31S)간의 거리는, 양호한 절연을 유지하는데 있어서 문제점을 유발하면서, 단지 상기 언급된 반도체(33)층과 절연층(34)의 두께만큼 얇게될 수 있다.
특히, 액정 디스플레이 장치내에서, 기판의 표면상에 폴리이미드가 액정의 배향을 제어하기 위한 배향 제어막으로서 제공된다. 이 폴리이미드는 200℃ 부근의 온도에서 형성되었기 때문에 힐록의 성장을 촉진시키며, 게이트-소스와 게이트-드레인(가드 전극을 포함하여) 사이에서 힐록으로 인한 단락 회로를 발생하게 될 것이다.
또한, TFT가 자체상에 형성된 기판이 공통의 전극이 형성된 기판과 결합할 시에, 두 기판 사이에 충전제가 뿌려지고, 충전제가 측면 힐록이 발생되는 지점상에 위치하는 경우, 측면 힐록이 소스 전극 및 드레인 전극(가드 전극을 포함해서)의 아래쪽으로 물리적으로 끌어내려지기 때문에 단락 회로가 발생할 것이다.
전술된 것과 같은 이유로, 본 제2 실시예는 기생 채널을 컷오프하기 위해서 뿐만 아니라, 상기 언급된 힐록에 의해 유발되는 단락 회로의 발생을 방지하기 위해서 구성된다. 후술할 내용에서, 이 구성이 제7도 및 제8도에 참조로 하여 설명된다. 또한, 전술된 도면에 상응하는 부분에 대해서, 동일한 표시가 사용되고 설명은 생략된다.
제7도는 본 발명의 제2 실시예에 따른 액티브 매트릭스 타입 액정 디스플레이 장치의 화소부의 평면도이다. 제8도는 제7도의 라인 7X-7X' 를 따라 발췌된 단면도이다. ITO로 조성된 화소 전극(31P) 및 드레인 라인(31L)이 유리 같이 투명한 기판(10)위에 형성된다. 화소 전극(31P)은 소스 전극(31S)이 되기 위해 투사되는 부분을 갖고 있다. 드레인 라인(31L)에서, L자형 돌출부가 소스 전극(31S) 근방에 배치되는 드레인 전극(31D)부로부터 제공되고, 이 돌출부는 가드 전극(31G)을 구성하기 위해 그 사이에 삽입된 소스 전극(31S)과 함께 드레인 전극(31D)의 반대편으로 확장된다. 소스 전극(31S), 드레인 전극(31D)과 가드 전극(31G)이 접합하는 방향으로, 게이트 라인(45L)이 형성되고, a-Si의 반도체층(33) 및 SiNx의 절연층(34)이 게이트 라인(45L) 아래에서 게이트 라인(45L)과 동일한 패턴으로 형성된다. 또한, 소스 전극(31S), 드레인 전극(31D) 및 가드 전극(31G)상에서, N-형내로 고농도로 도핑되고 접촉층의 역할을 하는 a-Si층(32)이 형성되고 채널을 형성하는 a-Si층(32)과 소스 및 드레인 전극(31S, 31D)간의 옴접촉을 형성한다.
소스 전극(31S), 드레인 전극(31D), 및 가드 전극(31G)의 형성부를 덮어씌우기 위해 다른 게이트 라인(45L)보다 넓은 선폭을 갖는 게이트 전극(45G)이 형성된다. 또한, 게이트 전극(45G)이 게이트 라인(45L)과 일체로서 결합되었기 때문에 그하층에서 a-Si의 반도체층(33) 및 SiNx의 절연층(34)이 바닥부터 상기와 같은 순서로서 형성되며, 제7도에 명확하게 표시되듯이, 상기와 같은 층들은 게이트 전극(45G)과 동일한 형태로서 패턴 형성된다. TFT는 게이트 전극(45G)(제7도의 점쇄선)에 의해 덮여있는 영역에서 형성된다.
상기 언급된 패턴으로써 각 라인들 및 전극들을 형성함으로써, 게이트 라인(45L)[게이트 전극(45G) 포함]의 측면이 절연층(34) 및 반도체층(33)을 그사이에 삽입하고 다른 전도층 상에 배치되는 영역이 화소당 3개가 있다. 보다 구체적으로, 드레인 라인(31L)과 게이트 라인(45L)의 접점에서는 상기 언급된 영역 중에서 드레인 라인(31L) 폭에 상응하는 폭을 갖는 영역이 2곳이 있다. 게이트 전극(45G)이 소스 전극(31S) 상에 배치되는 위치에서는 상기 언급된 영역 중에서 소스 전극(31S) 폭을 갖는곳이 1곳 있다. 영역의 총갯수는 3개로 억제된다. 다른 한 편으로, 제5도에 도시된 구성에서는 상기 언급된 영역의 총갯수가 6개이다.
여기 설명되었듯이 게이트 라인 및 전극(45L, 45G)의 벽면이 소스와 드레인의 전극 및 라인 상에 위치하는 부분을 최소화함으로써, 측면 힐록이 게이트 A1층의 측면에서 드러나고 아래층에 다다르는 경우일지라도, 소스와 드레인 전극 및 라인에 단락 회로를 유발할 수 있는 가능성이 대단히 감소된다.
또한, 채널 영역이 U-형으로 형성되었고 게이트 전극(45G)의 형성 영역내에 제한되었기 때문에, 채널 폭이 충분히 넓혀질 수 있다. 전술된 것과 같은 이유로, 게이트 전극(45G)이 소스, 드레인, 및 가드 전극의 전영역을 덮는 영역내에 형성되는 경우에도, 게이트 전극(45G)를 이전 크기 이상으로 확대할 필요는 없으며, 따라서 TFT가 확대되지 않았기 때문에 개구비가 저하되지 않는다.
또한, 이러한 구조에서도, 가드 전극 전극(31G)을 제공함으로서, 소스 전극(31S)이 드레인 전극(31D)의 신호를 드레인 라인(31L)을 가로질러 인접하는 화소로 제공하는 효과로부터 보호되며, 그로 인해 크로스토크 및 간섭이 방지된다.
전술된 내용으로 알 수 있듯이, 드레인 전극과 일체로 형성되고 소스 전극을 둘러싸기 위해 배치된 가드 전극을 제공함으로써 동일한 게이트 라인 상의 화소들 간의 크로스토크 및 간섭이 방지될 수 있고, 게이트 전극 라인 A1층의 측면에서 발생하는 힐록에 의해 유발되는 게이트-소스간의 단락 회로 및 게이트-드레인간의 단락 회로가 방지되며, 효율이 향상된다.
또한, 단지 마스크 패턴을 교환함으로서 상기 구조를 갖춘 TFT를 생산하는 것이 가능하며, 따라서 마스크의 갯수를 증가시킬 필요가 없고, 따라서 생산 가격이 낮아진다.
또한, 제1 실시예 및 제2 실시예에서는 가드 전극이 직사각형 또는 L자형으로서 설명되었으나 이 형태로 제한되지는 않는다. 또한, 이 형태들은 소스 전극 또는 전체 레이아웃에 따라 다양한 다각형을 취할 수 있다.
제1도는 종래 기술의 액티브 매트릭스 타입 액정 디스플레이 장치의 평면도.
제2도는 제1도의 라인 1X-1X' 를 따라 발췌된 단면도.
제3도는 본 발명의 제1 실시예와 연관된 액티브 매트릭스 타입 액정 디스플레이 장치의 평면도.
제4도는 제3도의 라인 3X-3X' 를 따라 발췌된 단면도.
제5도는 제1도와는 다른 구성의, 종래 기술의 액티브 매트릭스 타입 액정 디스플레이 장치의 평면도.
제6도는 제5도의 라인 5X-5X' 를 따라 발췌된 단면도.
제7도는 본 발명의 제2 실시예와 연관된 액티브 매트릭스 타입 액정 디스플레이 장치의 평면도.
제8도는 제7도의 라인 7X-7X' 를 따라 발췌된 단면도.
도면의 주요 부분에 대한 부호의 설명
21D : 드레인 전극 21G : 가드 전극
21L : 드레인 라인 21P : 화소 전극
21S : 소스 전극 25G : 게이트 전극
25L : 게이트 라인

Claims (14)

  1. 액티브 매트릭스 타입 액정 디스플레이 장치에 있어서,
    매트릭스식 배열로 기판위에 배열되는 다수의 화소 전극,
    상기 화소 전극의 컬럼간에 형성되는 드레인 라인,
    상기 화소 전극의 로우간에 형성되는 게이트 라인,
    상기 게이트 라인 아래에 형성되는 절연층 및 반도체층,
    상기 드레인 라인과 상기 게이트 라인의 각 교차부의 근방에 형성되는 박막 트랜지스터를 구비하며,
    상기 박막 트랜지스터는,
    상기 화소 전극의 일부를 구성하는 소스 전극부,
    상기 드레인 라인의 일부를 구성하는 드레인 전극부,
    상기 반도체층의 일부를 구성하고 상기 소스 전극부와 상기 드레인 전극부를 가로질러 형성되는 채널층,
    상기 채널층상에 형성되어 상기 절연층의 일부를 구성하는 게이트 절연층,
    상기 게이트 절연층상에 형성되어 상기 게이트 라인의 일부를 구성하고,
    상기 게이트 라인으로부터 연장됨으로써 형성되는 게이트 전극부를 포함하고,
    상기 드레인 라인은 상기 게이트 전극부 접합부의 근방에 배치되는 돌출부를 포함하는 것을 특징으로 하는 액티브 매트릭스 타입 액정 디스플레이 장치.
  2. 제1항에 있어서,
    상기 돌출부가 상기 게이트 라인 또는 상기 게이트 전극부에 의해 피복된 영역 내에 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제2항에 있어서,
    상기 돌출부가 상기 드레인 라인으로부터 상기 게이트 라인의 세로 방향을 따라 연장되는 것을 특징으로 하는 액정 디스플레이 장치.
  4. 제2항에 있어서
    상기 게이트 라인 또는 상기 게이트 전극부가 상기 소스 전극부 상기 드레인 전극부, 및 상기 돌출부의 대향 영역위에 형성되고, 상기 박막 트랜지스터의 채널 영역이 상기 대향 영역에 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  5. 제2항에 있어서,
    상기 게이트 라인 및 상기 게이트 전극부가 알루미늄으로 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  6. 제1항에 있어서, 상기 반도체층과 상기 채널층, 상기 절연층과 상기 게이트 절연층 및 상기 게이트 라인과 상기 게이트 전극부가 동일한 형태로 형성되는 것을특징으로 하는 액정 디스플레이 장치.
  7. 액티브 매트릭스 타입 액정 디스플레이 장치에 있어서,
    기판 상에서 매트릭스식 배열로 형성되는 다수의 화소 전극,
    상기 화소 전극의 컬럼간에 형성된 드레인 라인,
    상기 화소 전극의 로우간에 형성된 게이트 라인,
    상기 게이트 라인 아래에 형성된 절연층 및 반도체층,
    상기 드레인 라인과 상기 게이트 라인의 각 교차부의 근방에 형성되는 박막 트랜지스터를 구비하며,
    상기 박막 트랜지스터 각각은,
    상기 화소 전극의 일부를 구성하고 상기 화소 전극으로부터 상기 게이트 라인의 방향으로 연장함으로써 형성되는 소스 전극부,
    상기 드레인 라인의 일부를 구성하는 드레인 전극부,
    상기 반도체층의 일부를 구성하고 상기 소스 전극부와 상기 드레인 전극부를 가로질러 형성되는 채널층,
    상기 채널층상에 형성되어 상기 절연층의 일부를 구성하는 게이트 절연층,
    상기 게이트 절연층상에 형성되어 상기 게이트 라인의 일부를 구성하는 게이트 전극부를 포함하고,
    상기 드레인 라인은 상기 게이트 라인과의 근방에 상기 소스 전극부를 포위하는 상기 게이트 전극부의 형성 영역내에 형성되는 돌출부를 포함하는 것을 특징으로 하는 액티브 매트릭스 타입 액정 디스플레이 장치.
  8. 제7항에 있어서,
    상기 소스 전극이 상기 돌출부 및 상기 드레인 전극에 의해 3 방향으로 포위되는 것을 특징으로 하는 액정 디스플레이 장치.
  9. 제7항에 있어서,
    상기 돌출부가 L자형으로 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  10. 제7항에 있어서,
    상기 게이트 전극부가 상기 게이트 라인과 동일선상에 형성되고 상기 게이트 라인의 라인폭보다 넓은 폭을 가지며,
    상기 소스 전극, 상기 드레인 전극, 및 상기 돌출부의 대향 영역은 상기 게이트 전극부에 의해 피복되고, 상기 박막 트랜지스터의 채널 영역은 상기 대향 영역에 형성되는
    것을 특징으로 하는 액정 디스플레이 장치.
  11. 제7항에 있어서,
    상기 게이트 라인 및 상기 게이트 전극이 알루미늄으로 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
  12. 박막 트랜지스터가 있는 반도체층에 있어서,
    드레인 라인,
    층들의 하단에 형성되는 절연층 및 반도체층을 갖는 게이트 라인,
    상기 드레인 라인과 상기 게이트 라인의 각 교차부의 근방에 형성되는 박막 트랜지스터를 구비하며,
    상기 박막 트랜지스터는,
    소스 전극과 상기 드레인 라인과 전기적으로 접속되는 드레인 전극,
    상기 소스 전극 및 상기 드레인 전극을 가로질러 형성되고 상기 반도체층의 일부를 구성하는 채널층,
    상기 채널층상에 형성되고 상기 절연층의 일부를 구성하는 게이트 절연층,
    상기 게이트 절연층상에 형성되고 상기 게이트 라인의 일부를 구성하는 게이트 전극을 포함하고,
    상기 반도체층과 상기 채널층, 상기 절연층, 및 상기 게이트 라인과 상기 게이트 전극은 이 거의 동일한 형태로 패턴되어있고,
    상기 드레인 라인과 상기 게이트 라인의 교차점의 근방에서 상기 드레인 라인에는 돌출부가 형성되어 있으며,
    상기 소스 전극, 상기 드레인 전극, 및 상기 돌출부의 상기 대향 영역은 상기 게이트 전극에 의해 피복되고,
    상기 박막 트랜지스터의 상기 채널 영역은 상기 대향 영역에 형성되어 있는 것을 특징으로 하는 반도체층.
  13. 제12항에 있어서,
    상기 드레인 전극 및 상기 돌출부가 상기 소스 전극을 포위하도록 형성되는 것을 특징으로 하는 반도체층.
  14. 제12항에 있어서,
    상기 게이트 라인 및 상기 게이트 전극이 알루미늄으로 형성되는 것을 특징으로 하는 반도체층.
KR1019950032762A 1994-09-30 1995-09-29 드레인라인에돌출부가있는액티브매트릭스타입액정디스플레이장치 KR100350190B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23748494A JPH08102541A (ja) 1994-09-30 1994-09-30 薄膜トランジスタ
JP94-237485 1994-09-30
JP94-237484 1994-09-30
JP23748594A JPH08101401A (ja) 1994-09-30 1994-09-30 液晶表示装置

Publications (2)

Publication Number Publication Date
KR960012538A KR960012538A (ko) 1996-04-20
KR100350190B1 true KR100350190B1 (ko) 2002-12-16

Family

ID=26533227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032762A KR100350190B1 (ko) 1994-09-30 1995-09-29 드레인라인에돌출부가있는액티브매트릭스타입액정디스플레이장치

Country Status (3)

Country Link
US (1) US5777703A (ko)
KR (1) KR100350190B1 (ko)
TW (1) TW288210B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041951A (ko) * 1997-11-25 1999-06-15 윤종용 박막 트랜지스터 기판 및 그 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
TW478169B (en) * 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
KR100776514B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
CN103021942B (zh) * 2012-12-14 2015-08-12 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102059371B1 (ko) * 2013-05-24 2019-12-27 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2533072B1 (fr) * 1982-09-14 1986-07-18 Coissard Pierre Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
JPS59232385A (ja) * 1983-06-15 1984-12-27 株式会社東芝 アクテイブマトリクス型表示装置
JPH06103372B2 (ja) * 1985-05-16 1994-12-14 旭硝子株式会社 薄膜能動素子基板
FR2593631B1 (fr) * 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
EP0482737B1 (en) * 1990-09-27 1995-08-09 Sharp Kabushiki Kaisha Active matrix display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990041951A (ko) * 1997-11-25 1999-06-15 윤종용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR960012538A (ko) 1996-04-20
US5777703A (en) 1998-07-07
TW288210B (ko) 1996-10-11

Similar Documents

Publication Publication Date Title
KR100501128B1 (ko) 각 화소에 보조 용량을 구비하는 액티브 매트릭스형 표시장치
KR100679975B1 (ko) 액정표시장치
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100382409B1 (ko) 높은커패시턴스의화소를가진액정디스플레이
KR100495794B1 (ko) 액정표시장치용박막트랜지스터
KR100534495B1 (ko) 액정표시장치
KR100330363B1 (ko) 액티브 매트릭스형 액정표시장치
US20010030719A1 (en) Liquid crystal dlsplay and manufacturing method therefor
KR100442489B1 (ko) 액정표시소자
KR100235475B1 (ko) 액정표시장치
KR100838185B1 (ko) 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법
KR100511041B1 (ko) 액정 표시 장치
KR100350190B1 (ko) 드레인라인에돌출부가있는액티브매트릭스타입액정디스플레이장치
KR100244043B1 (ko) 디스플레이 왜곡을 억제할 수 있는 차광층을 갖는 능동 매트릭스형 액정 디스플레이 장치
KR20030012052A (ko) 액정 표시장치의 스토리지 커패시터
JP4114409B2 (ja) 表示装置
JP3286843B2 (ja) 液晶パネル
US6362030B1 (en) Method of manufacturing an active matrix substrate
KR102081604B1 (ko) 액정표시장치
JP2005019627A (ja) 液晶表示装置
JP2001125139A (ja) アクティブマトリクス型表示装置
JP2002031817A (ja) 液晶表示装置
KR101200878B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR19980039622A (ko) 액정 표시 장치
JPH05224236A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 14

EXPY Expiration of term