KR100341636B1 - 유리표면안정화를통하여원형다이오드칩들을제조하는방법 - Google Patents

유리표면안정화를통하여원형다이오드칩들을제조하는방법 Download PDF

Info

Publication number
KR100341636B1
KR100341636B1 KR1019940017392A KR19940017392A KR100341636B1 KR 100341636 B1 KR100341636 B1 KR 100341636B1 KR 1019940017392 A KR1019940017392 A KR 1019940017392A KR 19940017392 A KR19940017392 A KR 19940017392A KR 100341636 B1 KR100341636 B1 KR 100341636B1
Authority
KR
South Korea
Prior art keywords
wafer
circular
glass
chips
solution
Prior art date
Application number
KR1019940017392A
Other languages
English (en)
Inventor
구다크일렉트로닉코퍼레이션
Original Assignee
구다크일렉트로닉코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구다크일렉트로닉코퍼레이션 filed Critical 구다크일렉트로닉코퍼레이션
Priority to KR1019940017392A priority Critical patent/KR100341636B1/ko
Application granted granted Critical
Publication of KR100341636B1 publication Critical patent/KR100341636B1/ko

Links

Landscapes

  • Weting (AREA)

Abstract

확산 웨이퍼를 포토레지스터 코팅으로 피복하여 패턴을 조성하게 그 것을 노출시키기; 산 용액으로 홈 식각하기; 포토레지스터를 제거하여 탈이온화 물로 세척하기; 유리 슬러지로 웨이퍼 상의 식각 영역을 채우고 다음 유리 소성 방법을 통해 그 것을 처리하기; 웨이퍼를 니켈 도금하여 소결하기 ; 융해 왁스와 접착 테이프에 의해 웨이퍼 상의 두 반대 측에 모래 기판과 원형 철판들을 장착하기; 웨이퍼에 부착된 철판과 유리 기판을 샌드 블래스팅하기; 및 완성된 칩을 획득하기 위하여 철판을 제거하기의 순서를 포함하는, 원형 다이오드 칩들을 제조하는 방법.

Description

유리 표면 안정화를 통하여 원형 다이오드 칩들을 제조하는 방법{METHOD FOR MAKING CIRCULAR DIODE CHIPS THROUGH GLASS PASSIVATION}
본 발명은, 복잡한 화학용액 침지 절차를 없애어, 환경공해문제를 야기하지 않는, 유리 표면안정화(glass passivation)를 이용하여 원형 다이오드 칩들을 제조하는 방법에 관한 것이다. 본 발명에 따라 제조된 원형 다이오드 칩은 돌출 단들이 없으며, 따라서 그 것이 안정한 전기적 특성을 제공한다.
종래의 다이오드 칩 생산 방법은, 회로가 내장된 웨이퍼를 사각형 칩들의 상태로 자르는 데 레이저 빔을 통상 이용한다. 다음 다이오드 칩들을 형성위해 그 사각형 칩들을 상이한 화학용액들에 담그는 것이다. 이들 방법은 많은 결점을 가지고 있다. 각종 화학용액이 사용되기 때문에, 폐화학용액이 심한 환경공해를 야기하게 되고, 완성되기 전에 칩들을 여러 가지 화학용액에 담그어야 하기 때문에, 담금 공정 중에 그들을 손상시킬 수도 있으며, 따라서 높은 불량률이 피할 수 없게 된다. 칩들이 사각형으로 제조되기 때문에, 방전작용이 네 점의 구석에 생기는 경향을 나타내어, 전기적 특성의 불안정성을 야기한다. 그러므로 상기한 종래의 방법에 따라 제조되는 다이오드 칩들은, 정밀한 전기장치에 사용하는 데는 적당하지 않다.
요약하면, 본 발명은 상기의 결점을 없애는 것이다. 바람직한 실시양태에 의하면, 그 방법은 완성된 칩을 획득하기 위하여 (a) 확산된 웨이퍼를 포토레지스터 코팅으로 피복하여 패턴을 조성하게 그 것을 노출시키는 단계와; (b) 산 용액으로 홈 식각하는 단계와; (c) 포토레지스터를 제거하여 탈 이온화 물로 그를 세정하는단계와; (d) 웨이퍼 상의 식각된 영역을 유리 슬러리로 채운 다음 그것을 유리 소성과정을 통해 처리하는 단계와; (e) 웨이퍼를 니켈 도금하여 소결하는 단계와; (f) 웨이퍼 상의 두 반대 측에 융해 왁스와 접착테이프에 의해 모래 기판과 원형 철판들을 실장 하는 단계와; (g) 웨이퍼에 부착된 유리기판과 철판을 샌드 블래스트하는 단계와; (h) 철판을 제거하는 단계를 구비한다. 보다 적은 수의 화학용액이 사용되기 때문에 환경공해 문제가 최소화되는 것이다. 칩들이 원형으로 제조되기 때문에 칩들의 전기적 특성이 안정되며, 따라서 그 칩들은 고정밀 전기장치에의 사용에 적당하다.
도 1은 본 발명에 따른 다이오드 칩 생산 흐름 차트를 보이는 블록도;
도 2는 본 발명에 따른 포토레지스터의 층으로 피복한 웨이퍼를 보이는 평면도;
도 3은 유리판 위에 놓이어 노출을 위해 포토마스크로 덮인 포토레지스터 피복 웨이퍼를 설명하는 도면;
도 4는 홈을 에칭한 후의 웨이퍼의 사시도;
도 5는 유리 슬러리로 채워진 에칭한 지역을 보이는 웨이퍼의 단면도;
도 6은 도금된 니켈 코팅을 보이는 웨이퍼의 단면도;
도 7은 웨이퍼 상의 오른쪽 판에 부착하는 준비상태의 원형 칠판(12)들을 설명하는 도면:
도 8은 작은 원형 철판(12)들과 유리 기판(10)에 부착하는 웨이퍼(1)의 단면도; 그리고
도9는 샌드 블래스팅의 처리 후 형성된 유리 기판(10)과 왁스에 아직 접착된 원형 다이오드 칩(14)들의 단면도.
이하, 첨부의 도면을 참조하여 본 발명의 우선의 실시양태를 상세히 설명한다.
도 1은 본 발명에 따른 다이오드 칩 생산 흐름 차트를 보이는 블록도로서, 확산 웨이퍼 포토레지스터 피복(0P10), 포토 노출 및 패턴(0P20), 홈 식각(0P30), 포토레지스터 제거(0P40), 접합점 세정(0P50), 유리 슬러리 적용(0P60), 유리 소성(0P70), 니켈 도금 및 소결(0P80), 기판 및 철 웨이퍼 장착(0P90), 샌드 블래스트(send blast) 및 디마운팅(떼어내기)(demounting) (0P100)의 처리순서들을 포함하고 있다.
확산 웨이퍼를 포트레지스터 피복으로 피복(OP10)하여 특별히 고안된 포토마스크로 씌우며, 다음 포토 노출과 패턴 (0P20)의 처리순서를 통해 처리한다. 다음 홈 식각(0P30)의 처리순서를 통해, 그 웨이퍼를 산 용액 처리를 이용하여 형성한다음, 포토레지스터 제거(0P40)의 순서를 통해 솔벤트의 적용에 의해 포토레지스터 피복을 제거하게 된다. 포토레지스터 제거 순서(0P40)의 다음, 접합점 세정(0P50)의 순서를 통해 웨이퍼를 처리하여, 그에 형성된 식각 영역을 탈 이온화 물(deioned ion)로 세정하게 된다. 다음, 웨이퍼 상의 식각 영역을 유리 슬러리 적용 (0P60)의 순서를 통해 유리 슬러리로 채우고 나서, 석영관(quartz tube)에 넣어 유리 소성(0P70)의 처리를 받는다. 유리 소성(0P70)의 순서의 다음, 웨이퍼를 니켈 도금 및 소결(0P80)의 순서를 통해 처리하여 니켈의 층으로 도금하여, 소결하게 되며, 그런 다음 니켈의 추가의 층으로 도금한다. 동시에, 유리기판을 준비하여 상부에 백랍(white wax)의 층으로 씌운 다음, 가열하기 위해 전기 가열판에 놓는다. 백랍이 융해되는 때, 상기의 순서들로부터 획득한 니겔 도금의 웨이퍼를 유리기판에 놓아, 융해된 백랍으로 씌운다. 다음, 다수의 소원형 철판이 붙어있는 첩착 테이프를 웨이퍼의 상부에 접착한다. 따라서, 기판과 철 웨이퍼 장착 (0P90)의 순서는 완료되는 것이다. 이번에는 기판을 가진 웨이퍼와 이 위에 부착된 원형철판을 전기가열판으로 부터 떼어내서 공기 냉각을 위해 평판에 놓는다. 냉각된 후, 웨이퍼의 상부에 접착한 원형 철판으로부터 접착 테이프를 제거한다. 다음 그 반완성의 제품을 샌드 블래스팅 및 디마운팅(delnounting)(떼어내기)(OP1OO)의 순서를 통해 처리한다. 샌드 블래스팅 및 디마운팅의 처리순서 중, 그 반완성품은 샌드 블래스팅기기의 모래를 함유하는 공기의 바람에 의해 엔크래핑(engraving)된다. 샌드 블래스팅의 처리 후, 거의 완성된 칩들을 솔벤트 용액에 담그어 세정한다. 세정한 다음에는, 그 완성품을 획득하여 원형칠판을 자석으로 제거하는 것이다,
도 2참조하면, 확산 웨이퍼 포토레지스터 코팅(0P10)의 동안, 포토레지스터 (2)가 준비되며, 노(furnace)의 회전수가 미리 정해진다. 본 발명에 사용되는 확산웨이퍼들은 P-N 접합을 가진다. P영역의 깊이는 전형적으로 약 1.2-1.5 밀(mils)사이이다. 인(燐)으로 확산시킨 웨이퍼의 영역인 N+영역은 전형적으로 약 4.5-5 밀사이의 깊이를 가진다. 확산웨이퍼(1)를 웨이퍼 선반에 놓은 다음, 노에서 건조시킨다(100℃ 에서 반시간). 건조시킨후, 웨이퍼(1)를 각각 포토레지스터(2)로 피복하여 P 또는 N 측의 확인이 용이하게 적당히 표시한다. 포토레지스터로 코팅된 웨이퍼(1)를 노에 다시 넣어 약 75℃ 에서 반시간동안 다시 건조시킨다. 그런 다음 웨이퍼를 다음의 포토 노출 및 패턴(0P20)의 순서로 진행한다.
도 3을 참조하면, 포토 노출 및 패턴(0P20)의 순서 중, 각 포토레지스터 피복의 웨이퍼(1)의 P 측을 상부에 배치하여 포토마스크(3)로 씌우며, 그 포토마스크(3)는 일련의 광 침투 원(圓)(5)을 그의 상부에 가지어 광을 통과시키게 되고, 다음 포토레지스터로 피복된 웨이퍼(1)를 유리판(4)에 위치시킨다. 포토마스크(3)와, 각기의 웨이퍼(1) 및 유리판(4)을 스택(stack)상태로 단단히 유지하여 양측(doub1e-side) 노출기에 보내, 각 웨이퍼(1)의 두 반대측의 포토레지스터 피복을 10 초 동안 감광화되게 한다. 노출 후, 웨이퍼(1)들(각각이, 각기의 P 측에 원형 다이어프램을 가짐)을 웨이퍼 선반에 놓은 다음 노에 보내어 100℃로 반시간 동안 굿는다. 건조후, 웨이퍼(1)들을 노에서 제거하고, 다음 n-부틸 아세테이트와 보조 시험제(메틸 벤젠과 아세톤)로 15 초 동안 각각 처리하여 패턴을 현상하게 된다. 다음, 그것은 다음의 홈 식각(0P30)으로 진행한다.
도 4를 참조하면, 홈 식각(0P30) 중, 혼합 산용액을 산 그릇에 준비하여, 10℃에 유지한다. 본 발명의 바람직한 혼합 산용액은 "부피로" 9부의 질산, 9부의 빙초산, 14부의 불화수소산, 및 4부의 황산을 함유한다. 식각하기 위해, 패턴 조성의 웨이퍼(1)를 지닌 웨이퍼 선반을 산 그릇(acid trough)내의 혼합 산용액에 담근다. 5분간 식각시킨 후, 식각된 웨이퍼(1)들이 있는 웨이퍼 선반을 물 그릇에 담그어 흐르는 물로 5- 15 분 동안 세정한다. 그런 까닭에, 식각된 영역(6)들이 각기의 포토마스크(3)상의 광투과원(5)들을 통해 감광화된 영역 둘레의 포토마스크(3)의 상측에 형성되어, 감광화되지 않은 웨이퍼의 부분에 대해 융기된 웨이퍼의 P측상에 감광화 부분을 남기는 것이다. 이들의 융기된 영역들은 절두(무첨정)원추형 같은 모양을 하여 광투과 원(5)들과 일치한다. 제조중에 식각의 깊이를 시험한다. 식각된 영역(6)들의 깊이가 웨이퍼(1)의 하부의 N+측에 도달하는 때, 식각의 순서는 완료되고, 웨이퍼(1)들은 다음의 포토레지스터 제거(0P40)의 생산 순서에 보내진다.
포토레지스터 제거(0P40)의 순서 중, 식각의 웨이퍼(1)들을 과산화 수소와 황산을 함유하는 용액에 담그어 포토레지스터 코팅을 제거하게 된다. 포토레지스터 코팅이 제거된 때, 웨이퍼(1)들은 다음의 접합부 세정(0P50)의 생산 순서에 보내진다.
접합부 청소((0P50)의 순서중, 웨이퍼(1)들을 탈이온화 물로 세정한 다음, 5 분간 고주파의 초음파로 처리하여 물방울을 제거하게 되며, 다음 IPA (이소프로파놀아민)으로 5 분간 탈수한다. 탈수 후, 웨이퍼(1)들은 전기 가열판에 놓아 100℃ 로 가열한다. 건조된 때, 웨이퍼(1)들은 다음의 유리 슬러지 적용(0P60)의 순서로보내진다.
도 5를 참조하면, 유리 슬러리 적용(0P60)의 순서 중, 유리 슬러리(7)를 유리분(glass power)을 적당한 양의 탈이온화 물과, 5 중량% 의 접착제를 혼합하여 조제하며, 다만 적당한 양이란 어떠한 침전도 0없이 유리분이 그에 용해될 수 있는 양인 것이다. 가요성 플라스틱(PU)으로 만들어진 스크레이퍼 칼(scraping blade)을 적용하여, 마련된 유리 슬러지(7)를 식각된 영역에 채우고 웨이퍼(1)들의 표면을 깨끗이 하게 유지한다. 식각된 영역이 각기 유리 슬러리로 채우면, 웨이퍼(1)들을 웨이퍼 선반에 놓은 다음, 다음의 유리 소성(0P70)의 순서에 전달된다.
유리 소성(0P70)의 순서 중, 확산 석영관들을 프로그램가능한 소결로에서 720℃까지 가열하여, 소결을 위하여, 선행의 순서에서 획득한 웨이퍼(1)들을 각기 석영관에 넣는 것이다. 그 석영관들은, 웨이퍼(1)들을 산화로부터 보호하기 위하여, 각기 질소로 채워지므로 웨이퍼(1)들의 전기적 특성은 악영향을 받지 않는다. 소결 공정 약 한시간 후면, 유리 슬러리는 굳어져 투명하게 된다. 이 때, 웨이퍼(1)들을 석영관에서 제거되어 세정한 다음, 웨이퍼(1)들은 다음의 니켈 도금 및 소결(0P80)의 순서에 보낸다.
도 6을 참조하면, 니켈 도금 및 소결(0P80)의 순서 중, 니켈의 전기도금용액을 준비하여 약 75℃로 가열하고; 선행의 순서로부터 획득한 웨이퍼(1)들을 표면 활성화시킨 다음, 선반에 운반한 후, 전기도금에 의해 니켈 코팅(8)의 층으로 씌우기 위하여 선반과 함께 전기도금 용액에 넣어진다.
다음, 니켈 도금된 웨이퍼(1)들을 탈이온화 물로 세정한 다음, 탈수를 위하여 IPA(이소프로파놀아민)그릇에 넣는다. 탈수 후, 웨이퍼(1)들을 전기 가열판에 놓고 가열하여 건조시킨다. 다음, 잘 건조시킨 웨이퍼들을 석영관에 넣어 약 650℃로 가열하고, 소결을 위하여 질소로 채운다. 다음 소결된 웨이퍼(1)들을 전기도금에 의하여 두번째로 니켈도금한 다음, 다음의 기판 및 철 웨이퍼 장착(0P90)의 순서에 보낸다.
도 7 및 도 8을 참조하면, 기판 및 철 웨이퍼 장착(0P90)의 순서 중, 유리기판(10)을 전기가열판(9)에 놓고 120℃에 가열하여, 각 유리기판(10)에 놓여있는 적당한 양의 백랍(11)을 융해시키게 되며, 다음 니켈 도금된 웨이퍼(1)들을 N 측을 아래로 향하게 하여 융해된 백랍(11)에 의해 덮여지는 유리 기판(10) 상에 각각 장착하고, 다음 각기의 니켈 도금된 웨이퍼(1)의 외표면을 융해된 백랍(11)에 의해 완전히 씌우며, 다음 잘 고안된 다수의 작은 원형 철판(12)들을 밑에 가진 접착 테이프를 웨이퍼(1)에 각각 정확하게 접착한다. 철판(12)들과 각각의 웨이퍼(1)가 서로 단단히 접착하게 칠판(12)들에 압력을 가하여도 좋다.
각 감광화 부분의 영역보다 약간 큰 각각의 작은 원형 철판(12)을 접착 테이프(13)에 접착시킨다. 다음 접착 테이프(13) 와 원형 철판(12)들은 웨이퍼(1)에 접착시키며, 웨이퍼(1)의 P측상의 각각의 감광화 부분을 작은 원형 철판(12)에 의해 각각 정확하게 씌운다. 다음 웨이퍼(1)를 철판(12)들 및 유리기판과 합께 전기 가열판에서 들어내, 공기중에서의 냉각을 위해 평탄 판위 놓는다. 냉각 후, 반완성제품으로부터 접착테이프들을 각각 제거하며, 그 반완성제품을 다음의 샌드 블래스팅 및 해체(OP100)의 순서에 보낸다.
샌드 블래스팅 및 디마운팅(OP100)의 순서 중, 그 반완성제품을 하나씩 프로그램 가능한 샌드 블래스트기기에 넣어, 엔그레이빙(engraving)을 위해 반완성제품의 각각의, 원형 철판(12)을 가진 페이스(face)를 블래스트의 방향에 대해 배치한다. 샌드 블래스팅의 순서 후, 원형 철판(12)들에 의해 보호되지 않은 웨이퍼(1)의 부분을 샌드 블래스팅에 의해 관통시켜 있다. 식각된 영역(6)의 유리 슬러리(7)의 구역이 둥근철판(12)들에 의해 씌워있기 때문에 샌드 블래스팅 동안 이들 구역이 보호되는 것이다. 형성된 일련의 거의 완성된 원형 칩들을 유리 기판(10)상에 볼수 있다. 거의 완성된 원형 칩들과 유리 기판(10)을 솔벤트 용액에 담근 다음, 고주파 진동기를 사용하여 거의 완성된 칩들로부터 물을 제거하게 된다. 자석 흡인의 적용에 의해, 원형 철판(12)들을 거의 완성된 원형 칩들에서 각각 제거하며, 남는 것은 원형 다이오드 칩들인 것이다.
본 발명은 보다 적은 수의 화학용액이 사용되기 때문에 환경공해 문제가 최소화할 수 있다. 본 발명의 칩들이 원형으로 제조되었기 때문에 선행기술의 사각형칩의 4개의 점의 구석에서 발생하는 방전작용이 발생하지 않아서 전기적 특성이 안정되므로 정밀한 전기장치에서 사용할 수 있다

Claims (6)

  1. N형 전도도측은 N 및 N+영역을 포함하며, 접합을 형성하는 확산된 상기 P 및 N전도도형측을 지닌 웨이퍼를 이용하여 원형 다이오드 칩을 제조하는 방법에 있어서,
    (a) 확산 웨이퍼를 포토레지스트 코팅으로 피복하여 포토마스크로 씌우는 단계와;
    (b) 패턴을 그에 조성하기 위하여 포토마스크를 가진 웨이퍼를 노출기에 보내는 단계와;
    (C) 웨이퍼의 비감광화 부분을 그에 형성된 패턴에 따라 상기 웨이퍼의 하부의 N+측에 도달하기 까지 산 용액에 의해 홈 식각하는 단계와;
    (d) 솔벤트의 적용의해 웨이퍼로부터 포토레지스트를 제거하는 단계와;
    (e) 탈이온화 물로 웨이퍼를 세정하는 단계와;
    (f) 웨이퍼에 형성된 식각영역을 유리 슬러리로 채우는 단계와;
    (g) 유리 소성을 위해 웨이퍼를 석영관에 넣는 단계와;
    (h) 니켈층을 가지는 웨이퍼를 전기 도금하여 이를 소결하기 위하여 석영관으로 보낸 다음, 니켈의 추가의 층을 갖는 소결된 웨이퍼를 전기 도금하는 단계와;
    (i) 전기 가열판에 유리 기판을 준비하여 유리 기판 상에 백랍을 융해하는 단계와;
    (j) 니켈 도금된 웨이퍼를 유리 기판에 접착하여 융해 백랍으로 씌우는 단계와;
    (k) 원형 철판들을 가진 접착 테이프를 웨이퍼에 정확히 접착시키는 단계와:
    (l) 공기 냉각을 위하여 전기 가열판으로 부터 제거한 후접착 테이프를 웨이퍼로부터 제거하는 단계와;
    (m) 유리 기판과 철판부착 웨이퍼를 샌드 블래스팅하기 위해 샌드블래스트 기기에 넣어 거의 완성된 원형 칩들을 획득하게 샌드 블래스팅하는 단계와;
    (n) 상기 샌드 블래스팅 순서 후, 거의 완성된 원형 칩들을 세정하기 위해 용액에 담그는 단계와;
    (o) 완성된 원형 다이오드 칩들을 획득하기 위해 거의 완성된 원형 칩들로부터 자석 흡인에 의해 원형 철판들을 제거하는 단계를 구비한 것을 특징으로 하는 원형 다이오드 칩들을 제조하는 방법.
  2. 제 1 항에 있어서,
    상기 홈 식각용 산용액이 부피로 9 부의 질산, 9 부의 빙초산, 14 부의 불화수소산, 및 4 부의 황산을 함유하는 것을 특징으로 하는 원형 다이오드 칩들을 제조하는 방법.
  3. 제 1 항에 있어서,
    상기 포토레지스트 코팅을 제거하는 상기 용액이 과산화 수소를 황산과 혼합하여 조제된 용액인, 원형 다이오드 칩들을 마련된 것을 특징으로 하는 원형 다이오드 칩들을 제조하는 방법.
  4. 제 1 항에 있어서,
    유리 슬러리가 유리분을 적당한 양의 탈이온화 물 및 5 중량 %의 접착제와의 혼합에 의해 마련되는 것을 특징으로 하는 원형 다이오드 칩들을 제조하는 방법.
  5. 제 1 항에 있어서,
    상기 웨이퍼의 P 측 상의 각 감광화 부분의 면적보다 약간 큰 면적을 가진 원형 철판들의 각각을 접착 테이프와 함께 웨이퍼에 접착되며, 상기 감광성화 부분의 각각의 상측이 작은 원형 철판에 의해 각각 정확히게 씌워지는 것을 특징으로 하는 원형 다이오드 칩들을 제조하는 방법.
  6. 제 1 항에 있어서,
    세정용 용액이 솔벤트 용액인 것을 특징으로 하는 원형 다이오드 칩들을 제조하는 방법.
KR1019940017392A 1994-07-19 1994-07-19 유리표면안정화를통하여원형다이오드칩들을제조하는방법 KR100341636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940017392A KR100341636B1 (ko) 1994-07-19 1994-07-19 유리표면안정화를통하여원형다이오드칩들을제조하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940017392A KR100341636B1 (ko) 1994-07-19 1994-07-19 유리표면안정화를통하여원형다이오드칩들을제조하는방법

Publications (1)

Publication Number Publication Date
KR100341636B1 true KR100341636B1 (ko) 2002-11-23

Family

ID=71783653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017392A KR100341636B1 (ko) 1994-07-19 1994-07-19 유리표면안정화를통하여원형다이오드칩들을제조하는방법

Country Status (1)

Country Link
KR (1) KR100341636B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739789A (zh) * 2020-06-30 2020-10-02 安徽安美半导体有限公司 一种二极管的返工清洗工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739789A (zh) * 2020-06-30 2020-10-02 安徽安美半导体有限公司 一种二极管的返工清洗工艺
CN111739789B (zh) * 2020-06-30 2024-05-03 安徽安美半导体有限公司 一种二极管的返工清洗工艺

Similar Documents

Publication Publication Date Title
US5401690A (en) Method for making circular diode chips through glass passivation
US4904610A (en) Wafer level process for fabricating passivated semiconductor devices
US4205099A (en) Method for making terminal bumps on semiconductor wafers
US3963489A (en) Method of precisely aligning pattern-defining masks
US3486892A (en) Preferential etching technique
CN1592952A (zh) 用于增加可用平面表面积的半导体晶片处理方法
CN104981889B (zh) 半导体器件的制造方法
JP5155620B2 (ja) 厚み滑り振動片の製造方法
KR100341636B1 (ko) 유리표면안정화를통하여원형다이오드칩들을제조하는방법
CN103633004A (zh) 超薄石英基片上光刻刻蚀薄膜电路图形的方法
CN113224219B (zh) 一种全彩调色cob光源及其制作方法
JP2008071831A (ja) 貫通電極を備えるicチップ、および該icチップの製造方法
JPS63117445A (ja) 半導体ウエハ−の加工方法
US6150279A (en) Reverse current gold etch
ATE342608T1 (de) Herstellungsverfahren einer hybriden integrierten schaltung mit einem halbleiterbauelement und einem piezoelektrischen filter
JPH01164041A (ja) バンプ構造を有するic素子とその製造方法
JPS6035531A (ja) 半導体チップの製作方法
JPS567434A (en) Manufacture of semiconductor device
JPH07169981A (ja) 円形ガラス鈍化ダイオード晶粒の製法
JPS61102046A (ja) 半導体装置の製造方法
CN1032887C (zh) 圆形玻璃钝化二极体晶粒的制法
TW202326809A (zh) 矽片處理方法
IE33405L (en) Dividing semiconductor wafers into pellets
JPS5815238A (ja) 半導体装置の製造法
TWI226663B (en) Glass substrate and precision finishing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee